JPH0833832B2 - Information processing device - Google Patents
Information processing deviceInfo
- Publication number
- JPH0833832B2 JPH0833832B2 JP62121537A JP12153787A JPH0833832B2 JP H0833832 B2 JPH0833832 B2 JP H0833832B2 JP 62121537 A JP62121537 A JP 62121537A JP 12153787 A JP12153787 A JP 12153787A JP H0833832 B2 JPH0833832 B2 JP H0833832B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- privileged
- user
- microprocessor
- special
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Storage Device Security (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は、特権状態、ユーザ状態及び特別状態で作動
するマイクロプロセッサと上記特別状態でアクセスする
特定の資源を有する情報処理装置において、資源の保護
を図るため実行状態のうちユーザ状態及び特権状態の情
報を保持する状態保持手段と、プロセッサが特別状態に
なった場合に状態保持手段の保持する実行状態がユーザ
状態であるときには特定の資源へのアクセスを禁止する
禁止手段とを設けプロセッサがユーザ状態から特別状態
になった場合には資源へのアクセスを禁止するようにし
たものである。DETAILED DESCRIPTION OF THE INVENTION [Outline] The present invention is intended to protect resources in an information processing apparatus having a microprocessor operating in a privileged state, a user state and a special state and a specific resource accessed in the special state. Of the execution states, state holding means for holding information on the user state and privileged state, and when the execution state held by the state holding means is the user state when the processor is in the special state, access to a specific resource is prohibited. And a prohibition unit for prohibiting access to resources when the processor changes from the user state to the special state.
本発明は情報処理装置に係り、特にシステムの状態を
変える特権命令の使用を許す特権状態と、この特権命令
の使用を禁止しユーザプログラムの使用を行なうユーザ
状態と、特定の資源の状態を変えるための特別状態を含
む複数の状態で作動し、現在どの作動状態で作動中であ
るかを示す状態情報を外部に出力するマイクロプロセッ
サと上記特定の資源を有する情報処理装置に関する。The present invention relates to an information processing apparatus, and in particular, changes a privileged state that permits the use of a privileged instruction that changes the system state, a user state that prohibits the use of this privileged instruction and uses a user program, and a state of a specific resource. The present invention relates to a microprocessor that operates in a plurality of states including a special state for outputting, and externally outputs state information indicating which operating state is currently operating, and an information processing device having the above-mentioned specific resource.
一般にマイクロプロセッサに入出力装置、メモリ等の
資源をバスを介して接続し、データの通信を実行する情
報処理装置として次のようなものがある。これは、第3
図に示すように、マイクロプロセッサ10にバス11を介し
て入出力装置12、メモリ13等の資源を接続して各装置間
でデータの通信、処理を行なうようにしたものである。In general, there are the following information processing apparatuses that connect resources such as an input / output device and a memory to a microprocessor via a bus to execute data communication. This is the third
As shown in the figure, a microprocessor 10 is connected with resources such as an input / output device 12 and a memory 13 via a bus 11 so that data communication and processing can be performed between the respective devices.
そして、このような情報処理装置においては、みだり
にシステムの動作環境を変えると、システム全体が誤動
作したり、他のユーザプログラムに悪影響を与えたりす
るため、これを防止し、ユーザモードと特権モードとを
設定し、ユーザモードにおいてはユーザプログラムの使
用のみ可能として、システム状態を変える特権命令の使
用を禁止し、特権モードのみにおいてマイクロプロセッ
サのシステム状態、セグメントレジスタ、スタックポイ
ンタの操作等を行なう特権命令を実行可能なものとして
いる。In such an information processing apparatus, if the operating environment of the system is changed carelessly, the entire system malfunctions or adversely affects other user programs. Privileged instructions that enable the use of user programs only in the user mode, prohibit the use of privileged instructions that change the system state, and operate the microprocessor's system state, segment registers, stack pointer, etc. in the privileged mode only. Is feasible.
ところで、情報処理装置の中にはマイクロプロセッサ
がデータをやりとりする資源には通常の特権状態ではそ
の内部の状態を書き換えることができず、そのためこの
資源の内部の状態を書き換えるため、プロセッサを資源
の状態にあわせた特別状態とするようにしたものがあ
る。By the way, in an information processing apparatus, the internal state of a resource with which a microprocessor exchanges data cannot be rewritten in a normal privileged state. Therefore, in order to rewrite the internal state of this resource, the processor is There are things that are designed to be a special state according to the state.
このような情報処理装置として次に示すようなものが
ある。これは、第4図に示すように、アドレス信号、作
動モードの状態を示すステータス信号、ストローブ信号
を出力し、データの出し入れを実行するマイクロプロセ
ッサ20と、ステータス信号をデコードして、選択されて
いるモードの信号を立ち上げるデコーダ21と、アドレス
信号、上記デコーダ21からの特別状態選択信号を受け、
セレクト信号を出力するデコード回路22と、このデコー
ド回路22からのセレクト信号、アドレス信号、ストロー
ブ信号、制御信号を受け、データを出し入れする入出力
制御装置と、メモリ等の資源23から構成してなるもので
ある。The following information processing device is available. As shown in FIG. 4, it is possible to select an address signal, a status signal indicating a state of the operation mode, a strobe signal, a microprocessor 20 for reading and writing data, and a status signal for decoding. Decoder 21 that raises the signal of the mode in which it is activated, the address signal, the special state selection signal from the decoder 21,
It is composed of a decode circuit 22 for outputting a select signal, an input / output control device for receiving / selecting a select signal, an address signal, a strobe signal, and a control signal from the decode circuit 22, and putting data in / out, and a resource 23 such as a memory. It is a thing.
しかしながらこのような情報処理装置にあっては特別
状態でアクセスする場合にはステータス信号はプロセッ
サが特別状態であることを表示する特別状態を示してお
り、資源23等ではプログラムがユーザ状態中に特別状態
となっており資源23の内部状態を変化させるようなアク
セスが禁止されているか、またはプロセッサ20が特権状
態から特別状態に切り変っており資源の内部状態を変化
させるようなアクセスが可能であるかを判断することは
できず、ユーザ状態において資源の保護を行なうことが
できず、資源の保護を実行することが望まれている。However, in such an information processing apparatus, when accessing in a special state, the status signal indicates a special state indicating that the processor is in the special state. Access that prohibits changing the internal state of the resource 23 is prohibited, or access that changes the internal state of the resource is possible because the processor 20 has switched from the privileged state to the special state. It is impossible to judge whether or not the resource cannot be protected in the user state, and it is desired to protect the resource.
本発明において、上記の問題点を解決するための手段
は、第1図に示すように、システムの状態を変える特権
命令の使用を許す特権状態と、上記特権命令の使用を禁
止しユーザプログラムの使用を行なうユーザ状態と、特
定の資源1の状態を変えるための特別状態とを含む複数
の状態で作動し、現在どの作動状態で作動中であるかを
示す状態情報を外部に出力するマイクロプロセッサ2
と、上記特定の資源1とを有する情報処理装置におい
て、上記マイクロプロセッサ2の出力する特権状態、ユ
ーザ状態、及び特別状態からなる状態情報のうち特権状
態及びユーザ状態のみを保持する状態保持手段3と、マ
イクロプロセッサ2が特別状態であってこの状態保持手
段3の保持する状態がユーザ状態のときはデータの通信
を禁止する禁止手段4とを設け、プロセッサがユーザ状
態から特別状態に切り変った場合には上記特定の資源1
へのアクセスを禁止し、プロセッサが特権状態から特別
状態に切り変った場合には上記特定の資源1へのアクセ
スを許可するようにしたものである。In the present invention, means for solving the above problems are, as shown in FIG. 1, a privileged state that permits the use of a privileged instruction that changes the state of the system and a user program that prohibits the use of the privileged instruction. A microprocessor which operates in a plurality of states including a user state in which it is used and a special state for changing the state of a specific resource 1, and which outputs to the outside state information indicating in which operating state it is currently operating. Two
In the information processing device having the specific resource 1 and the specific resource 1, the state holding means 3 that holds only the privileged state and the user state among the state information including the privileged state, the user state, and the special state output from the microprocessor 2. And the prohibiting means 4 for prohibiting data communication when the microprocessor 2 is in the special state and the state held by the state holding means 3 is the user state, and the processor is switched from the user state to the special state. In case of specific resource 1
Access is prohibited, and when the processor switches from the privileged state to the special state, the access to the specific resource 1 is permitted.
本発明によれば情報処理装置のマイクロプロセッサが
ユーザ状態又は特権状態から特別状態に設定されると状
態保持手段はマイクロプロセッサが設定されていたユー
ザ状態または特権状態を保持し、禁止手段は状態保持手
段の保持する状態がユーザ状態のときはデータの通信を
禁止し、プロセッサが特権状態から特別状態に切り変っ
た場合には上記特定の資源へのアクセスを許可するか
ら、特権状態から特別状態へ切り変った場合以外におい
ては特定の資源へのアクセスを禁止する。According to the present invention, when the microprocessor of the information processing device is set from the user state or the privileged state to the special state, the state holding means holds the set user state or privileged state, and the prohibiting means holds the state. When the state held by the means is the user state, data communication is prohibited, and when the processor switches from the privileged state to the special state, access to the above specific resource is permitted. Access to specific resources is prohibited except when switching.
以下本発明に係る情報処理装置の実施例を説明する。
第2図は本発明に係る情報処理装置の実施例を示すもの
である。An embodiment of the information processing apparatus according to the present invention will be described below.
FIG. 2 shows an embodiment of the information processing apparatus according to the present invention.
本実施例において情報処理装置は第2図に示すよう
に、従来と同様のマイクロプロセッサ30と、資源として
のメモリマネージメントユニット33とマイクロプロセッ
サ30からのステータス信号をデコードするデコーダ31
と、このデコーダ31からの信号によりメモリマネージメ
ントユニットにセレクト信号を送出するデコード回路32
とからなる。そして本実施例において上記のデコーダ31
のユーザモード及び特権モードの出力線には状態保持手
段としての状態保持回路34を設け、この状態保持回路34
にはデータ通信を禁止する禁止手段としてのアクセス禁
止回路35を設けメモリマネージメントユニット33に入力
するストローブ信号を入力許可/禁止して、メモリマネ
ージメントユニット33へのデータ書込を禁止する。本実
施例において資源としてメモリ間のアドレス交換を実行
するメモリ・マネージメント・ユニット(MMU)を採用
しており、通常のメモリ交換はユーザ状態で実行する
が、内部の状態を変化させるには特権状態ではなく、特
別状態でおこなわなければならないものである。In this embodiment, as shown in FIG. 2, the information processing apparatus has a microprocessor 30 similar to the conventional one, a memory management unit 33 as a resource, and a decoder 31 for decoding a status signal from the microprocessor 30.
And a decoding circuit 32 that sends a select signal to the memory management unit according to the signal from this decoder 31.
Consists of And in the present embodiment, the decoder 31
A state holding circuit 34 as a state holding means is provided on the output lines of the user mode and the privileged mode of the state holding circuit 34.
Is provided with an access prohibition circuit 35 as prohibition means for prohibiting data communication, and enables / prohibits input of a strobe signal input to the memory management unit 33 to prohibit writing of data to the memory management unit 33. In this embodiment, a memory management unit (MMU) that executes address exchange between memories is used as a resource. Normal memory exchange is executed in the user state, but privileged state is used to change the internal state. Rather, it must be done in a special condition.
従って本実施例においては、マイクロプロセッサ30が
特権状態であり、メモリマネージメントユニット33の内
部状態を変えるため特別状態にしてデータの書き換えを
実行するときには、マイクロプロセッサ30を特別状態と
してデータの伝送を行なえばよい。すると状態保持回路
34はデコーダ31が出力していた特権状態であるという状
態情報を保持しておりアクセス禁止回路35は作動せず、
ストローブ信号は正常にメモリマネージメントユニット
33に入力してメモリマネージメントユニット33内部の状
態の変更を行なうことができる。Therefore, in this embodiment, when the microprocessor 30 is in the privileged state and the data is rewritten by changing the internal state of the memory management unit 33 to the special state, the microprocessor 30 is set to the special state and the data can be transmitted. Good. Then the state holding circuit
34 holds state information that the decoder 31 has output the privileged state, and the access prohibition circuit 35 does not operate.
Strobe signal is normally in memory management unit
It is possible to change the state inside the memory management unit 33 by inputting to 33.
一方、マイクロプロセッサ30の状態がユーザ状態であ
るときにプログラムが作動してマイクロプロセッサ30が
特別状態になってメモリマネージメントユニット33の内
部にアクセスしたとする。このときには状態保持装置34
はデコーダ31からマイクロプロセッサ30がユーザ状態で
あることを示す状態信号を保持しているから、アクセス
禁止回路35は作動してストローブ信号を無効化してメモ
リマネージメントユニット33への出力を禁止するから、
データはメモリマネージメントユニット33には書込まれ
ず、資源であるメモリマネージメントユニット33は保護
されることとなる。On the other hand, it is assumed that when the microprocessor 30 is in the user state, a program is activated to bring the microprocessor 30 into a special state to access the inside of the memory management unit 33. At this time, the state holding device 34
Holds a status signal from the decoder 31 indicating that the microprocessor 30 is in the user status, the access prohibition circuit 35 operates to invalidate the strobe signal and prohibit the output to the memory management unit 33.
Data is not written in the memory management unit 33, and the memory management unit 33, which is a resource, is protected.
尚、上記実施例においては、禁止手段はストローブ信
号を入力禁止するようにしたが、これは資源への書込が
不可能になるものであれば、他の信号、例えばデコード
回路が発生するセレクト信号を入力禁止するようにして
もよい。In the above-mentioned embodiment, the prohibiting means prohibits the input of the strobe signal. However, if the writing to the resource is impossible, another signal such as a select signal generated by the decoding circuit is used. Input of a signal may be prohibited.
以上説明したように本発明に係る情報処理装置によれ
ば、特権状態、ユーザ状態及び特別状態を含む複数の状
態で作動するマイクロプロセッサと、上記特別状態でア
クセスする特定の資源とを有する情報処理装置におい
て、資源の保護を図るため、上記マイクロプロセッサの
出力する特権状態、ユーザ状態、及び特別状態からなる
状態情報のうち特権状態及びユーザ状態のみを保持する
状態保持手段と、マイクロプロセッサが特別状態であっ
てこの状態保持手段の保持する状態がユーザ状態のとき
はデータの通信を禁止する禁止手段とを設けるようにし
たから、マイクロプロセッサの状態がユーザ状態である
ときにプログラムが作動してマイクロプロセッサが特別
状態になって資源内部にアクセスしようとしても、保持
手段はマイクロプロセッサがユーザ状態であることを示
す状態信号を保持しているから、データは資源にには書
き込まれず、資源を保護することができるという効果を
奏する。As described above, according to the information processing apparatus of the present invention, information processing including a microprocessor operating in a plurality of states including a privileged state, a user state, and a special state, and a specific resource accessed in the special state In the device, in order to protect resources, state holding means for holding only the privileged state and the user state among the state information consisting of the privileged state, the user state, and the special state output by the microprocessor, and the microprocessor are in the special state. Since the state holding means holds a user state, a prohibiting means for prohibiting data communication is provided. Therefore, when the state of the microprocessor is the user state, the program operates and the microprocessor operates. Even if the processor is in a special state and tries to access the inside of the resource, the holding means is the microprocessor. Since holding the state signal indicating that the service is a user state, data not is written in the resource, there is an effect that it is possible to protect the resources.
第1図は本発明の原理図、第2図は本発明に係る情報処
理装置の実施例を示すブロック図、第3図は本発明に係
る情報処理装置を示すブロック図、第4図は従来の情報
処理装置の一例を示すブロック図である。 1……資源 2……マイクロプロセッサ 3……保持手段 4……禁止手段1 is a principle diagram of the present invention, FIG. 2 is a block diagram showing an embodiment of an information processing apparatus according to the present invention, FIG. 3 is a block diagram showing an information processing apparatus according to the present invention, and FIG. 3 is a block diagram showing an example of the information processing apparatus of FIG. 1 ... Resource 2 ... Microprocessor 3 ... Holding means 4 ... Prohibition means
Claims (1)
許す特権状態と、上記特権命令の使用を禁止しユーザプ
ログラムの使用を行なうユーザ状態と、特定の資源
(1)の状態を変えるための特別状態とを含む複数の状
態で作動し、現在どの作動状態で作動中であるかを示す
状態情報を外部に出力するマイクロプロセッサ(2)
と、上記特定の資源(1)とを有する情報処理装置にお
いて、 上記マイクロプロセッサ(2)の出力する特権状態、ユ
ーザ状態、及び特別状態からなる状態情報のうち特権状
態及びユーザ状態のみを保持する状態保持手段(3)
と、 マイクロプロセッサ(2)が特別状態であってこの状態
保持手段(3)の保持する状態がユーザ状態のときはデ
ータの通信を禁止する禁止手段(4)とを設け、 プロセッサがユーザ状態から特別状態に切り変った場合
には上記特定の資源(1)へのアクセスを禁止し、プロ
セッサが特権状態から特別状態に切り変った場合には上
記特定の資源(1)へのアクセスを許可することを特徴
とする情報処理装置。1. A privilege state for permitting the use of a privileged instruction for changing a system state, a user state for prohibiting the use of the privileged instruction and a user program, and a state for changing a specific resource (1). A microprocessor (2) that operates in a plurality of states including a special state and outputs to the outside state information indicating which operating state is currently operating
And the specific resource (1), the information processing device holds only the privileged state and the user state among the state information including the privileged state, the user state, and the special state output from the microprocessor (2). State holding means (3)
And a prohibiting means (4) for prohibiting data communication when the microprocessor (2) is in the special state and the state held by the state holding means (3) is the user state. When the processor is switched to the special state, access to the specific resource (1) is prohibited, and when the processor is switched from the privileged state to the special state, the access to the specific resource (1) is permitted. An information processing device characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62121537A JPH0833832B2 (en) | 1987-05-19 | 1987-05-19 | Information processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62121537A JPH0833832B2 (en) | 1987-05-19 | 1987-05-19 | Information processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63285653A JPS63285653A (en) | 1988-11-22 |
JPH0833832B2 true JPH0833832B2 (en) | 1996-03-29 |
Family
ID=14813699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62121537A Expired - Lifetime JPH0833832B2 (en) | 1987-05-19 | 1987-05-19 | Information processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0833832B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51141537A (en) * | 1975-05-31 | 1976-12-06 | Toshiba Corp | Memory access control device |
JPS62121537A (en) * | 1985-11-21 | 1987-06-02 | Nec Corp | Library retrieval system in tss |
-
1987
- 1987-05-19 JP JP62121537A patent/JPH0833832B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63285653A (en) | 1988-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5237616A (en) | Secure computer system having privileged and unprivileged memories | |
US5251304A (en) | Integrated circuit microcontroller with on-chip memory and external bus interface and programmable mechanism for securing the contents of on-chip memory | |
JP5571201B2 (en) | Limit memory area for read instructions based on hardware mode and security flags | |
US7444668B2 (en) | Method and apparatus for determining access permission | |
JP4939387B2 (en) | Data processing apparatus and address space protection method | |
KR0138697B1 (en) | Microcomputer | |
US5784625A (en) | Method and apparatus for effecting a soft reset in a processor device without requiring a dedicated external pin | |
KR970012145A (en) | How to work with the data processor, how to run its debugging operations, and how to modify its breakpoint values | |
GB2396034A (en) | Technique for accessing memory in a data processing apparatus | |
JPH0221018B2 (en) | ||
JP3226055B2 (en) | Information processing device | |
US20040243783A1 (en) | Method and apparatus for multi-mode operation in a semiconductor circuit | |
JP3970609B2 (en) | Processor system | |
US5168559A (en) | Emulation system capable of complying with microcomputers having different on-chip memory capacities | |
JPS58197553A (en) | Program monitor | |
US5586336A (en) | Microcomputer capable of monitoring internal resources from external | |
JPH0833832B2 (en) | Information processing device | |
JPS6074059A (en) | Access control system for storage device | |
EP0864983A2 (en) | Computer system including memory adress management circuit for protecting memory from illegal writing | |
JPH09160831A (en) | Information processor | |
JP2011150457A (en) | Information processing apparatus and memory access control method | |
JPH06231072A (en) | Microcomputer | |
JPH0635747A (en) | Debug supporting device | |
KR900008240Y1 (en) | Circuit for protecting memory data | |
JPS6073762A (en) | Memory protective system |