JPH08336144A

JPH08336144A - 画像データ処理装置

Info

Publication number: JPH08336144A
Application number: JP14179895A
Authority: JP
Inventors: Shinichiro Tomizawa; 眞一郎富澤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1995-06-08
Filing date: 1995-06-08
Publication date: 1996-12-17
Anticipated expiration: 2017-02-04
Also published as: KR970002748A; KR100575179B1; US5774590A; JP3253489B2

Abstract

(57)【要約】【目的】画像データ処理装置で用いるフレームメモリ
の容量を小さくする。【構成】ＪＰＥＧデコーダ２１から出力される伸長画
像データＸijをＤＰＣＭエンコーダ２２で符号データＣ
ijに変換し、この符号データＣijをフレームメモリ２４
に記憶させる。そして、フレームメモリ２４から符号デ
ータＣnを読み出し、ＦＩＦＯ２５を通してＤＰＣＭデ
コーダ２６に入力する。そして、符号データＣnを画像
データＹnに変換して出力する。これにより、フレーム
メモリ２４の容量を小さくすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、所定の規則に従って圧
縮処理された圧縮画像データに対して伸長処理を施し、
画像データを再生する画像データ処理装置に関する。

【０００２】

【従来の技術】画像データの伝送及び蓄積においては、
画像データを圧縮してデータ量を減らし、効率的に処理
することが重要である。このような画像データの圧縮に
ついては、従来より種々の方法が考えられているが、近
年、国際的な符号化方式の標準化がＪＰＥＧ(Joint Pho
tographic Expert Group)によって進められている。こ
のＪＰＥＧによる符号化方式は、ＪＰＥＧアルゴリズム
と称され、ＣＤ−ＲＯＭシステム等の画像データの処理
に広く用いられている。

【０００３】ＪＰＥＧアルゴリズムに従う符号化方式で
は、図７に示すように、１つの画面を８×８画素単位で
複数のブロックＢ11〜Ｂmnに分割し、各ブロック毎に符
号化処理が行われる。即ち、各ブロックＢ11〜Ｂmnを構
成する８行×８列分の画素ａ１〜ｈ８を表す６４個のデ
ータを１単位として符号化することにより、データ量の
圧縮が行われる。

【０００４】ＪＰＥＧアルゴリズムに従う符号化回路
（ＪＰＥＧエンコーダ）は、図８に示すように、ＤＣＴ
回路１、量子化回路２及び符号化回路３より構成され、
さらに、しきい値テーブル４及びハフマンテーブル５を
有する。ＤＣＴ回路１は、１ブロック分（６４画素分）
の画像データを取り込み、画像データに対して２次元の
離散的コサイン変換(DCT:Discrete Cosine Transform)
を行って６４個のＤＣＴ係数を生成する。量子化回路２
は、ＤＣＴ回路１から供給されるＤＣＴ係数をしきい値
テーブル４に格納されたしきい値を参照して量子化す
る。この量子化の際のしきい値は、画像データの圧縮率
や再生画像の画質を決定するものであり、装置の使用目
的に合わせて任意に設定される。符号化回路３は、量子
化されたＤＣＴ係数をハフマンテーブル５に格納された
ハフマン符号に基づいて可変長符号化し、圧縮画像デー
タを生成する。ハフマン符号は、量子化されたＤＣＴ係
数に対して予め予想される出現頻度に応じて割り当てら
れる可変長の符号であり、出現頻度の高いものに対して
短く割り当てられる。従って、ＪＰＥＧエンコーダによ
れば、画像データのデータ量が１／５から１／４０程度
にまで圧縮される。

【０００５】ＪＰＥＧアルゴリズムに従う復号化回路
（ＪＰＥＧデコーダ）は、図９に示すように、復号化回
路６、逆量子化回路７及びＩＤＣＴ回路８より構成さ
れ、さらに、ハフマンテーブル９及びしきい値テーブル
１０を有する。復号化回路６は、１ブロック（８×８画
素）分の圧縮画像データを取り込み、ハフマンテーブル
９に格納されたハフマン符号に基づいて、符号化回路３
とは逆に、圧縮画像データを可変長復号する。この可変
長復号処理によって得られる係数は、ＪＰＥＧエンコー
ダでＤＣＴ係数を量子化したものに対応する。また、ハ
フマンテーブル９に格納されるハフマン符号は、ＪＰＥ
Ｇエンコーダ側のハフマンテーブル５に格納されるハフ
マン符号に対応する。逆量子化回路７は、量子化回路２
とは逆に、しきい値テーブル１０に格納されたしきい値
を参照して復号化回路７から供給される係数を逆量子化
し、ＤＣＴ係数を再生する。このしきい値テーブル１０
に格納されるしきい値についても、ＪＰＥＧエンコーダ
側のしきい値テーブル５に格納されるしきい値に対応す
る。そして、ＩＤＣＴ回路８は、逆量子化回路７から供
給されるＤＣＴ係数に対して、離散的逆コサイン変換(I
DCT:Inverse Discrete Cosine Transform)を行い、伸長
した画像データを再生する。このＩＤＣＴ回路８におい
ては、１ブロック（８×８画素）分のデータが同時に変
換処理され、１画素毎に所定の順序で連続的に出力され
る。

【０００６】このようなＪＰＥＧデコーダにより再生さ
れる伸長画像データは、１画面を複数に分割したブロッ
ク毎に出力されるため、１画面分を画像メモリに一旦記
憶させ、その画像メモリから所望の順序で読み出すよう
にしている。即ち、ＪＰＥＧデコーダから出力される伸
長画像データの配列順序が、再生画像を表示する際の配
列順序と一致していないため、１画面分の画像データを
記憶する画像メモリを用いて伸長画像データの配列順序
を変更するように構成される。

【０００７】図１０は、ＪＰＥＧデコーダを用いた従来
の画像データ処理装置の構成を示すブロック図である。
ＪＰＥＧデコーダ１１は、ＪＰＥＧアルゴリズムに従っ
て圧縮画像データを伸長処理し、伸長画像データを再生
する。このＪＰＥＧデコーダ１１の構成は、図９に示す
ＪＰＥＧデコーダに一致する。フレームメモリ１２は、
ＪＰＥＧデコーダ１１から出力される伸長画像データを
１画面単位で記憶し、画像を表示するモニタ側からの要
求に随時対応できるようにしている。このフレームメモ
リ１２においては、１ブロック毎に連続する伸長画像デ
ータが１行単位で連続するようにしてアドレスが並べ替
えられて記憶される。例えば、８×８画素毎に入力され
る伸長画像データに対しては、第１ブロックの各行の画
素の画像データを第１行目から第８行目の第１アドレス
から第８アドレスまでそれぞれ書き込み、次に入力され
る第２ブロックの各行の画素の画像データを同一行の第
９アドレスから第１６アドレスにそれぞれ書き込むよう
にしている。これにより、フレームメモリ１２には、伸
長画像データが１行毎に連続する順序で記憶され、第１
行の第１アドレスからその伸長画像データを順に読み出
すことで、１行単位で連続するように取り出すことがで
きる。ＦＩＦＯ１４は、フレームメモリ１２から読み出
される画像データを一時的に記憶し、画像データの出力
タイミングを調整する。そして、表示制御回路１４は、
フレームメモリ１２の画像データの書き込み及び読み出
しのアドレス順序を指定し、画像データを所定の順序で
出力できるように制御する。さらに、表示制御回路１４
は、伸長画像データを受ける側のデータ処理のタイミン
グにあわせるようにしてＦＩＦＯ１４の出力タイミング
を制御する。

【０００８】このように出力される伸長画像データは、
例えば、表示プロセッサに供給され、画像を表示するデ
ィスプレイ側に対応した所定のフォーマットに従う画像
信号に変換される。これにより、１ブロック単位で圧縮
処理された圧縮画像データは、１画面毎にテレビモニタ
等の表示装置側のテレビジョンフォーマットに対応した
画像信号に変換される。

【０００９】

【発明が解決しようとする課題】上述の画像データ処理
装置においては、フレームメモリ１２として、少なくと
も１画面分の画像データを記憶できるだけの記憶容量が
必要であり、コストアップの要因となっている。例え
ば、カラー画像で１つの色成分を８ビットで表すとする
と、１画素あたり２４ビット（８ビット×３原色）が必
要になる。そして、１画面の画素数が、６４０×４００
とすれば、１画面分の画像データのデータ量は、約６Ｍ
ビット（６４０×４００画素×２４ビット）となる。従
って、フレームメモリ１２としては、６Ｍビット以上の
容量が必要である。

【００１０】そこで本発明は、１画面分の画像データを
記憶するフレームメモリ１２の容量を小さくしてコスト
を低減することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、１画面の画像を形成する複数の画素にそれぞれ対応
する画像データが、所定数の行及び列を１単位とするブ
ロック毎に所定の規則に従って圧縮処理された圧縮画像
データに対し、伸長処理を施して画像データを１ブロッ
ク単位で再生する画像データ処理装置において、上記圧
縮画像データを１ブロック単位で伸長処理して第１の画
像データを得るデコーダと、連続する上記第１の画像デ
ータから次の値を予測し、予測値に対する実際の値の差
に対応して所定の符号を割り当てて符号データを生成す
るＤＰＣＭエンコーダと、上記符号データを１画面単位
で記憶するフレームメモリと、を備えたことにある。

【００１２】

【作用】本発明によれば、１ブロック単位で再生される
伸長画像データをＤＰＣＭエンコーダにより符号データ
に変換してフレームメモリに書き込むようにしたこと
で、フレームメモリに記憶するデータ量を少なくするこ
とができる。また、フレームメモリから読み出した符号
データをＤＰＣＭデコーダで復号して取り出すことによ
り、元の画像データが再生され、所定の画像信号生成す
ることが可能になる。

【００１３】

【実施例】図１は、本発明の画像データ処理装置の構成
を示すブロック図である。ＪＰＥＧデコーダ２１は、Ｊ
ＰＥＧアルゴリズムに従って圧縮処理された圧縮画像デ
ータを１ブロック（８×８画素）単位で伸長処理し、各
ブロック毎に伸長画像データＸij（ｉ：ａ〜ｈ、ｊ：１
〜８）を生成する。このＪＰＥＧデコーダ２１の構成に
ついては、図９に示すブロック図に一致する。ＤＰＣＭ
(Differential Pulse Code Modulation)エンコーダ２２
は、ＪＰＥＧデコーダ２１から連続して入力される伸長
画像データＸijに対して、次の値を予測しながら、その
予測値と実際の値との差を算出し、その差に対応して符
号を割り当てることによって符号データＣijを生成す
る。予測データメモリ２３は、ＤＰＣＭエンコーダ２２
に接続され、このＤＰＣＭエンコーダ２２が各ブロック
毎でＤＰＣＭ処理を完了できるようにするため、各ブロ
ックの第８列の画素（ａ８〜ｈ８）の伸長画像データＸ
i8から生成される隣のブロックの第１列の画素（ａ１〜
ｈ１）に対する予測データＹi8を記憶する。フレームメ
モリ２４は、ＤＰＣＭエンコーダ２２から出力される符
号データＣijを１画面単位で記憶する。このフレームメ
モリ２４においては、ＤＰＣＭエンコーダ２２から１ブ
ロック毎に連続して出力される符号データＣijの書き込
み時に、再生画面のラスタ走査に従う順序となるように
書き込みアドレスの並べ替えが行われる。例えば、８×
８画素毎に入力される符号データＣ11〜Ｃ18、・・・Ｃ
81〜Ｃ88に対しては、第１ブロックの第１行の画素の符
号データＣ11〜Ｃ18を第１行目の第１アドレスから第８
アドレスにそれぞれ書き込み、同様に、第２行〜第８行
の画素の符号データＣ21〜Ｃ28、・・・Ｃ81〜Ｃ88を第
２行目から第８行目の第１アドレスから第８アドレスに
それぞれ書き込む。そして、次に入力される第２ブロッ
クの各行の画素の符号データＣ11〜Ｃ18、・・・Ｃ81〜
Ｃ88を第１ブロックの各行の符号データＣ11〜Ｃ18・・
・Ｃ81〜Ｃ88が書き込まれた行と同一行の第９アドレス
から第１６アドレスにそれぞれ書き込むようにしてい
る。これにより、符号データＣijの配列順序を再生画面
のラスタ走査の順序に対応するように変換する、いわゆ
る、ラスタブロック変換が行われる。ところで、予測値
メモリ２３及びフレームメモリ２４については、１つの
メモリの領域を分割して用いるようにしてもよい。

【００１４】ＦＩＦＯ２５は、フレームメモリ２４から
所定の順序で読み出される符号データＣnを例えば１行
単位で一時的に記憶し、その配列順序を変えることなく
所定のタイミングでＤＰＣＭデコーダ２６に供給する。
ここで、フレームメモリ２４から読み出される符号デー
タＣnについては、書き込み時の符号データＣijと配列
順序が変わっているので、その符号表記を変更してあ
る。ＤＰＣＭデコーダ２６は、連続する符号データＣn
を復号してデータ間の差を表す差分データに変換し、さ
らに、その差分データを順次加算することによって元の
伸長画像データＸijに対応した伸長画像データＹnを再
生する。この伸長画像データＹnは、表示プロセッサ等
に供給され、再生画面を表示するモニタ側のフォーマッ
トに対応した画像信号に変換される。

【００１５】そして、表示制御回路２７は、表示プロセ
ッサ側からのデータ転送の指示に応答し、フレームメモ
リ２４あるいはＦＩＦＯ２５からの符号データＣnの読
み出し、及び、ＤＰＣＭデコーダ２６での復号処理の各
タイミングを制御する。これにより、各部の動作タイミ
ングがモニタ側の動作に同期し、符号データＣnが適正
なタイミングで表示プロセッサに供給されるようにな
る。尚、伸長画像データＹnにより表される画像をプリ
ンタを用いて印刷するような場合には、伸長画像データ
Ｙnの出力タイミングを正確に制御する必要がないた
め、ＦＩＦＯ２５は不要となる。

【００１６】このような画像データ処理装置において
は、フレームメモリ２４に書き込まれる符号データＣij
が伸長画像データＸijよりも圧縮されているため、図１
０に示す従来の画像データ処理装置と比較して、フレー
ムメモリ２４の記憶容量を小さくすることができる。図
２は、ＤＰＣＭエンコーダ２２の一例を示すブロック図
である。ここでは、直前の１画素から予測値を得る前値
予測による場合を示す。

【００１７】ＤＰＣＭエンコーダ２２は、局部復号器３
０、減算器３１、量子化器３２及び符号割当器３３より
構成される。減算器３１は、入力される画像データＸij
から予測データＹijを減算し、予測誤差データＥijを生
成する。量子化器３２は、予測誤差データＥijを予め定
められた幾つかの値で量子化し、量子化データＱijを生
成する。この量子化器３２における量子化の際の代表値
は、出現頻度の高い値に対して細かく設定されており、
量子化によって生じる誤差を小さくするようにしてい
る。例えば、伸長画像データＸijが４ビットである場
合、予測誤差は−１５〜＋１５の３１とおりとなり、こ
れに対して−１５、−８、−４，−２、−１、０、１、
２、４、８、１５といった代表値が設定される。符号割
当器３３は、量子化器３２から供給される量子化データ
Ｑijに対して所定の符号を割り当てることにより符号デ
ータＣijを生成する。この符号割当器３３において割り
当てられる符号は、出現頻度の高いデータに対して短い
符号が与えられるように予め設定されている。局部復号
器３０は、予測器３４及び加算器３５を有し、量子化器
３２から出力される量子化データＱijを取り込んで復号
することにより、予測データＦijを生成して減算器３１
に供給する。即ち、デコーダ側と同じ復号処理を行うよ
うにするため、予測器３４に保持される予測データＦij
に加算器３５により量子化データＱijを順次加算して次
の予測データＦij+1を生成するように構成される。ま
た、局部復号器３０には、予測データメモリ２３が接続
され、各ブロックの１列目の画素に対応する予測データ
Ｆi8を一時的に記憶できるように構成される。これによ
り、ＤＰＣＭエンコーダ２２は、ブロック毎に入力され
る伸長画像データＸijに対してＤＰＣＭ化処理を可能に
している。

【００１８】図３は、ＤＰＣＭデコーダ２６の一例を示
すブロック図である。この図の構成は、図２に示すＤＰ
ＣＭエンコーダ２２の構成に対応するものである。ＤＰ
ＣＭデコーダ２６は、復号器３６、加算器３７及び予測
器３８より構成される。復号器３６は、ＤＰＣＭエンコ
ーダ２２の符号割当器３３に対応し、各値に割り当てら
れた符号を元のデータに戻すことによって量子化データ
Ｑijに対応した差分データＤnを生成する。加算器３７
は、差分データＤnに予測データＲnを加算し、画像デー
タＹnを生成する。予測器３８は、加算器３７の加算結
果、即ち、画像データＹnを取り込み、１データ期間遅
らせることで予測データＲnとして加算器３７に供給す
る。これにより、フレームメモリ２４から読み出される
符号データＣnから元の伸長画像データＸijに対応した
画像データＹnが再生されることになる。

【００１９】以下、図７に示す８×８画素（ａ１〜ｈ
８）からなる各ブロックＢmnでの画像データＸijに対す
るＤＰＣＭエンコーダ２２の処理を具体的に説明する。
図４及び図５は、ＤＰＣＭエンコーダ２２の動作を示す
タイミング図である。画面の左端に位置するブロックＢ
11〔ブロックＢ21、Ｂ31、・・・でも同一〕において、
図４に示すように、初めに左上端部の画素ａ１の画像デ
ータＸa1が入力されると、その画像データＸa1は、減算
器３１を通し、そのまま予測誤差データＥa1として量子
化器３２に入力され、量子化データＱa1に変換される。
このとき、減算器３１については、局部復号器３０が初
期状態にあり、局部復号器３０側から「０」が供給され
るため、実質的に減算は行われない。量子化器３２から
出力される量子化データＱa1は、符号割当器３３で符号
データＣa1に変換されて出力される。同時に、量子化デ
ータＱa1は、局部復号器３０に入力され、加算器３５を
通し、予測データＦa1として予測器３４に取り込まれ
る。このとき、加算器３５については、局部復号器３０
が初期状態にあり、予測器３４から「０」が供給される
ため、実質的に加算は行われない。そして、予測器３４
に取り込まれた予測データＦa1は、次の画像データＸa2
が入力されるタイミングで減算器３１に対して供給され
る。

【００２０】続いて、画素ａ１の右隣に位置する画素ａ
２の画像データＸa2が入力されると、減算器３１で画像
データＸa1から予測データＦa1が減算されて予測誤差デ
ータＥa2が算出され、この予測誤差データＥa2が量子化
器３２に入力されて量子化データＱa2に変換される。こ
の量子化データＱa2は、符号割当器３３で符号データＣ
a2に変換され出力されると共に、局部復号器３０に入力
される。局部復号器３０に入力された量子化データＱa2
は、加算器３５で予測データＦa1と加算され、その加算
値が新たな予測データＦa2として予測器３４に取り込ま
れる。この予測データＦa2は、次の画像データＸa3が入
力されるタイミングで出力される。

【００２１】以後同様にして、画素ａ３〜ａ８の画像デ
ータＸa3〜Ｘa8に対応して量子化データＱa3〜Ｑa8及び
予測データＦa3〜Ｆa8が生成される。そして、１行目の
右端（８列目）の画素ａ８の画像データＸa8に対応して
得られる予測データＦa8は、予測器３４から減算器３１
には供給されず、ブロックＢ11の１行目の終端予測デー
タＦ11aとして予測データメモリ２３に書き込まれる。
同ブロックＢ11の２行目以降の画素ｂ１〜ｂ８、・・・
ｈ１〜ｈ８の画像データＸb1〜Ｘb8、・・・Ｘh1〜Ｘh8
についても、１行目の画素ａ１〜ａ８の画像データＸa1
〜Ｘa8と同様に処理され、量子化データＱb1〜Ｑb8、・
・・Ｑh1〜Ｑh8及び予測データＦb1〜Ｆb8、・・・Ｆh1
〜Ｆh8が生成される。このうち、各行の右端の画素ｂ
８、・・・ｈ８の画像データＸb8、・・・Ｘh8に対応す
る予測データＦb8、・・・Ｆh8は、ブロックＢ11の各行
の終端予測データＦ11b、・・・Ｆ11hとして予測データ
メモリ２３に書き込まれる。

【００２２】ブロックＢ11の右隣のブロックＢ12〔ブロ
ックＢ22、Ｂ23、・・・でも同一〕において、図５に示
すように、左上端部の画素ａ１の画像データＸa1が入力
されると、減算器３１で、その画像データＸa1から、予
測データメモリ２３から読み出した予測データＦ11aが
減算され、予測誤差データＥa1が算出される。この予測
誤差データＥa1は、量子化器３２に入力されて量子化デ
ータＱa1に変換され、さらに、符号割当器３３で符号デ
ータＣa1に変換されて出力される。量子化器３２から出
力される量子化データＱa1は、局部復号器３０に入力さ
れ、予測データメモリ２３から読み出された予測データ
Ｆ11aと加算器３５で加算されて新たな予測データＦa1
として予測器３４に取り込まれる。そして、予測器３４
に取り込まれた予測データＦa1は、次の画像データＸa2
が入力されるタイミングで出力される。

【００２３】続いて入力される画素ａ２〜ａ８の画像デ
ータＸa2〜Ｘa8に対しては、ブロックＢ11と同一の処理
が施され、量子化データＱa2〜Ｑa8及び終端予測データ
Ｆa2〜Ｆa8が生成されると共に、予測データＦa8がブロ
ックＢ12の１行目の予測データＦ12aとして予測データ
メモリ２３に書き込まれる。同ブロックＢ11の２行目以
降の画素ｂ１〜ｂ８、・・・ｈ１〜ｈ８の画像データＸ
b1〜Ｘb8、・・・Ｘh1〜Ｘh8に対する処理についても、
ブロックＢ11と同一である。

【００２４】さらに、ブロックＢ13〜Ｂ1n〔ブロックＢ
23〜Ｂ2n、Ｂ33〜Ｂ3n、・・・でも同一〕についても、
ブロックＢ12と同一の処理によって、量子化データＱa1
〜Ｑh8及び予測データＦa1〜Ｆh8が生成される。ここ
で、予測データメモリ２３は、各ブロック毎に書き換え
が行われることから、８行分の８個の予測データＦmna
〜Ｆmnhを記憶できればよく、４ビット構成の場合、そ
の容量は９６ビット（４ビット×８×３コンポーネン
ト）でよい。

【００２５】これにより、画像データＸijを複数ブロッ
ク分記憶することなく、わずかな容量の予測データメモ
リ２３の付加によって、ＤＰＣＭ処理を実現することが
でき、例えば、８ビットの画像データＸijを８ビット以
下の符号データＣijとしてフレームメモリ２４に記憶さ
せることができる。このような予測データメモリ２３に
ついては、ＤＰＣＭエンコーダ２２と共にＪＰＥＧデコ
ーダ２１と１チップ構成とすることが可能である。実
際、ＪＰＥＧデコーダ２１は、ＤＳＰ(Digital Signal
Processor)等の高機能演算器により構成されることか
ら、このＤＳＰにＤＰＣＭ処理の機能を付加すること
で、１チップ構成とすることは容易に実現可能である。

【００２６】次に、ＤＰＣＭデコーダ２６の動作につい
て具体的に説明する。図６は、ＤＰＣＭデコーダ２６の
動作を示すタイミング図である。初めに、符号データＣ
1が入力されると、この符号データＣ1が復号器３６で差
分データＤ1に変換され、加算器３７を通して画像デー
タＹ1として出力され、同時に、予測データＲ1として予
測器３８に取り込まれる。このとき、加算器３７におい
ては、初期状態にある予測器３８からデータが供給され
ておらず、加算は行われない。そして、予測器３８に取
り込まれた予測データＲ1は、次の符号データＣ2が入力
されるタイミングで加算器３７に供給される。

【００２７】続いて、符号データＣ2が入力されると、
この符号データＣ2は、復号器３６で差分データＤ2に変
換されて加算器３７に供給され、予測データＲ1と加算
されて画像データＹ2が生成される。この画像データＹ2
は、そのまま出力されると共に予測器３８に予測データ
Ｒ2として取り込まれる。この予測データＲ2は、次の符
号データＣ3が入力されるタイミングで加算器３７に供
給される。

【００２８】以後連続して入力される符号データＣ3、
Ｃ4、Ｃ5、・・・に対しても、符号データＣ2と同一の
処理が施され、画像データＹ3、Ｙ4、Ｙ5、・・・及び
予測データＲ3、Ｒ4、Ｒ5、・・・が生成される。この
ＤＰＣＭデコーダ２６での処理については、符号データ
Ｃnが再生画面の水平走査線に対応した順序で配列され
ているため、ＤＰＣＭエンコーダ２２での処理のように
ブロック単位で区切られることはない。従って、一時的
に予測データＲnを記憶させる必要はなく、予測データ
メモリは不要である。

【００２９】以上の実施例においては、ＪＰＥＧアルゴ
リズムに従う画像データの圧縮処理について例示した
が、画像データの圧縮処理の方式については、ＪＰＥＧ
アルゴリズムに限らず、画像データを一定のブロック単
位で処理する圧縮方式であれば容易に適用することがで
きる。また、ＤＰＣＭ処理については、直前の画素から
データを予測する前値予測の他、２画素分のデータを予
測する２次予測等も採用することができる。この場合、
予測データメモリの容量を増設し、８個の予測データＦ
mna〜Ｆmnhに加えて、１行の各列に対応する予測データ
を記憶できるように構成する。例えば、１画面が６４０
×４００画素である場合には、６４０画素に対応した予
測データをさらに記憶できるように構成し、水平方向と
垂直方向とでＤＰＣＭ処理を行うようにすればよい。

【００３０】

【発明の効果】本発明によれば、１ブロック単位で伸長
処理された画像データに対してＤＰＣＭ処理を可能にし
ており、画像データを符号データに変換してフレームメ
モリに記憶するようにしている。このため、フレームメ
モリの容量を小さくすることができ、コストの削減が図
れる。そして、取り扱われるデータの量が少なくなるた
め、フレームメモリとして動作速度の遅いメモリ素子を
用いることが可能になり、メモリ容量の削減と併せてコ
スト低減の効果は大きい。

【図面の簡単な説明】

【図１】本発明の画像データ処理装置の構成を示すブロ
ック図である。

【図２】ＤＰＣＭエンコーダの構成を示すブロック図で
ある。

【図３】ＤＰＣＭデコーダの構成を示すブロック図であ
る。

【図４】ＤＰＣＭエンコーダの第１の動作を説明するタ
イミング図である。

【図５】ＤＰＣＭエンコーダの第２の動作を説明するタ
イミング図である。

【図６】ＤＰＣＭデコーダの動作を説明するタイミング
図である。

【図７】ＪＰＥＧアルゴリズムに従って処理される画面
の１ブロックの構成を説明する図である。

【図８】ＪＰＥＧエンコーダの構成を示すブロック図で
ある。

【図９】ＪＰＥＧデコーダの構成を示すブロック図であ
る。

【図１０】従来の画像データ処理装置の構成を示すブロ
ック図である。

【符号の説明】

１離散的コサイン変換回路２量子化回路３符号化回路４量子化しきい値テーブル５符号化ハフマンテーブル６復号化回路７逆量子化回路８離散的逆コサイン変換回路９復号化ハフマンテーブル１０逆量子化しきい値テーブル１１ＪＰＥＧデコーダ１２、２４フレームメモリ１３、２５ＦＩＦＯ１４、２７表示制御回路２２ＤＰＣＭエンコーダ２３予測データメモリ２６ＤＰＣＭデコーダ３０局部復号器３１減算器３２量子化器３３符号割当器３４、３８予測器３５、３７加算器３６復号器

Claims

【特許請求の範囲】

【請求項１】１画面の画像を形成する複数の画素にそ
れぞれ対応する画像データが、所定数の行及び列を１単
位とするブロック毎に所定の規則に従って圧縮処理され
た圧縮画像データに対し、伸長処理を施して画像データ
を１ブロック単位で再生する画像データ処理装置におい
て、上記圧縮画像データを１ブロック単位で伸長処理し
て第１の画像データを得るデコーダと、連続する上記第
１の画像データから次の値を予測し、予測値に対する実
際の値の差に対応して所定の符号を割り当てて符号デー
タを生成するＤＰＣＭエンコーダと、上記符号データを
１画面単位で記憶するフレームメモリと、を備えたこと
を特徴とする画像データ処理装置。
【請求項２】１ブロックの各行の終端の画素に対応す
る画像データが入力されたときに上記ＤＰＣＭエンコー
ダで生成される予測値を記憶し、記憶した予測値を隣接
するブロックの各行の先頭の画素に対応する画像データ
が入力されるタイミングで読み出して上記ＤＰＣＭエン
コーダに供給する予測値メモリを備えたことを特徴とす
る請求項１記載の画像データ処理装置。
【請求項３】上記フレームメモリから読み出した上記
符号データを復号して第２の画像データを生成するＤＰ
ＣＭデコーダを備えたことを特徴とする請求項１または
請求項２記載の画像データ処理装置。