JPH08335954A - ドライバ回路 - Google Patents

ドライバ回路

Info

Publication number
JPH08335954A
JPH08335954A JP7143281A JP14328195A JPH08335954A JP H08335954 A JPH08335954 A JP H08335954A JP 7143281 A JP7143281 A JP 7143281A JP 14328195 A JP14328195 A JP 14328195A JP H08335954 A JPH08335954 A JP H08335954A
Authority
JP
Japan
Prior art keywords
current
circuit
signal
transistor
transmission lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7143281A
Other languages
English (en)
Other versions
JP3484825B2 (ja
Inventor
Tadashi Shibata
正 柴田
Satoshi Suzuki
聡 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP14328195A priority Critical patent/JP3484825B2/ja
Priority to US08/657,537 priority patent/US5783955A/en
Publication of JPH08335954A publication Critical patent/JPH08335954A/ja
Application granted granted Critical
Publication of JP3484825B2 publication Critical patent/JP3484825B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • H04L25/0286Provision of wave shaping within the driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】 差動信号を伝送する一対の伝送線路からのラ
ジオノイズの放射を良好に抑制可能なドライバ回路を提
供する。 【構成】 コレクタが伝送線路B+,エミッタが伝送線
路B−に接続されたトランジスタT26からなる出力回
路42と、送信信号に基づきトランジスタT26を駆動
するためのベース電流Ibを生成するベース電流発生回
路44と、トランジスタT24,T25にて構成された
カレントミラー回路からなり、各伝送線路B+,B−を
流れる駆動電流IB+,IB-が等しくなるように、トラン
ジスタT26のコレクタ側からベース電流Ib分の電流
を吸い込む補正回路46とを備える。駆動電流IB+,I
B-は、絶対値が等しいだけでなく、単一のトランジスタ
T26にて駆動されるので位相ずれも生じない。その結
果、電流変化により各伝送線路B+,B−に発生する磁
界を確実に相殺できラジオノイズを抑制できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、差動信号を伝送する一
対の伝送線路を駆動するためのドライバ回路に関する。
【0002】
【従来の技術】従来より、データ通信の分野において
は、伝送線路から放射されるラジオノイズは、周辺回路
を誤動作させる等の悪影響を与えるため、これを抑制す
ることが問題となっている。このラジオノイズの一原因
として、伝送線路に流れる電流の変化に伴って磁界が変
化することにより放射されることが知られており、これ
を抑制するために、一対の伝送線路にて電流の変化量が
等しく位相が逆位相となる差動信号を伝送することによ
り、各伝送線路における磁界の変化を互いに相殺し合う
ことでラジオノイズの放射を抑制する方法が知られてい
る。
【0003】そして、このような差動信号を伝送する一
対の伝送線路を駆動するためのドライバ回路として、例
えば特開平2−24436号公報に開示されているよう
に、送信信号に応じた電流を吸い込むように構成された
トランジスタと、送信信号に応じた電流を吐き出すよう
に構成されたトランジスタとを備え、各伝送線路を別々
のトランジスタにて駆動するように構成されたものが知
られている。
【0004】
【発明が解決しようとする課題】しかし、このようなド
ライバ回路では、素子やICの製造上のばらつきや各ト
ランジスタ毎の配線の相違等により、トランジスタの特
性(増幅率)や、トランジスタに接続される抵抗値、更
には各トランジスタによって制御される信号の遅延時間
がばらつくため、これらのトランジスタを同じ信号で駆
動したとしても、電流変化量や信号の位相を全く同一な
ものとすることは困難であり、その結果、この電流変化
量や信号の位相のずれの分が、相殺されずにラジオノイ
ズとして放射されてしまうという問題があった。
【0005】本発明は、上記問題点を解決するために、
差動信号を伝送する一対の伝送線路からのラジオノイズ
の放射を良好に抑制可能なドライバ回路を提供すること
を目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するため
になされた請求項1に記載の発明は、差動信号を伝送す
る一対の伝送線路を駆動するためのドライバ回路であっ
て、電流が入出力される一対の入出力端子,及び該入出
力端子を流れる電流を制御するための制御端子からなる
3端子の半導体素子を備え、該半導体素子の一対の入出
力端子を上記一対の伝送線路に夫々接続してなる出力回
路と、外部から入力される送信信号の信号波形に応じ
て、上記半導体素子の制御端子に入力される駆動信号を
生成する駆動回路と、を備えたことを特徴とする。
【0007】また、請求項2に記載の発明は、請求項1
に記載のドライバ回路において、上記出力回路は、上記
半導体素子としてコレクタ,エミッタが上記一対の伝送
線路に夫々接続されたバイポーラ・トランジスタを備
え、上記駆動回路は、上記駆動信号として上記バイポー
ラ・トランジスタのベース電流を生成するように構成さ
れ、更に、上記一対の伝送線路を介して上記バイポーラ
・トランジスタに流入出する電流のいずれか一方を、上
記ベース電流分だけ加算或は減算して、各伝送線路に流
れる電流の大きさが等しくなるように補正する補正回路
を設けたことを特徴とする。
【0008】次に、請求項3に記載の発明は、請求項1
に記載のドライバ回路において、上記出力回路は、上記
半導体素子としてソース,ドレインが上記一対の伝送線
路に夫々接続された第1の電界効果トランジスタを備え
ると共に、ソース及びゲートが上記第1の電界効果トラ
ンジスタと共通に接続され、しかもゲートとドレインと
が接続された第2の電界効果トランジスタを備え、上記
駆動回路は、上記駆動信号として上記第2の電界効果ト
ランジスタにドレイン電流を供給することで、上記第1
の電界効果トランジスタのゲート電圧を発生させるよう
に構成され、更に、上記一対の伝送線路を介して上記第
1の電界効果トランジスタに流入出する電流のいずれか
一方を、上記第2の電界効果トランジスタを流れる電流
分だけ加算或は減算して、各伝送線路に流れる電流値の
大きさが等しくなるように補正する補正回路を設けたこ
とを特徴とする。
【0009】また次に、請求項4に記載の発明は、請求
項1ないし請求項3のいずれかに記載のドライバ回路に
おいて、上記送信信号は、2値信号であって、上記駆動
回路は、該2値信号の信号レベルに応じてコンデンサを
充放電する充放電回路を有し、該コンデンサの両端電圧
に基づいて上記駆動信号を生成することを特徴とする。
【0010】また、請求項5に記載の発明は、請求項4
に記載のドライバ回路において、上記駆動回路は、更
に、上記充放電回路に入力される上記2値信号の立上が
り及び立下がりを鈍らせる積分回路を有することを特徴
とする。
【0011】
【作用および発明の効果】上記のように構成された請求
項1に記載のドライバ回路においては、駆動回路が外部
から入力される送信信号の信号波形に応じて駆動信号を
生成し、出力回路を構成する3端子の半導体素子は、制
御端子に入力される駆動信号に応じて、入出力端子に流
れる電流を制御する。その結果、入出力端子に接続され
た一対の伝送線路のうち、一方には、半導体素子に流入
する電流が流れ、他方には、半導体素子から流出する電
流が流れる。
【0012】このように、本発明のドライバ回路によれ
ば、一対の伝送線路を一つの半導体素子により駆動して
いるので、各伝送線路を別々のトランジスタにて駆動す
る従来装置のようにトランジスタ特性のバラツキや配線
の相違等の影響を受けることがなく、一対の伝送線路に
流れる電流の絶対値が略等しくなると共に、各伝送線路
を流れる電流の位相も完全に一致するので、各伝送線路
の電流変化に伴う磁界変化を、確実に相殺することがで
き、この磁界変化を原因とするラジオノイズを確実に抑
制できる。
【0013】次に、請求項2に記載のドライバ回路にお
いては、出力回路は、半導体素子としてコレクタ,エミ
ッタが一対の伝送線路に夫々接続されたバイポーラ・ト
ランジスタを備え、駆動回路は、駆動信号としてバイポ
ーラ・トランジスタのベース電流を生成する。
【0014】このように、半導体素子としてバイポーラ
・トランジスタを使用した場合、コレクタ電流とエミッ
タ電流とは厳密には等しくなく、エミッタ電流は、コレ
クタ電流よりベース電流分だけ大きくなる。このため、
エミッタ電流とコレクタ電流とをそのまま伝送線路に流
すと、電流変化に伴って発生する磁界を完全に抑制する
ことができないためラジオノイズが発生する。
【0015】そこで、補正回路が、一対の伝送線路を介
してバイポーラ・トランジスタに流入出する電流のいず
れか一方を、ベース電流分だけ加算或は減算して、各伝
送線路に流れる電流の大きさが等しくなるように補正す
る。これにより、本発明のドライバ回路によれば、各伝
送線路に流れる電流の絶対値を正確に等しくすることが
でき、延いては、電流変化に伴う磁界変化を原因とする
ラジオノイズを確実に抑制できる。
【0016】一方、請求項3に記載のドライバ回路にお
いては、出力回路は、半導体素子としてソース,ドレイ
ンが一対の伝送線路に夫々接続された第1の電界効果ト
ランジスタを備えると共に、ソース及びゲートが第1の
電界効果トランジスタと共通に接続され、しかもゲート
とドレインとが接続された第2の電界効果トランジスタ
を備え、駆動回路は、駆動信号として第2の電界効果ト
ランジスタのドレイン電流を流す。即ち、第1及び第2
の電界効果トランジスタは、所謂カレントミラー回路を
構成しており、第1の電界効果トランジスタには、第2
の電界効果トランジスタのドレイン電流に応じた電流が
流れる。
【0017】ところで、このように出力回路が構成され
た場合、第1及び第2の電界効果トランジスタのソース
が共通に接続されているため、ソースには、両電界効果
トランジスタに流れる電流値を加算した電流が流れ、そ
のまま伝送線路に接続したのでは、第2の電界効果トラ
ンジスタに流れる電流分だけ電流値に差が生じ、ラジオ
ノイズを発生させることになる。
【0018】そこで、補正回路が、一対の伝送線路を介
して第1の電界効果トランジスタに流入出する電流のい
ずれか一方を、第2の電界効果トランジスタを流れる電
流分だけ加算或は減算して、各伝送線路に流れる電流値
の大きさが等しくなるように補正する。
【0019】これにより、本発明によれば、第1の電界
効果トランジスタのソース及びドレインに夫々接続され
た一対の伝送線路に流れる電流の絶対値を正確に等しく
することができ、延いては、電流変化に伴う磁界変化を
原因とするラジオノイズを確実に抑制できる。
【0020】また、請求項4に記載のドライバ回路にお
いては、充放電回路が、2値信号からなる送信信号の信
号レベルに応じてコンデンサを充放電し、駆動回路は、
このコンデンサの両端電圧に基づいて出力回路を駆動す
るための駆動信号を生成する。
【0021】なお、コンデンサの両端電圧は、信号レベ
ルが反転する毎に、所定の割合で増加或は減少するた
め、これに基づいて生成された駆動信号、延いては伝送
線路に送出される信号も、立上がり,立下がりが所定の
割合で増加,減少するランプ波形となる。
【0022】従って、本発明のドライバ回路によれば、
方形波信号に比べて信号に含まれる高調波成分の少ない
ランプ波形信号が伝送線路に送出されるので、信号に含
まれる高調波を原因とするラジオノイズを抑制すること
ができる。また次に、請求項5に記載のドライバ回路に
おいては、充放電回路に入力される2値信号の立上がり
及び立下がりを鈍らせる積分回路を備えている。これに
より、充放電回路において、コンデンサを充放電する電
流は、2値信号の信号レベルの変化時に急激に零から所
定値或は所定値から零に変化するのではなく、徐々に増
加或は減少するため、充放電動作の開始時にコンデンサ
の両端電圧は、急激に変化することなく連続的に変化す
る。
【0023】従って、本発明のドライバ回路によれば、
コンデンサの両端電圧,延いては伝送線路に送出される
信号は、波形が非連続的に変化することがなく、請求項
4に記載のドライバ回路により送出される信号より、更
に高調波成分が少なくなるので、伝送線路から放射され
るラジオノイズをより一層抑制できる。
【0024】
【実施例】以下に本発明の実施例を図面と共に説明す
る。図2は、本発明のドライバ回路が適用された車載L
ANの概略構成図である。図2に示すように、本実施例
の車載LANにおいては、吸入吸気量,スロットル開
度,エンジン回転数,クランク角度等,エンジンの運転
状態を検出し燃料噴射量,点火時期等を制御するエンジ
ンECU(電子制御ユニット)12、車輪速度等を検出
し車輪がロックしないようにブレーキ油圧を制御するア
ンチスキッドECU14、車速やスロットル開度等に応
じてショックアブソーバの減衰力やスプリングのばね定
数等を制御するサスペンションECU16、エンジンの
運転状態や各ECUにおける制御状態を監視しフロント
パネルに表示するメータECU18等が、車両の10の
各部に分散して配置され、各ECU12〜18はバスラ
イン20により相互に接続されている。
【0025】そして、各ECU12〜18は、各々の制
御状態や、他のECUが検出したセンサ情報等を、バス
ライン20を介して相互に送受信し互いの制御に用いる
ことにより、車両全体の統合制御を実現している。次に
図3は、EUC12〜18の構成を表すブロック図であ
る。なおECU12〜18は、いずれも略同様な構成を
しているので、ここでは、エンジンECU12を例にし
て説明する。
【0026】図3に示すように、エンジンECU12
は、CPU,ROM,RAMを中心に構成されたマイク
ロコンピュータ22と、マイクロコンピュータ22にお
ける演算処理に基づき、エンジンECU12に接続され
た各種アクチュエータA(例えば、インジェクタ駆動用
のソレノイド等)の駆動信号を出力するための出力処理
回路24と、エンジンECU12に接続された各種セン
サS(例えば、クランク角センサ等)からの検出信号を
マイクロコンピュータ22に入力するための入力処理回
路26と、バスライン20から信号を受信するためのバ
スレシーバ28と、バスライン20に信号を送信するた
めのバスドライバ30と、バスレシーバ28を介して受
信した信号をマイクロコンピュータ22が処理可能な受
信データに変換すると共に、マイクロコンピュータ22
からの送信データをバスライン20にて伝送される形式
の信号に変換し、予め決められた通信プロトコルに従っ
てデータの送受信を行う通信プロトコル制御部32と、
エンジンECU12の各部に電源を供給する電源回路3
4とからなる。
【0027】なお、バスライン20は、一対の伝送線路
B+,B−からなり、バスレシーバ28及びバスドライ
バ30は、差動信号を送受信するように構成されてい
る。また、ECU12〜18によって、接続されるアク
チュエータAやセンサSが異なることは周知の通りであ
る。
【0028】次に、本発明の主要部であるバスドライバ
30について詳しく説明する。図4は、バスドライバ3
0の概略構成を表すブロック図であり、図1は、バスド
ライバ30の詳細構成を表す電気回路図である。図4に
示すように、バスドライバ30は、通信プロトコル制御
部32から入力されるデジタルの送信信号をノイズが除
去された方形波に波形整形する波形整形回路36と、波
形整形された送信信号から立上がり及び立下がりエッジ
が所定の傾斜を有するランプ波形の電圧信号を生成する
ランプ波形発生回路38と、ランプ波形の電圧信号を電
流信号に変換する電圧・電流変換回路40と、コレクタ
が伝送線路B+に、エミッタが伝送線路B−に接続され
たトランジスタT26からなる出力回路42と、電圧・
電流変換回路40からの電流信号に応じてトランジスタ
Tのベース電流Ibを発生させるベース電流発生回路4
4と、トランジスタTのコレクタからベース電流Ib分
だけ電流を吸い込んで、各伝送線路B+,B−に流れる
電流値が等しくなるように出力電流を補正する補正回路
46と、により構成されている。なお、伝送線路B+
は、抵抗Rpuによりプルアップされ、また伝送線路B−
は、抵抗Rpdによりプルダウンされている。抵抗RL
は、バスライン20に接続された他のバスドライバやバ
スレシーバ等のインピーダンスが合成された負荷を示す
ものである。
【0029】このうち、波形整形回路36は、図1に示
すように、トランジスタT1〜T3、抵抗R1〜R4か
らなり、周知の差動増幅回路を構成している。そして、
トランジスタT1のベースに印加される送信信号の入力
電圧ViがHighレベルであり、抵抗R3,R4により電
源電圧Vccを分圧して得られる基準電圧V1より大きい
場合に、トランジスタT1が導通状態、トランジスタT
2が非導通状態となり、逆に、入力電圧ViがLow レベ
ルであり、基準電圧V1より小さい場合に、トランジス
タT1が非道通状態、トランジスタT2が導通状態とな
るように設定されている。
【0030】なお、トランジスタT3は、トランジスタ
T4,T5及び抵抗R5からなる定電流回路30aのト
ランジスタT5にカレントミラー接続されており、その
コレクタ電流IC3は、トランジスタT5のコレクタ電流
IC5に等しい。ここでトランジスタT4,T5のベース
・エミッタ間電圧をそれぞれVBE4, VBE5 とすると、
トランジスタT3のコレクタ電流IC3は、次式で表され
る。
【0031】 IC3=IC5=(Vcc−VBE4−VBE5)/R5 …(1) 従って、トランジスタT1が導通状態にある時に、抵抗
R1にて発生する電圧降下△Vは、電源電圧をVCC,ト
ランジスタTR1のコレクタ電圧をVaとすると、次式
で表される。
【0032】 △V=Vcc−Va=IC3×R1 =(Vcc−2VBE)・R1/R5 …(2) なお、VBE4=VBE5=VBEであり、以後、全てのトラン
ジスタT1〜T26のベース・エミッタ間電圧はVBEで
あるとする。
【0033】また、トランジスタT2が導通状態にある
時に、抵抗R2にて発生する電圧降下は、(2)式にお
いて、R1をR2に置き換えたものであり、R1=R2
であれば、両者は全く同じ値となる。次に、ランプ波形
発生回路38は、トランジスタT6〜T16、抵抗R6
〜R9、コンデンサC1〜C3から構成されている。そ
して、トランジスタT6〜T8及び抵抗R6は、コンデ
ンサC3を充電する充電回路、トランジスタT9〜T1
1及び抵抗R7,R8は、コンデンサC3の両端電圧V
cの上限を制限するリミッタ回路、トランジスタT12
〜T16及び抵抗R9は、コンデンサC3を放電する放
電回路を構成する。
【0034】まず充電回路を構成するトランジスタT
6,T7のベース・エミッタ間電圧を夫々VBE6,VBE7
とすると、トランジスタT7のエミッタ電圧VE7は、次
式で表される。 VE7=Va−VBE6+VBE7=Va …(3) 従って、入力電圧ViがLow レベルの時は、抵抗R6に
おける電圧降下は抵抗R1と同様に発生せず、トランジ
スタT7のコレクタ電流,即ち、コンデンサC3の充電
電流Ikは流れない。一方、入力信号がHighレベルの時
は、抵抗R6には抵抗R1と同様に△Vの電圧降下が発
生するため、充電電流Ikが流れ、これによりコンデン
サC3は充電される。この時の充電電流Ikを次式に示
す。
【0035】 Ik=△V/R6=(VCC−2VBE)・R1/(R5・R6) =(VCC−2VBE)/R5 …(4) 但し、R1=R6とする。また、充電電流Ikによって
定電流充電される時のコンデンサC3の両端電圧Vcを
時間tの関数として表すと、次式のようになる。
【0036】 Vc(t)=(Ik/C3)・t =(Vcc−2VBE)/(R5・C3)・t …(5) そして、コンデンサC3の両端電圧Vcが、抵抗R7,
R8により電源電圧Vccを分圧して得られる基準電圧V
2より高くなると、リミッタ回路を構成するトランジス
タT9が導通してトランジスタT7のコレクタ電流Ik
を吸い込む。その結果、コンデンサC3の両端電圧Vc
は、基準電圧V2より大きくなることがなく、上限が制
限される。この時の両端電圧Vc(max) は、次式で表さ
れる。
【0037】 Vc(max)=V2=Vcc・R8/(R7+R8) …(6) 一方、放電回路は、充電回路と同様に、トランジスタT
13のエミッタ電圧VE13 がトランジスタT2のコレク
タ電圧Vbと等しくなる。従って、入力電圧ViがHigh
レベルの時は、抵抗R9における電圧降下は抵抗R2と
同様に発生せず、トランジスタT13のコレクタ電流I
C13 は流れない。一方、入力信号がLowレベルの時は、
抵抗R9には抵抗R2と同様に△Vの電圧降下が発生
し、(4)式と同様のコレクタ電流IC13 が流れる(但
しR2=R9とする)。そして、トランジスタT15,
T16が構成するカレントミラー回路により、トランジ
スタT16には、コレクタ電流IC13 に等しいコレクタ
電流,即ち放電電流Ilが流れ、これによりコンデンサ
C3は放電される(なお、R1=R2,R6=R9の場
合、充電電流Ikと放電電流Ilとは等しい)。
【0038】このように、ランプ波形発生回路38によ
り、コンデンサC3の両端電圧Vcの波形は、立上がり
/立下がりが所定割合で増加/減少し、上限値が基準電
圧V2に制限されたランプ波形となる。なお、トランジ
スタT6,T12のベースに接続されたコンデンサC
1,C2は、抵抗R1,R2と共に積分回路を形成し、
電圧Va,Vbが急激に変化することを防止するもので
あり、ランプ波形の立上がり、立下がりの変化を滑らか
にして、信号に含まれる高調波成分を削減するためのも
のである。
【0039】次に、電圧・電流変換回路40は、トラン
ジスタT17〜T19及び抵抗R10から構成される。
ここで、トランジスタT17,T18のベース・エミッ
タ間電圧を夫々VBE17,VBE18とすると、トランジスタ
T18のエミッタ電圧VE18は、次式で表される。
【0040】 VE18=Vc+VBE17−VBE18=Vc …(7) 従って、抵抗R10の両端には、コンデンサC3の両端
電圧Vcが印加され、これに応じて電流Ieが流れる。 Ie=Vd/R10=Vc/R10 …(8) この電流Ieの立上がり,立下がりにおける傾きは、
(5),(8)式に基づき次式にて表される。
【0041】 dIe/dt=(Vcc−2VBE)/(R5・R10・C3) …(9) 即ち、傾きは、抵抗R5,R10及びコンデンサC3に
より決定される。また、この電流Ieの上限値は、
(6),(8)式に基づき次式にて表される。 Ie(max)=Vcc・R8/((R7+R8)・R10) …(10) 即ち、上限値は、抵抗R7,R8,R10により決定さ
れる。
【0042】次に、トランジスタT20〜T23から構
成されたベース電流発生回路44、トランジスタT2
4,T25から構成された補正回路46、トランジスタ
T26から構成された出力回路42について説明する。
ここでは、説明を簡単にするために、トランジスタT2
0,T26の直流増幅率をβ、トランジスタT18,T
21〜T25の直流増幅率を∞(無限大)とする。また
各トランジスタTnのエミッタ電流をIEn、コレクタ電
流をICn、ベース電流をIBnとする。
【0043】まず、コンデンサC3の両端電圧Vcに応
じて抵抗R10に流れる電流Ieは、トランジスタT2
0のエミッタ電流IE20 に等しく、またベース電流IB2
0 は、トランジスタT21のコレクタ電流IC21 に等し
いので、電流Ieは次式にて表される。
【0044】 Ie=IE20=IB20・(1+β) =IC21・(1+β) …(11) ここで、トランジスタT22,T23の増幅率がトラン
ジスタT21の増幅率のn倍であるとすると、これらの
トランジスタT21,T22,T23は、カレントミラ
ー回路を構成しているので、そのコレクタ電流IC21,
IC22,IC23 の関係は次式で表される。
【0045】 Ib=IC22=IC23=n・IC21=n・Ie/(1+β) …(12) つまり、ベース電流発生回路44は、出力回路42と補
正回路46に、同じ大きさの電流Ibを供給する。そし
て、この電流Ibが、出力回路42では、トランジスタ
T26のベース電流IB26 に等しくなるので、そのエミ
ッタ電流IE26 ,即ち、伝送線路B−を駆動する駆動電
流IB-は、次式にて表される。
【0046】 IB-=IE26=IB26・(1+β)=Ib・(1+β) =n・Ie …(13) 一方、補正回路46では、ベース電流発生回路44から
供給される電流Ibが、トランジスタT24のコレクタ
電流IC24 に等しく、またトランジスタT24と共にカ
レントミラー回路を構成するトランジスタT25のコレ
クタ電流IC25は、コレクタ電流IC24 (即ち電流I
b)に等しい。つまり、補正回路46は、トランジスタ
T26のコレクタ側から、電流Ibを吸い込む電流源と
して動作する。
【0047】そして、伝送線路B+を駆動する駆動電流
IB+は、トランジスタT26のコレクタ電流IC26 と補
正回路46に吸い込まれる電流IC25 を加算したもので
あり、また、コレクタ電流IC26 は、エミッタ電流IE2
6 からベース電流IB26 を差し引いたものであることか
ら、駆動電流IB+は、次式にて表される。
【0048】 IB+=IC26+IC25=(IE26−IB26)+Ib=IE26 =n・Ie …(14) なお、伝送線路B+の駆動電流IB+は、当該バスドライ
バ30に吸い込まれ、伝送線路B−の駆動電流IB-は、
当該バスドライバ30から吐き出される。即ち、バスラ
イン20の各伝送線路B+,B−に流れる駆動電流IB
+,IB-は、その絶対値が等しく、流れる方向が逆にな
る。
【0049】以上のように構成された、バスドライバ3
0においては、送信信号が入力されると、まず、波形整
形回路36にて、図5(a)に示すような方形波に波形
整形された後、ランプ波形発生回路38にて、図5
(b)に示すようなランプ波形の電圧信号に変換され、
電圧・電流変換回路40にて電流信号に変換された後、
ベース電流発生回路44にて、図5(c)に示すような
電流信号に応じた電流Ibが生成される。なお、補正回
路46が、伝送線路B+が接続されたトランジスタT2
6のコレクタ側からトランジスタT26のベース電流に
等しい電流Ibを吸い込むため、出力回路42に接続さ
れた伝送線路B+,B−には、いずれにも、図5(c)
及び(d)にて示した電流IbとトランジスタT26コ
レクタ電流IC26 とを加算した電流が、駆動電流IB+,
IB-として流れる。
【0050】その結果、各伝送線路B+,B−に夫々接
続されたプルアップ抵抗Rpu,プルダウン抵抗Rpdによ
り、伝送線路B+,B−上にて電圧が発生し、これらの
抵抗値が等しければ、図5(e)に示すように、振幅が
等く、互いに位相が反転した電圧信号が伝送線路B+,
B−を伝送されることになる。
【0051】なお、図5では、図面を見やすくするため
に、ランプ波形発生回路38のコンデンサC1,C2の
作用を無視して、波形の立上がり、立下がりが非連続的
に急激に変化するように示しているが、実際には、連続
的に変化するなめらかな波形となっている。
【0052】以上説明したように、本実施例の車載LA
Nにおいて、各ECUに設けられたバスドライバ30
は、バスライン20を構成する伝送線路B+,B−がエ
ミッタ,コレクタに夫々接続された単一のトランジスタ
T26を備え、伝送線路B+,B−をこの単一のトラン
ジスタT26により同時に駆動することにより、伝送線
路B+,B−間で電流値変化のずれ(位相差)が生じる
ことのないようにされている。
【0053】しかも、補正回路46により、トランジス
タT26のコレクタ側からベース電流Ib分の電流を吸
い込むことにより、コレクタ側に接続された伝送線路B
+に流れる電流が、エミッタ側に接続された伝送線路B
−に流れるエミッタ電流と等しい大きさになるようにさ
れている。
【0054】従って、バスライン20では、駆動電流I
B+,IB-の変化により、各伝送線路B+,B−に発生す
る磁界は確実に相殺され、この磁界変化を原因とするバ
スライン20からのラジオノイズの放射を確実に抑制で
きる。また、本実施例においては、送信信号の波形を、
方形波に比べて信号に含まれる高調波成分が少ないラン
プ波形に変換してバスライン20に送出するようにされ
ており、更に、コンデンサC1,C2の作用により、ラ
ンプ波形の立上がり、立下がりの部分が非連続的に変化
することのないようにされ、即ち高調波成分が少なくな
るようにされている。
【0055】従って、本実施例のバスドライバ30によ
れば、信号に含まれる高調波成分を原因とするラジオノ
イズの放射も確実に抑制できる。なお、図6は、各伝送
路B+,B−が一つのトランジスタT26にて駆動され
る本実施例におけるバスドライバ30と、各伝送線路B
+,B−が別個のトランジスタにて駆動される従来のド
ライバとのAM帯ラジオノイズを測定結果を示したもの
であり、本実施例のバスドライバ30を用いた場合、変
調速度250K[Baud]の時におけるラジオノイズが、
従来装置の−15dB(6分の1)に改善されているこ
とがわかる。
【0056】このように本実施例のバスドライバ30を
用いて、車載LANシステムを構成することにより、バ
スライン20からのラジオノイズの放射を著しく低減で
きるので、ノイズによる各種電子機器の誤動作を防止す
ることができ、信頼生の高いシステムを構築できる。
【0057】なお上記実施例においては、伝送線路B
+,B−が接続されるトランジスタT26としてNPN
型トランジスタが使用されており、補正回路46は、伝
送線路B+,B−に流れる電流が、トランジスタT26
のエミッタ電流に等しくなるように、トランジスタT2
6のコレクタ側からベース電流Ib分だけ電流を吸い込
むように構成されているが、伝送線路B+,B−に流れ
る電流がトランジスタT26のコレクタ電流に等しくな
るように、エミッタ側からベース電流Ib分だけ電流を
吸い込むように構成してもよい。
【0058】また、トランジスタT26としてPNP型
トランジスタを用いてもよく、この場合、補正回路46
は、トランジスタT26のエミッタ側或はコレクタ側の
いずれかにベース電流Ib分の電流を供給するように構
成すればよい。次に、第2実施例について説明する。
【0059】図7は、第2実施例のバスドライバ30′
の詳細な構成を表す電気回路図である。本実施例のバス
ドライバ30′は、第1実施例のバスドライバ30にお
いて、トランジスタT1〜T26を電界効果トランジス
タ(FET)F1〜F19,F21〜F26に(即ち、
NPN型トランジスタをNチャネルMOS−FETに、
PNP型トランジスタをPチャネルMOS−FETに)
置き換えたものであり、図7中において、第1実施例に
対応する各ブロックには、番号に′(ダッシュ)を付し
ている。
【0060】なお、波形整形回路36′,ランプ波形発
生回路38′,電圧・電流変換回路40′,定電流回路
30a′については、単にトランジスタが置き換えられ
ただけであり、第1実施例のバスドライバ30と全く同
様に動作する。その結果、トランジスタF18のドレイ
ンには、図1におけるトランジスタT18のエミッタ電
流Ieと同様なランプ波形の電流が流れる。
【0061】次に、駆動電流発生回路44′は、第1実
施例のベース電流発生回路44においてトランジスタT
20を省略したものであり、電圧・電流変換回路40′
から出力される電流IeがトランジスタF21のドレイ
ン電流ID21 として流れるように構成されている。そし
て、トランジスタF21は、トランジスタF22,F2
3と共にカレントミラー回路を構成しているので、トラ
ンジスタF22,F23の増幅率がトランジスタF21
の増幅率に等しいとすると、そのドレイン電流ID22,
ID23は、トランジスタF21に流れるドレイン電流ID
21(=Ie) と等しくなり、この電流Ieが出力回路
42′及び補正回路46′に供給される。
【0062】また、出力回路42′は、ドレイン,ソー
スに夫々伝送線路B+,B−が接続されたトランジスタ
F26と、駆動電流発生回路44′からの駆動電流Ie
をドレイン電流とし、トランジスタF26と共にカレン
トミラー回路を構成するトランジスタF27とにより構
成されている。
【0063】従って、トランジスタF26の増幅率が、
トランジスタF27のN倍だとすると、トランジスタF
26のドレイン電流ID26 は、N・Ieとなる。また、
トランジスタF26,F27のソースは共通に接続され
ているので、トランジスタF26のソースに接続された
伝送線路B−に流れる駆動電流IB-は、次式で表され
る。
【0064】 IB-=ID26+ID27 =(N+1)・Ie …(15) 一方、トランジスタF24,F25からなる補正回路4
6′では、駆動電流発生回路44′から供給される電流
Ieが、トランジスタF24のドレイン電流として流
れ、このトランジスタF24と共にカレントミラー回路
を構成するトランジスタF25は、トランジスタF26
のドレイン側から、電流Ieと同じ大きさの電流を吸い
込む電流源として動作する。
【0065】その結果、トランジスタF26のドレイン
に接続された伝送線路B+を駆動する駆動電流IB+は、
トランジスタF26のドレイン電流ID26(=N・I
e) と、補正回路46′に吸い込まれる電流ID25(=
Ie) を加算したものとなり、次式にて表される。
【0066】 IB+=(N+1)・Ie …(16) なお、伝送線路B+の駆動電流IB+は、当該バスドライ
バ30に吸い込まれ、伝送線路B−の駆動電流IB-は、
当該バスドライバ30から吐き出される。即ち、バスラ
イン20の各伝送線路B+,B−に流れる駆動電流IB
+,IB-は、その絶対値が等しく、流れる方向が逆にな
るので、第1実施例と同様の効果を得ることができる。
【0067】また、本実施例では、補正回路46′がト
ランジスタF26のドレイン側から電流を吸い込むよう
に構成されているが、ソース側から電流を吸い込むよう
に構成してもよい。この場合、各伝送線路B+,B−を
流れる駆動電流IB+,IB-は、N・Ieとなる。
【図面の簡単な説明】
【図1】 バスドライバの詳細構成を表す電気回路図で
ある。
【図2】 本実施例の車載用LANの構成を表す概略構
成図である。
【図3】 車載用LANを構成するECUの内部構成を
表すブロック図である。
【図4】 ECUにおけるバスドライバの概略構成を表
すブロック図である。
【図5】 バスドライバ各部の信号波形を表す説明図で
ある。
【図6】 ラジオノイズの測定値を表すグラフである。
【図7】 第2実施例のバスドライバの詳細構成を表す
電気回路図である。
【符号の説明】
12…エンジンECU 14…アンチスキッドECU 16…サスペンションECU 18…メータECU
20…バスライン 22…マイクロコンピュータ 24…出力処理回路
26…入力処理回路 28…バスレシーバ 30…バスドライバ 32…
通信プロトコル制御部 34…電源回路 36…波形整形回路 38…ラン
プ波形発生回路 40…電圧・電流変換回路 42…出力回路 44
…ベース電流発生回路 46…補正回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 差動信号を伝送する一対の伝送線路を駆
    動するためのドライバ回路であって、 電流が入出力される一対の入出力端子,及び該入出力端
    子を流れる電流を制御するための制御端子からなる3端
    子の半導体素子を備え、該半導体素子の一対の入出力端
    子を上記一対の伝送線路に夫々接続してなる出力回路
    と、 外部から入力される送信信号の信号波形に応じて、上記
    半導体素子の制御端子に入力される駆動信号を生成する
    駆動回路と、 を備えたことを特徴とするドライバ回路。
  2. 【請求項2】 上記出力回路は、上記半導体素子として
    コレクタ,エミッタが上記一対の伝送線路に夫々接続さ
    れたバイポーラ・トランジスタを備え、 上記駆動回路は、上記駆動信号として上記バイポーラ・
    トランジスタのベース電流を生成するように構成され、 更に、上記一対の伝送線路を介して上記バイポーラ・ト
    ランジスタに流入出する電流のいずれか一方を、上記ベ
    ース電流分だけ加算或は減算して、各伝送線路に流れる
    電流の大きさが等しくなるように補正する補正回路を設
    けたことを特徴とする請求項1に記載のドライバ回路。
  3. 【請求項3】 上記出力回路は、上記半導体素子として
    ソース,ドレインが上記一対の伝送線路に夫々接続され
    た第1の電界効果トランジスタを備えると共に、ソース
    及びゲートが上記第1の電界効果トランジスタと共通に
    接続され、しかもゲートとドレインとが接続された第2
    の電界効果トランジスタを備え、 上記駆動回路は、上記駆動信号として上記第2の電界効
    果トランジスタにドレイン電流を供給することで、上記
    第1の電界効果トランジスタのゲート電圧を発生させる
    ように構成され、 更に、上記一対の伝送線路を介して上記第1の電界効果
    トランジスタに流入出する電流のいずれか一方を、上記
    第2の電界効果トランジスタを流れる電流分だけ加算或
    は減算して、各伝送線路に流れる電流値の大きさが等し
    くなるように補正する補正回路を設けたことを特徴とす
    る請求項1に記載のドライバ回路。
  4. 【請求項4】 請求項1ないし請求項3のいずれかに記
    載のドライバ回路において、 上記送信信号は、2値信号であって、 上記駆動回路は、該2値信号の信号レベルに応じてコン
    デンサを充放電する充放電回路を有し、該コンデンサの
    両端電圧に基づいて上記駆動信号を生成することを特徴
    とするドライバ回路。
  5. 【請求項5】 請求項4に記載のドライバ回路におい
    て、 上記駆動回路は、更に、上記充放電回路に入力される上
    記2値信号の立上がり及び立下がりを鈍らせる積分回路
    を有することを特徴とするドライバ回路。
JP14328195A 1995-06-09 1995-06-09 ドライバ回路 Expired - Fee Related JP3484825B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP14328195A JP3484825B2 (ja) 1995-06-09 1995-06-09 ドライバ回路
US08/657,537 US5783955A (en) 1995-06-09 1996-06-04 Driver circuit arrangement used in a local area network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14328195A JP3484825B2 (ja) 1995-06-09 1995-06-09 ドライバ回路

Publications (2)

Publication Number Publication Date
JPH08335954A true JPH08335954A (ja) 1996-12-17
JP3484825B2 JP3484825B2 (ja) 2004-01-06

Family

ID=15335096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14328195A Expired - Fee Related JP3484825B2 (ja) 1995-06-09 1995-06-09 ドライバ回路

Country Status (2)

Country Link
US (1) US5783955A (ja)
JP (1) JP3484825B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011120216A (ja) * 2009-11-05 2011-06-16 Rohm Co Ltd アンテナ駆動装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3043274B2 (ja) * 1996-04-23 2000-05-22 株式会社ハーネス総合技術研究所 車載電子制御装置
US6087847A (en) * 1997-07-29 2000-07-11 Intel Corporation Impedance control circuit
DE102014013731A1 (de) * 2014-09-22 2016-03-24 Sew-Eurodrive Gmbh & Co Kg Anordnung zur Datenübertragung über einen Datenbus und Verfahren zur Datenübertragung bei einer Anordnung zur Datenübertragung über einen Datenbus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60134651A (ja) * 1983-12-23 1985-07-17 Fujitsu Ltd 差動信号ドライバ
US4596940A (en) * 1984-04-19 1986-06-24 Hewlett-Packard Company Three state differential ECL bus driver
US4739323A (en) * 1986-05-22 1988-04-19 Chrysler Motors Corporation Serial data bus for serial communication interface (SCI), serial peripheral interface (SPI) and buffered SPI modes of operation
DE3739467A1 (de) * 1987-11-21 1989-06-01 Philips Nv Schaltungsanordnung fuer eine doppel-busleitung
US4890010A (en) * 1988-12-22 1989-12-26 Ncr Corporation Matched current source serial bus driver
US4994690A (en) * 1990-01-29 1991-02-19 Motorola, Inc. Split level bus
IT1246755B (it) * 1990-12-28 1994-11-26 Sgs Thomson Microelectronics Circuito di pilotaggio veloce di un carico capacitivo per circuiti integrari, particolarmente memorie.
US5500615A (en) * 1991-12-06 1996-03-19 Tektronix, Inc. Low power CCD driver with symmetrical output drive signal
US5321320A (en) * 1992-08-03 1994-06-14 Unisys Corporation ECL driver with adjustable rise and fall times, and method therefor
US5382838A (en) * 1993-03-18 1995-01-17 Northern Telecom Limited Digital driver with class AB output stage
GB2283381B (en) * 1993-10-29 1997-12-03 Plessey Semiconductors Ltd DC restoration circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011120216A (ja) * 2009-11-05 2011-06-16 Rohm Co Ltd アンテナ駆動装置

Also Published As

Publication number Publication date
US5783955A (en) 1998-07-21
JP3484825B2 (ja) 2004-01-06

Similar Documents

Publication Publication Date Title
JP3731679B2 (ja) 多重ノード車両通信ネットワーク
US3680655A (en) Electrical wheel slip limiting apparatus
US4593206A (en) Fixed slew rate bus driver circuit
US20190386846A1 (en) Circuit device, electronic device, and mobile body
EP0794436A1 (en) Analog/digital feedback circuitry for minimizing dc offset variations in an analog signal
JP3484825B2 (ja) ドライバ回路
US4316155A (en) Voltage controlled oscillator having ratiometric and temperature compensation
US20160056832A1 (en) Digital-to-analog converter (dac), method for operating a dac and transceiver circuit
US20040141560A1 (en) Integrated circuit for transceiver device with means for suppressing superimposed noise and for generating a more accurate output signal
JP3111619B2 (ja) 比較器の入力信号処理装置
JPH0964826A (ja) データ通信装置
JP3209519B2 (ja) 電子回路
JPH10215229A (ja) 車両用通信装置
WO2021247802A1 (en) Sensor communication discrete control considering emc compliance for restraint control module
JP3838202B2 (ja) フィルタ回路および非同期式シリアル通信の受信装置
US4335322A (en) Pulse generator for producing a pulse having a pulse width dependent on an input signal
EP0372723B1 (en) Input signal conditioning for microcomputer
JP2019216384A (ja) 車両用制御装置
JPH11112315A (ja) 不感応コンパレータ回路
JP2587527B2 (ja) スイッチ・レシーバ回路
JPS6040033Y2 (ja) 集積フイルタ回路
JPH0212738Y2 (ja)
JP2004120380A (ja) ヒステリシス特性設定装置
JPS6334360Y2 (ja)
CN111900933A (zh) 一种功放的自动开关机电路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees