JPH08334567A - 信号処理回路 - Google Patents

Abstract

(57)【要約】 【目的】 簡単で安価な回路構成でビーム位置測定等の
信号処理を高速かつ高精度で行うことができる信号処理
回路を得る。 【構成】 高周波切換器（２、３）を切り換えることに
より複数台のビーム位置モニタ（１）の出力を取り込ん
で測定する高周波処理回路部（１１）と、同期信号を発
生する同期信号発生器（１２）と、同期信号のパルス数
をカウントし、そのカウント出力に基づいて高周波切換
器の切り換えを行うカウンタ回路（１５）と、記同期信
号をトリガーとして、高周波処理回路部の出力を高速に
デジタルに変換する高速アナログ／デジタル変換器（１
７）とで構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、高周波加速を行う荷
電粒子線加速器のビーム位置測定を行う信号処理回路に
関するものである。

【０００２】

【従来の技術】図１１は例えば”Proceedings Of The 5
th Symposium On Accelerator Science And Technolog
y"の154ページ"Performance of the Beam Position Mon
itors of the TRISTAN Accumulation Ring"に示された
従来のビーム位置モニタ用の信号処理回路を示すブロッ
ク図である。図において、１₁〜１_nは例えば高周波加速
を行う荷電粒子線加速器のビーム位置を監視する複数の
ビーム位置モニタであって、ここではこれらのビーム位
置モニタに４個の電極がある場合を示している。２₁〜
２_nはビーム位置モニタ１₁〜１_nの各電極にそれぞれ接
続され、これらビーム位置モニタ１₁〜１_nから各々出力
される４個の信号から１個の信号を選択する複数の高周
波４チャンネル切換器である。

【０００３】また、３は複数の高周波４チャンネル切換
器２₁〜２_nに接続され、これら高周波４チャンネル切換
器２₁〜２_nでそれぞれ選択された信号から１個の信号を
選択する高周波多チャンネル切換器、４ａはこの高周波
多チャンネル切換器３に接続され、入力信号を後段の回
路に対して最適な信号レベルとなるように減衰させるプ
ログラマブルアッテネータ、５はこのプログラマブルア
ッテネータ４ａに接続され、プログラマブルアッテネー
タ４ａより入力された信号と内部の局部発振回路６が出
力する局部発振信号との乗算を行い周波数変換を行うダ
ウンコンバータ、７ａはダウンコンバータ５に接続さ
れ、入力信号を後段の回路に最適な信号レベルとなるよ
うに増幅するデジタル制御プログラマブルゲイン増幅器
である。

【０００４】また、８はデジタル制御プログラマブルゲ
イン増幅器７ａに接続され、所定の中間周波数のみ選択
するバンドパスフィルタ、９はこのバンドパスフィルタ
８に接続され、入力信号をその振幅に比例した電圧信号
に変換する検波回路、１０はこの検波回路９に接続さ
れ、最終的な出力帯域幅を制限し、低域成分のみ濾波す
るをローパスフィルタである。１９はデジタル入出力カ
ードであって、このデジタル入出力カード高周波９は、
チャンネル切換器２₁〜２_n，高周波多チャンネル切換器
３，プログラマブルアッテネータ４ａ，局部発振回路６
およびデジタル制御プログラマブルゲイン増幅器７ａに
接続されている。１１は上述の構成要素４ａ，５，７
ａ，８〜１０からなる高周波処理回路部である。２０は
デジタル入出力カード１９とアナログ入力カード２１に
データバスで接続され、種々の制御を行う制御用計算機
である。アナログ入力カード２１はローパスフィルタ１
０に接続されている。

【０００５】次に動作について説明する。ビーム位置モ
ニタ１₁〜１_nのそれぞれ出力する４個の信号から高周波
４チャンネル切換器２₁〜２_nにてそれぞれ１個の信号を
選択する。さらに、高周波４チャンネル切換器２₁〜２_n
で選択された信号から高周波多チャンネル切換器３にて
１個の信号を選択する。この高周波多チャンネル切換器
３で選択された信号をプログラマブルアッテネータ４ａ
にて下流の回路に最適な信号レベルとなるように減衰さ
せる。

【０００６】プログラマブルアッテネータ４ａへの入力
信号レベルは、各ビーム位置モニタまたは各電極間では
小さい差でしかなく、むしろ荷電粒子加速器のビーム電
流値によって大きく変化する。このため、プログラマブ
ルアッテネータ４ａの減衰率設定値は、各ビーム位置モ
ニタ・各電極の信号の選択を１回スキャンしてから、必
要に応じて変更すればよい。また、後段の回路の出力直
線性がビーム位置測定の精度に影響しにくいように、プ
ログラマブルアッテネータ４ａの出力信号レベルが極力
一定となるよう減衰率の設定をデジタル入出力カード１
９の出力に基づいて行う必要がある。

【０００７】次いで、ダウンコンバータ５では、プログ
ラマブルアッテネータ４ａより入力された信号と局部発
振回路６が出力する局部発振信号との乗算を行い周波数
変換を行う。いま、プログラマブルアッテネータ４ａか
ら入力される信号の周波数をｆ_RF、局部発振信号の周波
数をｆ_LOとすると、ダウンコンバータ５は、入力信号の
振幅情報を保持したまま周波数のみ、 中間周波数ｆ_IF＝ｆ_RF−ｆ_LO となった信号を出力する。そして、後段のバンドパスフ
ィルタ８により、中間周波数ｆ_IFは決定されるので、局
部発振周波数ｆ_LOの設定値をデジタル入出力カード１９
の出力に基づいて変更することで入力信号の任意の周波
数成分を選択できる。

【０００８】一般には、荷電粒子加速器を最初に運転す
る際に最もＳ／Ｎ比を高くとれる周波数を選択し、その
後は周波数を変更しない。次に、ダウンコンバータ５の
出力信号を、デジタル制御プログラマブルゲイン増幅器
７ａにて、後段の回路に最適な信号レベルとなるように
増幅する。プログラマブルアッテネータ４ａと同様に増
幅率設定値は、各ビーム位置モニタ・各電極の信号の選
択を１回スキャンしてから、必要に応じて変更すればよ
い。次に、デジタル制御プログラマブルゲイン増幅器７
ａの出力は、バンドパスフィルタ８にて決まった中間周
波数のみ選択され、検波回路９にてその振幅に比例した
電圧信号に変換される。ローパスフィルタ１０では、最
終的な出力帯域幅を制限し、Ｓ／Ｎ比を向上させる。計
算機２０は、デジタル入出力カード１９及びアナログ入
力カード２１を介して、高周波４チャンネル切換器２₁
〜２_n、高周波多チャンネル切換器３、プログラマブル
アッテネータ４ａ、局部発振回路６、デジタル制御プロ
グラマブルゲイン増幅器７ａの制御を行う。さらに、計
算機２０では、得られた検波出力データを、各チャンネ
ルの総合的な増幅率ばらつき補正係数とかけあわせ、よ
り正確な信号振幅情報に変換する。

【０００９】

【発明が解決しようとする課題】従来の信号処理回路
は、以上のように構成されているので、高周波４チャン
ネル切換器２₁〜２_nおよび高周波多チャンネル切換器３
に逐次指令を出し、チャンネルを選択した後、アナログ
の読み取り指令を出し、データを取得するという手順で
制御せねばならず、指令の送受信および処理に時間がか
かってしまい、各ビーム位置モニタ・各電極の信号の測
定を１回スキャンするには時間がかかってしまう。この
ため、ビームの位置情報を他の荷電粒子加速器構成機器
にフィードバックすることは不可能であり、また、各構
成要素を直接制御用計算機が制御しているため、制御点
数が多く、デジタル入出力カードの枚数が多くなる等の
問題点があった。

【００１０】この発明は、上記のような問題点を解決す
るためになされたもので、簡単で安価な回路構成でビー
ム位置測定等の信号処理を高速かつ高精度で行うことが
できる信号処理回路を提供することを目的とする。

【００１１】

【課題を解決するための手段】請求項１の発明に係る信
号処理装置は、高周波切換器を切り換えることにより複
数台のビーム位置モニタの出力を取り込んで測定する高
周波処理回路部と、同期信号を発生する同期信号発生器
と、同期信号のパルス数をカウントし、そのカウント出
力に基づいて高周波切換器の切り換えを行うカウンタ回
路と、同期信号をトリガーとして、高周波処理回路部の
出力を高速にデジタルに変換する高速アナログ／デジタ
ル変換器とを備えたものである。

【００１２】請求項２の発明に係る信号処理装置は、請
求項１の発明において、高周波処理回路部に電圧制御増
幅器を設け、さらに、電圧制御増幅器に制御電圧を供給
するチャンネル間増幅率補正回路を備えたものである。

【００１３】請求項３の発明に係る信号処理装置は、請
求項２の発明において、チャンネル間増幅率補正回路
は、カウンタ回路が出力するチャンネルデータに応じて
動作する低周波切換器と、この低周波切換器に接続さ
れ、ビーム位置モニタの出力チャンネル数に対応して設
けられたディップスイッチと、このディップスイッチか
らの出力信号と外部からの増幅率設定信号をアナログ信
号に変換した後乗算し、制御電圧として電圧制御増幅器
に供給する設定手段とを有するものである。

【００１４】請求項４の発明に係る信号処理装置は、請
求項２の発明において、チャンネル間増幅率補正回路
は、選択チャンネルに対応する補正データを予め記憶
し、カウンタ回路が出力するチャンネルデータをアドレ
スとして出力するメモリ回路と、このメモリ回路からの
出力信号と外部からの増幅率設定信号をアナログ信号に
変換した後乗算し、制御電圧として電圧制御増幅器に供
給する設定手段とを有するものである。

【００１５】請求項５の発明に係る信号処理装置は、請
求項２の発明において、チャンネル間増幅率補正回路
は、カウンタ回路が出力するチャンネルデータに応じて
動作する低周波切換器と、この低周波切換器に接続され
た基準電圧源と、この基準電圧源に高圧側が接続され、
ビーム位置モニタの出力チャンネル数と同数の抵抗素子
を有する可変抵抗器と、この可変抵抗器からの出力信号
と外部からのアナログ変換された増幅率設定信号を乗算
し、制御電圧として電圧制御増幅器に供給する設定手段
とを有するものである。

【００１６】請求項６の発明に係る信号処理装置は、請
求項１の発明において、高周波処理回路部の上流側にプ
ログラマブルアッテネータを、下流側にデジタル制御プ
ログラマブルゲイン増幅器を設け、さらに、プログラマ
ブルアッテネータとデジタル制御プログラマブルゲイン
増幅器をそれぞれ制御する自動ゲイン制御回路を備えた
ものである。

【００１７】請求項７の発明に係る信号処理装置は、請
求項６の発明において、自動ゲイン制御回路は、高周波
処理回路部のピーク値を所定時間保持する保持手段と、
この保持手段の出力を基準電圧で除算する除算手段と、
この除算手段の出力を対数変換しかつデジタル信号に変
換して、この変換信号の下位ビットをプログラマブルア
ッテネータに、上位ビットの補数をデジタル制御プログ
ラマブルゲイン増幅器に供給する設定手段とを有するも
のである。

【００１８】請求項８の発明に係る信号処理装置は、請
求項１の発明において、高周波処理回路部の上流側と下
流側にそれぞれプログラマブルアッテネータを設け、さ
らに、プログラマブルアッテネータをそれぞれ制御する
自動ゲイン制御回路を備えたものである。

【００１９】請求項９の発明に係る信号処理装置は、請
求項８の発明において、自動ゲイン制御回路は、高周波
処理回路部のピーク値を所定時間保持する保持手段と、
この保持手段の出力を基準電圧で除算する除算手段と、
この除算手段の出力を対数変換しかつデジタル信号に変
換して、この変換信号の上位ビットを下流側のプログラ
マブルアッテネータに、下位ビットを上流側のプログラ
マブルアッテネータに供給する設定手段とを有するもの
である。

【００２０】請求項１０の発明に係る信号処理装置は、
請求項１の発明において、高周波処理回路部の上流側に
プログラマブルアッテネータを、下流側に電圧制御増幅
器を設け、さらに、プログラマブルアッテネータと電圧
制御増幅器をそれぞれ制御する自動ゲイン制御回路を備
えたものである。

【００２１】請求項１１の発明に係る信号処理装置は、
請求項１０の発明において、自動ゲイン制御回路は、高
周波処理回路部のピーク値を所定時間保持する保持手段
と、この保持手段の出力を基準電圧で除算する除算手段
と、この除算手段の出力を対数変換しかつデジタル信号
に変換して、この変換信号を上記プログラマブルアッテ
ネータに供給する第１の設定手段と、保持手段の出力を
基準電圧と乗算する乗算手段と、乗算手段の出力を対数
変換し、この変換信号を上記電圧制御増幅器に供給する
第２の設定手段とを有するものである。

【００２２】請求項１２の発明に係る信号処理装置は、
請求項１の発明において、カウンタ回路が出力するチャ
ンネルデータに応じてゲート信号を出力するゲート信号
回路と、高周波処理回路部の出力側にビーム位置モニタ
の出力チャンネル数に対応して設けられ、ゲート信号回
路からのゲート信号に応答して高周波処理回路部の出力
をサンプリングするサンプル・アンド・ホールド回路
と、このサンプル・アンド・ホールド回路の出力を濾波
するローパスフィルタとをさらに備えたものである。

【００２３】請求項１３の発明に係る信号処理装置は、
請求項１の発明において、カウンタ回路が出力するチャ
ンネルデータに応じて動作する低周波切換器と、ビーム
位置モニタの出力チャンネル数に対応して設けられ、低
周波切換器の出力に基づいて高周波処理回路部の出力を
サンプリングするサンプル・アンド・ホールド回路と、
このサンプル・アンド・ホールド回路の出力を濾波する
ローパスフィルタとをさらに備えたものである。

【００２４】請求項１４の発明に係る信号処理装置は、
請求項１〜１３の発明において、同期信号発生器は、測
定データのサンプリング周波数の４倍以上で且つ中間周
波数以下の周波数を持つ基準信号を発生する基準信号発
生器と、この基準信号発生器からの基準信号の周波数を
サンプリング周波数に変換する周波数変換回路とを有す
るものである。

【００２５】

【作用】請求項１の発明においては、頻繁に設定しなけ
ればならないチャンネル選択を自動スキャンし、チャン
ネルデータと選択チャンネルの検波出力データを同時に
外部の例えば制御用計算機へ送ることで高速な測定がで
きる。また、測定の高速化によりビーム位置情報を他の
機器にフィードバックすることのできる。また、この自
動スキャン機能を組み込むにあたってＳ／Ｎ比が悪化し
ない回路構成を提供できる。

【００２６】請求項２の発明においては、各チャンネル
の総合的な増幅率のばらつきを補正した検波出力をする
機能を付加するもので、外部の例えば制御用計算機の演
算負荷を減らし、より高速なデータ処理・他機器へのフ
ィードバックを行うことができる。また、回路構成が簡
単で安価となる。また、より高精度な補正を行うことが
できる。

【００２７】請求項３の発明においては、各チャンネル
の総合的な増幅率のばらつきを補正した検波出力をする
機能を付加するもので、外部の例えば制御用計算機の演
算負荷を減らし、より高速なデータ処理・他機器へのフ
ィードバックを行うことができる。請求項４の発明にお
いては、回路構成が簡単で安価となる。請求項５の発明
においては、より高精度な補正を行うことができる。各
チャンネルの総合的な増幅率のばらつきを補正した検波
出力をする機能を付加するもので、外部の例えば制御用
計算機の演算負荷を減らし、より高速なデータ処理・他
機器へのフィードバックを行うことができる。

【００２８】請求項３の発明においては、各チャンネル
の総合的な増幅率のばらつきを補正した検波出力をする
機能を付加するもので、外部の例えば制御用計算機の演
算負荷を減らし、より高速なデータ処理・他機器へのフ
ィードバックを行うことができる。請求項４の発明にお
いては、回路構成が簡単で安価となる。請求項５の発明
においては、より高精度な補正を行うことができる。

【００２９】請求項６の発明においては、プログラマブ
ルアッテネータの減衰率およびデジタル制御プログラマ
ブルゲイン増幅器の自動設定の機能を付与するので、制
御点数が減り、例えば制御用計算機の処理負荷を減らす
ことで、より高速なデータ処理・他機器へのフィードバ
ックを行うことができる。また、デジタル入出力カード
の枚数を減らし制御システムを安価にできる。

【００３０】請求項７の発明においては、より制御点数
が減り、例えば制御用計算機の処理負荷を減らすこと
で、より高速なデータ処理・他機器へのフィードバック
を行うことができる。また、デジタル入出力カードの枚
数を減らし制御システムをより安価にできる。請求項８
の発明においては、回路構成が簡単で安価となる。請求
項９の発明においては、回路構成がより簡単で安価とな
る。

【００３１】請求項１０の発明においては、高精度な増
幅率設定を行うことができ、検波回路の出力の非直線性
によるビーム位置精度劣化を最小限にすることができ
る。請求項１１の発明においては、より高精度な増幅率
設定を行うことができ、検波回路の出力の非直線性によ
るビーム位置精度劣化をより最小限にすることができ
る。請求項１２の発明においては、データ収集に時間を
かけても良い場合に、より高精度なビーム位置測定を行
うことができる。請求項１３の発明においては、回路構
成が簡単で安価となる。

【００３２】請求項１４の発明においては、各チャンネ
ルの総合的な増幅率のばらつきを補正した検波出力をす
る機能を付加するもので、外部の例えば制御用計算機の
演算負荷を減らし、より高速なデータ処理・他機器への
フィードバックを行うことができる。

【００３３】

【実施例】

実施例１．以下、この発明の一実施例を図に基づいて説
明する。図１はこの発明の第１の実施例を示す構成図で
ある。なお、図において、図１１と対応する部分には同
一符号を付し、その説明を省略する。図において、１２
は同期信号発生器であって、所定周波数の基準信号を発
生する基準信号発生器１３と、この基準信号発生器１３
からの基準信号の周波数（基準周波数）を所定の周波数
に変換する周波数変換回路１４を有する。

【００３４】１５は周波数変換回路１４に接続され、高
周波４チャンネル切換器２および高周波多チャンネル切
換器３のチャンネル設定信号を出力するカウンタ回路、
１６は周波数変換回路１４に接続され、その出力信号を
所定時間遅延する遅延回路、１７は高周波処理回路部１
１のローパスフィルタ１０に接続され、遅延回路１６の
出力をトリガー信号としてローパスフィルタ１０からの
入力信号をＡ／Ｄ変換する高速アナログ／デジタル変換
器、１８は高速アナログ／デジタル変換器１７のストロ
ーブ出力をトリガー信号としてカウンタ回路１５のチャ
ンネルデータ出力をラッチするラッチ回路である。

【００３５】次に動作について説明する。カウンタ回路
１５は、同期信号発生器１２が出力する波形のパルス数
を０から接続チャンネル数までカウントし、接続チャン
ネル数が最大になった時点でカウントはリセットされ、
再度０からカウントしていく。そして、カウンタ回路１
５のカウント数の出力データの内、下位２ビットは高周
波４チャンネル切換器２₁〜２_nに、残りの上位ビットは
高周波多チャンネル切換器３に出力され、自動的にチャ
ンネルがスキャンされる。また、カウンタ回路１５のカ
ウント数の出力データは、チャンネルデータとして、並
列にラッチ回路１８にも出力される。

【００３６】一方、高速アナログ／デジタル変換器１７
は、遅延回路１６によって最適に遅延された同期信号発
生器１２の出力をトリガーとして、高周波処理回路部の
検波出力、つまり、ローパスフィルタ１０の出力を逐次
デジタルデータに変換していく。

【００３７】ラッチ回路１８は、高速アナログ／デジタ
ル変換器１７のストローブ信号出力をトリガーにして、
カウンタ回路１５が出力するチャンネルデータにラッチ
をかけ、高速アナログ／デジタル変換器１７からの検波
出力データ（デジタル）とカウンタ回路１５からのチャ
ンネルデータの同期をとる。このようにして、計算機２
０に、同期のとれたチャンネルデータと検波出力データ
を出力することができる。

【００３８】同期信号発生器１２は、サンプリング周波
数ｆsの４倍の周波数を持つ基準信号発生器１３の出力
を、周波数変換回路１４（例えば４カウントで１パルス
出力するカウンタ）がパルスの間引きをして、サンプリ
ング周波数の同期信号を発生する。ここで、基準信号発
生器１３の周波数選定方法を述べる。高周波信号処理回
路部１１の検波出力の帯域幅はローパスフィルタ１０の
カットオフ周波数ｆcで決まる。サンプリング周波数ｆs
で高精度なデータ取得をためには、検波出力に十分な帯
域幅が必要で、次式の関係が必要である。

【００３９】 ｆc ≧ ２×ｆs （１）

【００４０】一方、基準信号発生器１３からの発振信号
が高周波処理回路部１１の信号に混入し、検波出力のＳ
／Ｎ比が劣化するのを防ぐ必要がある。よって、基準信
号発生器１３の周波数ｆ₀は、高周波処理回路部１１の
ローパスフィルタ１０やバンドパスフィルタ８を通過し
ない、次式で表される範囲で選択する。

【００４１】 ｆ_IF ＞ ｆ₀ ≧ ２×ｆ_c ≧ ４×ｆ_s （２）

【００４２】なお、この実施例では、ｆ₀＝４×ｆ_sを選
択しているが、上述の範囲であれば他の周波数であって
もよい。このようにして、本実施例では、信号処理回路
内部の同期信号により自動的に全チャンネルをスキャン
し各チャンネル毎に測定データを出力するので、制御計
算機は、指令の通信に時間をかけずにデータを取得でき
る。このため、測定を高速化でき、他の荷電粒子加速器
の構成要素にビーム位置情報をフィードバックできるよ
うになる。また、チャンネル設定のためのデジタル入力
点数が不要となり、デジタル入出力カードの枚数を少な
くでき安価にすることができる。

【００４３】実施例２．図２はこの発明の第２の実施例
を示す構成図である。なお、図において、図１と対応す
る部分には同一符号を付し、その説明を省略する。図に
おいて、７ｂは図１のデジタル制御プログラマブルゲイ
ン増幅器７ａの代わりに設けられた電圧制御増幅器、２
２はチャンネルを切り換える毎に増幅率を自動補正する
チャンネル間増幅率補正回路であって、このチャンネル
間増幅率補正回路２２は、カウンタ回路１５のチャンネ
ルデータ出力を切換チャンネル設定入力端に接続され、
共通ポートが接地された低周波切換器２３と、低周波切
換器２３の各出力ポートに接続されたディップスイッチ
回路と、ディップスイッチ回路２４のデジタルデータ出
力側およびデジタル入出力カード１９にそれぞれ接続さ
れたデジタル／アナログ変換器２５ａおよび２５ｂと、
デジタル／アナログ変換器２５ａおよび２５ｂの出力側
に接続され、出力を電圧制御増幅器７ｂの制御電圧入力
端に供給するアナログ乗算器２６とを有する。１１Ａは
上述の構成要素４ａ，５，７ｂ，８〜１０からなる高周
波処理回路部である。なお、デジタル／アナログ変換器
２５ａおよび２５ｂとアナログ乗算器２６は設定手段を
構成する。

【００４４】図３は、ディプスイッチ回路２４の具体的
回路構成の一例を示す構成図であって、図において、２
７ａおよび２７ｂはディップスイッチ、２８ａおよび２
８ｂはディプスイッチ２７ａおよび２７ｂの高圧側にそ
れぞれ接続された抵抗器、２９は抵抗器２８ａおよび２
８ｂに接続された制御電源である。

【００４５】次に、動作について説明する。なお、基本
的動作については、図１の場合と同様であるので、ここ
では、本実施例に関連する部分について説明する。低周
波切換器２３は、カウンタ回路１５から出力されるチャ
ンネルデータに対応するチャンネルに切り換わる。する
と、切り換わったチャンネルに接続されたディプスイッ
チ２７ａまたは２７ｂの低圧側は接地される。ディップ
スイッチ２７ａおよび２７ｂは予めチャンネル間増幅率
補正データとしてオン／オフが設定されている。従っ
て、ディップスイッチ２７ａまたは２７ｂがオンの場合
そのスイッチのデータピンはＬＯＷレベルとなり、ＯＦ
Ｆの場合は、データピンがＨＩＧＨレベルとなる。

【００４６】各ディプスイッチのデータピンを並列に接
続することで切り換わったチャンネルと、他のディップ
スイッチのＯＲをとり、デジタルデータが出力される。
出力されたデジタルデータはデジタル／アナログ変換器
２５ａにてアナログに変換される。もう一方のデジタル
／アナログ変換器２５ｂは、制御用計算機２０の増幅率
設定データ出力をアナログに変換する。アナログ乗算器
２６は、デジタル／アナログ変換器２５ａおよび２５ｂ
の両アナログ出力を乗算した電圧を制御電圧として、電
圧制御増幅器７ｂへ出力する。

【００４７】かくして、第１の実施例では、高周波４チ
ャンネル切換器２₁〜２_nおよび高周波多チャンネル切換
器３の各チャンネルの挿入損失のばらつきを、計算機２
０に搭載されるソフトウェアにより補正していたが、本
実施例では、チャンネルを切り換える毎に増幅率が自動
補正され、ソフトウェアにより増幅率補正が不要とな
り、制御計算機の演算負荷を減らすことができ、より高
速な測定・他構成機器へのフィードバックが可能とな
る。

【００４８】実施例３．図４はこの発明の第３の実施例
を示す構成図である。なお、図において、図１および図
２と対応する部分には同一符号を付し、その説明を省略
する。図において、３０はカウンタ回路１５が出力する
チャンネルデータ出力をアドレスとする補正データメモ
リである。２２Ａはチャンネルを切り換える毎に増幅率
を自動補正するチャンネル間増幅率補正回路であって、
このチャンネル間増幅率補正回路２２Ａは、カウンタ回
路１５のチャンネルデータ出力を切換チャンネル設定入
力端に接続され、共通ポートが接地された低周波切換器
２３と、補正データメモリ３０と、補正データメモリ３
０のデジタルデータ出力側およびデジタル入出力カード
１９にそれぞれ接続されたデジタル／アナログ変換器２
５ａおよび２５ｂと、デジタル／アナログ変換器２５ａ
および２５ｂの出力側に接続され、出力を電圧制御増幅
器７ｂの制御電圧入力端に供給するアナログ乗算器２６
とを有する。

【００４９】次に、動作について説明する。なお、基本
的動作については、図１の場合と同様であるので、ここ
では、本実施例に関連する部分について説明する。カウ
ンタ回路１５が出力するチャンネルデータをアドレスと
して、補正データメモリ３０から、予め保存していた、
選択チャンネルに対応する補正データが出力される。補
正データは、デジタル／アナログ変換器２５ａにてアナ
ログに変換される。もう一方のデジタル／アナログ変換
器２５ｂは、計算機２０の増幅率設定データ出力をアナ
ログに変換する。アナログ乗算器２６は、デジタル／ア
ナログ変換器２５ａおよび２５ｂの両アナログ出力を乗
算した電圧を制御電圧として、電圧制御増幅器７ｂへ出
力する。かくして、本実施例では、単純な構成により第
２の実施例と同じ機能を安価に実現できる。

【００５０】実施例４．図５はこの発明の第４の実施例
を示す構成図である。なお、図において、図１および図
２と対応する部分には同一符号を付し、その説明を省略
する。図において、３１は低周波切換器２３の各ポート
に接続された可変抵抗器、３２は低周波切換器２３の共
通ポートに接続された基準電圧源である。２２Ｂはチャ
ンネルを切り換える毎に増幅率を自動補正するチャンネ
ル間増幅率補正回路であって、このチャンネル間増幅率
補正回路２２Ｂは、カウンタ回路１５のチャンネルデー
タ出力を切換チャンネル設定入力端に接続され、共通ポ
ートが接地された低周波切換器２３と、基準電圧源３２
と、低周波切換器２３の各ポートに接続された可変抵抗
器と、デジタル入出力カード１９に接続されたデジタル
／アナログ変換器２５ｂと、可変抵抗器３１およびデジ
タル／アナログ変換器２５の出力側に接続され、出力を
電圧制御増幅器７ｂの制御電圧入力端に供給するアナロ
グ乗算器２６とを有する。なお、デジタル／アナログ変
換器２５ｂとアナログ乗算器２６は設定手段を構成す
る。

【００５１】次に、動作について説明する。なお、基本
的動作については、図１の場合と同様であるので、ここ
では、本実施例に関連する部分について説明する。低周
波切換器２３は、カウンタ回路１５から出力されるチャ
ンネルデータに対応するチャンネルに切り換わる。する
と、切り換わったチャンネルに接続された可変抵抗器３
１の高圧側が基準電圧源３２と接続される。

【００５２】可変抵抗器３１は予めチャンネル間増幅率
補正データとして抵抗値が設定されており、可変抵抗器
３１のスライダーの端子からは設定抵抗値に比例した電
圧が出力される。一方、デジタル／アナログ変換器２５
ｂは、計算機２０の増幅率設定データ出力をアナログに
変換する。アナログ乗算器２６は、可変抵抗器３１およ
びデジタル／アナログ変換器２５ｂからの両アナログ出
力を乗算した電圧を制御電圧として、電圧制御増幅器７
ｂへ出力する。かくして、本実施例では、補正データと
して可変抵抗器３１を使用することにより、デジタルの
桁数の影響を受ないので、高精度な補正が可能となる。

【００５３】実施例５．図６はこの発明の第５の実施例
を示す構成図である。なお、図において、図１と対応す
る部分には同一符号を付し、その説明を省略する。図に
おいて、３４は高周波処理回路部１１の検波出力側すな
わちローパスフィルタ１０の出力側に接続され、その検
波出力のピーク値をホールドするピークホールド回路、
３５はピークホールド回路３４の出力側に接続され、ピ
ークホールド回路３４の出力を所定時間保持するトラッ
ク・アンド・ホールド回路、３６は基準電圧源、３７は
トラック・アンド・ホールド回路３５の出力信号を基準
電圧源３６からの基準電圧で除算するアナログ除算器、
３８はアナログ除算器３７の出力を対数変換するための
対数増幅器、３９は対数増幅器３８の出力側に接続され
たアナログ・デジタル変換器である。４１はアナログ／
デジタル変換器３９の出力の上位ビットに基づいて増幅
率設定データを演算する補数演算回路である。４０は上
述の構成要素３４〜３９および４１から成り、プログラ
マブルアッテネータ４ａに上位ビットを、プログラマブ
ルゲイン増幅器７ａに下位ビットの補数を出力する自動
ゲイン制御回路である。なお、ピークホールド回路３５
とトラック・アンド・ホールド回路３５は保持手段を構
成し、基準電圧源３６とアナログ除算器３７は除算手段
を構成し、対数増幅器３８とアナログ・デジタル変換器
３９は設定手段を構成する。

【００５４】次に、動作について説明する。なお、基本
的動作については、図１の場合と同様であるので、ここ
では、本実施例に関連する部分について説明する。カウ
ンタ回路１５は、カウント０になったときにトリガ信号
を発生する。ピークホールド回路３４は高周波信号処理
回路部１１の出力をピークホールドし、その値をトラッ
ク・アンド・ホールド回路３５に出力する。カウンタ回
路１５のカウントが０となったときトリガ信号が発生さ
れ、トラック・アンド・ホールド回路３５ではその時点
のピークホールド回路３４の出力値を出力し、ピークホ
ールド回路３４はリセットされ電圧０Ｖとなる。

【００５５】アナログ除算器３７は、トラック・アンド
・ホールド回路３５の出力を基準電圧源３６からの基準
電圧で除算した電圧を、対数増幅器３８に出力する。対
数増幅器３８は対数演算を行いアナログ／デジタル変換
器３９に出力する。アナログ／デジタル変換器３９は入
力電圧をデジタル信号に変換し、下位ビットをプログラ
マブルアッテネータ４ａに出力し、これによって、減衰
率の設定が行われる。一方、アナログ／デジタル変換器
３９の出力の上位ビットは、補数演算回路４１にて、増
幅率設定データに変換され、デジタル制御プログラマブ
ルゲイン増幅器７ａに出力される。かくして、検波出力
の最大出力電圧の設定値Ｖmaxを基準電圧源と同じ値に
しておくと、自動的に減衰率・増幅率が調整される。こ
のように、本実施例では、自動的に減衰率・増幅率が調
整されるので、減衰率設定及び増幅率設定のための制御
点数を省くことができ、デジタル入出力カードの枚数を
減らし安価にできると共に、計算機の演算負荷を減ら
し、より高速な測定・他機器へのフィードバックが可能
となる。

【００５６】実施例６．図７はこの発明の第６の実施例
を示す構成図である。なお、図において、図１および図
６と対応する部分には同一符号を付し、その説明を省略
する。図において、４ｂはダウンコンバータ５の出力側
に設けられたプログラマブルアッテネータ、７ｃはプロ
グラマブルアッテネータ４ｂの出力側に設けられた固定
ゲイン増幅器である。４１は上述の構成要素３４〜３９
から成り、プログラマブルアッテネータ４ａに下位ビッ
トを、プログラマブルアッテネータ４ｂに上位ビットを
出力する自動ゲイン制御回路である。１１Ｂは上述の構
成要素４ａ，５，４ｂ，７ｃ，８〜１０からなる高周波
処理回路部である。

【００５７】次に、動作について説明する。なお、基本
的動作については、図１の場合と同様であるので、ここ
では、本実施例に関連する部分について説明する。カウ
ンタ回路１５は、カウント０になったときにトリガ信号
を発生する。ピークホールド回路３４は高周波信号処理
回路部１１Ｂの出力をピークホールドし、その値をトラ
ック・アンド・ホールド回路３５に出力する。カウンタ
回路１５のカウントが０となったときトリガ信号が発生
され、トラック・アンド・ホールド回路３５ではその時
点のピークホールド回路３４の出力値を出力し、ピーク
ホールド回路３４はリセットされ電圧０Ｖとなる。

【００５８】アナログ除算器３７はトラック・アンド・
ホールド回路３５の出力を基準電圧源３６からの基準電
圧で除算した電圧を、対数増幅器３８に出力する。対数
増幅器３８は対数演算を行いアナログ／デジタル変換器
３９に出力する。アナログ／デジタル変換器３９は入力
電圧をデジタル信号に変換し、その下位ビットをプログ
ラマブルアッテネータ４ａに出力し、これによって、減
衰率の設定が行われる。一方、アナログ／デジタル変換
器３９の出力の上位ビットは、プログラマブルアッテネ
ータ４ｂに出力し、これによって、減衰率の設定が行わ
れる。かくして、本実施例では、デジタル制御プログラ
マブルゲイン増幅器７ａの代わりに、これをプログラマ
ブルアッテネータ４ａと固定ゲイン増幅器４ｂで構成す
ることにより、補数演算回路４１を省くことができる。

【００５９】実施例７．図８はこの発明の第７の実施例
を示す構成図である。なお、図において、図１，図５お
よび図６と対応する部分には同一符号を付し、その説明
を省略する。図において、３８ａはアナログ除算器３７
の出力を対数変換するための対数増幅器、３９は対数増
幅器３８ａの出力側に接続されたアナログ・デジタル変
換器、４３はトラック・アンド・ホールド回路３５の出
力信号を基準電圧源３６からの基準電圧で乗算するアナ
ログ乗算器であり、もう１個の対数増幅器３８ｂに乗算
結果を出力する。４２はプログラマブルアッテネータ４
ａにデジタルデータを、電圧制御増幅器７ｂに制御電圧
を出力する自動ゲイン制御回路である。なお、対数増幅
器３８ａとアナログ・デジタル変換器３９は第１の設定
手段を構成し、対数増幅器３８ｂとアナログ乗算器４３
は第２の設定手段を構成する。

【００６０】次に、動作について説明する。なお、基本
的動作については、図１の場合と同様であるので、ここ
では、本実施例に関連する部分について説明する。カウ
ンタ回路１５は、カウント０になったときにトリガ信号
を発生する。ピークホールド回路３４は高周波信号処理
回路部１１Ａの出力をピークホールドし、その値をトラ
ック・アンド・ホールド回路３５に出力する。カウンタ
回路１５のカウントが０となったときトリガ信号が発生
され、トラック・アンド・ホールド回路３５ではその時
点のピークホールド回路３４の出力値を出力し、ピーク
ホールド回路３４はリセットされ電圧０Ｖとなる。

【００６１】アナログ除算器３７はトラック・アンド・
ホールド回路３５の出力を基準電圧源３６からの基準電
圧で除算した電圧を、対数増幅器３８ａに出力する。対
数増幅器３８ａは対数演算を行いアナログ／デジタル変
換器３９に出力する。アナログ／デジタル変換器３９は
入力電圧をデジタル信号に変換し、そのデジタル信号
は、プログラマブルアッテネータ４ａに出力され、減衰
率の設定が行われる。アナログ乗算器４３はトラック・
アンド・ホールド回路３５の出力を基準電圧源３６から
の基準電圧で乗算した電圧を、対数増幅器３８ｂに出力
する。対数増幅器３８ｂは対数演算を行い演算結果を電
圧制御増幅器７ｂに出力し、増幅率設定を行う。かくし
て、本実施例では、増幅率設定は、電圧にて行うため、
デジタルのビット数に依存せず、高精度に行うことがで
きる。

【００６２】実施例８．図９はこの発明の第８の実施例
を示す構成図である。なお、図において、図１と対応す
る部分には同一符号を付し、その説明を省略する。図に
おいて、７ｃはダウンコンバータ５の出力側に設けられ
た中間周波増幅器である。１１Ｃは上述の構成要素４
ａ，５，７ｄ，８〜１０からなる高周波処理回路部であ
る。４４はカウンタ回路１５から出力されるチャンネル
データが供給されるゲート信号回路、４５₁〜４５_nは高
周波処理回路部１１Ｃの検波出力側すなわちローパスフ
ィルタ１０の出力側に接続されたサンプル・アンド・ホ
ールド回路、４６₁〜４６_nはサンプル・アンド・ホール
ド回路４５₁〜４５_nにそれぞれ接続されたローパスフィ
ルタ、これらのローパスフィルタは、高周波処理回路部
１１Ｃ内のローパスフィルタ１０よりもはるかに低いカ
ットオフ周波数を持つ。サンプル・アンド・ホールド回
路４５₁〜４５_nおよびローパスフィルタ４６₁〜４６_nは
ビーム位置モニタ・電極のチャンネル数と同じ数だけ接
続されている。なお、ここでは、デジタル入出力カード
１９と制御用計算機２０は、その図示を省略している。

【００６３】次に、動作について説明する。なお、基本
的動作については、図１の場合と同様であるので、ここ
では、本実施例に関連する部分について説明する。ゲー
ト信号回路４４は、選択されているチャンネルに対応し
たサンプル・アンド・ホールド回路４５₁〜４５_nに、チ
ャンネルが選択されている間だけゲート信号を出力す
る。サンプル・アンド・ホールド回路４５₁〜４５_nは、
ゲートがかかっている間だけピーク電圧を検出し、その
電圧を保持する。ローパスフィルタ４６₁〜４６_nのカッ
トオフ周波数は、高周波処理回路部１１Ｃ内のローパス
フィルタ１０よりもはるかに低く、チャンネルスキャン
周波数の数倍である。かくして、本実施例では、ローパ
スフィルタ４６₁〜４６_nにより、検波出力の帯域を狭め
られ、Ｓ／Ｎ比を向上させた出力を得ることができる。

【００６４】実施例９．図１０はこの発明の第９の実施
例を示す構成図である。なお、図において、図１および
図９と対応する部分には同一符号を付し、その説明を省
略する。図において、４７は高周波処理回路部１１Ｃの
検波出力側が共通ポートに接続され、カウンタ回路１５
のチャンネルデータ出力側がチャンネル設定入力端に接
続され、カウンタ回路１５が出力するチャンネルデータ
に応じて動作するた低周波切換器、４８₁〜４８_nは低周
波切換器４７の各出力ポートにそれぞれ接続さ、ビーム
位置モニタの出力チャンネル数と同数のピークホールド
を行うピークホールド回路である。ピークホールド回路
４８₁〜４８_nの出力側は、高周波処理回路部１１Ｃ内の
ローパスフィルタ１０よりもはるかに低いカットオフ周
波数を持つローパスフィルタ４６₁〜４６_nにそれぞれ接
続される。なお、ここでも、デジタル入出力カード１９
と制御用計算機２０は、その図示を省略している。

【００６５】次に、動作について説明する。なお、基本
的動作については、図１の場合と同様であるので、ここ
では、本実施例に関連する部分について説明する。低周
波切換器４７は、カウンタ回路１５から出力するチャン
ネルデータに対応する出力ポートに接続する。ピークホ
ールド回路４８₁〜４８_nは入力されてくるチャンネルデ
ータのピークを検出すると、そのピーク電圧を保持しよ
うとする。しかし、ピークを検出した後ピークホールド
回路４８₁〜４８_n固有の時定数で電圧が落ちてくるの
で、再度同じチャンネルが選択されるころには、ピーク
電圧よりも低くなり、再度ピークホールドを行う。

【００６６】かくして、ピークホールド回路４８₁〜４
８_nの出力は鋸波のような形状になる。この波形をロー
パスフィルタ４６₁〜４６_nにて平滑化を行う。ローパス
フィルタ４６₁〜４６_nのカットオフ周波数は、高周波処
理回路部１１Ｃ内のローパスフィルタ１０よりもはるか
に低く、チャンネルスキャン周波数の数倍であるので、
このローパスフィルタ４６₁〜４６_nにより、検波出力の
帯域を狭められ、Ｓ／Ｎ比を向上させた出力を得ること
ができる。このように、本実施例では、比較的安価な低
周波切換器を使用することにより第８の実施例と同じ機
能を安価に実現できる。

【００６７】

【発明の効果】請求項１の発明によれば、高周波切換器
を切り換えることにより複数台のビーム位置モニタの出
力を取り込んで測定する高周波処理回路部と、同期信号
を発生する同期信号発生器と、同期信号のパルス数をカ
ウントし、そのカウント出力に基づいて高周波切換器の
切り換えを行うカウンタ回路と、同期信号をトリガーと
して、高周波処理回路部の出力を高速にデジタルに変換
する高速アナログ／デジタル変換器とを備えたので、頻
繁に設定しなければならないチャンネル選択を自動スキ
ャンし、チャンネルデータと選択チャンネルの検波出力
データを同時に外部の例えば制御用計算機へ送ることで
高速な測定ができ、また、測定の高速化によりビーム位
置情報を他の機器にフィードバックすることができ、さ
らに、この自動スキャン機能を組み込むにあたってＳ／
Ｎ比が悪化しない回路構成を提供できるという効果があ
る。

【００６８】請求項２の発明によれば、請求項１の発明
において、高周波処理回路部に電圧制御増幅器を設け、
さらに、電圧制御増幅器に制御電圧を供給するチャンネ
ル間増幅率補正回路を備えたので、各チャンネルの総合
的な増幅率のばらつきを補正した検波出力をする機能を
付加して、外部の例えば制御用計算機の演算負荷を減ら
し、より高速なデータ処理・他機器へのフィードバック
を行うことのでき、また、回路構成が簡単で安価とな
り、しかも、より高精度な補正を行うことができるとい
う効果がある。

【００６９】請求項３の発明によれば、請求項２の発明
において、チャンネル間増幅率補正回路は、カウンタ回
路が出力するチャンネルデータに応じて動作する低周波
切換器と、この低周波切換器に接続され、ビーム位置モ
ニタの出力チャンネル数に対応して設けられたディップ
スイッチと、このディップスイッチからの出力信号と外
部からの増幅率設定信号をアナログ信号に変換した後乗
算し、制御電圧として電圧制御増幅器に供給する設定手
段とを有するので、各チャンネルの総合的な増幅率のば
らつきを補正した検波出力をする機能を付加して、外部
の例えば制御用計算機の演算負荷を減らし、より高速な
データ処理・他機器へのフィードバックを行うことがで
きるという効果がある。

【００７０】請求項４の発明によれば、請求項２の発明
において、チャンネル間増幅率補正回路は、選択チャン
ネルに対応する補正データを予め記憶し、カウンタ回路
が出力するチャンネルデータをアドレスとして出力する
メモリ回路と、このメモリ回路からの出力信号と外部か
らの増幅率設定信号をアナログ信号に変換した後乗算
し、制御電圧として電圧制御増幅器に供給する設定手段
とを有するので、回路構成が簡単で安価となるという効
果がある。

【００７１】請求項５の発明によれば、請求項２の発明
において、チャンネル間増幅率補正回路は、上記カウン
タ回路が出力するチャンネルデータに応じて動作する低
周波切換器と、この低周波切換器に接続された基準電圧
源と、この基準電圧源に高圧側が接続され、ビーム位置
モニタの出力チャンネル数と同数の抵抗素子を有する可
変抵抗器と、この可変抵抗器からの出力信号と外部から
のアナログ変換された増幅率設定信号を乗算し、制御電
圧として電圧制御増幅器に供給する設定手段とを有する
ので、より高精度な補正を行うことができるという効果
がある。

【００７２】請求項６の発明によれば、請求項１の発明
において、高周波処理回路部の上流側にプログラマブル
アッテネータを、下流側にデジタル制御プログラマブル
ゲイン増幅器を設け、さらに、プログラマブルアッテネ
ータとデジタル制御プログラマブルゲイン増幅器をそれ
ぞれ制御する自動ゲイン制御回路を備えたので、各チャ
ンネルの総合的な増幅率のばらつきを補正した検波出力
をする機能を付加して、外部の例えば制御用計算機の演
算負荷を減らし、より高速なデータ処理・他機器へのフ
ィードバックを行うことができ、また、デジタル入出力
カードの枚数を減らし制御システムを安価にできるとい
う効果がある。

【００７３】請求項７の発明によれば、請求項６の発明
において、自動ゲイン制御回路は、高周波処理回路部の
ピーク値を所定時間保持する保持手段と、この保持手段
の出力を基準電圧で除算する除算手段と、この除算手段
の出力を対数変換しかつデジタル信号に変換して、この
変換信号の下位ビットをプログラマブルアッテネータ
に、上位ビットの補数をデジタル制御プログラマブルゲ
イン増幅器に供給する設定手段とを有するので、より制
御点数が減り、例えば制御用計算機の処理負荷を減らす
ことで、より高速なデータ処理・他機器へのフィードバ
ックを行うことができ、また、デジタル入出力カードの
枚数を減らし制御システムをより安価にできるという効
果がある。

【００７４】請求項８の発明によれば、請求項１の発明
において、高周波処理回路部の上流側と下流側にそれぞ
れプログラマブルアッテネータを設け、さらに、プログ
ラマブルアッテネータをそれぞれ制御する自動ゲイン制
御回路を備えたので、回路構成が簡単で安価となるとい
う効果がある。

【００７５】請求項９の発明によれば、請求項８の発明
において、自動ゲイン制御回路は、高周波処理回路部の
ピーク値を所定時間保持する保持手段と、この保持手段
の出力を基準電圧で除算する除算手段と、この除算手段
の出力を対数変換しかつデジタル信号に変換して、この
変換信号の上位ビットを下流側のプログラマブルアッテ
ネータに、下位ビットを上流側のプログラマブルアッテ
ネータに供給する設定手段とを有するので、回路構成が
より簡単で安価となるという効果がある。

【００７６】請求項１０の発明によれば、請求項１の発
明において、高周波処理回路部の上流側にプログラマブ
ルアッテネータを、下流側に電圧制御増幅器を設け、さ
らに、プログラマブルアッテネータと電圧制御増幅器を
それぞれ制御する自動ゲイン制御回路を備えたので、高
精度な増幅率設定を行うことができ、検波回路の出力の
非直線性によるビーム位置精度劣化を最小限にすること
ができるという効果がある。

【００７７】請求項１１の発明によれば、請求項１０の
発明において、自動ゲイン制御回路は、高周波処理回路
部のピーク値を所定時間保持する保持手段と、この保持
手段の出力を基準電圧で除算する除算手段と、この除算
手段の出力を対数変換しかつデジタル信号に変換して、
この変換信号を上記プログラマブルアッテネータに供給
する第１の設定手段と、保持手段の出力を基準電圧と乗
算する乗算手段と、乗算手段の出力を対数変換し、この
変換信号を上記電圧制御増幅器に供給する第２の設定手
段とを有するので、より高精度な増幅率設定を行うこと
ができ、検波回路の出力の非直線性によるビーム位置精
度劣化をより最小限にすることができるという効果があ
る。

【００７８】請求項１２の発明によれば、請求項１の発
明において、カウンタ回路が出力するチャンネルデータ
に応じてゲート信号を出力するゲート信号回路と、高周
波処理回路部の出力側にビーム位置モニタの出力チャン
ネル数に対応して設けられ、ゲート信号回路からのゲー
ト信号に応答して高周波処理回路部の出力をサンプリン
グするサンプル・アンド・ホールド回路と、このサンプ
ル・アンド・ホールド回路の出力を濾波するローパスフ
ィルタとをさらに備えたので、データ収集に時間をかけ
ても良い場合に、より高精度なビーム位置測定を行うこ
とができるという効果がある。

【００７９】請求項１３の発明によれば、請求項１の発
明において、カウンタ回路が出力するチャンネルデータ
に応じて動作する低周波切換器と、ビーム位置モニタの
出力チャンネル数に対応して設けられ、低周波切換器の
出力に基づいて高周波処理回路部の出力をサンプリング
するサンプル・アンド・ホールド回路と、このサンプル
・アンド・ホールド回路の出力を濾波するローパスフィ
ルタとをさらに備えたので、回路構成が簡単で安価とな
るという効果がある。

【００８０】請求項１４の発明によれば、請求項１〜１
３の発明において、同期信号発生器は、測定データのサ
ンプリング周波数の４倍以上で且つ中間周波数以下の周
波数を持つ基準信号を発生する基準信号発生器と、この
基準信号発生器からの基準信号の周波数をサンプリング
周波数に変換する周波数変換回路とを有するので、各チ
ャンネルの総合的な増幅率のばらつきを補正した検波出
力をする機能を付加して、外部の例えば制御用計算機の
演算負荷を減らし、より高速なデータ処理・他機器への
フィードバックを行うことができるという効果がある。

【図面の簡単な説明】

【図１】この発明の第１の発明の実施例を示すブロック
図である。

【図２】この発明の第２の発明の実施例を示すブロック
図である。

【図３】この発明の第２の発明の実施例を主要部の詳細
なブロック図である。

【図４】この発明の第３の発明の実施例を示すブロック
図である。

【図５】この発明の第４の発明の実施例を示すブロック
図である。

【図６】この発明の第５の発明の実施例を示すブロック
図である。

【図７】この発明の第６の発明の実施例を示すブロック
図である。

【図８】この発明の第７の発明の実施例を示すブロック
図である。

【図９】この発明の第８の発明の実施例を示すブロック
図である。

【図１０】この発明の第９の発明の実施例を示すブロッ
ク図である。

【図１１】従来のビーム位置モニタ信号処理回路を示す
ブロック図である。

【符号の説明】

１₁〜１_n ビーム位置モニタ、２₁〜２_n 高周波チャン
ネル切換器、３ 高周波多チャンネル切換器、４ａ，４
ｂ プログラマブルアッテネータ、７ａ デジタル制御
プログラマブルゲイン増幅器、７ｂ 電圧制御増幅器、
１１、１１Ａ，１１Ｂ，１１Ｃ 高周波処理回路部、１
２ 同期信号発生器、１３ 基準信号発生器、１４ 周
波数変換回路、２２、２２Ａ、２２Ｂ チャンネル間増
幅率補正回路、２５ａ，２５ｂ デジタル／アナログ変
換器、２７ａ、２７ｂ ディップスイッチ、３１ 可変
抵抗器、３２、３６ 基準電圧源、３４ ピークホール
ド回路、３５ トラック・アンド・ホールド回路、３８
対数増幅器、３９ アナログ／デジタル変換器、４
０、４２ 自動ゲイン制御回路、４１ 補数演算回路、
４５₁〜４５_n サンプル・アンド・ホールド回路、４６
₁〜４６_n ローパスフィルタ。

Claims (14)

【特許請求の範囲】
1. 【請求項１】 高周波切換器を切り換えることにより複
   数台のビーム位置モニタの出力を取り込んで測定する高
   周波処理回路部と、 同期信号を発生する同期信号発生器と、 上記同期信号のパルス数をカウントし、そのカウント出
   力に基づいて上記高周波切換器の切り換えを行うカウン
   タ回路と、 上記同期信号をトリガーとして、上記高周波処理回路部
   の出力を高速にデジタルに変換する高速アナログ／デジ
   タル変換器とを備えたことを特徴とする信号処理回路。
2. 【請求項２】 上記高周波処理回路部に電圧制御増幅器
   を設け、 さらに、上記電圧制御増幅器に制御電圧を供給するチャ
   ンネル間増幅率補正回路を備えた請求項１記載の信号処
   理回路。
3. 【請求項３】 上記チャンネル間増幅率補正回路は、上
   記カウンタ回路が出力するチャンネルデータに応じて動
   作する低周波切換器と、該低周波切換器に接続され、上
   記ビーム位置モニタの出力チャンネル数に対応して設け
   られたディップスイッチと、該ディップスイッチからの
   出力信号と外部からの増幅率設定信号をアナログ信号に
   変換した後乗算し、制御電圧として上記電圧制御増幅器
   に供給する設定手段とを有する請求項２記載の信号処理
   回路。
4. 【請求項４】 上記チャンネル間増幅率補正回路は、選
   択チャンネルに対応する補正データを予め記憶し、上記
   カウンタ回路が出力するチャンネルデータをアドレスと
   して出力するメモリ回路と、該メモリ回路からの出力信
   号と外部からの増幅率設定信号をアナログ信号に変換し
   た後乗算し、制御電圧として上記電圧制御増幅器に供給
   する設定手段とを有する請求項２記載の信号処理回路。
5. 【請求項５】 上記チャンネル間増幅率補正回路は、上
   記カウンタ回路が出力するチャンネルデータに応じて動
   作する低周波切換器と、該低周波切換器に接続された基
   準電圧源と、該基準電圧源に高圧側が接続され、上記ビ
   ーム位置モニタの出力チャンネル数と同数の抵抗素子を
   有する可変抵抗器と、該可変抵抗器からの出力信号と外
   部からのアナログ変換された増幅率設定信号を乗算し、
   制御電圧として上記電圧制御増幅器に供給する設定手段
   とを有する請求項２記載の信号処理回路。
6. 【請求項６】 上記高周波処理回路部の上流側にプログ
   ラマブルアッテネータを、下流側にデジタル制御プログ
   ラマブルゲイン増幅器を設け、 さらに、上記プログラマブルアッテネータと上記デジタ
   ル制御プログラマブルゲイン増幅器をそれぞれ制御する
   自動ゲイン制御回路を備えた請求項１記載の信号処理回
   路。
7. 【請求項７】 上記自動ゲイン制御回路は、上記高周波
   処理回路部のピーク値を所定時間保持する保持手段と、
   該保持手段の出力を基準電圧で除算する除算手段と、該
   除算手段の出力を対数変換しかつデジタル信号に変換し
   て、該変換信号の下位ビットを上記プログラマブルアッ
   テネータに、上位ビットの補数を上記デジタル制御プロ
   グラマブルゲイン増幅器に供給する設定手段とを有する
   請求項６記載の信号処理回路。
8. 【請求項８】 上記高周波処理回路部の上流側と下流側
   にそれぞれプログラマブルアッテネータを設け、 さらに、上記プログラマブルアッテネータをそれぞれ制
   御する自動ゲイン制御回路を備えた請求項１記載の信号
   処理回路。
9. 【請求項９】 上記自動ゲイン制御回路は、高周波処理
   回路部のピーク値を所定時間保持する保持手段と、該保
   持手段の出力を基準電圧で除算する除算手段と、該除算
   手段の出力を対数変換しかつデジタル信号に変換して、
   該変換信号の上位ビットを下流側の上記プログラマブル
   アッテネータに、下位ビットを上流側の上記プログラマ
   ブルアッテネータに供給する設定手段とを有する請求項
   ８記載の信号処理回路。
10. 【請求項１０】上記高周波処理回路部の上流側にプログ
    ラマブルアッテネータを、下流側に電圧制御増幅器を設
    け、 さらに、上記プログラマブルアッテネータと上記電圧制
    御増幅器をそれぞれ制御する自動ゲイン制御回路を備え
    た請求項１記載の信号処理回路。
11. 【請求項１１】 上記自動ゲイン制御回路は、高周波処
    理回路部のピーク値を所定時間保持する保持手段と、該
    保持手段の出力を基準電圧で除算する除算手段と、該除
    算手段の出力を対数変換しかつデジタル信号に変換し
    て、該変換信号を上記プログラマブルアッテネータに供
    給する第１の設定手段と、上記保持手段の出力を基準電
    圧と乗算する乗算手段と、上記乗算手段の出力を対数変
    換し、該変換信号を上記電圧制御増幅器に供給する第２
    の設定手段とを有する請求項１０記載の信号処理回路。
12. 【請求項１２】 上記カウンタ回路が出力するチャンネ
    ルデータに応じてゲート信号を出力するゲート信号回路
    と、上記高周波処理回路部の出力側に上記ビーム位置モ
    ニタの出力チャンネル数に対応して設けられ、上記ゲー
    ト信号回路からのゲート信号に応答して上記高周波処理
    回路部の出力をサンプリングするサンプル・アンド・ホ
    ールド回路と、該サンプル・アンド・ホールド回路の出
    力を濾波するローパスフィルタとをさらに備えた請求項
    １記載の信号処理回路。
13. 【請求項１３】 上記カウンタ回路が出力するチャンネ
    ルデータに応じて動作する低周波切換器と、上記ビーム
    位置モニタの出力チャンネル数に対応して設けられ、上
    記低周波切換器の出力に基づいて上記高周波処理回路部
    の出力をサンプリングするサンプル・アンド・ホールド
    回路と、該サンプル・アンド・ホールド回路の出力を濾
    波するローパスフィルタとをさらに備えた請求項１記載
    の信号処理回路。
14. 【請求項１４】 上記同期信号発生器は、測定データの
    サンプリング周波数の４倍以上で且つ中間周波数以下の
    周波数を持つ基準信号を発生する基準信号発生器と、該
    基準信号発生器からの基準信号の周波数をサンプリング
    周波数に変換する周波数変換回路とを有する請求項１〜
    １３のいずれかに記載の信号処理回路。