JPH08331187A - マルチレベルトレリスコード化システム - Google Patents

Abstract

(57)【要約】 【目的】 コストが安く、伝送率の高い、且つデジタル
通信システム伝送過程中において発生する情報のエラー
発生率を大幅に低下できるコード化システムを提供する
ことにある。 【構成】 一つの級数がレベル数よりも少なくなるよう
にしたトレリスコードモジュレーションシステム（trel
lis coded modulation system）及びバイナリートレリ
スコード（binary trellis codes）を利用し、各レベル
の中ですべて一つの個別のバイナリーたたみこみコード
でコード化（binary convolutional coding)することに
より、単一のバイナリーたたみこみコード又はレベル数
よりも少ないバイナリーたたみこみコードに改める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はチャネルコード化（chan
nel coding）中の一種のマルチレベルトレリスコード化
（multilevel trellis coding）を云い、特に一種の一
ヶまたは一ヶ以上のシングルクラス（single class）マ
ルチレベルコード化の合併設計で、一つの級数がレベル
数よりも少ないようになるマルチレベルトレリスコード
化を云うもので、そのコード方式で設計したトレリスコ
ードモジュレーションシステム（trellis coded modula
tion system）及びバイナリートレリスコード（binaryt
rellis codes）を利用して、アディティブホワイトガウ
スノイズ（additive white Gaussian noise）チャネル
において、その性能はすべて現在既に知られているコー
ド化設計より遥かにすぐれていることがわかる。

【０００２】

【従来の技術】ディジタル通信の情報伝送過程におい
て、伝送通路の欠点または雑信干擾は、伝送エラーとな
ることは免れない。故にエラー発生率を低下するため
に、そこで所謂チャネルコード化の採用を必要とする。
一般に云われるチャネルコード化はディジタル通信にお
ける伝達の信用度を増加する為に採用する一種のコード
方式で、そのコード方式の主要はディジタル化メッセー
ジ対応を何らかのコード言語（code word）にチャンジ
するもので、すべてのコード語よりなる集合をコードと
云う。而してコード言語間のディスタンス特性（distan
ce property）は伝送エラーを改正するのに用いること
ができて、それらの情報伝送の信用度を増加し、情報を
してディジタル通信の伝送過程において、雑信干擾によ
り発生する失眞現象を、最低の程度になるように降下す
る。この過程において、情報とコード言語の対応関係を
コード化する（coding）と云い、亦簡略してコード（co
de）と云う。それらのチャネルコード化中、一種の頗る
重要なコード方式があり、マルチレベルコード化（mult
ilevel coding）と云う。

【０００３】一般のシグナルスペース（signal space）
から云えば、例えばシグナルコンステレーション（sign
al constellation）８ＰＳＫ・１６ＱＡＭ・２×８ＰＳＫ
・２×１６ＱＡＭ等または純量がバイナリーのベクトル
スペース｛０,１}ⁿ＝{(ａ₁,ａ₂,……,ａ_n)：ａ₁,ａ₂,…
…,ａ_nε{０,１}｝等は、すべてそれをマルチレベルに
分割できる構造で、第一層分割の時に、シグナルスペー
スは２サブセット（subset）に分割され、然る後第二層
分割の時に、更に４サブセットに細分し、然る後、以下
各層を更に続けてより多くのサブセットに細分する。各
レベル中において各集合を２サブセットに分け、この２
サブセットは０または１で標示する。このような分割構
造（partition structure）中、各層の標示ビット（bi
t）間の差異は、特定のレベルディスタンス（level dis
tance）を代表する。これらの違うレベルを代表する標
示ビットにおいて、更に適当にバイナリーコードを加え
てコード化すれば、即ち所謂マルチレベルコード化を形
成する。伝統のマルチレベルコード方式を例にとると、
シグナルスペースの分割構造の中、各レベルは一ヶのバ
イナリーコードでもってコード化する。例えば、ｍレベ
ルのコードはｍ個のバイナリーコードを要するので、故
にｍ級ｍレベルのコード化と云う。

【０００４】一般的に、バイナリーコードは主にバイナ
リーブロックコード（binary blockcodes）及びバイナ
リートレリスコードを含む。バイナリーブロックコード
のコード方式は、若干のビットを入力する度毎に、例え
ばＫビットのように、然る後に対応チェンジして若干の
出力ビットに至り、例えばｎビットのように、こうする
のを１コード化率（coding rate）といい、Ｒ＝ｋ/ｎの
バイナリーブロックコードである。その基本観念は余計
なビットを増加することによってエラーを検査する功能
を達成する。特に注意すべきことはバイナリーブロック
コードのコード方式中、各出力する度毎に只その度の入
力に関するだけで、以前の入力とは関係がない。

【０００５】バイナリートレリスコードのコード方式
は、一旦コード化率がＲ＝ｋ/ｎの時、その度毎の出力
のｎビット、只その入力の度毎のＫビットとかかわりが
あるばかりでなく、且つ以前の若干回の入力とも亦関係
がある。故にそれを記憶単元のコード方式を含むもので
あると見ることができる。若しもそのデコード化（deco
ding）は、ソフトデコード（soft decoding）方式を利
用すると考慮した時は、一般の見方はバイナリートレリ
スコードはバイナリーブロックコードに優ると認める。

【０００６】

【発明が解決しようとする課題】バイナリートレリスコ
ードの主要性能の評価について、一般は高いコード化率
Ｒ、低いデコード複雑度（decoding complexity，基本
的にはトレリス状態点の数の多少で評価する)、低いデ
コードエラー（decoding errors）率及び高いフリーデ
ィスタンス（free distance，ｄ_freeで表示する）を基
準とする。常用のバイナリートレリスコードはバイナリ
ーたたみこみコード（binary convolutionalcode)で、
所謂バイナリーたたみこみコードはバイナリートレリス
コード中にリニアー（linear)、タイムインバリアント
（time invariant）をもつもので（即ちコード方式は時
間に伴って変化しない)、その設計理念は既に数十年の
歴史があり、現在は技術が完全に成熟して、且つ応用性
も広い段階にある。

【０００７】１９８２年１月の時、ジー・ウンガーボエ
ック（Ｇ.Ｕngerboeck）氏はＩＥＥＥ伝送情報理論（I
Ｔ28巻,1号,55-67頁、ＩＥＥＥ Ｔrans.Inform.Ｔheor
y, vol.IT28, No.1, p.55-67）において発表した“マル
チレベル／位相シグナルのチャネルコード化（Ｃhannel
coding with multilevel/phase signals)”の論文で、
一種のチャネルコード化の新観念を提出し、方式は伝統
のコード化とモジュレーションを合併設計し、コードモ
ジュレーション（coded modulation）と云う。コードモ
ジュレーションもバイナリーコードと同じで、主要は二
大類に区分け、即ちブロックコードモジュレーション
（block coded modulation，ＢＣＭと略称する）及びト
レリスコードモジュレーション（trellis coded modula
tion，ＴＣＭと略称する）である。現在、実際的応用上
において、トレリスコードモジュレーション（ＴＣＭ）
を主とする。

【０００８】トレリスコードモジュレーションは大きく
二種の方法に分けられる、例えば１９８７年８月２７
日、ケイ・ヤマグチ氏（Ｋ.Ｙamaguchi）及びエッチ・
イマイ氏（Ｈ.Ｉmai）が電子レター（23巻、13号、939-
941頁，Ｅlectronics Ｌetters, vol.23, No.13, p.939
-941）において発表した“バイナリーたたみこみコード
を用いた高信頼性マルチレベルチャネルコード化システ
ム（Ｈighly reliable multilevel channel coding sys
tem using binary convolutional codes)”の論文にお
いて述べたように、そのシグナルスペースの隔壁構造
（partition structure）中の各レベルはすべて一ヶの
バイナリーたたみこみコードでコード化する；もう一つ
は非マルチレベルの方法で、例えば前に述べたウンガー
ボエック氏がＩＥＥＥ伝送情報理論において提起したも
のであり、現上、実務上では多分非マルチレベルの方法
が主流である。

【０００９】一般に云えば、バイナリートレリスコード
とトレリスコードモジュレーション（ＴＣＭ）は一括し
てトレリスコード化と云う。それらのトレリスコード化
の性能は、同じコード化率及び同じデコード複雑度の条
件下でもって、達成しえるデコードエラー率（decoding
errors rate）でもって評価したものである。これらの
歳月において、バイナリートレリスコードの設計はデコ
ードのハードの設計上、電子科学技術の進歩により、而
して明らかに改良と進歩を見せているのを除く外、その
コード化技巧自体は返って何ら重要な突破もなく、仍り
バイナリーたたみこみコードを主としている。而しトレ
リスコードモジュレーションはウンガーボエック氏の非
マルチレベルの設計及びイマイ氏のマルチレベル設計よ
り今日に至るまで、勿論各種の理論及び技術が相次いで
提出されているが、而しこれらのコードシステムの性能
は、大方仍りはっきりとウンガーボエック氏の設計の性
能を超越していない。

【００１０】別に、トレリスコードモジュレーションは
よくシグナルスペースの分割技巧を利用する。ＳＰＳＫ
のシグナルコンステレーションを一例にとると、図１で
示すのを参照すれば分るように、そのＳＰＳＫシグナル
コンステレーションΩ（SPSKsignal constellation
Ω）中の１シグナル点は

【数４】 で表示できる。その中

【数５】 である。ＳＰＳＫシグナルコンステレーションΩはｍ層
に分割できる、その中ｍ＝３で、各層のユークリッド平
方ディスタンス（squared Euclidean distance）Ｄ² _pの
定義は次の通りである：

【数６】 その中

【数７】 間のユークリッド平方ディスタンスを表示するのに用い
る。故に前に述べたＳＰＳＫシグナルコンステレーショ
ンΩから云えば、その３層の分割レベルディスタンス構
造（level distance structure）は、{Ｄ² ₁,Ｄ² ₂,Ｄ² ₃}
＝{０.５８６，２，４｝である。

【００１１】仮に、ウンガーボエック氏の設計したＴＣ
Ｍコード方式を運用した場合、以前述べた SPSK を例に
すると、図２で示すように、そのバイナリーたたみこみ
コードのコード化率Ｒ＝ｒ/ｍで、若しもそのｒ＝２，
ｍ＝３をとると、第ｔ個単位時間の時において、そのバ
イナリーの情報入力は

【数８】 で、コード化後の出力は

【数９】 である。

【数１０】 を一つのシグナルマッパーにフィードした後には、一つ
の相対応するシグナル

【数１１】 の出力を得る。このコードモジュレーションのコード化
率はバイナリー／シグナルで、ここの各シグナルが一つ
の２シンポル（symbol）である。

【００１２】又、イマイ氏設計のＴＣＭ方式を利用し、
同じくＳＰＳＫを例にとると、図３で示すように、ｒ＝
２，ｍ＝３を取り、入力した情報シーケンスを先ず一つ
のマルチプレクサーを経由する。そのマルチプレクサー
はその入力を三つの小さいシーケンスに分け、その中第
一ヶの小さいシーケンスは一つのコード率Ｒ₁＝１/４の
バイナリーたたみこみコードＣ₁を経てコード化し、並
びにバイナリー出力シーケンス｛……,Ｓ₁(t-1),Ｓ
₁(t),……｝が得られる、第二ヶの小さいシーケンスは
一つのコード化率Ｒ₂＝７/８のバイナリーたたみこみコ
ードＣ₂を経てコード化し、並びにバイナリー出力シー
ケンス｛……,Ｓ₂(t-1),Ｓ₂(t),……｝が得られる。第
三個の小さいシーケンスは一つのコード化率Ｒ₃＝７/８
のバイナリーたたみこみコードＣ₃を経由してコード化
し、並びに並びにバイナリー出力シーケンス｛……,Ｓ₃
(t-1),Ｓ₃(t),……｝が得られる。その三つの小さいシ
ーケンスの出力は一つのシグナルマッパーに連接され、
そのシグナルマッパーの第ｔ個単位時間における入力は

【数１２】 で、而もその出力は相対応する出力シグナル

【数１３】 である。このコードモジュレーションのコード化率は、
（Ｒ₁,Ｒ₁,Ｒ₁)＝バイナリー／シグナルである。

【００１３】イマイ氏のＴＣＭは一種のマルチレベルコ
ード化を採用しているが、而しウンガーボエック氏のＴ
ＣＭはそうではない。イマイ及びウンガーボエックの両
氏とも共にＳＰＳＫシグナルコンステレーションΩの三
レベルパティション構造（level partition structur
e）を利用しているが、而しマルチレベルコード化の特
点は、パティション構造において先ず第一層のコード化
を完成した後、更に第二層のコード化を完成し、最後
に、更に第三層のコード化を完成する。而しデコードの
時は、必ず先ず第一層のデコード（decoding）を完成し
てから、更に第二層のデコードをなし、然る後に、更に
第三層のデコードをする。逆にウンガーボエック氏のコ
ード設計を見ると、その三層のコード化は同時に完成
し、デコード時も亦然りである。そう云う訳で、一種の
マルチレベルコード設計とは云えない。但しイマイ氏の
設計方式はマルチレベルコード設計に属する。

【００１４】それもこれら伝統のコード化システムのコ
ード設計は、そのコード化率Ｒ、デコード複雑度、デコ
ードエラー率及びフリーディスタンス（free distanc
e）等諸方面の評価表現は、殆ど既にニックを突破し難
い状態にある。故に、それは情報に対してディジタル通
信システムの伝送過程の中において、改進するに足るス
ペースは、恐らく既に相当限りがある。特に近年以来通
信事業の高度発展、及びその使用率の普及化により、そ
こで大量の情報は区域または国際通信ネットワークの流
通を経過する。故に、使用者は正確、大量且つ快速伝送
する情報に対する希望及び需求が絶えず向上する状況下
において、一種のコストが安く、伝送率の高い、且つ大
幅に情報がデジタル通信システム伝送過程中において発
生するエラーの機率を低下するよう、研究開発して、友
好的に通信品質のコード化システムを向上することは、
既に時を急ぐ時に達している。

【００１５】

【課題を解決するための手段】伝統のマルチレベルトレ
リスコード方式によると、シングルスペースのパティシ
ョン構造中の各レベルはすべて一つの個別のバイナリー
たたみこみコードを利用してコード化しなければならな
い、このようなコード方式は、恐らく既にそのコード化
効果及び性能が限られている。本発明はこれに対して、
伝統のマルチレベルコード化技術を突破し各レベルの中
ですべて一つの個別のバイナリーたたみこみコードでコ
ード化する観念を利用して、単一のバイナリーたたみこ
みコード又はレベル数よりも少ないバイナリーたたみこ
みコードに改めて、本発明のマルチレベルトレリスコー
ド化システムを設計している。

【００１６】本発明のこのような突破的観念により設計
し出したコードモジュレーションと、現在既に知られて
いるコードモジュレーションを互いに比較してみると、
同じコード化率及び程近いデコード複雑度の下で、本発
明のマルチレベルコード化システムは大幅にデコードの
エラー率をを降下している。同じように、本発明も亦バ
イナリートレリスコードの設計に応用でき、且つ設計し
たバイナリートレリスコードの性能は、現在広く利用さ
れているバイナリーたたみこみコードを遥かに超過して
いる。故に本発明のマルチレベルコード化システムは一
つの推広するに値する技術で、且つ極めて産業上の利用
価値をもつ。

【００１７】

【実施例】本発明は先ず２^mヶのシグナルを含む一ヶの
シグナルスペース（例えばシグナルコンステレーション
またはスケーラー（scaler）をバイナリーとするベクト
ルスペース（vector space)）Ωをｍ層構造に分割し、
Ω中の一シグナルはそれを用いて

【数１４】 を表示できる、その中

【数１５】 である。このシグナルスペースΩのパティション構造の
中、各層のディスタンス量度Δ_pの定義は次の通りであ
る：

【数１６】 ここで

【数１７】 はシグナルコンステレーションでは

【数１８】 両者間のユークリッド平方ディスタンスを指すもので、
即ち

【数１９】 である；スケーラーをバイナリーとするベクトルスペー
スは

【数２０】 両者間のハミングディスタンス（Hamming Distance）を
代表する。即ち

【数２１】 である。

【００１８】次に引用するディスタンス量度と云う名詞
は、シグナルコンステレーション又はスケーラーがバイ
ナリーのベクトルスペースに用いられるのを根拠にし
て、而して両シグナルのディスタンスを決定し、ユーク
リッド平方ディスタンス又はハミングディスタンスを代
表する。前記シグナルコンステレーション（またはスケ
ーラーがバイナリーのベクトルスペース）のｍ層パティ
ションレベルディスタンス構造は｛Δ₁,Δ₂,……,Δ_m｝
でもって表示する。例えば図１で示すＳＰＳＫシグナル
コンステレーションを一例にすると、そのシグナルコン
ステレーションを三層に分割すると次ぎが得られる： Δ₁＝Ｄ² ₁＝０.５８６，Δ₂＝Ｄ² ₂＝２，Δ₃＝Ｄ² ₃＝４ 又、例えばスケーラーはバイナリーのベクトルスペース
Ω＝{０,１}²を分割してなる：

【数２２】 ここにおけるシグナル

【数２３】 間のハミングディスタンス

【数２４】 は

【数２５】 の（ａ₁,ａ₂）表示法中の相異のビット数で、例えば

【数２６】 で、故にΩのパティション構造の中

【数２７】 であり、故にΩの二層パティションレベルディスタンス
構造が｛Δ₁＝ｄ₁＝１，Δ₂＝ｄ₂＝２｝を得ることがで
きる。

【００１９】シグナルスペースΩのｍ層パティション構
造を利用して、本発明は一種の各シグナルポイントにｒ
ヶのビット情報量のコードシステムをもつものを設計し
出した時、その設計方式は、図４で示すように、一つの
バイナリーたたみこみコードを利用して設計している。
先ず、一つのコード化率Ｒ＝ｒ/ｍのバイナリーたたみ
こみコードＣを選択する。第ｔヶ単位時間の時に、その
ｒビットの入力は

【数２８】 で、コード化後の出力は

【数２９】 である。この出力は一応グレード状時間延滞の処理を経
て、且つ延滞処理後の出力ｓシーケンスと延滞処理前の
入力ｖシーケンスに次の関係が存在する： Ｓ_p(t)＝ｖ_p(ｔ−(ｍ−ｐ)λ)，１≦ｐ≦ｍ ここでλは一つの定数である。更に

【数３０】 を一つのシグナルマッパーにフィードすると、一つの対
応する出力シグナル

【数３１】 が得られる。ここで注意を要するのは、前記グレード状
時間延滞の処理は、事実上、入力

【数３２】 の各ビットを下から上へとグレード状の延滞をなし、第
ｐ-１層をして第ｐ層に比べ余計にλ単位時間延滞す
る。而も最初に伝送をスタートする時、本発明はレベル
上の空いた位置の処を確認に用いるビット値をうめつく
すことができる。

【００２０】こうすれば、仮に

【数３３】 は二つの異なるｓシーケンスで、その相対応するｖシー
ケンスはそれぞれ

【数３４】 であり、而も相対応する出力シグナルシーケンスは

【数３５】 である。

【数３６】 両者間のハミングディスタンスをｄとし、並びにそれを
細分してｍ部分ｄ₁,ｄ₂,……,ｄ_mとする。その中ｄ_pは

【数３７】 両者のｄヶ相異ビットの位置の中第ｐ層に落ちている個
数を表示し、本発明は

【数３８】 でもってこの関係を表示する。それ故に、ｄ＝Σ^m _p=1ｄ
_pである。

【００２１】この外、各層のレベルディスタンスがΔ_p
であるので、そこで

【数３９】 間のディスタンスは次式できる：

【数４０】 例えば、一つのコード化率がＲ＝ｒ/ｍのバイナリーた
たみこみコード化を選択し、並びにｍ＝３と仮設する
と、その相対応するｖシーケンスはそれぞれ

【数４１】 と仮設すれば、

【数４２】 となり而もｄ＝６＝ｄ₁＋ｄ₂＋ｄ₃となる。ｖシーケン
スの一つのグレード状時間延滞の処理を経た後にｓシー
ケンスを得て、且つｓシーケンスとｖシーケンスとの間
に次の関係が存在する： Ｓ_p(t)＝ｖ_p(t-(m-p)λ)，１≦ｐ≦ｍ，ｍ＝３，λ＝
３， ここで注意するのはλ＝３をコード時の延滞定数にとっ
ているので、ｓとｓ′シーケンスはそれぞれ

【数４３】 である。

【００２２】更にこれらのｓシーケンスをシグナルマッ
パーにフィードした後に、即ちそれぞれ相対応する出力
シグナルωシーケンスが得られる。一旦シグナルスペー
スにＳＰＳＫシグナルコンステレーションを使用する
時、そのレベルディスタンス構造は｛Δ₁＝０.５８６，
Δ₂＝２，Δ₃=４｝である。ここで

【数４４】 が得られる、その中ｉ＝６,７,８である。そこで

【数４５】 を得る。注意すべきことは、只λ≧３であれば

【数４６】 両者間のディスタンスが

【数４７】 を保証できる。

【００２３】若しも、λを大きく取り入れておれば、コ
ード化システム全体のフリーディスタンスが

【数４８】 その中

【数４９】 である。この時、若しも適当なコンピューターパターン
で捜索すると、屹度適用できるバイナリーたたみこみコ
ードを捜し出し、システムのディスタンスは一般の設計
方式に比べてより大きいので、故に相当良いシステム効
能が得られる。

【００２４】以上の設計の、そのコード方式はバイナリ
ーたたみこみコードのトレリス構造及びビテルビアルゴ
リズム（Viterbi algorithm）を採用してデコードし、
その中デコード時に要する打切り長（truncation lengt
h）は前記グレード状延滞に用いる延滞定数λに設定す
ることができる。若しも前記設計に使用するたたみこみ
にｖ個のメモリービットがあれば、それを用いてデコー
ドしたトレリス構造には２^v個の状態点をもつ。仮に

【数５０】 に仮設すれば原来伝送のシーケンスで；而も

【数５１】 はデコードの相対応する接収シーケンス、そこで第ｔ＋
(ｍ−１)λ単位時間の時、デコードは既に、

【数５２】 を接収している。仮にこの時ｖ₁(t-i),ｖ₂(t-i),……,
ｖ_m-1(t-i),で、且つｉ≧λの部分は、すべて既にスム
ースにデコードを完成している。接収した信号

【数５３】 により、ビットメトリック（bit metric）Ｍ_vp(t),１≦
ｐ≦ｍ,ｖ_p(t)ε{０.１}を計算することができる。更に
ビットメトリックＭ_v1(t)＝０，Ｍ_v1(t)＝１,……，Ｍ
_vm(t)＝０，Ｍ_vm(t)＝１で２^m種の可能の

【数５４】 のブランチメトリック（branch metric）を計算しだ
し、最後にこの結果をビテルビアルゴリズム中にフィー
ドすると、

【数５５】 を解出することができる。

【００２５】以上述べた設計方式は、単一のバイナリー
たたみこコードで設計したマルチレベルコード化と認
め、本発明で云う単級ｍレベルトレリスコード化であ
る。このような状況下で、本発明は単一のバイナリーた
たみこみコード器を使用しｍヶのビットを発生し、この
ｍヶのビットを先ず一つのグレード状時間延滞の処理を
経て、更に処理後出力したｍヶのビットを、一つのシグ
ナルマッパーにフィードし、一つの対応する出力シグナ
ルポイント（signal point）を選択する。本発明は亦そ
れを応用して多数ヶのバイナリーたたみこみコードで設
計するマルチレベルコード化とする。その基本概念はｑ
個のバイナリーたたみこみコードを使用して共同でｍヶ
のビット発生でき、即ち（ｖ₁(t),ｖ₂(t),……,ｖ
_m(t)）である、この出力を一つのグレード状の時間延滞
の処理を経由し、且つ延滞処理後の出力ｓシーケンスと
延滞処理前の入力ｖシーケンスは次の関係が存在する：
Ｓ_p(t)＝ｖ_p(t-(m-p)λ）で、その中１≦ｐ≦ｍであ
る。最後にｓシーケンスを一つのシズナルマッパーにフ
ィードしてもって相対応する出力シグナルポイントを選
択する。ここでのｑ＜ｍに注意する。このようなコード
化を、本発明でｑ級ｍレベルトレリスコード化と云う。
亦即ちその使用するバイナリーたたみこみコードの数は
そのトレリスコードのレベル数よりも小さい。

【００２６】仮にそのｑ級ｍレベルトレリスコード化シ
ステムの中で、第ｉヶのバイナリーたたみこみにｒ_iヶ
の入力ビットがあり、ｌ_iヶの出力及びｖ_iヶのメモリー
ビットは、ｌ₁＋ｌ₂＋……＋ｌ_qは必ずｍに等しく、そ
の方法は次の通りである。

【００２７】仮に第ｉ個のバイナリーたたみこみに対応
するｍヶレベルの中のｌ_iヶレベルの集合がＡ⁽ⁱ⁾とすれ
ば、Ａ⁽¹⁾∪Ａ⁽²⁾∪……∪Ａ^(q)＝{１,２,……,ｍ｝
で、且つｉ≠ｆ,Ａ⁽ⁱ⁾∩Ａ^(j)＝ψである。こうすれ
ば、第級のコード化手順の中、第ｉヶバイナリーたたみ
こみコードを使用してコード化し、その出力ビットはｍ
ヶレベルに対応される。その中のｌ_iヶレベルの中、特
に注意を要するものは、各層とも必ず対応されなければ
ならず、而も只一回だけ対応される。こうして、第ｔヶ
単位時間の時にｑ個のたたみこみコードの出力は合わせ
てｍヶビットあり、然る後にこのｍヶビットは一つのグ
レード時間延滞処理を経て、処理後に得た結果は更に一
つのシグナルマッパー中にフィードして、それで相対応
する出力シグナルポイントを得て、その操作と前記で述
べるものと同様である。

【００２８】デコード関係において、その基本概念と前
に述べたデコード方式は別に違うことなく、只必ずｑヶ
の手順に分けるだけである。第ｉ個の手順の時、先ず第
ｉ個のたたみこみコードに対応するｌ_iヶのレベルのビ
ットディスタンスを算出し、然る後に２^liヶのブランチ
メトリックを算出して、更に結果を第ｉ個のたたみこみ
コードのトレリスコード化にフィードして、コード化す
る。一旦すべてのバイナリーたたみこみコードが手順毎
にデコードを完成した後に、

【数５６】 をデコードし出す。

【００２９】本発明のｑ級ｍレベルトレリスコード化を
使用すれば、我々は各シグナルポイントにΣ^q _i＝１^Tiヶ
のビットのコード化率をもつのを得て、而してそのフリ
ーディスタンス(ｄ_free) は

【数５７】 で、以下、幾つかの実施例で前に述べた本発明のコード
構造を説明する。

【００３０】本発明の第一実施例の中、ＳＰＳＫをシグ
ナルスペースとするのは、それを三層に分割した後、そ
のレベルディスタンス構造は、{Δ₁＝０.５８６，Δ₂＝
２，Δ₃＝４｝である。更にそれぞれｖ＝２,３,４ヶの
メモリービットを使用し且つコード率はＲ＝２/３のバ
イナリーたたみこみコード（そのトレリス状態点数は２
²,２³,２⁴）で、そのコードジェネレーターマトリック
ス（code generator matrix）及びフリーディスタンス
は表１に示す通りである。

【００３１】

【表１】

【００３２】このコードモジュレーションのコード化率
は２ビット／シグナルポイントで、ここで各シグナルポ
イントは一ヶ２^vシンボル（symbol）で、而もフリーデ
ィスタンスはそれぞれ６.３４，７.５２，８.９３であ
る。この表１でのコード１ｂを例にとると、そのコード
構造は図５で示す通りである。ＱＰＳＫと比較すると、
コード１ｂのトレリス構造は８ヶの状態点をもち、アデ
ィティブホワイトガウスノイズチャネルの中、その漸近
コードゲイン（asymptotic coding gain）は５.７５dＢ
で、若しもウンガーボエック氏の設計を使用すると、８
ヶの状態点の時において、その漸近コードゲインは只
３.６dＢだけである。以上の設計に対して、一旦使用す
るバイナリーたたみこみコードはコード１ａ，コード１
ｂ，コード１ｃの時、それぞれその延滞定数は２０，３
０，４０であり、コンピューターパターンで演練した後
に得た結果は図６で示す通りである。この図から見出せ
るように、一旦図５のコード構造を使用する時、その性
能とＱＰＳＫを比較すると、エラー率は１０^-6の時、大
体３.５dＢの実際増益が得られる。

【００３３】別に、本発明も２ヶの８ＰＳＫを利用して
４^vのシグナルコンステレーションを構成し、即ち２×
８ＰＳＫである。それを六層に分割した後、そのレベル
ディスタンス構造は｛Δ₁＝０.５８６，Δ₂＝１.１７
２，Δ₃＝２，Δ₄＝４，Δ₅＝４，Δ₆＝８｝で一ヶのコ
ード化率４/６のバイナリーたたみこみコードを使用
し、そのコードジェネレーターマトリックスは：

【数５８】 そのバイナリーたたみこみコードのトレリス構造は只８
ヶの状態点であるのに注意されたい。コードモジュレー
ションシステム（coded modulation system）全体のコ
ード率は仍り２ビット／２^vシグナルポイントで、且つ
そのフリーディスタンスは９.８６、極限増益は６.９３
dＢである。演算の結果は、図６で示す演算曲線（Ｄ）
を参照すると、その結果はウンガーボエック氏がその論
文の中で提出したＴＣＭに比べてより多く超越してい
る。

【００３４】本発明の第２実施例は、バイナリーコード
スペース｛０.１}²両層の構造に分割し、得たそのレベ
ルディスタンス構造は｛Δ₁＝１，Δ₂＝２｝である。こ
の時、使用するメモリービットｖ＝１〜４（即ちトレリ
ス状態数が２¹〜２⁴）で且つコード率は１/２のバイナ
リーたたみこみコードで、そのコードジェネレーターマ
トリックス及びフリーデイタンスは表２で示す通りであ
る。

【００３５】

【表２】

【００３６】設計できたマルチレベルトレリスコード化
システムのコード化率は１/２で、そのフリーディスタ
ンスはそれぞれ５，８，１０，１０であり、而して伝統
のコード化率は１/２のバイナリーたたみこみコード
で、４つのメモリービットを使用した時、そのフリーデ
ィスタンスは只７だけである。８ＰＳＫモジュレーショ
ン方式でアディティブホワイトガウスノイズチャネル中
で伝送し、且つ延滞定数λをそれぞれ１０，２０，３
０，４０に設定し、パターンで演算後所得した結果、図
７で示すのを参照する通りである。図７から見出せるよ
うに、８ヶの状態点を使用して、（ＳＮＲ）Ｅ_b/No＝
５.２dＢの時、本発明は１０^-6のエラー率に達すること
ができる。この外、本発明の設計の中、若しも単級４レ
ベルトレリスコードを採用した時、その性能はより単級
２レベルの設計にまさる。

【００３７】この外、特に注意を要するのは、本発明の
一特点はそのバイナリーたたみこみコードの出力を、先
ず一つのグレード時間延滞の処理を経て、第ｐ-１層は
第ｐ層に比べて余計に単位時間延滞し、その後更にシグ
ナルマッパー中にフィードする。一般の状況下で、各層
の延滞する時間は必ずしも一致するのを要せず、只大き
ければ仍りシステムの良好な性能を確保できる。例え
ば：第ｐ-１層をして第ｐ層に比べ余計にλ_pを延滞し、
而してλの単位時間を固定する必要がない。別に、設計
上でも亦多分それらのλ_p＝０にすることができる。

【００３８】これを除く外に、本発明も亦：一次出力が
一ヶ以上の出力シグナルポイントを超過し、例えば、一
ヶまたは数ヶのバイナリーたたみこみコードを使用し
て、一回毎に合計（ｈ−ｍ）ヶのビットを出力する。こ
こでｈは一正整数で、これらの出力ビットはｈ組に分
け、各組をしてすべてｍヶビットをもち、その後に各組
のｍヶビットは一つの独立したグレード状時間延滞処理
をする。処理後に所得した出力の結果を更に一つのシグ
ナルマッパーの中にフィードし、一つのシグナルポイン
トを選択する。

【００３９】このようにすれば、そのシステムの各単位
時間は即ちシグナルスペースΩ中のｈヶのシグナルポイ
ントを出力することができる。別に、本発明の設計過程
中に使用したバイナリーたたみこみコードは亦更に一般
化したバイナリートレリスコードで入れ替えることがで
き、只適当な設計を経るだけで、すべて良好なシステム
性能を確保することができる。

【００４０】以上述べたのは、僅かに本発明の部分的な
実施例で、但し、本発明の主張する権利範囲は別にこれ
に限らず、この技能に熟達する者が、本発明で公開した
技術内容を根拠に、簡単に思い及ぶ等効変化は、すべて
本発明の保護範疇を離脱しないものである。

【図面の簡単な説明】

【図１】一種の８ＰＳＫシグナルコンステレーションの
シグナルコンステレーションを示す図である。

【図２】ウンガーボエック氏のコンステレーションを示
す図である。

【図３】イマイ氏のコードコンステレーションを示す図
である。

【図４】本発明の単数マルチレベルトレリスコード化コ
ンステレーションを示す図である。

【図５】本発明が第一実施例の中で述べた、表１の中の
コードｌｂで設計した単数多レベルトレリスコード化コ
ンステレーションを使用したときを示す図である。

【図６】本発明が第一実施例で述べたコードモジュレー
ションコンステレーションで、アディティブホワイトガ
ウスノイズチャネル中で所得した演算結果を示す図であ
る。

【図７】本発明が第二実施例で述べたバイナリーコード
化コンステレーションで、アディティブホワイトガウス
ノイズチャネル中で所得した演算結果を示す図である。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 １コード化率（coding rate）がＲ＝ｒ/
   ｍのバイナリートレリスコード（trellis coding）器を
   使用することにより、そのトレリスコード器をして第ｔ
   ヶの単位時間の時に、そのｒビットの入力 【数１】 のコード化（coding）をなし、もってｍビットの出力 【数２】 を得て、この出力を一つの梯子状時間延滞の処理を経由
   し、且つ延滞処理後の出力ｓシーケンスと延滞処理前の
   入力ｖシーケンスをして次の公式の関係が存在する： 【数３】 その中λ₂，λ₃，……，λ_mはすべて定数で、更にその
   ｓシーケンスに一つのシグナルマッパー（signal mappe
   r）をフィードして、それで相対応するｍ層シグナルス
   ペース（signal space）中のシグナルシーケンスが得ら
   れ、その中そのグレード状時間延滞の処理はその入力ビ
   ットを下から上にグレード状延滞をなし、第Ｐ-１層を
   して第Ｐ層より余計にλ_p単位時間延滞することを特徴
   とするマルチレベルトレリスコード化システム（multil
   evel trellis coding system)。
2. 【請求項２】 単一のバイナリートレリスコード器は複
   数ヶのバイナリートレリスコード器で入れ替えることが
   でき、そこでその複数ヶのバイナリートレリスコード器
   は共同でビットを出力し、即ちｖ₁(t),ｖ₂(t),……,ｖ_m
   (t)であり、このｍビット一応一つのグレード状時間延
   滞の処理を経た後に、所得した出力を更に一つのシグナ
   ルマッパー中にフィードし、その複数ヶのバイナリート
   レリスコード器の数はｍ値よりも小さいのを要すること
   を特徴とする請求項１記載のマルチレベルトレリスコー
   ド化システム。
3. 【請求項３】 時間延滞の処理は、伝送をスタートした
   時に、層別上の空白位置の処に確認できるビット値を埋
   め満つることができることを特徴とする請求項１または
   ２記載のマルチレベルトレリスコード化システム。
4. 【請求項４】 バイナリートレリスコード器はバイナリ
   ートレリスコードでリニアー（linear）をもち、且つコ
   ード方式は時間に伴って変化しないバイナリーたたみこ
   みコード（binary convolutional coding）器、即ち、
   タイムインバリアント（time invariant）で、デコード
   複雑度（decoding complexity）を簡化することを特徴
   とする請求項１または２記載のマルチレベルトレリスコ
   ード化システム。
5. 【請求項５】 グレード状に延滞した延滞時間λ₂,λ₃,
   ……,λ_mはお互いに違うまたは一部分をゼロにすること
   ができることを特徴とする請求項１または２記載のマル
   チレベルトレリスコード化システム。
6. 【請求項６】 グレード状に延滞した延滞時間λ_iは一
   つの固定定数を可とし、それでデコード複雑度を簡化す
   ることを特徴とする請求項１または２記載のマルチレベ
   ルトレリスコード化システム。
7. 【請求項７】 ｍ層シグナルスペースが一つのシグナル
   コンステレーション（signal constellation）である
   時、そのマルチレベルトレリスコード化システムはトレ
   リスコードモジュレーション（trellis coded modulati
   on）の設計を応用することができることを特徴とする請
   求項１または２記載のマルチレベルトレリスコード化シ
   ステム。
8. 【請求項８】 バイナリートレリスコード器は一個また
   は複数ヶを可とし、それで各単位時間において共同でｈ
   Ｍヶビットを出力し、ｈは一つの正整数で、その後に各
   ｍヶビットを一つの独立したグレード時間延滞処理し、
   処理後所得した出力結果に再び一つのジグナルマッパー
   中にフィードし、そのシステムの各単位時間が合同でシ
   グナルスペース中のｈヶのシグナルを出力することを特
   徴とする請求項１または２記載のマルチレベルトレリス
   コード化システム。