JPH08330871A - Variable attenuating circuit - Google Patents

Variable attenuating circuit

Info

Publication number
JPH08330871A
JPH08330871A JP13676895A JP13676895A JPH08330871A JP H08330871 A JPH08330871 A JP H08330871A JP 13676895 A JP13676895 A JP 13676895A JP 13676895 A JP13676895 A JP 13676895A JP H08330871 A JPH08330871 A JP H08330871A
Authority
JP
Japan
Prior art keywords
circuit
variable
power supply
frequency signal
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13676895A
Other languages
Japanese (ja)
Inventor
Keiji Oya
敬二 大矢
Shiyouichi Kokuzen
祥市 谷全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13676895A priority Critical patent/JPH08330871A/en
Publication of JPH08330871A publication Critical patent/JPH08330871A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To reduce the chip area of an intergrated circuit by respectively omitting a exclusive power source for generating an attenuation quantity control voltage and an inductor for increasing an input/output impedance when a variable attenuator circuit for a high frequency signal route is incorporated in the integrated circuit. CONSTITUTION: The high frequency signal route is provided with a depression- type FET 30 which is serially inserted between drain sources. FET 30 is provided with first resistance element 11 and the second resistance element 12 whose respective one ends are connected to the drain sources, whose respective other ends are connected to a prescribed positive voltage power source node 15 and which is for obtaining the required impedance characteristic in the high frequency signal route. A system is constituted by connecting the third resistance element 13 between the gate of FET 30 and an attenuation quantity control voltage impression node 14.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えばマイクロ波集積
回路内に形成される可変減衰回路に係り、特にMESF
ET(金属・半導体接合型電界効果トランジスタ)を用
いた高周波信号用の可変減衰回路に関するもので、例え
ばパーソナル・ハンディホン、デジタル・コードレス電
話機などの無線通信機器に使用される。
BACKGROUND OF THE INVENTION The present invention relates to a variable attenuation circuit formed in, for example, a microwave integrated circuit, and more particularly to a MESF.
The present invention relates to a variable attenuation circuit for high frequency signals using ET (metal-semiconductor junction type field effect transistor), and is used for wireless communication equipment such as personal handyphones and digital cordless telephones.

【0002】[0002]

【従来の技術】図4および図5は、GaAs(ガリウム
・ヒ素)集積回路に形成されたデプレッション型のME
SFETを用いた高周波信号用の可変減衰回路の従来例
を示す。 図4に示す可変減衰回路においては、可変抵
抗用のデプレッション型のFET30のドレイン・ソー
ス間が高周波信号路に直列に挿入され、上記FETの両
端(ドレイン・ソース)と接地ノードとの間にはそれぞ
れインダクタ41、42が接続されている。これにより
FET30のドレイン・ソースは直流的に接地電位に設
定されている。そして、上記FET30のゲートは抵抗
素子43を介して制御ノード44に接続されており、上
記制御ノード44には制御電圧Vcontが印加される。
2. Description of the Related Art FIGS. 4 and 5 show a depletion type ME formed in a GaAs (gallium arsenide) integrated circuit.
A conventional example of a variable attenuation circuit for a high frequency signal using an SFET will be shown. In the variable attenuation circuit shown in FIG. 4, the drain-source of the depletion-type FET 30 for variable resistance is inserted in series in the high-frequency signal path, and between the both ends (drain-source) of the FET and the ground node. Inductors 41 and 42 are connected to each other. As a result, the drain and source of the FET 30 are set to the ground potential in terms of direct current. The gate of the FET 30 is connected to the control node 44 via the resistance element 43, and the control voltage Vcont is applied to the control node 44.

【0003】図5においては、可変抵抗用のデプレッシ
ョン型のFET30のドレイン・ソース間が高周波信号
路と接地ノードとの間に接続され、上記高周波信号路と
接地ノードとの間にはインダクタ45が接続されてい
る。これにより、上記FET30のドレイン・ソースは
直流的に接地電位に設定されている。そして、上記FE
T30のゲートは抵抗素子43を介して制御ノード44
に接続されており、上記制御ノード44には制御電圧V
contが印加される。
In FIG. 5, the drain-source of a depletion type FET 30 for variable resistance is connected between a high frequency signal path and a ground node, and an inductor 45 is provided between the high frequency signal path and the ground node. It is connected. As a result, the drain / source of the FET 30 is set to the ground potential in terms of direct current. And the FE
The gate of T30 is connected to the control node 44 via the resistance element 43.
Connected to the control node 44.
cont is applied.

【0004】上記したような図4、図5の構成におい
て、FET30のドレイン・ソース間抵抗を可変制御す
るためにはドレイン・ソース電圧よりも低い電圧範囲
(ここでは、負の電圧範囲)の制御電圧を印加する必要
がある。上記負の制御電圧の絶対値が所定値より大きい
時には上記FET30のドレイン・ソース間抵抗が最大
であり、負の制御電圧の絶対値が小さくなるにつれて上
記FET30のドレイン・ソース間抵抗が次第に小さく
なる。これにより、高周波信号路の入力信号(高周波信
号)に対する減衰量を可変制御して出力することが可能
である。
In the configurations shown in FIGS. 4 and 5 as described above, in order to variably control the drain-source resistance of the FET 30, control in a voltage range lower than the drain-source voltage (here, a negative voltage range) is performed. It is necessary to apply a voltage. When the absolute value of the negative control voltage is larger than a predetermined value, the drain-source resistance of the FET 30 is maximum, and as the absolute value of the negative control voltage becomes smaller, the drain-source resistance of the FET 30 gradually decreases. . Thereby, it is possible to variably control and output the attenuation amount with respect to the input signal (high frequency signal) of the high frequency signal path.

【0005】この場合、図4の構成においては、負の制
御電圧の絶対値が大きくなるにつれて入力信号に対する
減衰量が大きくなる方向に制御可能であり、図5の構成
においては、負の制御電圧の絶対値が小さくなるにつれ
て入力信号に対する減衰量が大きくなる方向に制御可能
である。
In this case, in the configuration of FIG. 4, it is possible to control so that the attenuation amount for the input signal increases as the absolute value of the negative control voltage increases, and in the configuration of FIG. 5, the negative control voltage can be controlled. It is possible to control in such a direction that the amount of attenuation with respect to the input signal becomes larger as the absolute value of becomes smaller.

【0006】ところで、前記負の範囲の制御電圧を生成
するために負電源50の出力を電圧可変回路51に入力
しており、上記負電源50は、高周波信号路に接続され
ている増幅回路52などの動作電源として集積回路に外
部から供給される正の電源電圧VccをD−Dコンバータ
(直流−直流変換回路)により生成している。これによ
り、集積回路の電源回路の構成が複雑になり、集積回路
のチップ面積が大きくなる。
By the way, the output of the negative power source 50 is input to the voltage variable circuit 51 in order to generate the control voltage in the negative range, and the negative power source 50 is connected to the high frequency signal path. A positive power supply voltage Vcc externally supplied to the integrated circuit as an operating power supply for the above is generated by a DD converter (DC-DC conversion circuit). This complicates the configuration of the power supply circuit of the integrated circuit and increases the chip area of the integrated circuit.

【0007】また、前記インダクタ41、42、45
は、可変減衰回路の入力インピーダンスあるいは入出力
インピーダンスが所定周波数の高周波信号に対して高く
なるように設けられているが、インダクタ41、42、
または45を集積回路に内蔵させることに伴って集積回
路のチップ面積が大きくなる。
Further, the inductors 41, 42, 45
Is provided such that the input impedance or the input / output impedance of the variable attenuation circuit is higher than that of a high frequency signal of a predetermined frequency.
Alternatively, by incorporating 45 in the integrated circuit, the chip area of the integrated circuit increases.

【0008】[0008]

【発明が解決しようとする課題】上記したようにデプレ
ッション型のFETを用いた従来の可変減衰回路は、制
御電圧生成専用の電源回路を必要とするので電源回路の
構成が複雑になり、集積回路に内蔵させる場合にチップ
面積が大きくなり、また、インダクタを使用している点
でもチップ面積が大きくなるという問題があった。
As described above, the conventional variable attenuating circuit using the depletion type FET requires a power supply circuit dedicated to the generation of the control voltage, which complicates the structure of the power supply circuit. However, there is a problem in that the chip area becomes large when it is built in, and the chip area also becomes large in the point that the inductor is used.

【0009】本発明は上記の問題点を解決すべくなされ
たもので、高周波信号路に接続されている回路の動作電
源を減衰量制御電圧生成用の電源として兼用することに
より制御電圧生成専用電源を省略することが可能にな
り、入出力インピーダンスを高くするための高抵抗素子
を有することによりインダクタを省略することが可能に
なり、集積回路に内蔵させる場合にチップ面積を縮小化
し得る可変減衰回路を提供することを目的とする。
The present invention has been made to solve the above-mentioned problems, and the operating power supply of the circuit connected to the high-frequency signal path is also used as the power supply for generating the attenuation control voltage, so that the power supply dedicated to the control voltage generation is provided. Can be omitted, and by having a high resistance element for increasing the input / output impedance, the inductor can be omitted, and the chip area can be reduced when incorporated in an integrated circuit. The purpose is to provide.

【0010】[0010]

【課題を解決するための手段】第1の発明の可変減衰回
路は、高周波信号路に直列にドレイン・ソース間が挿入
されたデプレッション型のFETと、上記FETのドレ
イン・ソースに各一端が接続され、各他端がそれぞれ所
定の正電圧電源ノードに接続され、前記高周波信号路の
所望のインピーダンス特性を得るための高抵抗値を有す
るように形成された第1、第2の抵抗素子と、前記FE
Tのゲートと減衰量制御電圧印加ノードとの間に接続さ
れた第3の抵抗素子とを具備することを特徴とする。
The variable attenuator circuit of the first invention is such that a depletion type FET in which a drain and a source are inserted in series in a high-frequency signal path and one end of each is connected to the drain and the source of the FET. First and second resistance elements each having the other end connected to a predetermined positive voltage power supply node and having a high resistance value for obtaining desired impedance characteristics of the high frequency signal path, The FE
A third resistance element is connected between the gate of T and the attenuation control voltage application node.

【0011】第2の発明の可変減衰回路は、高周波信号
路にドレイン・ソースの一方が接続されたデプレッショ
ン型のFETと、上記FETのドレイン・ソースの他方
と接地ノードとの間に接続された容量と、前記FETの
ドレイン・ソースに各一端が接続され、各他端がそれぞ
れ所定の正電圧電源ノードに接続され、前記高周波信号
路の所望のインピーダンス特性を得るための高抵抗値を
有するように形成された第1、第2の抵抗素子と、前記
FETのゲートと減衰量制御電圧印加ノードとの間に接
続された第3の抵抗素子とを具備することを特徴とす
る。第3の発明の可変減衰回路は、第1の発明の可変減
衰回路と第2の発明の可変減衰回路とがカスケード接続
されてなることを特徴とする。
The variable attenuating circuit of the second invention is connected between a depletion type FET in which one of a drain and a source is connected to a high frequency signal path and the other of the drain and the source of the FET and a ground node. One end is connected to the capacitor and the drain / source of the FET, and the other end is connected to a predetermined positive voltage power supply node, and has a high resistance value for obtaining desired impedance characteristics of the high frequency signal path. And a third resistance element connected between the gate of the FET and the attenuation control voltage application node. A variable attenuator circuit of a third invention is characterized in that the variable attenuator circuit of the first invention and the variable attenuator circuit of the second invention are cascade-connected.

【0012】[0012]

【作用】本発明の可変減衰回路において、FETのドレ
イン・ソースはそれぞれ対応して第1の抵抗素子および
第2の抵抗素子を介して正電圧が印加されるので、FE
Tのドレイン・ソース間抵抗を可変制御するためにはド
レイン・ソース電圧よりも低い正の電圧範囲の制御電圧
を印加すればよい。即ち、正の制御電圧の絶対値が所定
値より小さい時(例えば0V)にはFETのドレイン・
ソース間抵抗が最大であり、正の制御電圧の絶対値が大
きくなるにつれてFETのドレイン・ソース間抵抗が次
第に小さくなる。これにより、高周波信号路の入力信号
(高周波信号)に対する減衰量を可変制御して出力する
ことが可能である。
In the variable attenuation circuit of the present invention, since a positive voltage is applied to the drain and source of the FET through the first resistance element and the second resistance element correspondingly, the FE
In order to variably control the drain-source resistance of T, a control voltage in a positive voltage range lower than the drain-source voltage may be applied. That is, when the absolute value of the positive control voltage is smaller than a predetermined value (for example, 0V), the drain of the FET
The resistance between the sources is the maximum, and the resistance between the drain and the source of the FET gradually decreases as the absolute value of the positive control voltage increases. Thereby, it is possible to variably control and output the attenuation amount with respect to the input signal (high frequency signal) of the high frequency signal path.

【0013】従って、高周波信号路に接続されている回
路の動作電源を減衰量制御電圧生成用の電源として兼用
することにより制御電圧生成専用電源を省略することが
可能になり、また、入出力インピーダンスを高くするた
めの高抵抗素子を有するので入出力インピーダンスを高
くするためのインダクタを省略することが可能になり、
集積回路に内蔵させる場合にチップ面積を縮小化しする
ことが可能になる。
Therefore, by using the operating power source of the circuit connected to the high frequency signal path also as the power source for generating the attenuation amount control voltage, it becomes possible to omit the power source dedicated to the control voltage generation, and the input / output impedance is also reduced. Since it has a high resistance element for increasing the input voltage, it is possible to omit the inductor for increasing the input / output impedance.
When incorporated in an integrated circuit, the chip area can be reduced.

【0014】[0014]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1は、本発明の可変減衰回路の第1実施
例として、GaAs集積回路に形成されたデプレッショ
ン型のMESFETを用いた高周波信号用の可変減衰回
路を示している。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows a variable attenuator circuit for a high frequency signal using a depletion type MESFET formed in a GaAs integrated circuit as a first embodiment of the variable attenuator circuit of the present invention.

【0015】この可変減衰回路は、高周波信号路に直列
にドレイン・ソース間が挿入された可変抵抗用のデプレ
ッション型のFET30と、上記FET30のドレイン
・ソースに各一端が接続され、それぞれ所定の正電圧
(例えば5V)が印加され、前記高周波信号路の所望の
インピーダンス特性を得るための高抵抗値を有するよう
に形成された第1の抵抗素子11および第2の抵抗素子
12と、前記FET30のゲートと減衰量制御電圧印加
ノード14との間に接続された第3の抵抗素子13とを
具備する。この場合、上記第1の抵抗素子11および第
2の抵抗素子12は、それぞれの抵抗値が例えば等し
く、各他端が正電圧電源ノード15に共通に接続されて
いる。
This variable attenuator circuit has a depletion-type FET 30 for variable resistance in which a drain and a source are inserted in series in a high-frequency signal path, and one end is connected to the drain and the source of the FET 30, and each has a predetermined positive voltage. A voltage (for example, 5 V) is applied, and the first resistance element 11 and the second resistance element 12 formed to have high resistance values for obtaining desired impedance characteristics of the high-frequency signal path, and the FET 30. The third resistance element 13 is connected between the gate and the attenuation amount control voltage application node 14. In this case, the first resistance element 11 and the second resistance element 12 have the same resistance value, for example, and the other ends thereof are commonly connected to the positive voltage power supply node 15.

【0016】上記正電圧電源ノード15に供給される正
の電源電圧Vccは、上記高周波信号路に接続される回
路、例えば増幅回路16の動作電源と減衰量制御電圧生
成用電源を兼用しており、さらに、上記正の電源電圧V
ccが入力し、上記減衰量制御電圧印加ノード14に印加
するための減衰量制御電圧+Vcontを生成する電圧可変
回路17が設けられている。
The positive power supply voltage Vcc supplied to the positive voltage power supply node 15 serves both as a power supply for operating a circuit connected to the high frequency signal path, for example, an amplifier circuit 16 and a power supply for generating an attenuation amount control voltage. , And the positive power supply voltage V
A voltage variable circuit 17 is provided which receives cc and generates an attenuation amount control voltage + Vcont to be applied to the attenuation amount control voltage application node 14.

【0017】上記したような図1の構成において、FE
T30のドレイン・ソースはそれぞれ対応して第1の抵
抗素子11および第2の抵抗素子12を介して等しい正
電圧が印加される。従って、上記FET30のドレイン
・ソース間抵抗を可変制御するためにはドレイン・ソー
ス電圧よりも低い正の電圧範囲の制御電圧+Vcontを印
加すればよい。
In the configuration of FIG. 1 as described above, the FE
The same positive voltage is applied to the drain and source of T30 through the first resistance element 11 and the second resistance element 12 correspondingly. Therefore, in order to variably control the drain-source resistance of the FET 30, the control voltage + Vcont in a positive voltage range lower than the drain-source voltage may be applied.

【0018】即ち、上記正の制御電圧+Vcontの絶対値
が所定値より小さい時(例えば0V)には上記FET3
0のドレイン・ソース間抵抗が最大であり、正の制御電
圧+Vcontの絶対値が大きくなるにつれて上記FET3
0のドレイン・ソース間抵抗が次第に小さくなる。これ
により、高周波信号路の入力信号(高周波信号)に対す
る減衰量を可変制御して出力することが可能である。こ
の場合、正の制御電圧+Vcontの絶対値が小さくなるに
つれて入力信号に対する減衰量が大きくなる方向に制御
可能である。
That is, when the absolute value of the positive control voltage + Vcont is smaller than a predetermined value (for example, 0V), the FET 3 is
The drain-source resistance of 0 is the maximum, and as the absolute value of the positive control voltage + Vcont increases, the above FET3
The drain-source resistance of 0 gradually decreases. Thereby, it is possible to variably control and output the attenuation amount with respect to the input signal (high frequency signal) of the high frequency signal path. In this case, it is possible to control the attenuation amount for the input signal to increase as the absolute value of the positive control voltage + Vcont decreases.

【0019】上記第1実施例の可変減衰回路によれば、
高周波信号路に接続される増幅回路16などの動作電源
として集積回路に外部から供給される正の電源電圧Vcc
を減衰量制御電圧生成用の電源として兼用し、これを電
圧可変回路17に入力して制御電圧Vcontを生成するこ
とにより制御電圧生成専用電源を省略することが可能に
なるので、集積回路のチップ面積を縮小化することが可
能になる。また、入出力インピーダンスを高くするため
の高抵抗素子11、12を有するので、入出力インピー
ダンスを高くするためのインダクタを省略することが可
能になり、この点でも集積回路のチップ面積を縮小化す
ることが可能になる。
According to the variable attenuation circuit of the first embodiment,
A positive power supply voltage Vcc externally supplied to the integrated circuit as an operating power supply for the amplifier circuit 16 connected to the high frequency signal path.
Is also used as the power supply for generating the attenuation control voltage, and this is input to the voltage variable circuit 17 to generate the control voltage Vcont, so that the power supply dedicated to the control voltage generation can be omitted, so that the chip of the integrated circuit can be omitted. It becomes possible to reduce the area. Further, since the high resistance elements 11 and 12 for increasing the input / output impedance are provided, the inductor for increasing the input / output impedance can be omitted, and in this respect also, the chip area of the integrated circuit can be reduced. It will be possible.

【0020】図2は、本発明の可変減衰回路の第2実施
例として、GaAs集積回路に形成されたデプレッショ
ン型のFETを用いた高周波信号用の可変減衰回路を示
している。
FIG. 2 shows, as a second embodiment of the variable attenuator circuit of the present invention, a variable attenuator circuit for high frequency signals using a depletion type FET formed in a GaAs integrated circuit.

【0021】この可変減衰回路20は、高周波信号路に
ドレイン・ソースの一方(本例ではドレイン)が接続さ
れた可変抵抗用のデプレッション型のFET30と、上
記FETのドレイン・ソースの他方(本例ではソース)
と接地ノードとの間に接続された容量21と、前記FE
T30のドレイン・ソースに各一端が接続され、各他端
がそれぞれ所定の正電圧(例えば5V)が印加され、前
記高周波信号路の所望のインピーダンス特性を得るため
の高抵抗値を有するように形成された第1の抵抗素子1
1および第2の抵抗素子12と、前記FET30のゲー
トと減衰量制御電圧印加ノード14との間に接続された
第3の抵抗素子13とを具備する。この場合、上記第1
の抵抗素子および第2の抵抗素子は、それぞれの抵抗値
が例えば等しく、各他端が正電圧電源ノード15に共通
に接続されている。
The variable attenuator circuit 20 includes a depletion-type FET 30 for a variable resistor in which one of a drain and a source (a drain in this example) is connected to a high-frequency signal path, and the other of the drain and the source of the FET (the present example). Then the source)
A capacitor 21 connected between the FE and the ground node,
One end is connected to the drain / source of T30, and the other end is applied with a predetermined positive voltage (for example, 5 V) to have a high resistance value for obtaining desired impedance characteristics of the high-frequency signal path. First resistance element 1
It comprises first and second resistance elements 12 and a third resistance element 13 connected between the gate of the FET 30 and the attenuation amount control voltage application node 14. In this case, the first
The resistance element and the second resistance element have the same resistance value, and the other ends thereof are commonly connected to the positive voltage power supply node 15.

【0022】上記したような図2の構成において、FE
T30のドレイン・ソースはそれぞれ対応して第1の抵
抗素子11および第2の抵抗素子12を介して等しい正
電圧が印加され、FET30のソースは、容量21によ
り接地ノードから直流的には遮断されているが、容量に
より交流(高周波)的には接地されている。従って、上
記FET30のドレイン・ソース間抵抗を可変制御する
ためにはドレイン・ソース電圧よりも低い正の電圧範囲
の制御電圧+Vcontを印加すればよい。
In the configuration of FIG. 2 as described above, the FE
The same positive voltage is applied to the drain and source of T30 via the first resistance element 11 and the second resistance element 12 corresponding to each other, and the source of the FET 30 is cut off from the ground node in terms of direct current by the capacitor 21. However, it is grounded in terms of alternating current (high frequency) due to the capacity. Therefore, in order to variably control the drain-source resistance of the FET 30, the control voltage + Vcont in a positive voltage range lower than the drain-source voltage may be applied.

【0023】即ち、上記正の制御電圧+Vcontの絶対値
が所定値より小さい時(例えば0V)には上記FETの
ドレイン・ソース間抵抗が最大であり、正の制御電圧+
Vcontの絶対値が大きくなるにつれて上記FET30の
ドレイン・ソース間抵抗が次第に小さくなる。これによ
り、高周波信号路の入力信号(高周波信号)に対する減
衰量を可変制御して出力することが可能である。この場
合、正の制御電圧+Vcontの絶対値が大きくなるにつれ
て入力信号に対する減衰量が大きくなる方向に制御可能
である。
That is, when the absolute value of the positive control voltage + Vcont is smaller than a predetermined value (for example, 0V), the drain-source resistance of the FET is maximum, and the positive control voltage +
The drain-source resistance of the FET 30 gradually decreases as the absolute value of Vcont increases. Thereby, it is possible to variably control and output the attenuation amount with respect to the input signal (high frequency signal) of the high frequency signal path. In this case, it is possible to control the attenuation amount for the input signal to increase as the absolute value of the positive control voltage + Vcont increases.

【0024】上記第2実施例の可変減衰回路20におい
ても、前記第1実施例の可変減衰回路10と同様に、高
周波信号路に接続される増幅回路16などの動作電源を
減衰量制御電圧生成用の電源として兼用することにより
制御電圧生成専用電源を省略することが可能になるの
で、集積回路のチップ面積を縮小化することが可能にな
り、入出力インピーダンスを高くするための高抵抗素子
を有するので、インダクタを省略することが可能にな
り、この点でも集積回路のチップ面積を縮小化すること
が可能になる。
In the variable attenuator circuit 20 of the second embodiment as well, similar to the variable attenuator circuit 10 of the first embodiment, the operating power source such as the amplifier circuit 16 connected to the high frequency signal path is used to generate the attenuation amount control voltage. Since it can be omitted as a power supply dedicated to control voltage generation by also serving as a power supply for the IC, the chip area of the integrated circuit can be reduced and a high resistance element for increasing the input / output impedance can be provided. Since it has, the inductor can be omitted, and the chip area of the integrated circuit can be reduced also in this respect.

【0025】図3は、本発明の可変減衰回路の第3実施
例として、GaAs集積回路に形成されたデプレッショ
ン型のFETを用いた高周波信号用の可変減衰回路を示
している。
FIG. 3 shows a variable attenuator circuit for high frequency signals using a depletion type FET formed in a GaAs integrated circuit as a third embodiment of the variable attenuator circuit of the present invention.

【0026】この可変減衰回路は、図1に示した可変減
衰回路(第1の可変減衰回路)31と図2に示した可変
減衰回路(第2の可変減衰回路)32とが正電圧電源ノ
ード15を共有するとともにカスケード接続されたもの
である。この場合、第1の可変減衰回路31の第2の抵
抗素子12と第2の可変減衰回路32の第1の抵抗素子
11とを1個にまとめることが可能である。
In this variable attenuator circuit, the variable attenuator circuit (first variable attenuator circuit) 31 shown in FIG. 1 and the variable attenuator circuit (second variable attenuator circuit) 32 shown in FIG. 15 are shared and are cascade-connected. In this case, the second resistance element 12 of the first variable attenuation circuit 31 and the first resistance element 11 of the second variable attenuation circuit 32 can be integrated into one.

【0027】また、第1の可変減衰回路31の減衰量制
御電圧印加ノード141と第2の可変減衰回路32の減
衰量制御電圧印加ノード142とに独立に制御電圧を印
加することにより、第1の可変減衰回路31の減衰量と
第2の可変減衰回路32の減衰量とを独立に制御するこ
とが可能になり、例えばそれぞれの減衰量を最大状態に
制御することにより、図3の可変減衰回路の入力ノード
から出力ノードへの高周波信号のリークをほぼ完全に防
止することが可能になる。
Further, the control voltage is independently applied to the attenuation amount control voltage application node 141 of the first variable attenuation circuit 31 and the attenuation amount control voltage application node 142 of the second variable attenuation circuit 32, so that the first It is possible to independently control the attenuation amount of the variable attenuation circuit 31 and the attenuation amount of the second variable attenuation circuit 32. For example, by controlling each attenuation amount to the maximum state, the variable attenuation circuit of FIG. It becomes possible to almost completely prevent the high-frequency signal from leaking from the input node to the output node of the circuit.

【0028】上記第3実施例の可変減衰回路において
も、前記第1実施例、第2実施例の可変減衰回路と同様
に、高周波信号路に接続される増幅回路16などの動作
電源17を減衰量制御電圧生成用の電源として兼用する
ことにより制御電圧生成専用電源を省略することが可能
になるので、集積回路のチップ面積を縮小化することが
可能になり、入出力インピーダンスを高くするための高
抵抗素子を有するので、インダクタを省略することが可
能になり、この点でも集積回路のチップ面積を縮小化す
ることが可能になる。
In the variable attenuator circuit of the third embodiment, as in the variable attenuator circuits of the first and second embodiments, the operating power supply 17 such as the amplifier circuit 16 connected to the high frequency signal path is attenuated. Since the power supply dedicated to the control voltage generation can be omitted by also serving as the power supply for the quantity control voltage generation, the chip area of the integrated circuit can be reduced and the input / output impedance can be increased. Since the high resistance element is provided, the inductor can be omitted, and the chip area of the integrated circuit can be reduced also in this respect.

【0029】[0029]

【発明の効果】上述したように本発明の可変減衰回路に
よれば、高周波信号路に接続されている回路の動作電源
を減衰量制御電圧生成用の電源として兼用することによ
り制御電圧生成専用電源を省略することが可能になり、
入出力インピーダンスを高くするための高抵抗素子を有
することによりインダクタを省略することが可能にな
り、集積回路に内蔵させる場合にチップ面積を縮小化す
ることができる。
As described above, according to the variable attenuation circuit of the present invention, the operating power source of the circuit connected to the high frequency signal path is also used as the power source for generating the attenuation amount control voltage, so that the power source dedicated to the control voltage generation is used. Can be omitted,
By having a high resistance element for increasing the input / output impedance, the inductor can be omitted, and the chip area can be reduced when incorporated in an integrated circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例に係る高周波信号用の可変
減衰回路を示す回路図。
FIG. 1 is a circuit diagram showing a variable attenuation circuit for a high frequency signal according to a first embodiment of the present invention.

【図2】本発明の第2実施例に係る高周波信号用の可変
減衰回路を示す回路図。
FIG. 2 is a circuit diagram showing a variable attenuator circuit for high frequency signals according to a second embodiment of the present invention.

【図3】本発明の第3実施例に係る高周波信号用の可変
減衰回路を示す回路図。
FIG. 3 is a circuit diagram showing a variable attenuation circuit for high frequency signals according to a third embodiment of the present invention.

【図4】従来の高周波信号用の可変減衰回路の一例を示
す回路図。
FIG. 4 is a circuit diagram showing an example of a conventional variable attenuation circuit for high-frequency signals.

【図5】従来の高周波信号用の可変減衰回路の他の例を
示す回路図。
FIG. 5 is a circuit diagram showing another example of a conventional variable attenuation circuit for high frequency signals.

【符号の説明】[Explanation of symbols]

11…第1の抵抗素子、12…第2の抵抗素子、13…
第3の抵抗素子、14、141、142…減衰量制御電
圧印加ノード、15…正電圧電源ノード、16…増幅回
路、17…電圧可変回路、20、30…可変抵抗用のデ
プレッション型のMESFET、21…容量、31…第
1の可変減衰回路、32…第2の可変減衰回路。
11 ... 1st resistance element, 12 ... 2nd resistance element, 13 ...
3rd resistance element, 14, 141, 142 ... Attenuation control voltage application node, 15 ... Positive voltage power supply node, 16 ... Amplifier circuit, 17 ... Voltage variable circuit, 20, 30 ... Depletion type MESFET for variable resistance, 21 ... Capacitance, 31 ... 1st variable attenuation circuit, 32 ... 2nd variable attenuation circuit.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 高周波信号路に直列にドレイン・ソース
間が挿入されたデプレッション型の電界効果トランジス
タと、上記電界効果トランジスタのドレイン・ソースに
各一端が接続され、各他端がそれぞれ所定の正電圧電源
ノードに接続され、前記高周波信号路の所望のインピー
ダンス特性を得るための高抵抗値を有するように形成さ
れた第1、第2の抵抗素子と、前記電界効果トランジス
タのゲートと減衰量制御電圧印加ノードとの間に接続さ
れた第3の抵抗素子とを具備することを特徴とする可変
減衰回路。
1. A depletion type field effect transistor in which a drain and a source are inserted in series in a high frequency signal path, and one end is connected to the drain and the source of the field effect transistor, and the other end is a predetermined positive electrode. First and second resistance elements connected to a voltage power supply node and having high resistance values for obtaining desired impedance characteristics of the high-frequency signal path, gates of the field-effect transistors, and attenuation control A variable attenuation circuit, comprising: a third resistance element connected between the voltage application node and the third resistance element.
【請求項2】 高周波信号路にドレイン・ソースの一方
が接続されたデプレッション型の電界効果トランジスタ
と、上記電界効果トランジスタのドレイン・ソースの他
方と接地ノードとの間に接続された容量と、前記電界効
果トランジスタのドレイン・ソースに各一端が接続さ
れ、各他端がそれぞれ所定の正電圧電源ノードに接続さ
れ、前記高周波信号路の所望のインピーダンス特性を得
るための高抵抗値を有するように形成された第1、第2
の抵抗素子と、前記電界効果トランジスタのゲートと減
衰量制御電圧印加ノードとの間に接続された第3の抵抗
素子とを具備することを特徴とする可変減衰回路。
2. A depletion type field effect transistor in which one of a drain and a source is connected to a high frequency signal path, a capacitor connected between the other of the drain and the source of the field effect transistor and a ground node, One end is connected to the drain / source of the field effect transistor, and the other end is connected to a predetermined positive voltage power supply node, and is formed to have a high resistance value for obtaining desired impedance characteristics of the high frequency signal path. The first and second
Variable resistance circuit, and a third resistance element connected between the gate of the field effect transistor and an attenuation amount control voltage application node.
【請求項3】 請求項1記載の可変減衰回路と請求項2
記載の可変減衰回路とがカスケード接続されてなること
を特徴とする可変減衰回路。
3. The variable attenuation circuit according to claim 1 and claim 2.
A variable attenuation circuit comprising the variable attenuation circuit described in a cascade connection.
【請求項4】 請求項1乃至3のいずれか1項に記載の
可変減衰回路において、前記第1の抵抗素子および第2
の抵抗素子は、それぞれの抵抗値が等しく、各他端が前
記正電圧電源ノードに共通に接続されていることを特徴
とする可変減衰回路。
4. The variable attenuation circuit according to claim 1, wherein the first resistance element and the second resistance element are provided.
2. The variable attenuation circuit, wherein the resistance elements have the same resistance value and the other ends are commonly connected to the positive voltage power supply node.
【請求項5】 請求項1乃至4のいずれか1項に記載の
可変減衰回路において、前記正電圧電源ノードに供給さ
れる正の電源電圧は、前記高周波信号路に接続される回
路の動作電源と減衰量制御電圧生成用電源を兼用してお
り、さらに、上記正の電源電圧が入力し、前記減衰量制
御電圧印加ノードに印加するための減衰量制御電圧を生
成する電圧可変回路を具備することを特徴とする可変減
衰回路。
5. The variable attenuator circuit according to claim 1, wherein the positive power supply voltage supplied to the positive voltage power supply node is an operating power supply of a circuit connected to the high frequency signal path. And a power supply for generating an attenuation amount control voltage, and further comprises a voltage variable circuit which receives the positive power supply voltage and generates an attenuation amount control voltage to be applied to the attenuation amount control voltage applying node. A variable attenuation circuit characterized in that
JP13676895A 1995-06-02 1995-06-02 Variable attenuating circuit Pending JPH08330871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13676895A JPH08330871A (en) 1995-06-02 1995-06-02 Variable attenuating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13676895A JPH08330871A (en) 1995-06-02 1995-06-02 Variable attenuating circuit

Publications (1)

Publication Number Publication Date
JPH08330871A true JPH08330871A (en) 1996-12-13

Family

ID=15183067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13676895A Pending JPH08330871A (en) 1995-06-02 1995-06-02 Variable attenuating circuit

Country Status (1)

Country Link
JP (1) JPH08330871A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006340097A (en) * 2005-06-02 2006-12-14 Rf Chips Technology Inc Amplifier circuit with gain control circuit and gain control function
JP2013026975A (en) * 2011-07-25 2013-02-04 Nec Toshiba Space Systems Ltd Circuit constant adjuster and low-noise amplifier using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006340097A (en) * 2005-06-02 2006-12-14 Rf Chips Technology Inc Amplifier circuit with gain control circuit and gain control function
JP2013026975A (en) * 2011-07-25 2013-02-04 Nec Toshiba Space Systems Ltd Circuit constant adjuster and low-noise amplifier using the same

Similar Documents

Publication Publication Date Title
US5892400A (en) Amplifier using a single polarity power supply and including depletion mode FET and negative voltage generator
JP3425235B2 (en) Variable attenuator
JP3902111B2 (en) Switch semiconductor integrated circuit
US20070290744A1 (en) Radio frequency switching circuit, radio frequency switching device, and transmitter module device
EP0854570A2 (en) Bias stabilizing circuit
US6285257B1 (en) Feedback type variable gain amplifier
US6894566B2 (en) Active load device that enables biasing of a very wide band distributed amplifier circuit with gain control
US5345123A (en) Attenuator circuit operating with single point control
JPH0993048A (en) Gain control circuit and variable gain power amplifier
US4590437A (en) High frequency amplifier
JP3339892B2 (en) Integrated circuit and method of using same
JP3284015B2 (en) Semiconductor integrated circuit
JPH08330871A (en) Variable attenuating circuit
CA1199378A (en) High frequency amplifier with phase compensation
KR100281065B1 (en) Frequency mixer of cascode-type
JPH11298269A (en) Amplifier and semiconductor device
JP3442619B2 (en) High frequency mixer and high frequency mixer integrated circuit
JP2000323944A (en) High frequency gain variable amplifier
US5338989A (en) Microwave integrated circuit
US6452370B1 (en) Low noise biasing technique
JP3922950B2 (en) Frequency conversion circuit
KR100251007B1 (en) Driving amplifier and for rf transceiving part and design method thereof
JPH10117114A (en) Gain variable semiconductor circuit
JP3068000B2 (en) Front end circuit
JP3176793B2 (en) Amplifier circuit