JPH08330430A - Anti-fusing element and its manufacture - Google Patents

Anti-fusing element and its manufacture

Info

Publication number
JPH08330430A
JPH08330430A JP13154795A JP13154795A JPH08330430A JP H08330430 A JPH08330430 A JP H08330430A JP 13154795 A JP13154795 A JP 13154795A JP 13154795 A JP13154795 A JP 13154795A JP H08330430 A JPH08330430 A JP H08330430A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
interlayer insulating
connection hole
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13154795A
Other languages
Japanese (ja)
Inventor
Tetsuo Ishida
哲夫 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP13154795A priority Critical patent/JPH08330430A/en
Publication of JPH08330430A publication Critical patent/JPH08330430A/en
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE: To obtain a good programming characteristic and provide a highly reliable anti-fusing element and its manufacturing method, by reducing the variations in the breakdown voltage of an anti-fusing layer. CONSTITUTION: An anti-fusing element comprises a first wiring 12 made of aluminum or an aluminum compound, an interlayer insulation film 13 formed on the first wiring 12, a connection hole 17 formed in the interlayer insulation film 13 which reaches the first wiring 12, an aluminum fluoride anti-fusing layer 14 formed in the bottom portion of the connection hole 17, a tungsten 15 filled into the connection hole 17 on the anti-fusing layer 14, and a second wiring 16 formed on both the tungsten 15 and the interlayer insulation film 13.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は半導体集積回路に用い
るアンチヒューズ素子およびその製造方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an antifuse element used in a semiconductor integrated circuit and a manufacturing method thereof.

【0002】[0002]

【従来の技術】近年、ゲートアレイのプロトタイプやそ
の代替品として、手元で論理をプログラミングできるF
PGA(Field-Programmable Gate Array) が利用されて
いる。FPGAの主たるプログラミング方式であるアン
チヒューズ方式において、高速化、高集積化のために、
アンチヒューズ素子は多結晶シリコンとシリコン基板に
挟まれた構造に換わるものとして金属配線間に挟まれた
構造が開発されている。
2. Description of the Related Art In recent years, as a prototype of a gate array or its substitute, the logic which can be programmed at hand has been developed.
PGA (Field-Programmable Gate Array) is used. In the antifuse method, which is the main programming method of FPGA, in order to achieve high speed and high integration,
The anti-fuse element has been developed as a structure sandwiched between metal wires as an alternative to the structure sandwiched between polycrystalline silicon and a silicon substrate.

【0003】アンチヒューズ素子は、通常は高抵抗状態
であり、電気的なプログラミング信号により低抵抗状態
に変化する。ここで、金属配線間に挟まれた構造のアン
チヒューズの場合、下部配線と上部配線との接続孔を形
成した後にその接続孔内にアンチヒューズ層を形成する
ためにアンチヒューズ層の膜厚不均一の問題を有してい
た。そのため、接続孔形成前にアンチヒューズ層を形成
し、その後に接続孔を形成する方法が提案されている
(特願平3−275816号公報参照)。
The anti-fuse element is normally in a high resistance state and changes to a low resistance state by an electric programming signal. Here, in the case of an antifuse having a structure sandwiched between metal wirings, the thickness of the antifuse layer is not formed because the antifuse layer is formed in the connection hole after forming the connection hole between the lower wiring and the upper wiring. Had a problem of uniformity. Therefore, there has been proposed a method of forming an anti-fuse layer before forming the contact hole and then forming the contact hole (see Japanese Patent Application No. 3-275816).

【0004】以下図面を参照しながら、従来のアンチヒ
ューズ素子について説明する。図3は従来のアンチヒュ
ーズ素子を示した断面図である。1は絶縁基板、2はア
ルミニウム合金からなる第1の配線、3はアンチヒュー
ズ層、4は層間絶縁膜、5は接続孔を開口した際に生じ
るアンチヒューズ層の凹み、6はタングステン、7はア
ルミニウム合金からなる第2の配線である。以上のよう
な構成のアンチヒューズ素子について、以下にその動作
について説明する。
A conventional anti-fuse element will be described below with reference to the drawings. FIG. 3 is a sectional view showing a conventional antifuse element. 1 is an insulating substrate, 2 is a first wiring made of an aluminum alloy, 3 is an anti-fuse layer, 4 is an interlayer insulating film, 5 is a recess of the anti-fuse layer generated when a connection hole is opened, 6 is tungsten, and 7 is The second wiring is made of an aluminum alloy. The operation of the antifuse element having the above structure will be described below.

【0005】アンチヒューズ素子は、通常、アンチヒュ
ーズ層3を介して、第1の配線2と第2の配線7の間を
絶縁している。ここで、アンチヒューズ層3により電気
的に絶縁されている第1の配線2と第2の配線7からな
る回路を形成する場合、まず、第1の配線2と第2の配
線7に電気的なプログラミング信号を外部より提供す
る。前記外部より提供されたプログラミング信号によ
り、アンチヒューズ層3を介して第1の配線2と第2の
配線7の間に電圧が印加される。第1の配線2と第2の
配線7の間に印加されている電圧の臨界値がアンチヒュ
ーズ層3を介して確立されると、アンチヒューズ層3は
絶縁破壊を起こす。その結果、第1の配線2と第2の配
線7間が低抵抗状態となり、第1の配線2と第2の配線
7からなる新たな回路が形成される。
The antifuse element normally insulates between the first wiring 2 and the second wiring 7 via the antifuse layer 3. Here, when forming a circuit including the first wiring 2 and the second wiring 7 electrically insulated by the anti-fuse layer 3, first, the first wiring 2 and the second wiring 7 are electrically insulated. External programming signals. A voltage is applied between the first wiring 2 and the second wiring 7 through the anti-fuse layer 3 by the programming signal provided from the outside. When the critical value of the voltage applied between the first wiring 2 and the second wiring 7 is established through the antifuse layer 3, the antifuse layer 3 causes a dielectric breakdown. As a result, the resistance between the first wiring 2 and the second wiring 7 becomes low, and a new circuit including the first wiring 2 and the second wiring 7 is formed.

【0006】以下に図3に示した従来のアンチヒューズ
素子の製造方法を説明する。図4(a)〜(f)は従来
のアンチヒューズ素子の製造工程を示す工程断面図であ
る。1は絶縁基板、2はアルミニウム合金からなる第1
の配線、3はアンチヒューズ層、4は層間絶縁膜、5は
接続孔を開口した際に生じるアンチヒューズ層の凹み、
6はタングステン、7はアルミニウム合金からなる第2
の配線、8はアルミニウム合金からなる導電膜、9はア
ンチヒューズ膜、10は接続孔である。
A method of manufacturing the conventional antifuse element shown in FIG. 3 will be described below. 4A to 4F are process cross-sectional views showing the manufacturing process of the conventional antifuse element. 1 is an insulating substrate, 2 is an aluminum alloy first
Wiring, 3 is an anti-fuse layer, 4 is an interlayer insulating film, 5 is a recess of the anti-fuse layer generated when a connection hole is opened,
6 is tungsten and 7 is an aluminum alloy second
Wiring, 8 is a conductive film made of an aluminum alloy, 9 is an anti-fuse film, and 10 is a connection hole.

【0007】まず、絶縁基板1上にアルミニウム合金か
らなる導電膜8をスパッタリング法により堆積し、続い
て、アンチヒューズ膜9を堆積する(図4(a))。 つぎに、フォトレジストによりマスキングしかつドライ
エッチングして、アルミニウム合金からなる第1の配線
2とアンチヒューズ層3を形成する(図4(b))。
First, a conductive film 8 made of an aluminum alloy is deposited on the insulating substrate 1 by a sputtering method, and then an antifuse film 9 is deposited (FIG. 4A). Next, masking with a photoresist and dry etching are performed to form the first wiring 2 and antifuse layer 3 made of an aluminum alloy (FIG. 4B).

【0008】つぎに、第1の配線2およびアンチヒュー
ズ層3上にプラズマCVD法により絶縁膜を堆積した後
にレジストエッチバック法により平坦化を行い層間絶縁
膜4を形成する(図4(c))。 つぎに、層間絶縁膜4をフォトレジストによりマスキン
グしかつドライエッチングして、アンチヒューズ素子を
形成する接続孔10を開口し、アンチヒューズ層3を露
出させる。この時のエッチングでアンチヒューズ層3に
凹み5が生じる(図4(d))。
Next, an interlayer insulating film 4 is formed by depositing an insulating film on the first wiring 2 and the antifuse layer 3 by a plasma CVD method and then flattening it by a resist etch back method (FIG. 4C). ). Next, the interlayer insulating film 4 is masked with a photoresist and dry-etched to open a connection hole 10 for forming an anti-fuse element and expose the anti-fuse layer 3. The etching at this time causes a recess 5 in the antifuse layer 3 (FIG. 4D).

【0009】つぎに、アンチヒューズ層5上の接続孔1
0にのみ選択CVD法にてタングステンを充填する(図
4(e))。 つぎに、スパッタリング法によりアルミニウム合金を堆
積し、フォトレジストによりマスキングかつドライエッ
チングすることによりアンチヒューズ層を被覆する第2
の配線7を形成する(図4(f))。
Next, the connection hole 1 on the antifuse layer 5
Only 0 is filled with tungsten by the selective CVD method (FIG. 4E). Then, an aluminum alloy is deposited by a sputtering method, and the antifuse layer is covered by masking and dry etching with a photoresist.
The wiring 7 is formed (FIG. 4F).

【0010】[0010]

【発明が解決しようとする課題】しかしながら、以上の
ような従来のアンチヒューズ素子では、接続孔10を形
成する際にアンチヒューズ層3に凹み5が生じることで
アンチヒューズ層3の膜厚が薄膜化する問題を有してお
り、また、層間絶縁膜4の膜厚ばらつきのためアンチヒ
ューズ層3の凹み5の深さが接続孔毎に異なるという問
題を有していた。ここで、アンチヒューズ層3が絶縁破
壊をおこす電界は、主としてアンチヒューズ層3の膜厚
に依存するため、アンチヒューズ膜厚の薄膜化やばらつ
きが、そのままアンチヒューズ層3の絶縁破壊電圧のば
らつきとなる。したがって、FPGAのプログラム素子
としてアンチヒューズ素子を用いる際には、前述のアン
チヒューズ層3の絶縁破壊電圧のばらつきは、プログラ
ミング上および信頼性上の大きな問題点となる。
However, in the conventional anti-fuse element as described above, the thickness of the anti-fuse layer 3 is thin due to the formation of the depression 5 in the anti-fuse layer 3 when the connection hole 10 is formed. In addition, there is a problem that the depth of the recess 5 of the anti-fuse layer 3 is different for each connection hole due to the variation in the film thickness of the interlayer insulating film 4. Here, since the electric field that causes the dielectric breakdown of the antifuse layer 3 mainly depends on the film thickness of the antifuse layer 3, the thinning or variation of the thickness of the antifuse layer directly causes the variation of the dielectric breakdown voltage of the antifuse layer 3. Becomes Therefore, when the anti-fuse element is used as the program element of the FPGA, the variation in the dielectric breakdown voltage of the anti-fuse layer 3 becomes a serious problem in programming and reliability.

【0011】この発明は、上記従来の課題を解決するも
ので、アンチヒューズ層として使用する絶縁体の膜厚の
均一なアンチヒューズ素子およびその製造方法を提供す
るものである。
The present invention solves the above-mentioned conventional problems, and provides an antifuse element having a uniform film thickness of an insulator used as an antifuse layer, and a method of manufacturing the same.

【0012】[0012]

【課題を解決するための手段】請求項1記載のアンチヒ
ューズ素子は、アルミニウムまたはアルミニウム化合物
からなる第1の配線と、この第1の配線上に形成した層
間絶縁膜と、この層間絶縁膜に形成され第1の配線にま
で達した接続孔と、この接続孔の底部に形成したフッ化
アルミニウムからなるアンチヒューズ層と、このアンチ
ヒューズ層の上に充填した金属と、この金属および層間
絶縁膜の上に形成した第2の配線とを備えている。
An antifuse element according to claim 1 has a first wiring made of aluminum or an aluminum compound, an interlayer insulating film formed on the first wiring, and an interlayer insulating film. The formed connection hole reaching the first wiring, the antifuse layer made of aluminum fluoride formed at the bottom of the connection hole, the metal filled on the antifuse layer, the metal and the interlayer insulating film And a second wiring formed on the above.

【0013】請求項2記載のアンチヒューズ素子は、チ
タニウムまたはチタニウム化合物からなる第1の配線
と、この第1の配線上に形成した層間絶縁膜と、この層
間絶縁膜に形成され第1の配線にまで達した接続孔と、
この接続孔の底部に形成したフッ化チタニウムからなる
アンチヒューズ層と、このアンチヒューズ層の上に充填
した金属と、この金属および層間絶縁膜の上に形成した
第2の配線とを備えている。
According to another aspect of the antifuse element of the present invention, a first wiring made of titanium or a titanium compound, an interlayer insulating film formed on the first wiring, and a first wiring formed on the interlayer insulating film. And the connection hole reaching
The antifuse layer made of titanium fluoride is formed on the bottom of the connection hole, the metal filled on the antifuse layer, and the second wiring formed on the metal and the interlayer insulating film. .

【0014】請求項3記載のアンチヒューズ素子の製造
方法は、アルミニウムまたはアルミニウム化合物からな
る導電膜を堆積しパターニングして第1の配線を形成す
る工程と、第1の配線上に層間絶縁膜を形成する工程
と、層間絶縁膜をパターニングして接続孔を形成しこの
接続孔の底部に第1の配線の一部を露出させる工程と、
接続孔の底部に金属フッ化物ガスとアルミニウムとの化
学反応によりフッ化アルミニウムを生成してアンチヒュ
ーズ層を形成する工程と、アンチヒューズ層の上に金属
を充填する工程と、金属および層間絶縁膜の上に導電膜
を堆積しパターニングして第2の配線を形成する工程と
を含んでいる。
A method of manufacturing an anti-fuse element according to a third aspect of the present invention comprises the steps of depositing a conductive film made of aluminum or an aluminum compound and patterning it to form a first wiring, and forming an interlayer insulating film on the first wiring. A step of forming, a step of patterning the interlayer insulating film to form a connection hole, and exposing a part of the first wiring at the bottom of the connection hole,
A step of forming aluminum fluoride by a chemical reaction between a metal fluoride gas and aluminum at the bottom of the connection hole to form an antifuse layer; a step of filling a metal on the antifuse layer; and a metal and interlayer insulating film A step of depositing a conductive film thereon and patterning it to form a second wiring.

【0015】請求項4記載のアンチヒューズ素子の製造
方法は、チタニウムまたはチタニウム化合物からなる導
電膜を堆積しパターニングして第1の配線を形成する工
程と、第1の配線上に層間絶縁膜を形成する工程と、層
間絶縁膜をパターニングして接続孔を形成しこの接続孔
の底部に第1の配線の一部を露出させる工程と、接続孔
の底部に金属フッ化物ガスとチタニウムとの化学反応に
よりフッ化チタニウムを生成してアンチヒューズ層を形
成する工程と、アンチヒューズ層の上に金属を充填する
工程と、金属および層間絶縁膜の上に導電膜を堆積しパ
ターニングして第2の配線を形成する工程とを含んでい
る。
According to a fourth aspect of the present invention, there is provided a method of manufacturing an anti-fuse element, which comprises a step of depositing a conductive film made of titanium or a titanium compound and patterning it to form a first wiring, and an interlayer insulating film on the first wiring. A step of forming, a step of forming a connection hole by patterning the interlayer insulating film to expose a part of the first wiring at the bottom of the connection hole, and a step of chemistry of metal fluoride gas and titanium at the bottom of the connection hole. A step of forming titanium fluoride by reaction to form an antifuse layer; a step of filling a metal on the antifuse layer; and a step of depositing and patterning a conductive film on the metal and the interlayer insulating film to form a second film. And a step of forming wiring.

【0016】請求項5記載のアンチヒューズ素子の製造
方法は、請求項3または請求項4記載のアンチヒューズ
素子の製造方法において、アンチヒューズ層を形成する
工程が、金属フッ化物ガスと還元ガスの流量比1以上、
温度300℃以下、圧力1mTorr以上の条件でCV
D法により行うものである。
A method for manufacturing an antifuse element according to a fifth aspect is the method for manufacturing an antifuse element according to the third or fourth aspect, wherein the step of forming the antifuse layer is performed using a metal fluoride gas and a reducing gas. Flow ratio 1 or more,
CV under conditions where temperature is below 300 ° C and pressure is above 1 mTorr
This is performed by the D method.

【0017】[0017]

【作用】この発明によれば、接続孔の底部にアンチヒュ
ーズ層を形成しているため、アンチヒューズ層の膜厚が
均一になり、アンチヒューズ層の絶縁破壊電圧のばらつ
きを低減でき、良好なプログラミング特性を得ることが
できる。また、接続孔の底部のみに金属フッ化物ガスと
第1の配線との化学反応によりアンチヒューズ層を形成
するためアンチヒューズ層をパターニングする必要がな
い。
According to the present invention, since the anti-fuse layer is formed at the bottom of the connection hole, the thickness of the anti-fuse layer becomes uniform, and the variation in the dielectric breakdown voltage of the anti-fuse layer can be reduced, which is excellent. The programming characteristics can be obtained. Further, since the antifuse layer is formed only by the bottom of the connection hole by the chemical reaction between the metal fluoride gas and the first wiring, it is not necessary to pattern the antifuse layer.

【0018】[0018]

【実施例】以下に、この発明の一実施例のアンチヒュー
ズ素子について図面を参照しながら説明する。図1はこ
の発明の実施例におけるアンチヒューズ素子の断面構造
を示すものである。11は絶縁基板、12はアルミニウ
ム合金からなる第1の配線、13は層間絶縁膜、14は
フッ化アルミニウムからなるアンチヒューズ層、15は
タングステン、16はアルミニウム合金からなる第2の
配線、17は接続孔である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An antifuse element according to an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a sectional structure of an antifuse element according to an embodiment of the present invention. 11 is an insulating substrate, 12 is a first wiring made of an aluminum alloy, 13 is an interlayer insulating film, 14 is an antifuse layer made of aluminum fluoride, 15 is tungsten, 16 is a second wiring made of an aluminum alloy, and 17 is It is a connection hole.

【0019】このように、このアンチヒューズ素子で
は、第1の配線12と第2の配線16の接続孔17の底
部にのみ膜厚の均一なフッ化アルミニウムからなるアン
チヒューズ層14が形成されているため、アンチヒュー
ズ層14の膜厚ばらつきに起因したプログラミング時の
絶縁破壊電圧のばらつきをなくすことができ、良好なプ
ログラミング特性を得ることができる。さらに、アンチ
ヒューズ層15上の接続孔17はタングステンで埋め込
まれているため、接続孔17内での第2の配線の薄膜化
に起因した信頼性不良の問題のない高信頼性のアンチヒ
ューズ素子を実現することができる。
As described above, in this antifuse element, the antifuse layer 14 made of aluminum fluoride having a uniform film thickness is formed only on the bottoms of the connection holes 17 of the first wiring 12 and the second wiring 16. Therefore, it is possible to eliminate the variation in the dielectric breakdown voltage during programming due to the variation in the film thickness of the anti-fuse layer 14, and it is possible to obtain good programming characteristics. Further, since the connection hole 17 on the antifuse layer 15 is filled with tungsten, a highly reliable antifuse element having no problem of reliability failure due to thinning of the second wiring in the connection hole 17 is formed. Can be realized.

【0020】つぎに、この実施例のアンチヒューズ素子
の製造方法を説明する。図2(a)〜(f)はこの発明
の一実施例の製造方法を示す工程断面図であり、11は
絶縁基板、12はアルミニウム合金からなる第1の配
線、13は層間絶縁膜、14はフッ化アルミニウムから
なるアンチヒューズ層、15はタングステン、16はア
ルミニウム合金からなる第2の配線、17は接続孔であ
る。
Next, a method of manufacturing the antifuse element of this embodiment will be described. 2A to 2F are process cross-sectional views showing a manufacturing method according to an embodiment of the present invention, in which 11 is an insulating substrate, 12 is a first wiring made of an aluminum alloy, 13 is an interlayer insulating film, and 14 is an insulating film. Is an antifuse layer made of aluminum fluoride, 15 is tungsten, 16 is a second wiring made of an aluminum alloy, and 17 is a connection hole.

【0021】まず、絶縁基板11上にスパッタリング法
により、アルミニウム合金を堆積し、フォトレジストを
用いてマスキングした後にドライエッチングを行い第1
の配線12を形成する(図2(a))。 つぎに、絶縁基板11上にプラズマCVD法により絶縁
膜を形成しレジストエッチバック法を用いた平坦化処理
を行い、層間絶縁膜13を形成する(図2(b))。
First, an aluminum alloy is deposited on the insulating substrate 11 by a sputtering method, masked with a photoresist, and then dry-etched.
The wiring 12 is formed (FIG. 2A). Next, an insulating film is formed on the insulating substrate 11 by the plasma CVD method and a flattening process using the resist etch back method is performed to form the interlayer insulating film 13 (FIG. 2B).

【0022】つぎに、フォトレジストを用いてマスキン
グしドライエッチングにより接続孔17を形成する(図
2(c))。 つぎに、金属フッ化物ガスである6フッ化タングステン
ガスと還元ガスであるシランガスを用いたCVD処理
を、6フッ化タングステンとシランガスの流量比(6フ
ッ化タングステンの流量を分子とし、シランガスの流量
を分母とした流量比:WF6 /SiH4 )が1以上、温
度は300℃以下、圧力は1mTorr以上の条件で行
いアンチヒューズ層14を形成する。これにより6フッ
化タングステンガスと第1の配線のアルミニウムが反応
して3フッ化アルミニウムが接続孔17の底部にのみ選
択的に形成される(図2(d))。
Next, the connection hole 17 is formed by masking with a photoresist and dry etching (FIG. 2C). Next, a CVD process using tungsten hexafluoride gas which is a metal fluoride gas and silane gas which is a reducing gas is performed, and a flow rate ratio of tungsten hexafluoride and silane gas (the flow rate of tungsten hexafluoride is a molecule, the flow rate of silane gas is The antifuse layer 14 is formed under the condition that the flow rate ratio with denominator is WF 6 / SiH 4 ) is 1 or more, the temperature is 300 ° C. or less, and the pressure is 1 mTorr or more. As a result, the tungsten hexafluoride gas reacts with the aluminum of the first wiring to selectively form aluminum trifluoride only on the bottom of the connection hole 17 (FIG. 2D).

【0023】ここで、ガス流量比が1より小さい場合
は、6フッ化タングステンとアルミニウムの反応が阻害
され3フッ化アルミニウムが形成速度が遅くなり、ま
た、温度が300℃を超えたり、圧力が1mTorrよ
り小さくなると、形成された3フッ化アルミニウムが昇
華しやすくなるために良好なアンチヒューズ層を形成す
ることが困難となる。したがって、前記CVD条件で処
理する必要がある。
When the gas flow rate ratio is less than 1, the reaction between tungsten hexafluoride and aluminum is inhibited, the formation rate of aluminum trifluoride becomes slow, the temperature exceeds 300 ° C., and the pressure is increased. When it is less than 1 mTorr, the formed aluminum trifluoride easily sublimes, and it becomes difficult to form a good antifuse layer. Therefore, it is necessary to process under the above CVD conditions.

【0024】つぎに、同一ガス系にて接続孔17内部の
みにタングステンを成膜し接続孔17をタングステン1
5で埋め込む。この時、CVD条件はアンチヒューズ層
形成時と同一でも良いし条件が異なってもタングステン
の選択性が維持できる条件で有ればなんら問題はない
(図2(e))。 最後に、スパッタリング法によりアルミニウム合金を堆
積し、フォトレジストを用いてマスキングした後、ドラ
イエッチングにより第2の配線16を形成する(図2
(f))。
Next, a tungsten film is formed only inside the connection hole 17 with the same gas system, and the connection hole 17 is filled with tungsten 1.
Embed with 5. At this time, the CVD conditions may be the same as those for forming the antifuse layer, or even if the conditions are different, there is no problem as long as the tungsten selectivity can be maintained (FIG. 2 (e)). Finally, an aluminum alloy is deposited by the sputtering method, masked with a photoresist, and then the second wiring 16 is formed by dry etching (FIG. 2).
(F)).

【0025】ここで、この実施例では第1の配線をアル
ミニウム合金としたが、チタニウム合金を使用しても金
属フッ化物ガスとの反応で4フッ化チタニウムが形成さ
れるため同様の効果が得られる。また、アルミニウム合
金やチタニウム合金が単層でない場合や他の材料と積層
した場合でも、第1の配線として接続孔に露出する部分
がアルミニウムやチタニウムを含んだ合金であれば同様
の効果が得られる。さらに、実施例中では6フッ化タン
グステンとしたが3フッ化アルミニウムや4フッ化チタ
ニウムよりも解離しやすい金属フッ化物ガス(例えば、
MoF6 )を使用すれば同様の効果は得られる。また、
実施例中ではシランを使用したが還元性のガス(H2
Sin 2n+2のシラン系ガス,SiH2 2 等)を使用
すれば同様の効果が得られる。
Although the first wiring is made of aluminum alloy in this embodiment, the same effect can be obtained even if titanium alloy is used because titanium tetrafluoride is formed by the reaction with the metal fluoride gas. To be Even when the aluminum alloy or titanium alloy is not a single layer or is laminated with another material, the same effect can be obtained if the portion exposed to the connection hole as the first wiring is an alloy containing aluminum or titanium. . Further, although tungsten hexafluoride is used in the examples, a metal fluoride gas (for example, a metal fluoride gas that is more easily dissociated than aluminum trifluoride or titanium tetrafluoride (for example,
The same effect can be obtained by using MoF 6 ). Also,
Silane was used in the examples, but a reducing gas (H 2 ,
Similar effects can be obtained by using Si n H 2n + 2 silane-based gas, SiH 2 F 2, etc.).

【0026】[0026]

【発明の効果】この発明によれば、アンチヒューズ層の
膜厚が均一になるためアンチヒューズ層の絶縁破壊電圧
のばらつきを低減でき、良好なプログラミング特性を得
ることができる。また、接続孔を金属で埋め込むため第
2の配線の接続孔内部でのアンチヒューズ層の薄膜化に
起因した信頼性の低下を回避できる。さらにまた、接続
孔の底部のみに金属フッ化物ガスと第1の配線との化学
反応によりアンチヒューズ層を形成するためアンチヒュ
ーズ層をパターニングする必要がなく製造容易である。
According to the present invention, since the film thickness of the antifuse layer is uniform, variations in the dielectric breakdown voltage of the antifuse layer can be reduced, and good programming characteristics can be obtained. Further, since the connection hole is filled with metal, it is possible to avoid a decrease in reliability due to the thinning of the anti-fuse layer inside the connection hole of the second wiring. Furthermore, since the anti-fuse layer is formed only by the bottom of the connection hole by the chemical reaction between the metal fluoride gas and the first wiring, it is not necessary to pattern the anti-fuse layer and the manufacturing is easy.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例のアンチヒューズ素子の構
造断面図である。
FIG. 1 is a structural cross-sectional view of an anti-fuse element according to an embodiment of the present invention.

【図2】この発明の一実施例のアンチヒューズ素子の製
造方法の工程断面図である。
FIG. 2 is a process sectional view of a method for manufacturing an antifuse element according to an embodiment of the present invention.

【図3】従来のアンチヒューズ素子の構造断面図であ
る。
FIG. 3 is a structural cross-sectional view of a conventional antifuse element.

【図4】従来のアンチヒューズ素子の製造方法の工程断
面図である。
FIG. 4 is a process sectional view of a conventional method for manufacturing an anti-fuse element.

【符号の説明】[Explanation of symbols]

1,11 絶縁基板 2,12 第1の配線 3,14 アンチヒューズ層 4,13 層間絶縁膜 5 アンチヒューズ層の凹み 6,15 タングステン 7,16 第2の配線 8 導電膜 9 アンチヒューズ膜 10,17 接続孔 1,11 Insulating substrate 2,12 First wiring 3,14 Antifuse layer 4,13 Interlayer insulating film 5 Antifuse layer recess 6,15 Tungsten 7,16 Second wiring 8 Conductive film 9 Antifuse film 10, 17 Connection hole

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 アルミニウムまたはアルミニウム化合物
からなる第1の配線と、この第1の配線上に形成した層
間絶縁膜と、この層間絶縁膜に形成され前記第1の配線
にまで達した接続孔と、この接続孔の底部に形成したフ
ッ化アルミニウムからなるアンチヒューズ層と、このア
ンチヒューズ層の上に充填した金属と、この金属および
前記層間絶縁膜の上に形成した第2の配線とを備えたア
ンチヒューズ素子。
1. A first wiring made of aluminum or an aluminum compound, an interlayer insulating film formed on the first wiring, and a connection hole formed in the interlayer insulating film and reaching the first wiring. An antifuse layer made of aluminum fluoride formed at the bottom of the connection hole, a metal filled on the antifuse layer, and a second wiring formed on the metal and the interlayer insulating film. Antifuse element.
【請求項2】 チタニウムまたはチタニウム化合物から
なる第1の配線と、この第1の配線上に形成した層間絶
縁膜と、この層間絶縁膜に形成され前記第1の配線にま
で達した接続孔と、この接続孔の底部に形成したフッ化
チタニウムからなるアンチヒューズ層と、このアンチヒ
ューズ層の上に充填した金属と、この金属および前記層
間絶縁膜の上に形成した第2の配線とを備えたアンチヒ
ューズ素子。
2. A first wiring made of titanium or a titanium compound, an interlayer insulating film formed on the first wiring, and a connection hole formed in the interlayer insulating film and reaching the first wiring. An antifuse layer made of titanium fluoride formed at the bottom of the connection hole, a metal filled on the antifuse layer, and a second wiring formed on the metal and the interlayer insulating film. Antifuse element.
【請求項3】 アルミニウムまたはアルミニウム化合物
からなる導電膜を堆積しパターニングして第1の配線を
形成する工程と、前記第1の配線上に層間絶縁膜を形成
する工程と、前記層間絶縁膜をパターニングして接続孔
を形成しこの接続孔の底部に前記第1の配線の一部を露
出させる工程と、前記接続孔の底部に金属フッ化物ガス
とアルミニウムとの化学反応によりフッ化アルミニウム
を生成してアンチヒューズ層を形成する工程と、前記ア
ンチヒューズ層の上に金属を充填する工程と、前記金属
および前記層間絶縁膜の上に導電膜を堆積しパターニン
グして第2の配線を形成する工程とを含むアンチヒュー
ズ素子の製造方法。
3. A step of depositing and patterning a conductive film made of aluminum or an aluminum compound to form a first wiring, a step of forming an interlayer insulating film on the first wiring, and a step of forming the interlayer insulating film. Patterning to form a connection hole and exposing a part of the first wiring at the bottom of the connection hole; and aluminum fluoride generated at the bottom of the connection hole by a chemical reaction between a metal fluoride gas and aluminum. Forming an anti-fuse layer, filling a metal on the anti-fuse layer, and depositing a conductive film on the metal and the interlayer insulating film and patterning to form a second wiring. A method of manufacturing an anti-fuse element including the steps of :.
【請求項4】 チタニウムまたはチタニウム化合物から
なる導電膜を堆積しパターニングして第1の配線を形成
する工程と、前記第1の配線上に層間絶縁膜を形成する
工程と、前記層間絶縁膜をパターニングして接続孔を形
成しこの接続孔の底部に前記第1の配線の一部を露出さ
せる工程と、前記接続孔の底部に金属フッ化物ガスとチ
タニウムとの化学反応によりフッ化チタニウムを生成し
てアンチヒューズ層を形成する工程と、前記アンチヒュ
ーズ層の上に金属を充填する工程と、前記金属および前
記層間絶縁膜の上に導電膜を堆積しパターニングして第
2の配線を形成する工程とを含むアンチヒューズ素子の
製造方法。
4. A step of depositing and patterning a conductive film made of titanium or a titanium compound to form a first wiring, a step of forming an interlayer insulating film on the first wiring, and a step of forming the interlayer insulating film. Patterning to form a contact hole and exposing a part of the first wiring at the bottom of the contact hole; and generating titanium fluoride at the bottom of the contact hole by a chemical reaction between metal fluoride gas and titanium. Forming an anti-fuse layer, filling a metal on the anti-fuse layer, and depositing a conductive film on the metal and the interlayer insulating film and patterning to form a second wiring. A method of manufacturing an anti-fuse element including the steps of :.
【請求項5】 アンチヒューズ層を形成する工程が、金
属フッ化物ガスと還元ガスの流量比1以上、温度300
℃以下、圧力1mTorr以上の条件でCVD法により
行うものである請求項3または請求項4記載のアンチヒ
ューズ素子の製造方法。
5. The step of forming the anti-fuse layer comprises forming a metal fluoride gas and a reducing gas at a flow rate ratio of 1 or more and at a temperature of 300.
The method for producing an anti-fuse element according to claim 3 or 4, which is performed by a CVD method under conditions of a temperature of not more than 0 ° C and a pressure of not less than 1 mTorr.
JP13154795A 1995-05-30 1995-05-30 Anti-fusing element and its manufacture Pending JPH08330430A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13154795A JPH08330430A (en) 1995-05-30 1995-05-30 Anti-fusing element and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13154795A JPH08330430A (en) 1995-05-30 1995-05-30 Anti-fusing element and its manufacture

Publications (1)

Publication Number Publication Date
JPH08330430A true JPH08330430A (en) 1996-12-13

Family

ID=15060636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13154795A Pending JPH08330430A (en) 1995-05-30 1995-05-30 Anti-fusing element and its manufacture

Country Status (1)

Country Link
JP (1) JPH08330430A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856234A (en) * 1993-09-14 1999-01-05 Actel Corporation Method of fabricating an antifuse

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856234A (en) * 1993-09-14 1999-01-05 Actel Corporation Method of fabricating an antifuse

Similar Documents

Publication Publication Date Title
US5614765A (en) Self aligned via dual damascene
EP0164976B1 (en) Method of producing a contact for a semiconductor device
US20020070456A1 (en) Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof
US6274486B1 (en) Metal contact and process
US6064119A (en) Wiring structure and formation method thereof for semiconductor device
JPH1012732A (en) Manufacture of semiconductor device
JP3027946B2 (en) Semiconductor device and manufacturing method thereof
US5759912A (en) Method of manufacturing a semiconductor device having multi-layered wiring without hillocks at the insulating layers
JP2000216240A (en) Manufacture of adhesive layer of contact/via
JP2000243836A (en) Wiring forming method of semiconductor element
JPH08330430A (en) Anti-fusing element and its manufacture
KR100284283B1 (en) Method of forming interconnection for semiconductor device
JPH1022390A (en) Manufacture of semiconductor device
JPH0786209A (en) Manufacture of semiconductor device
KR100728945B1 (en) A method for fabricating metal line
GB2247987A (en) Metallic interconnections for semiconductor devices
JPH04340254A (en) Manufacture of semiconductor device
KR100396687B1 (en) Method for forming metal interconnection of semiconductor device
JPH0817927A (en) Manufacture of semiconductor device
JPH0851157A (en) Anti-fuse and manufacture of anti-fuse
JPH08264653A (en) Antifuse element and manufacture thereof
JPH06283610A (en) Method of forming tungsten thin film
JPH03280545A (en) Wiring forming method of semiconductor device
KR20030045265A (en) Method Of Forming Capacitor Of Semiconductor Device
JPH11145460A (en) Manufacture of semiconductor device