JPH08327517A - Material testing machine - Google Patents

Material testing machine

Info

Publication number
JPH08327517A
JPH08327517A JP7301389A JP30138995A JPH08327517A JP H08327517 A JPH08327517 A JP H08327517A JP 7301389 A JP7301389 A JP 7301389A JP 30138995 A JP30138995 A JP 30138995A JP H08327517 A JPH08327517 A JP H08327517A
Authority
JP
Japan
Prior art keywords
program
semiconductor memory
memory module
microprocessor
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7301389A
Other languages
Japanese (ja)
Other versions
JP2820090B2 (en
Inventor
Hidenori Hayashi
秀則 林
Motokazu Hino
元和 日野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP7301389A priority Critical patent/JP2820090B2/en
Publication of JPH08327517A publication Critical patent/JPH08327517A/en
Application granted granted Critical
Publication of JP2820090B2 publication Critical patent/JP2820090B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Calibration Of Command Recording Devices (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)

Abstract

PURPOSE: To provide a material testing machine advantageous in terms of cost and operation, allowing a high-speed access and as well ensuring high reliability in selecting a test program (test conditions and data processing method) among various modes. CONSTITUTION: A plurality of semiconductor memory modules 8 are prepared so as to deal with various dedicated programs, and a certain module 8 storing a dedicated program for the required test conditions and data processing method is selected for connection to a microprocessor 1. Then, each section of a testing machine can be controlled on the basis of the required dedicated program only by selecting the program via a program selection means 10. Also, an operation system in the memory 2 of a system can be selected and activated with the means 10, even in the condition where the memory module 8 storing the dedicated program is connected to the microprocessor 1. Furthermore, when the module 8 is connected immediately after the power supply of the system was turned on, the dedicated program stored therein is executed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、材料試験機にお
いて、各種試験方法に対応した専用プログラム(試験条
件およびデータ処理方法)を適宜に切り換える技術に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for appropriately switching a dedicated program (test condition and data processing method) corresponding to various test methods in a material testing machine.

【0002】[0002]

【従来の技術】一般材料の材料試験の分野では、各種材
料により、また採取するデータの種類により様々な試験
方法がある。したがって、その試験方法に応じた試験条
件およびデータ処理方法をその都度材料試験機に設定す
る必要がある。
2. Description of the Related Art In the field of material testing of general materials, there are various testing methods depending on various materials and the type of data to be collected. Therefore, it is necessary to set the test condition and the data processing method according to the test method in the material testing machine each time.

【0003】試験方法の種類としては、単純バッチ試
験、低サイクル疲労試験,高サイクル疲労試験、曲げ試
験、き裂進展試験、静的負荷試験、弾塑性破壊靭性試験
等があり、材料の降伏点,ヤング率,最大応力,応力−
歪み特性やき裂伝搬速度,K1C値,J1C値などのデータ
を採取する。
The types of test methods include simple batch test, low cycle fatigue test, high cycle fatigue test, bending test, crack growth test, static load test, elasto-plastic fracture toughness test, etc. , Young's modulus, maximum stress, stress-
Data such as strain characteristics, crack propagation velocity, K 1C value and J 1C value are collected.

【0004】電気・油圧式の材料試験機の試験条件に
は、PID制御の各定数、負荷荷重信号の波形,振幅,
平均値、荷重検出アンプのレンジなどがある。
The test conditions of the electric / hydraulic material testing machine are: PID control constants, waveform of load signal, amplitude,
There are average value, load detection amplifier range, etc.

【0005】また、ネジ棹式の材料試験機の試験条件に
は、荷重負荷速度,荷重負荷方向、荷重検出アンプのレ
ンジ,レコーダのチャート速度、繰り返し負荷の場合の
負荷荷重信号の最大値,最小値などがある。
Further, the test conditions of the screw rod type material testing machine include load load speed, load load direction, load detection amplifier range, recorder chart speed, maximum value and minimum value of load load signal in the case of repeated load. There are values etc.

【0006】データ処理方法には、データのサンプリン
グ方法,サンプリングデータの演算方法,ディスプレイ
での表示方法,プリンタの印字方法等がある。
The data processing method includes a data sampling method, a sampling data calculation method, a display method, a printer printing method, and the like.

【0007】以上のように試験方法ごとに異なった試験
条件およびデータ処理方法を設定する作業は非常に面倒
である。特に、1台の材料試験機で各種材料の品質管理
を目的として頻繁に試験する場合には、試験条件および
データ処理方法の設定のために大変な時間を必要とし、
作業性が悪いだけでなく、設定ミスを発生するおそれが
多分にある。
As described above, the work of setting different test conditions and data processing methods for each test method is very troublesome. In particular, when testing frequently with one material testing machine for the purpose of quality control of various materials, it takes a lot of time to set the test conditions and data processing method,
Not only the workability is bad, but there is a possibility that a setting error will occur.

【0008】そこで、試験プログラム設定を簡素化する
ために、従来、次のような方式で対処してきた。
Therefore, in order to simplify the setting of the test program, conventionally, the following method has been dealt with.

【0009】(1)その一つは、フロッピーディスクに
幾種類かの試験プログラムを記憶させておき、必要に応
じて試験プログラムを選択してロードするという方式で
ある。 (2)他の一つは、材料試験機におけるシステム内のC
MOS−RAM(バッテリーバックアップ付き)に試験
プログラムを1つ以上もたせる方式である。
(1) One of them is a method in which several kinds of test programs are stored in a floppy disk and the test programs are selected and loaded as needed. (2) The other one is C in the system of the material testing machine.
This is a method in which one or more test programs are stored in MOS-RAM (with battery backup).

【0010】[0010]

【発明が解決しようとする課題】しかしながら、前記
(1),(2)の各方式にはそれぞれ次のような問題点
がある。
However, each of the methods (1) and (2) has the following problems.

【0011】(1)のフロッピーディスク方式の場合、
フロッピーディスクドライバを必要とするために高価で
コスト的に不利である。その上、操作が容易でない、ア
クセスタイムが長い、フロッピーディスクは取り扱いに
注意を要する等の問題がある。また、(2)のシステム
内RAM方式の場合、その記憶容量から試験プログラム
の数に限界がある。また、複数の試験プログラムの中か
ら1つを選択する操作に際しては、ディスプレイを見な
がらのキー操作が繁雑になりがちである。また、ディス
プレイや割り込みのプログラムのボリュームが大きくな
ってシステムプログラム全体の負担も大きい上に、プロ
グラムの実行時間が長くなる。
In the case of the floppy disk system of (1),
The need for a floppy disk driver is expensive and costly. In addition, there are problems that the operation is not easy, the access time is long, and the floppy disk requires careful handling. In the case of the in-system RAM method of (2), the number of test programs is limited due to its storage capacity. Further, when selecting one from a plurality of test programs, key operation while looking at the display tends to be complicated. In addition, the volume of the display and interrupt programs is increased, the burden on the entire system program is increased, and the program execution time is extended.

【0012】さらに、何らかの原因でマイクロプロセッ
サが暴走を起こしたときには、記憶していたすべての試
験プログラムが破壊されてしまい、信頼性の点で問題が
ある。
Further, when the microprocessor goes out of control for some reason, all the stored test programs are destroyed, which is problematic in terms of reliability.

【0013】この発明は、このような事情に鑑みてなさ
れたものであって、試験プログラム(試験条件およびデ
ータ処理方法)を種々に切り換えるに当たり、コスト
面,操作面で有利で、高速アクセスが可能であり、信頼
性も高い材料試験機を提供することを目的とする。
The present invention has been made in view of the above circumstances, and is advantageous in terms of cost and operation when switching test programs (test conditions and data processing methods) in various ways, and enables high-speed access. It is an object of the present invention to provide a material testing machine with high reliability.

【0014】[0014]

【課題を解決するための手段】本発明は、読み込んだプ
ログラムに従って試験機各部を制御するマイクロプロセ
ッサと、試験条件およびデータ処理方法についての基本
プログラムを有しマイクロプロセッサに接続されたシス
テム内メモリと、試験条件およびデータ処理方法につい
ての専用プログラムを有しマイクロプロセッサに対して
接続分離自在かつ交換可能な半導体メモリモジュール
と、マイクロプロセッサにシステム内メモリの基本プロ
グラムを実行させる状態と半導体メモリモジュールの専
用プログラムを実行させる状態とを切り換えるプログラ
ム選択手段と、前記半導体モジュールが前記マイクロプ
ロセッサへ接続されたことを検出する判別手段とを備
え、システムの電源投入後1回目の試験で、かつ前記判
別手段によって前記半導体メモリモジュールが前記マイ
クロプロセッサに接続されていることが検出された場合
は、前記半導体メモリモジュールが有する専用プログラ
ムを実行するよう構成されたことを特徴とする。
According to the present invention, there is provided a microprocessor for controlling each part of a testing machine according to a read program, and an in-system memory having a basic program for a test condition and a data processing method and connected to the microprocessor. , A semiconductor memory module that has a dedicated program for test conditions and data processing method and is connectable / disconnectable to a microprocessor, and a state in which the microprocessor executes the basic program of the in-system memory and a dedicated semiconductor memory module A program selection unit that switches between a state in which a program is executed and a determination unit that detects that the semiconductor module is connected to the microprocessor are provided. Half above Body If the memory module is detected to have been connected to the microprocessor, characterized in that it is configured to execute the dedicated program said semiconductor memory module has.

【0015】[0015]

【発明の実施の形態】この発明の実施例に係る材料試験
機の要部のブロック図を示す図1において、1はマイク
ロコンピュータにおけるマイクロプロセッサ(CP
U)、2はシステムプログラムおよび基本プログラム
(試験条件およびデータ処理方法)を格納したROM
(リードオンリメモリ)、3は得られたデータを格納す
るRAM(ランダムアクセスメモリ)であり、ROM2
およびRAM3は、マイクロプロセッサ1に対してアド
レスバス,データバス,コントロールバスを介して接続
されている。ROM2およびRAM3は発明の構成にい
うシステム内メモリに相当する。4は試験機本体とマイ
クロプロセッサ1との間で信号の授受を行うインターフ
ェイス、5はCRTや液晶表示装置などのディスプレ
イ、6はキーボード、7はプリンタやプロッタなどのレ
コーダである。8は専用プログラム(試験条件およびデ
ータ処理方法)を格納しマイクロプロセッサ1に対して
接続分離重自在かつ交換可能な半導体メモリモジュール
である。
BEST MODE FOR CARRYING OUT THE INVENTION In FIG. 1 showing a block diagram of a main part of a material testing machine according to an embodiment of the present invention, 1 is a microprocessor (CP) in a microcomputer.
U), 2 is a ROM storing a system program and a basic program (test conditions and data processing method)
(Read-only memory) 3 is a RAM (random access memory) for storing the obtained data, and ROM 2
The RAM 3 is connected to the microprocessor 1 via an address bus, a data bus, and a control bus. The ROM 2 and the RAM 3 correspond to the in-system memory referred to in the configuration of the invention. Reference numeral 4 is an interface for exchanging signals between the tester main body and the microprocessor 1, 5 is a display such as a CRT or a liquid crystal display device, 6 is a keyboard, and 7 is a recorder such as a printer or plotter. Reference numeral 8 denotes a semiconductor memory module which stores a dedicated program (test conditions and data processing method) and which can be connected to and separated from the microprocessor 1 and can be freely replaced.

【0016】種々の試験方法に応じた専用プログラム
(試験条件およびデータ処理方法)を記憶している半導
体メモリモジュール8が複数用意されており、それぞれ
はROMまたはバックアップ用バッテリー付きのCMO
S−RAMを内蔵したコンパクトなパッケージに構成さ
れ、そのパッケージには格納している専用プログラム
(試験条件およびデータ処理方法)が何についてのもの
であるのかを表すラベルが貼られている。
A plurality of semiconductor memory modules 8 storing special programs (test conditions and data processing methods) corresponding to various test methods are prepared, each of which is a ROM or a CMO with a backup battery.
The S-RAM is built in a compact package, and a label is attached to the package to show what the stored dedicated program (test conditions and data processing method) is.

【0017】半導体メモリモジュール8は、アドレスバ
ス,データバス,コントロールバスおよび半導体メモリ
モジュール8がマイクロプロセッサ1に接続されている
ときに“L”レベルの接続検出信号CAを出力する接続
検出信号ライン9を介してマイクロプロセッサ1に接続
されるように構成されている。接続検出信号ライン9は
プルアップ抵抗R1を介して直流電源VCCに接続されて
いる。
The semiconductor memory module 8 has an address bus, a data bus, a control bus, and a connection detection signal line 9 for outputting a "L" level connection detection signal CA when the semiconductor memory module 8 is connected to the microprocessor 1. It is configured to be connected to the microprocessor 1 via the. The connection detection signal line 9 is connected to the DC power supply V CC via the pull-up resistor R1.

【0018】10はマイクロプロセッサ1にROM2の
基本プログラムを実行させる状態と半導体メモリモジュ
ール8の専用プログラムを実行させる状態とを切り換え
るプログラム選択手段で、これは、システム内部の基本
プログラムを選択する内部選択キー10aと、システム
外部の専用プログラムを選択する外部選択キー10bと
からなる。これらのキー10a,10bの一端はプルア
ップ抵抗R2,R3を介して直流電源VCCに接続され、
他端は接地されている。プログラム選択キー10が発明
の構成にいうプログラム選択手段に相当する。
Reference numeral 10 is a program selection means for switching between a state in which the microprocessor 1 executes the basic program in the ROM 2 and a state in which the dedicated program in the semiconductor memory module 8 is executed. This is an internal selection for selecting the basic program inside the system. It comprises a key 10a and an external selection key 10b for selecting a dedicated program outside the system. One ends of these keys 10a and 10b are connected to a DC power supply V CC via pull-up resistors R2 and R3,
The other end is grounded. The program selection key 10 corresponds to the program selection means in the configuration of the invention.

【0019】PL1は内部選択キー10aがONされた
ときに点灯する内部選択表示ランプ、PL2は外部選択
キー10bがONされたときに点灯する外部選択表示ラ
ンプである。各表示ランプPL1,PL2には発光ダイ
オードを使用している。
PL1 is an internal selection display lamp that lights up when the internal selection key 10a is turned on, and PL2 is an external selection display lamp that lights up when the external selection key 10b is turned on. Light emitting diodes are used for the display lamps PL1 and PL2.

【0020】図2は半導体メモリモジュール8の具体的
構成を示し、VCCは+5V電源、GNDは0V電源、A
0 〜An はアドレスバス、D0 〜Dn はデータバス、C
Eはチップイネーブル端子、OEは半導体メモリモジュ
ール8がROMの場合のアウトプットイネーブル端子
(リード端子)である。半導体メモリモジュール8がR
AMの場合にはアウトプットイネーブル端子OEがリー
ド/ライト端子R/Wとなる。
FIG. 2 shows a specific structure of the semiconductor memory module 8, where V CC is +5 V power supply, GND is 0 V power supply, and A
0 to A n are address buses, D 0 to D n are data buses, C
E is a chip enable terminal, and OE is an output enable terminal (lead terminal) when the semiconductor memory module 8 is a ROM. The semiconductor memory module 8 is R
In the case of AM, the output enable terminal OE becomes the read / write terminal R / W.

【0021】なお、図3に示すように、内部選択表示ラ
ンプPL1は内部選択キー10aに付設され、外部選択
表示ランプPL2は外部選択キー10bに付設されてい
る。
As shown in FIG. 3, the internal selection display lamp PL1 is attached to the internal selection key 10a, and the external selection display lamp PL2 is attached to the external selection key 10b.

【0022】次に、この実施例の動作を図4のフローチ
ャートに基づいて説明する。
Next, the operation of this embodiment will be described with reference to the flowchart of FIG.

【0023】システムの電源投入に伴ってステップS1
からの動作を開始する。
Step S1 upon power-on of the system
To start the operation from.

【0024】ステップS1ですべての状態をイニシャラ
イズし、ステップS2で接続検出信号CAが“L”レベ
ルかどうかを判断する。
In step S1, all states are initialized, and in step S2 it is determined whether the connection detection signal CA is at "L" level.

【0025】マイクロプロセッサ1に半導体メモリモジ
ュール8が接続されていないときにはCA端子はプルア
ップ抵抗R1を介して直流電源VCCに接続されるため、
“H”レベルとなる。半導体メモリモジュール8が接続
されているときにはCA端子はGND端子に接続される
ため“L”レベルとなる。
When the semiconductor memory module 8 is not connected to the microprocessor 1, the CA terminal is connected to the DC power supply V CC via the pull-up resistor R1.
It becomes "H" level. When the semiconductor memory module 8 is connected, the CA terminal is connected to the GND terminal, so that the CA terminal becomes "L" level.

【0026】ステップS2の判断がNOのときはステッ
プS3に進んでL1端子を“L”レベルにすることによ
り内部選択表示ランプPL1を点灯し、ステップS4で
フラグFに“IN”(=“0”)をセットした後、ステ
ップS5でシステム内メモリであるROM2に格納され
ている基本プログラムを実行する。
When the determination in step S2 is NO, the process proceeds to step S3, the L1 terminal is set to "L" level to turn on the internal selection display lamp PL1, and the flag F is set to "IN" (= "0" in step S4). "), The basic program stored in the ROM 2 which is the in-system memory is executed in step S5.

【0027】すなわち、基本プログラムによる試験条件
およびデータ処理方法に従って、試験機本体の各部に対
応したレジスタをセットするとともに、試験機本体の各
部を制御することにより材料試験を行う。これによって
得られた試験データはRAM3に記憶される。
That is, the material test is performed by setting the registers corresponding to the respective parts of the tester main body and controlling the respective parts of the tester main body according to the test conditions and the data processing method by the basic program. The test data obtained by this is stored in the RAM 3.

【0028】ステップS2からステップS5への移行
は、電源投入時に半導体メモリモジュール8が接続され
ていないときには、前回の運転終了直前に使用していた
基本プログラムを継続使用するということである。
The transition from step S2 to step S5 means that the basic program used immediately before the end of the previous operation is continuously used when the semiconductor memory module 8 is not connected when the power is turned on.

【0029】ステップS2の判断がYESのときはステ
ップS6に進んでL2端子を“L”レベルにすることに
より外部選択表示ランプPL2を点灯し、ステップS7
でフラグFに“EXT”(=“1”)をセットした後、
ステップS8で半導体メモリモジュール8から専用プロ
グラム(試験条件およびデータ処理方法)を読み込み、
それをRAM3にローディングし、ステップS9でRA
M3に格納された専用プログラムによる試験条件および
データ処理方法に従って、試験機本体の各部に対応した
レジスタをセットするとともに、試験機本体の各部を制
御することにより材料試験を行う。この場合も、得られ
た試験データはRAM3に記憶される。
If the determination in step S2 is YES, the process proceeds to step S6, the L2 terminal is set to "L" level to turn on the external selection display lamp PL2, and the step S7 is performed.
After setting "EXT" (= "1") to the flag F with,
In step S8, the dedicated program (test conditions and data processing method) is read from the semiconductor memory module 8,
It is loaded into RAM3 and RA is executed in step S9.
According to the test conditions and data processing method by the dedicated program stored in M3, the material test is performed by setting the registers corresponding to the respective parts of the tester body and controlling the respective parts of the tester body. Also in this case, the obtained test data is stored in the RAM 3.

【0030】なお、半導体メモリモジュール8からRA
M3へのローディングが完了した後は、半導体メモリモ
ジュール8をマイクロプロセッサ1から分離してもよい
し、接続したままにしておいてもよい。
From the semiconductor memory module 8 to RA
After the loading of M3 is completed, the semiconductor memory module 8 may be separated from the microprocessor 1 or may remain connected.

【0031】ステップS10で試験機本体の動作が停止
中であるかどうかを判断し、動作継続中であればステッ
プS10にリターンし試験動作の停止を待つ。
In step S10, it is determined whether or not the operation of the tester main body is stopped. If the operation is continuing, the process returns to step S10 to wait for the stop of the test operation.

【0032】試験機本体の動作が停止中となったときは
ステップS10に進んで内部選択キー10aONされて
いるかどうかをS1端子が“L”レベルかどうかで判断
する。
When the operation of the tester main body is stopped, the process proceeds to step S10, and it is determined whether the internal selection key 10a is turned on or not by the S1 terminal being at "L" level.

【0033】ONされているときはステップS12に進
んでフラグFに“EXT”がセットされているかどうか
を判断する。NOのときはすなわちROM2の基本プロ
グラムの実行を継続するということであり、ステップS
5にリターンする。
When it is turned on, the routine proceeds to step S12, where it is determined whether or not "EXT" is set in the flag F. If NO, that is, the execution of the basic program in the ROM 2 is continued, and step S
Return to 5.

【0034】フラグFが“EXT”にセットされ、か
つ、内部選択キー10aがONされているということ
は、ステップS8でRAM3にローディングされた専用
プログラムを使用する状態からROM2の基本プログラ
ムを使用する状態に切り換えるということである。
The fact that the flag F is set to "EXT" and the internal selection key 10a is turned on means that the basic program of the ROM 2 is used from the state of using the dedicated program loaded in the RAM 3 in step S8. It means switching to the state.

【0035】すなわち、ステップS13に進んでL2端
子を“H”レベルにすることにより外部選択表示ランプ
PL2を消灯し、ステップS14で内部選択表示ランプ
PL1を点灯し、ステップS15でフラグFを“IN”
に切り換えた後、ステップS16でROM2の基本プロ
グラムを実行した後、ステップS10にリターンする。
That is, the process proceeds to step S13, the L2 terminal is set to "H" level to turn off the external selection display lamp PL2, the internal selection display lamp PL1 is turned on in step S14, and the flag F is set to "IN" in step S15. ”
After switching to, the basic program of the ROM 2 is executed in step S16, and the process returns to step S10.

【0036】ステップS11の判断において内部選択キ
ー10aがOFFであるときはステップS17に進み、
外部選択キー10bがONされているかどうかを判断す
る。OFFのときはステップS10にリターンするが、
ONのときにはステップS18に進み、フラグFに“I
N”がセットされているかどうかを判断する。NOのと
きはすなわちRAM3にローディングされた専用プログ
ラムの実行を継続するということであり、ステップS9
にリターンする。
If the internal selection key 10a is OFF in the determination of step S11, the process proceeds to step S17,
It is determined whether or not the external selection key 10b is turned on. When it is OFF, the process returns to step S10,
When it is ON, the process proceeds to step S18, and the flag F is set to "I".
It is determined whether N "is set. If NO, that is, the execution of the dedicated program loaded in the RAM 3 is continued, and step S9 is executed.
Return to

【0037】フラグFが“IN”にセットされ、かつ、
外部選択キー10bがONされているということは、R
OM2の基本プログラムを使用する状態から半導体メモ
リモジュール8に格納されている専用プログラムを使用
する状態に切り換えるということである。
The flag F is set to "IN", and
If the external selection key 10b is turned on, it means R
This means that the state of using the basic program of the OM2 is switched to the state of using the dedicated program stored in the semiconductor memory module 8.

【0038】この場合、ステップS10に進んで接続検
出信号CAが“L”レベルであるかどうかを判断する。
半導体メモリモジュール8が接続されていないときには
基本プログラムから専用プログラムへの切り換えはでき
ないのでステップS10にリターンして半導体メモリモ
ジュール8が接続されるまでステップS10→S11→
S17→S18→S19→S10を繰り返す。
In this case, the process proceeds to step S10 to determine whether the connection detection signal CA is at "L" level.
When the semiconductor memory module 8 is not connected, the basic program cannot be switched to the dedicated program. Therefore, the process returns to step S10 and steps S10 → S11 → are continued until the semiconductor memory module 8 is connected.
The steps S17 → S18 → S19 → S10 are repeated.

【0039】交換によって既に新たな半導体メモリモジ
ュール8が接続されているとき、あるいは、新たに接続
されたときにはステップS20に進み、L1端子を
“H”レベルにすることにより内部選択表示ランプPL
1を消灯し、ステップS21で外部選択表示ランプPL
2を点灯する。
When a new semiconductor memory module 8 is already connected by replacement or when a new semiconductor memory module 8 is newly connected, the process proceeds to step S20, where the L1 terminal is set to the "H" level and the internal selection display lamp PL.
1 is turned off, and in step S21, the external selection display lamp PL
Turn on 2.

【0040】次いで、ステップS22に進み、フラグF
を“EXT”に切り換え、ステップS23で半導体メモ
リモジュール8から専用プログラムを読み込み、それを
RAM3にローディングし、ステップS24でRAM3
に格納された専用プログラムによる試験を実行した後、
ステップS10にリターンする。
Next, in step S22, the flag F
Is switched to “EXT”, the dedicated program is read from the semiconductor memory module 8 in step S23, loaded into the RAM3, and the RAM3 is loaded in step S24.
After running the test with the dedicated program stored in
It returns to step S10.

【0041】半導体メモリモジュール8からRAM3へ
のローディングが完了した後は、半導体メモリモジュー
ル8をマイクロプロセッサ1から分離してもよいし、接
続したままにしておいてもよい。
After the loading of the semiconductor memory module 8 into the RAM 3 is completed, the semiconductor memory module 8 may be separated from the microprocessor 1 or may remain connected.

【0042】以上の一連の動作において、使用プログラ
ムを基本プログラムから専用プログラムに切り換えるに
は、(a)試験機本体の動作が停止中であること、
(b)外部選択キー10bがONされていること、
(c)半導体メモリモジュール8がマイクロプロセッサ
1に接続されていてCA端子が“L”レベルであるこ
と、の3つの条件がそろった場合である。
In the above series of operations, in order to switch the used program from the basic program to the dedicated program, (a) the operation of the tester main body is stopped,
(B) The external selection key 10b is turned on,
(C) The case where the semiconductor memory module 8 is connected to the microprocessor 1 and the CA terminal is at the “L” level is satisfied.

【0043】一方、使用プログラムを専用プログラムか
ら基本プログラムに切り換えるには、(a)試験機本体
の動作が停止中であること、(b)内部選択キー10aが
ONされていること、の2つの条件がそろった場合であ
り、CA端子が“L”レベルであることは必ずしも条件
とはならない。
On the other hand, there are two ways to switch the used program from the dedicated program to the basic program: (a) the operation of the tester main body is stopped, and (b) the internal selection key 10a is turned on. This is a case where all the conditions are met, and the fact that the CA terminal is at the "L" level is not necessarily a condition.

【0044】なお、図4のフローチャートはあくまでも
基本となる概略のフローを示したもので、実際には、半
導体メモリモジュール8から読み込んだ専用プログラム
のうちの試験条件の内容をチェックし、もしその試験条
件に異常があるときにはその試験条件に代えてROM2
に格納されている基本プログラムのデフォルト値(標準
的な値)をセットするというエラー処理を行うものであ
る。
The flow chart of FIG. 4 shows only a basic basic flow. Actually, the contents of the test conditions in the dedicated program read from the semiconductor memory module 8 are checked, and if the test is performed, When there is an abnormality in the condition, ROM2 is used instead of the test condition.
It performs error handling by setting the default value (standard value) of the basic program stored in.

【0045】図4のフローチャートでは、専用プログラ
ムの選択に際して、一旦、半導体メモリモジュール8の
専用プログラムをシステム内メモリであるRAM3に書
き込んで、そのRAM3内の専用プログラムをアクセス
する方式をとったが、これに限る必要はなく、専用プロ
グラムをRAM3に書き込むことなく、半導体メモリモ
ジュール8をダイレクトにアクセスするように構成して
もよい。
In the flowchart of FIG. 4, when the dedicated program is selected, the dedicated program of the semiconductor memory module 8 is once written in the RAM 3 which is the in-system memory, and the dedicated program in the RAM 3 is accessed. The present invention is not limited to this, and the semiconductor memory module 8 may be directly accessed without writing the dedicated program in the RAM 3.

【0046】また、上記実施例では、マイクロプロセッ
サ1に接続する半導体メモリモジュール8が1つであっ
たが、これに代えて複数の半導体メモリモジュール6を
同時的にマイクロプロセッサ1に接続するように構成
し、そのうちのいずれか一つを選択するようにしてもよ
い。この場合、各半導体メモリモジュール8に対応し
て、内部選択キー10a,外部選択キー10b,内部選
択表示ランプPL1,外部選択表示ランプPL2を個別
的に設けるものとする。
In the above embodiment, the number of semiconductor memory modules 8 connected to the microprocessor 1 is one, but instead of this, a plurality of semiconductor memory modules 6 may be connected to the microprocessor 1 simultaneously. It may be configured and any one of them may be selected. In this case, the internal selection key 10a, the external selection key 10b, the internal selection display lamp PL1, and the external selection display lamp PL2 are individually provided for each semiconductor memory module 8.

【0047】[0047]

【発明の効果】この発明によれば、次の効果が発揮され
る。
According to the present invention, the following effects are exhibited.

【0048】種々の試験条件およびデータ処理方法に対
応した専用プログラムをもつ複数の半導体メモリモジュ
ールのうちから必要な半導体メモリモジュールを選択し
てマイクロプロセッサに接続し、プログラム選択手段に
よって専用プログラムを選択するだけで、必要とする専
用プログラムに基づいて試験機各部を制御することがで
きるとともに、特に、システムの電源を投入した直後に
限っては、半導体メモリモジュールを予め装着しておく
ことによって、この半導体メモリモジュール内の専用プ
ログラムが選択され実行されるので、試験開始時の操作
性を簡便化することができる。
A required semiconductor memory module is selected from a plurality of semiconductor memory modules having a dedicated program corresponding to various test conditions and data processing methods, connected to the microprocessor, and the dedicated program is selected by the program selecting means. It is possible to control each part of the testing machine based on the required dedicated program, and especially when the semiconductor memory module is installed in advance only when the system is powered on. Since the dedicated program in the memory module is selected and executed, the operability at the start of the test can be simplified.

【0049】すなわち、半導体メモリモジュールの選
択,接続というごく簡単な操作で専用プログラム(試験
条件およびデータ処理方法)を種々に切り換えることが
できる。 そして、半導体メモリモジュールの数は任意
であるから、専用プログラムの種類数についての制約は
なく、従来例(2)のシステム内RAM方式に比べて有
利である。
That is, the dedicated program (test condition and data processing method) can be switched in various ways by a very simple operation of selecting and connecting the semiconductor memory module. Since the number of semiconductor memory modules is arbitrary, there is no restriction on the number of types of dedicated programs, which is advantageous as compared with the in-system RAM method of the conventional example (2).

【0050】また、たとえマイクロプロセッサが暴走を
起こしシステム内メモリ上の基本プログラムが破壊され
たとしても、専用プログラム(試験条件およびデータ処
理方法)自体は半導体メモリモジュールに保存されてい
るから、従来例のようにすべてのプログラム(基本プ
ログラムおよび各種の専用プログラム)が破壊されると
いうことから免れ、信頼性を向上することができる。
Even if the microprocessor runs out of control and the basic program on the system memory is destroyed, the dedicated program (test conditions and data processing method) itself is stored in the semiconductor memory module. It is possible to improve reliability by avoiding the destruction of all programs (basic program and various dedicated programs) like.

【0051】半導体メモリモジュールのアクセスは、従
来例(1)のフロッピーディスクからのローディングの
場合に比べてはるかに高速であり、また、従来例(2)
(システム内RAM方式)の頻繁なキー操作による試験
プログラムの選択作業に比べても作業性を改善すること
ができる。
The access to the semiconductor memory module is much faster than the loading from the floppy disk in the conventional example (1), and the conventional example (2).
The workability can be improved as compared with the test program selection work by frequent key operation (in-system RAM system).

【0052】コスト面では、従来例(1)に対してはフ
ロッピーディスクドライバを必要としない点で、また、
従来例(2)に対しては、ディスプレイや割り込みのプ
ログラムのボリュームが小さくてすみシステムプログラ
ムの負担が軽くなる上に、プログラムの実行時間が短く
なる点で有利である。
In terms of cost, a floppy disk driver is not required for the conventional example (1), and
This is advantageous over the conventional example (2) in that the volume of the display or interrupt program is small, the load on the system program is light and the program execution time is short.

【0053】さらに、半導体メモリモジュールはパッケ
ージ化されているため、その取り扱いがフロッピーディ
スクに比べて簡便である。
Further, since the semiconductor memory module is packaged, its handling is easier than that of a floppy disk.

【0054】以上のように、この発明によれば、専用プ
ログラム(試験条件およびデータ処理方法)を種々に切
り換えるに当たり、コスト面、操作面で有利で、高速ア
クセスが可能であり、高い信頼性を得ることができると
いう効果を奏する。
As described above, according to the present invention, when the dedicated program (test condition and data processing method) is variously switched, it is advantageous in terms of cost and operation, high speed access is possible, and high reliability is achieved. There is an effect that can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本実施例の要部のブロック図を示す図である。FIG. 1 is a diagram showing a block diagram of a main part of this embodiment.

【図2】半導体メモリモジュールの構成を示す図であ
る。
FIG. 2 is a diagram showing a configuration of a semiconductor memory module.

【図3】内部選択キーと外部選択キーの構成を示す図で
ある。
FIG. 3 is a diagram showing configurations of an internal selection key and an external selection key.

【図4】動作説明に供するフローチャートを示す図であ
る。
FIG. 4 is a diagram showing a flowchart for explaining the operation.

【符号の説明】[Explanation of symbols]

1・・・・・マイクロプロセッサ 2・・・・・ROM(システム内メモリ) 8・・・・・半導体メモリモジュール 10・・・・プログラム選択手段 10a・・・内部選択キー 10b・・・外部選択キー 1 ... Microprocessor 2 ... ROM (memory in system) 8 ... Semiconductor memory module 10 ... Program selection means 10a ... Internal selection key 10b ... External selection Key

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 読み込んだプログラムに従って試験機各
部を制御するマイクロプロセッサと、試験条件およびデ
ータ処理方法についての基本プログラムを有しマイクロ
プロセッサに接続されたシステム内メモリと、試験条件
およびデータ処理方法についての専用プログラムを有し
マイクロプロセッサに対して接続分離自在かつ交換可能
な半導体メモリモジュールと、マイクロプロセッサにシ
ステム内メモリの基本プログラムを実行させる状態と半
導体メモリモジュールの専用プログラムを実行させる状
態とを切り換えるプログラム選択手段と、前記半導体モ
ジュールが前記マイクロプロセッサへ接続されたことを
検出する判別手段とを備え、システムの電源投入後1回
目の試験で、かつ前記判別手段によって前記半導体メモ
リモジュールが前記マイクロプロセッサに接続されてい
ることが検出された場合は、前記半導体メモリモジュー
ルが有する専用プログラムを実行するよう構成されたこ
とを特徴とする材料試験機。
1. A microprocessor for controlling each part of a testing machine according to a read program, a system memory having a basic program for a test condition and a data processing method and connected to the microprocessor, and a test condition and a data processing method. And a semiconductor memory module that has a dedicated program and is connectable / separable to and replaceable with the microprocessor, and switches between a state in which the microprocessor executes the basic program of the in-system memory and a state in which the semiconductor memory module executes the dedicated program. The semiconductor memory module is provided with a program selecting means and a determining means for detecting that the semiconductor module is connected to the microprocessor, and the semiconductor memory module is the first test after the system is powered on. The material testing machine configured to execute a dedicated program included in the semiconductor memory module when it is detected that the semiconductor memory module is connected to the microprocessor.
JP7301389A 1995-11-20 1995-11-20 Material testing machine Expired - Lifetime JP2820090B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7301389A JP2820090B2 (en) 1995-11-20 1995-11-20 Material testing machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7301389A JP2820090B2 (en) 1995-11-20 1995-11-20 Material testing machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62272827A Division JP2572083B2 (en) 1987-10-28 1987-10-28 Material testing machine

Publications (2)

Publication Number Publication Date
JPH08327517A true JPH08327517A (en) 1996-12-13
JP2820090B2 JP2820090B2 (en) 1998-11-05

Family

ID=17896289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7301389A Expired - Lifetime JP2820090B2 (en) 1995-11-20 1995-11-20 Material testing machine

Country Status (1)

Country Link
JP (1) JP2820090B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010217075A (en) * 2009-03-18 2010-09-30 Shimadzu Corp Material testing machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010217075A (en) * 2009-03-18 2010-09-30 Shimadzu Corp Material testing machine

Also Published As

Publication number Publication date
JP2820090B2 (en) 1998-11-05

Similar Documents

Publication Publication Date Title
JP4398008B2 (en) Method and apparatus for controlling input / output processing of a memory unit via a JTAG port
KR870003507A (en) Integrated circuit memory system
KR20040075051A (en) Flash memory access using a plurality of command cycles
EP0029855B1 (en) Microcomputer with mpu-programmable eprom
JPS62173696A (en) Information memorizing/reading system
KR970049565A (en) Reprogramming device of flash memory and method thereof
JPH08327517A (en) Material testing machine
JP2572083B2 (en) Material testing machine
KR20010051902A (en) Method and apparatus for configuring a data processing system after reset
KR910008570A (en) Memory system with self test function
US20200388346A1 (en) Testing read-only memory using memory built-in self-test controller
JPH01114737A (en) Material testing machine
JP2003167649A (en) Information processor
KR100810795B1 (en) Semiconductor integrated memory
JPH1069396A (en) Chip inspection system and controller
JPH01209340A (en) Material tester
KR20000008628A (en) Booting music outputting method of computer system
KR20070052471A (en) Apparatus and method of controlling nand flash memory
JP2001075798A (en) Information processor
JPH01121945A (en) Single chip microcomputer
JP3405239B2 (en) Initial value setting change device
US6629241B1 (en) Data processing apparatus with non-volatile memory for both program and data
JPH0773112A (en) Electronic equipment
JPH11259306A (en) Electronic controller
JP2531112B2 (en) Information processing device

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees