JPH01121945A - Single chip microcomputer - Google Patents

Single chip microcomputer

Info

Publication number
JPH01121945A
JPH01121945A JP62279892A JP27989287A JPH01121945A JP H01121945 A JPH01121945 A JP H01121945A JP 62279892 A JP62279892 A JP 62279892A JP 27989287 A JP27989287 A JP 27989287A JP H01121945 A JPH01121945 A JP H01121945A
Authority
JP
Japan
Prior art keywords
eeprom
program
chip microcomputer
rom
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62279892A
Other languages
Japanese (ja)
Inventor
Osamu Yoshimura
修 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62279892A priority Critical patent/JPH01121945A/en
Publication of JPH01121945A publication Critical patent/JPH01121945A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To perform check without consuming the capacity of a ROM by incorporating the ROM and an EEPROM in a single chip microcomputer and using a checking program stored in the EEPROM. CONSTITUTION:In case of self-diagnostic check of a CPU 103 and a peripheral circuit or the like, the program including desired check items is written in an EEPROM 104 from the external. Thereafter, a switching signal 118 is made active, and then, a program counter 101 receives this signal and outputs an address signal 108 to the EEPROM 104. A selecting circuit 105 selects an output code 110 of the EEPROM 104 and inputs it as an instruction and data to the CPU 103. Thus, the program written in the EEPROM 104 from the external is successively executed and the output corresponding to the program is outputted from a port 106 and a terminal 117 and is detected in the external. Unless the program written in the EEPROM 10 is changed by the operation of the CPU 103 or another check, check is executed again if the signal 118 is made active.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はシングルチップマイクロコンピュータに関する
。より詳細には、読み出し専用の不揮発性メモリーや読
み出し及び電気的に書込み可能な不揮発性メモリー等を
1チツプ上に搭載したシングルチップマイクロコンピュ
ータの新規な構成に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to single-chip microcomputers. More specifically, the present invention relates to a novel configuration of a single-chip microcomputer in which read-only nonvolatile memory, readable and electrically writable nonvolatile memory, etc. are mounted on one chip.

従来の技術 従来、この種のシングルチップマイクロコンピュータで
は、それを構成する各要素、例えば、CPU部、レジス
タ部、命令デコーダ、タイマー、ボート等々が正しく製
造され、また、正しく動作するかどうかを製造過程ある
いは出荷時に検査する機能を有している。
BACKGROUND OF THE INVENTION Conventionally, in single-chip microcomputers of this type, each element constituting the computer, such as a CPU section, a register section, an instruction decoder, a timer, a board, etc., has been manufactured correctly, and manufacturing processes have been carried out to determine whether they operate correctly. It has an inspection function during the process or at the time of shipment.

この検査は、実際には所定のプログラムに従って実行さ
れるが、そのために、シングルチップマイクロコンピュ
ータには、読み出し専用メモリー(以下、ROMと記す
)の一部に、あるいは別の検査用ROMを設けその記憶
内容に、検査のためのプログラムを予め格納し、必要に
応じて実行していた。
This test is actually executed according to a predetermined program, but for this purpose, the single-chip microcomputer is equipped with a part of the read-only memory (hereinafter referred to as ROM) or a separate test ROM. Programs for testing were previously stored in the memory and executed as needed.

また、LSI技術の進歩に伴い、集積回路におけるトラ
ンジスタの集積度は増々向上し、シングルチップマイク
ロコンピュータでは1つのウェハ上に致方トランジスタ
程度が一般的となっている。
Further, with the progress of LSI technology, the degree of integration of transistors in integrated circuits has been increasing, and it has become common for single-chip microcomputers to have approximately one transistor on one wafer.

しかしながら、一方で製造された集積回路上の全トラン
ジスタに欠陥がなく、また、動作が正常であるかどうか
を、ウェハ状態、パッケージ状態といった製造の各段階
で検査する必要がある。
However, on the other hand, it is necessary to inspect at each stage of manufacturing, such as in the wafer state and package state, whether all transistors on the manufactured integrated circuit are free from defects and are operating normally.

このような検査は、その集積回路の実際の動作状態に近
い状態で実施することによって検査の実効を高めること
ができるので、従来は、内蔵のROMの記憶領域の一部
に検査用のプログラムを格納しておき、外部の特定端子
を操作することで、上記プログラムを実行させて、その
実行結果を検査していた。また、検査用のプログラムを
格納した専用のROMを別途設けて、このROMの記憶
領域に検査用のプログラムを格納しておき、実行させる
ことで検査を実施する方法も一般的である。
The effectiveness of such a test can be increased by performing it under conditions close to the actual operating state of the integrated circuit, so conventionally, a test program is stored in a part of the internal ROM storage area. The above program was stored and the program was executed by operating a specific external terminal, and the execution results were inspected. It is also common to separately provide a dedicated ROM that stores a test program, store the test program in the storage area of this ROM, and execute the test to perform the test.

発明が解決しようとする問題点 上述した従来のシングルチップマイクロコンピュータで
通常のROMの記憶領域の一部に検査用のプログラムを
格納しているものは、検査用のプログラム格納領域をユ
ーザーに開放できなくなり、ユーザーの使用のために提
供できるROMの容量が少なくなるという欠点がある。
Problems to be Solved by the Invention The above-mentioned conventional single-chip microcomputers that store testing programs in part of the normal ROM storage area cannot open the testing program storage area to the user. This has the disadvantage that the capacity of the ROM that can be provided for the user's use is reduced.

一方、通常のROMとは別に検査用のROMを搭載した
場合は、やはり検査以外の用途には全く使用できないR
OM (ユーザーにとっては全く必要無い)のためにチ
ップサイズが拡大し、コストが上昇するという欠点があ
る。
On the other hand, if a ROM for inspection is installed separately from the normal ROM, R cannot be used for purposes other than inspection.
The drawback is that the OM (which is completely unnecessary for the user) increases the chip size and increases cost.

そこで、本発明の目的は、上記従技術の問題点を解決し
、徒にROM容量を消費することなく検査が実行可能な
新規なシングルチップマイクロコンピュータを提供する
ことにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the problems of the prior art described above and to provide a novel single-chip microcomputer that can perform testing without wasting ROM capacity.

問題点を解決するための手段 即ち、本発明に従い、読み出し専用の第1不揮発性メモ
リーと読み出し及び電気的な書込み消去が可能な第2不
揮発性メモリーとを内蔵したシングルチップマイクロコ
ンピュータにおいて、該第2不揮発性メモリーが、該シ
ングルチップマイクロコンビ二−タ自身の動作により、
または、該シングルチップマイクロコンピュータ外部か
らの所定の操作により任意の内容を電気的に書込みある
いは消去することができるように構成されており、該第
1不揮発性メモリーに記憶された内容を命令またはデー
タとして読み出し実行する手段と、該第2の不揮発性メ
モリーに記憶された内容を命令またはデータとして読み
出し実行する手段とを備え、更に、該第1不揮発性メモ
リーから命令またはデータを読み出すか、あるいは該第
2不揮発性メモリーから命令またはデータを読み出すか
を選択する手段を具備することを特徴とするシングルチ
ップマイクロコンピュータが提供される。
Means for Solving the Problems According to the present invention, in a single-chip microcomputer incorporating a first read-only nonvolatile memory and a second nonvolatile memory that can be read and electrically written and erased, 2 non-volatile memory is activated by the single-chip microcombinator itself.
Alternatively, the single-chip microcomputer is configured so that arbitrary contents can be electrically written or erased by a predetermined operation from outside, and the contents stored in the first non-volatile memory can be used as instructions or data. and means for reading and executing contents stored in the second non-volatile memory as instructions or data, and further comprising means for reading instructions or data from the first non-volatile memory or A single-chip microcomputer is provided that includes means for selecting whether to read instructions or data from a second nonvolatile memory.

作用 本発明に従うシングルチップマイクロコンピュータはR
OMとEEPRQMとを内蔵し、特にEEPROMに格
納した検査用プログラムを実行できるように構成されて
いることをその主要な特徴としている。
Operation The single-chip microcomputer according to the present invention is R
Its main feature is that it has a built-in OM and EEPRQM, and is particularly configured to be able to execute a test program stored in an EEPROM.

以下に図面を参照して本発明をより具体的に詳述するが
、以下に開示するものは本発明の一実施例に過ぎず、本
発明の技術的範囲を何ら限定するものではない。
The present invention will be described in more detail below with reference to the drawings, but what is disclosed below is only one embodiment of the present invention and does not limit the technical scope of the present invention in any way.

実施例 第1図は、本発明に従って構成されたシングルチップマ
イクロコンピュータの構成を概略的に示すブロック図で
ある。
Embodiment FIG. 1 is a block diagram schematically showing the configuration of a single-chip microcomputer constructed according to the present invention.

このシングルチップマイクロコンピュータは、互いにワ
ード長の等しいく例えば8ビツト)ROM102並びに
EEPROM104を内蔵すると共に、これらのROM
102.104の出力のうち一方を選択的にCP U2
O5に転送する選択回路105を備えている。また、プ
ログラムカウンタ101から出力されるアドレスは、R
OM2O3並びにEEPROM104の何れにも供給さ
れるように構成されている。
This single-chip microcomputer has a built-in ROM 102 (for example, 8 bits) and an EEPROM 104 that have the same word length, and these ROMs
Selectively sends one of the outputs of 102 and 104 to the CPU U2.
It includes a selection circuit 105 for transferring data to O5. Further, the address output from the program counter 101 is R
It is configured to be supplied to both OM2O3 and EEPROM104.

EEPROM104は外部からも直接制御でき、アドレ
ス入力端子114からアドレス信号、データ入力端子1
15からデータ、制御端子116から書込み/消去信号
を入力することで、任意のアドレスにデータを書込みあ
るいは消去することが可能である(EEPROM内蔵の
シングルチップマイクロコンビ二一夕はEEPROMの
検査の実施を容易にする為、上記の様に直接外部から書
込み/消去できるものが一般的である)。
The EEPROM 104 can also be directly controlled from the outside, and an address signal and a data input terminal 1 are input from the address input terminal 114.
By inputting data from 15 and a write/erase signal from control terminal 116, it is possible to write or erase data to any address. (In order to facilitate this, it is common to be able to write/erase directly from the outside as described above.)

通常の動作では、プログラムカウンタ101はROM1
02ヘアドレス信号107を出力し、ROMIQ2から
出力された出力コード109が選択回路105を介して
命令及びデータとしてCP U2O5に人力される。こ
の状態では、E E PROM2O3はCPU103に
より制御され、不揮発性RAMとして使用される。
In normal operation, program counter 101 is stored in ROM1.
02 head address signal 107 is output, and an output code 109 output from ROMIQ2 is manually inputted to CPU 2O5 as an instruction and data via selection circuit 105. In this state, the E E PROM2O3 is controlled by the CPU 103 and is used as a nonvolatile RAM.

本実施例においてCPU103及び周辺回路等の自己診
断検査を実施する場合、所望の検査項目を含んだプログ
ラムを外部からEEPROM104へ書込み、切換信号
118をアクティブにすれば、プログラムカウンタ10
1がこれを受けて、EEPROM104ヘアドレス信号
を出力し、選択回路105がE E P R0M104
の出力コード110を選択し、命令及びデータとしてc
puto−aへ人力される。
In this embodiment, when performing a self-diagnosis test on the CPU 103 and peripheral circuits, etc., write a program including desired test items from the outside to the EEPROM 104 and activate the switching signal 118.
1 receives this and outputs an address signal to the EEPROM 104, and the selection circuit 105 selects the address signal to the EEPROM 104.
Select the output code 110 of c as instructions and data.
Manually powered to puto-a.

これによりEEPROM104に外部から書込まれたプ
ログラムは順次実行されて、プログラムに応じた出力は
ポート106及び出力端子117から出力されて、外部
にて検出できる。
As a result, programs externally written into the EEPROM 104 are executed sequentially, and outputs corresponding to the programs are output from the port 106 and the output terminal 117 and can be detected externally.

上記自己診断検査は一度EEFROMにプログラムを、
書込んだ後EEPROM104の内容がCPU103の
動作あるいは他の検査によって変更されない限り、単に
切換信号118をアクティブとするだけで検査及び再検
査を実施できる。
For the above self-diagnosis test, program the EEFROM once.
As long as the contents of the EEPROM 104 after writing are not changed by the operation of the CPU 103 or other tests, testing and retesting can be performed simply by activating the switching signal 118.

また、このシングルチップマイクロコンピュータでは、
パッケージ化された後の端子数が少なく外部からプログ
ラムを入力できない場合でも、ウェハ状態で上記EEP
ROMへのプログラムの書込みを実施しておけば、パッ
ケージ後は切換信号118の操作だけで自己診断検査が
実施できる。
In addition, this single-chip microcomputer
Even if the number of terminals after packaging is small and it is not possible to input a program from outside, the above EEP can be applied in the wafer state.
If a program is written to the ROM, a self-diagnosis test can be performed by simply operating the switching signal 118 after packaging.

発明の詳細 な説明したように、本発明によるシングルチップマイク
ロコンピュータは、目的に応じたテストプログラムを外
部から書き込んだEEPROMを搭載し、外部からの指
示によりこれを実行することにより容易に自己診断検査
が実施できる。−方、テストプログラムの格納は、既存
のEEPROMを利用するのでユーザーのROM容量が
減少することがなく、また、別の検査用ROMを設ける
必要もない。
As described in detail, the single-chip microcomputer according to the present invention is equipped with an EEPROM into which a test program according to the purpose is externally written, and can easily perform self-diagnosis by executing the program in response to instructions from the outside. can be implemented. - On the other hand, since the existing EEPROM is used to store the test program, the user's ROM capacity does not decrease, and there is no need to provide a separate testing ROM.

更に、1度EEFROMへプログラムの書込みを実施す
ればEEPROMの内容が変わらない限り、次回からの
検査はEEPROMに既に書込まれているテストプログ
ラムを利用でき、テストの実行要求を人力するだけでテ
ストを実行できる。
Furthermore, once a program is written to the EEFROM, as long as the contents of the EEPROM do not change, the test program already written to the EEPROM can be used for subsequent inspections, and the test can be performed simply by manually issuing a test execution request. can be executed.

このことは端子数の少ないパッケージに封入した後でも
容易に検査ができる効果もあり、EEPROMの記憶内
容を再び使用することでEEPROMのデータ保持検査
も実施しているという間接的効果もある。
This has the effect that it can be easily tested even after it is sealed in a package with a small number of terminals, and has the indirect effect that the data retention test of the EEPROM can also be performed by reusing the stored contents of the EEPROM.

また更に、テストプログラムの内容は、EEPROMへ
書込む際に容易に変更できるので、不良箇所の検出率向
上のためテスト項目を追加する等の柔軟な対応を容易且
つ柔軟に実施することができる。
Furthermore, since the contents of the test program can be easily changed when writing to the EEPROM, flexible measures such as adding test items to improve the detection rate of defective parts can be easily and flexibly implemented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明に従って構成されたシングルチップマ
イクロコンピュータの構成例を示すブロック図である。 〔主な参照番号〕 100  ・・シングルチップマイクロコンビエータ、
101  ・・プログラムカウンタ、 102  ・・ROM。 103  ・・CPU。 104  ・・EEPROM。 105  ・・選択回路、 106  ・・出力ポート、 107.108  ・・・アドレス信号、109.11
0  ・・・出力コード、111  ・・・選択された
出力コード、112  ・・・EEPROMへの書込み
データ、113  ・・・出力データ、 114  ・・・EEPROMアドレス入力端子、11
5 ’−・・EEPRO材データ入力端子、116  
・・・EEPROM制御端子、117  ・・・出力端
子、 118  ・・・切換信号
FIG. 1 is a block diagram showing an example of the configuration of a single-chip microcomputer constructed according to the present invention. [Main reference number] 100...Single chip micro combinator,
101...Program counter, 102...ROM. 103...CPU. 104...EEPROM. 105...Selection circuit, 106...Output port, 107.108...Address signal, 109.11
0...Output code, 111...Selected output code, 112...Write data to EEPROM, 113...Output data, 114...EEPROM address input terminal, 11
5'--EEPRO material data input terminal, 116
...EEPROM control terminal, 117 ...output terminal, 118 ...switching signal

Claims (1)

【特許請求の範囲】 読み出し専用の第1不揮発性メモリーと読み出し及び電
気的な書込み消去が可能な第2不揮発性メモリーとを内
蔵したシングルチップマイクロコンピュータにおいて、 該第2不揮発性メモリーが、該シングルチップマイクロ
コンピュータ自身の動作により、または、該シングルチ
ップマイクロコンピュータ外部からの所定の操作により
任意の内容を電気的に書込みあるいは消去することがで
きるように構成されており、該第1不揮発性メモリーに
記憶された内容を命令またはデータとして読み出し実行
する手段と、該第2の不揮発性メモリーに記憶された内
容を命令またはデータとして読み出し実行する手段とを
備え、更に、該第1不揮発性メモリーから命令またはデ
ータを読み出すか、あるいは該第2不揮発性メモリーか
ら命令またはデータを読み出すかを選択する手段を具備
することを特徴とするシングルチップマイクロコンピュ
ータ。
[Claims] A single-chip microcomputer incorporating a first read-only nonvolatile memory and a second nonvolatile memory that can be read and electrically written and erased, wherein the second nonvolatile memory It is configured such that arbitrary contents can be electrically written or erased by the operation of the chip microcomputer itself or by a predetermined operation from outside the single chip microcomputer, and the first nonvolatile memory is means for reading and executing the stored content as an instruction or data; and means for reading and executing the content stored in the second non-volatile memory as an instruction or data; A single-chip microcomputer characterized by comprising means for selecting whether to read data or to read instructions or data from the second nonvolatile memory.
JP62279892A 1987-11-05 1987-11-05 Single chip microcomputer Pending JPH01121945A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62279892A JPH01121945A (en) 1987-11-05 1987-11-05 Single chip microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62279892A JPH01121945A (en) 1987-11-05 1987-11-05 Single chip microcomputer

Publications (1)

Publication Number Publication Date
JPH01121945A true JPH01121945A (en) 1989-05-15

Family

ID=17617380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62279892A Pending JPH01121945A (en) 1987-11-05 1987-11-05 Single chip microcomputer

Country Status (1)

Country Link
JP (1) JPH01121945A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1113280A2 (en) * 1999-12-07 2001-07-04 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit having self-diagnosis test function and test method thereof
CN103541387A (en) * 2012-07-10 2014-01-29 包尔机械有限公司 Cutting wheel for a trench cutter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262249A (en) * 1984-06-08 1985-12-25 Fuji Xerox Co Ltd Microprocessor applying device
JPS61112247A (en) * 1984-11-07 1986-05-30 Hitachi Ltd Data processor
JPS6298437A (en) * 1985-10-24 1987-05-07 Oki Electric Ind Co Ltd Microcomputer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262249A (en) * 1984-06-08 1985-12-25 Fuji Xerox Co Ltd Microprocessor applying device
JPS61112247A (en) * 1984-11-07 1986-05-30 Hitachi Ltd Data processor
JPS6298437A (en) * 1985-10-24 1987-05-07 Oki Electric Ind Co Ltd Microcomputer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1113280A2 (en) * 1999-12-07 2001-07-04 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit having self-diagnosis test function and test method thereof
EP1113280A3 (en) * 1999-12-07 2003-08-06 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit having self-diagnosis test function and test method thereof
CN103541387A (en) * 2012-07-10 2014-01-29 包尔机械有限公司 Cutting wheel for a trench cutter

Similar Documents

Publication Publication Date Title
US7937631B2 (en) Method for self-test and self-repair in a multi-chip package environment
KR100319733B1 (en) Non-volatile semiconductor memory ic and method of burn-in test of the same
US6981188B2 (en) Non-volatile memory device with self test
KR20010072036A (en) Integrated circuit comprising a self-test device for executing a self-test of the integrated circuit
JPH05233352A (en) Microprocessor
KR950012515B1 (en) Data processor
JP2000065899A (en) Semiconductor device, and its data rewriting method
US20080282119A1 (en) Memory device and built in self-test method of the same
US20080155309A1 (en) Memory card and debugging method employed by the same
JPH0827730B2 (en) Single-chip microcomputer and test method thereof
JPH06275084A (en) Nonvolatile semiconductor storage and data processor using the same
JPH01121945A (en) Single chip microcomputer
US11521698B2 (en) Testing read-only memory using memory built-in self-test controller
US20010052114A1 (en) Data processing apparatus
US20060212765A1 (en) Integrated circuit with a control input that can be disabled
JPS62192100A (en) Dynamic type semiconductor memory device
JPS646489B2 (en)
JPH01154398A (en) Semiconductor memory device
JP2642975B2 (en) One-chip microcomputer with built-in EEPROM
JPS61261900A (en) Semiconductor integrated circuit device
JPH0381185B2 (en)
JPH1186600A (en) Nonvolatile semiconductor storage device
JP2531112B2 (en) Information processing device
JPH04148431A (en) Package test system
JPH0554155A (en) One-chip microcomputer