JPH0832376A - Microwave semiconductor amplifier - Google Patents
Microwave semiconductor amplifierInfo
- Publication number
- JPH0832376A JPH0832376A JP6186361A JP18636194A JPH0832376A JP H0832376 A JPH0832376 A JP H0832376A JP 6186361 A JP6186361 A JP 6186361A JP 18636194 A JP18636194 A JP 18636194A JP H0832376 A JPH0832376 A JP H0832376A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- resistance
- harmonic
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明はマイクロ波およびミリ
波帯で使用される半導体増幅器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor amplifier used in microwave and millimeter wave bands.
【0002】[0002]
【従来の技術】図23は例えば、“高出力マイクロ波ミ
リ波トランジスタ安定化回路”,特開平3−22841
0号公報に示された従来の安定化を施す前の半導体増幅
器の等価回路図であり、図23において1は信号増幅を
行なうソース接地電解効果トランジスタ(以降FETと
称する)、2は入力端子、3は出力端子、70,71,
72は入力端子2とFET1のゲート端子との間を直列
に接続するインダクタ、73はFETのドレイン端子と
出力端子3との間を伝送線路74を介して接続するイン
ダクタ,75は伝送線路74と出力端子3との間に並列
に接続された伝送線路、68は一端をインダクタ70と
71の間に並列に接続され、他端を接地されたキャパシ
タ、69は一端をインダクタ71と72の間に並列に接
続され他端を接地されたキャパシタである。2. Description of the Related Art FIG. 23 shows, for example, "High-power microwave / millimeter-wave transistor stabilizing circuit", JP-A-3-22841.
FIG. 24 is an equivalent circuit diagram of the conventional semiconductor amplifier before stabilization shown in Japanese Patent Publication No. 0, in FIG. 23, 1 is a source-grounded field effect transistor (hereinafter referred to as FET) for signal amplification, 2 is an input terminal, 3 is an output terminal, 70, 71,
Reference numeral 72 is an inductor that connects the input terminal 2 and the gate terminal of the FET 1 in series, 73 is an inductor that connects the drain terminal of the FET and the output terminal 3 via a transmission line 74, and 75 is a transmission line 74. A transmission line connected in parallel with the output terminal 3, 68 is a capacitor whose one end is connected in parallel between the inductors 70 and 71, and the other end is grounded, and 69 is one end between the inductors 71 and 72. It is a capacitor connected in parallel with the other end grounded.
【0003】インダクタ70,71,72、キャパシタ
68,69で入力整合回路を構成し、インダクタ73お
よび伝送線路74,75で出力整合回路を構成してい
る。従って、上記入力整合回路は入力端子2とFET1
のゲート端子間に構成され、上記出力整合回路は出力端
子3とFET1のドレイン端子間に構成される。The inductors 70, 71 and 72 and the capacitors 68 and 69 form an input matching circuit, and the inductor 73 and the transmission lines 74 and 75 form an output matching circuit. Therefore, the input matching circuit has the input terminal 2 and the FET 1
The output matching circuit is formed between the output terminal 3 and the drain terminal of the FET 1.
【0004】また、図24は従来の安定化した半導体増
幅器の等価回路図であり、図24において1〜75は図
23の符号と同じなので説明を省略する。76はインダ
クタ72とFET1のゲート端子との間に並列に接続さ
れたインダクタ、77は信号周波数f0 (以降基本波と
呼ぶ)に対して1/2波長の長さを持ち、一端をインダ
クタ76に接続され、他端が開放された先端開放伝送線
路である。FIG. 24 is an equivalent circuit diagram of a conventional stabilized semiconductor amplifier. In FIG. 24, reference numerals 1 to 75 are the same as those in FIG. Reference numeral 76 denotes an inductor connected in parallel between the inductor 72 and the gate terminal of the FET 1, and reference numeral 77 has a length of ½ wavelength with respect to the signal frequency f 0 (hereinafter referred to as a fundamental wave), and one end thereof has an inductor 76. Is an open-ended transmission line that is connected to and has the other end opened.
【0005】次に動作について説明する。図23の従来
の安定化を施す前の増幅器においては、上記入力整合回
路により入力端子2とFET1のゲート端子間の整合
を、上記出力整合回路によりFET1のドレイン端子と
出力端子間の整合をそれぞれ行っている。周波数f0
(ここでは任意の周波数に対して周波数f0 を与えてい
るのであり、特定の周波数ではないことに注意) は入力
端子2から入力され、上記入力整合回路、FET1、上
記出力整合回路を介して増幅された後、出力端子3に出
力される。Next, the operation will be described. In the conventional amplifier before stabilization shown in FIG. 23, the matching between the input terminal 2 and the gate terminal of the FET1 is performed by the input matching circuit, and the matching between the drain terminal and the output terminal of the FET1 is performed by the output matching circuit. Is going. Frequency f 0
(Note that the frequency f 0 is given to an arbitrary frequency here, and it is not a specific frequency) is input from the input terminal 2 and passes through the input matching circuit, FET 1, and the output matching circuit. After being amplified, it is output to the output terminal 3.
【0006】一方、増幅器内で発生した熱雑音がFET
1のゲート端子に入力されたとき、FET1の有する入
出力電力特性の非線形性(以下単に非線形性と呼ぶ)によ
り基本波の周波数f0 の成分とミキシングされ、双方の
周波数の和成分と差成分が出力される。FET1自身お
よび周辺回路が有する帰還容量(空間を介してできる容
量)によって入力側と出力側との間に帰還ループが構成
される場合、FET1から出力されたミキシング成分は
帰還され、再び周波数f0 の成分と混合されてFET1
に入力され、さらにFET1とのミキシングによる成分
が出力される。FET1の非線形性が大きい場合、ミキ
シングにより出力される成分の振幅は増大する。On the other hand, thermal noise generated in the amplifier is
When input to the gate terminal of No. 1, the input and output power characteristics of the FET 1 are mixed with the component of the frequency f 0 of the fundamental wave due to the nonlinearity (hereinafter simply referred to as nonlinearity), and the sum component and the difference component of both frequencies are mixed. Is output. When the feedback loop (capacitance created through space) of the FET1 itself and the peripheral circuit forms a feedback loop between the input side and the output side, the mixing component output from the FET1 is fed back, and the frequency f 0 is returned again. FET1 mixed with other components
Is further input to the FET1, and a component by mixing with the FET1 is output. When the non-linearity of FET1 is large, the amplitude of the component output by mixing increases.
【0007】通常、熱雑音のうち発生する成分の周波数
とミキシングにより発生される成分の周波数が異なる場
合は、帰還ループによって帰還され、再びFET1に入
力されるが、この時発生するミキシング成分の周波数は
異なるため、FETが高利得となる低周波数でない限り
発振が増大することはない。従って、通常雑音レベルに
留まっている。しかし、熱雑音の内、特に周波数f0 /
2の成分(以降1/2倍波と呼ぶ)がFET1に入力さ
れたとき、FET1の有する非線形性によりf0 の成分
とミキシングされて上記f0とf0 /2との差の成分で
あるf0 /2が増幅されて出力される。増幅器がFET
1自身および周辺回路が有する帰還容量によって帰還ル
ープが構成される場合、FET1から出力された上記f
0 /2の成分が帰還され、再びf0 の成分と混合されて
FET1に入力され、FET1によるミキシングにより
再びf0 /2が増幅されて出力される。FET1の非線
形性が大きい場合、ミキシングにより出力されるf0 /
2の成分は重畳され累積的に増大する。周波数f0 /2
の成分自体は帰還容量が小さい為、周波数f0に比べて
微小な値であるが、上記の様に重畳されていく為、系が
許す飽和レベルまで増大する。系の飽和出力は各周波数
成分の和で規定され、この動作は瞬時に行なわれるの
で、f0 /2の成分が現れた瞬間にf0 の成分が急減少
し、増幅器に異常増幅現象が生じる。Usually, when the frequency of the component generated in the thermal noise is different from the frequency of the component generated by the mixing, it is fed back by the feedback loop and input to the FET 1 again, but the frequency of the mixing component generated at this time. Therefore, the oscillation does not increase unless the FET has a low frequency with a high gain. Therefore, the noise level is usually kept. However, among the thermal noises, the frequency f 0 /
When the second component (hereinafter referred to as the half-wave) is inputted to the FET1, is mixed with components of f 0 by nonlinearity is a component of the difference between the f 0 and f 0/2 having the FET1 f 0/2 is amplified and output. Amplifier is FET
In the case where a feedback loop is formed by the feedback capacitance of itself and the peripheral circuit, the above-mentioned f output from FET1
0/2 component is fed back, is input to the FET1 is mixed with the components of f 0 again, is amplified and outputted again f 0/2 by mixing by FET1. When the non-linearity of FET1 is large, f 0 /
The two components are superimposed and cumulatively increase. Frequency f 0/2
The component itself has a small value compared to the frequency f 0 because the feedback capacitance is small, but since it is superimposed as described above, it increases to the saturation level allowed by the system. Saturated output of the system is defined by the sum of the respective frequency components, since this operation is performed instantaneously, f 0/2 components of f 0 at the moment in which the components appear is sharply little abnormal amplification phenomenon occurs in the amplifier.
【0008】この問題を解消するため、従来は、図24
の安定化した増幅器で示すように、FETのゲート端子
と入力整合回路間に、インダクタ76と周波数f0 で1
/2波長となる先端開放伝送線路77から成る直列回路
を並列に接続している。ここで、この直列回路による効
果について説明する。一般に、一端を開放した伝送線路
のインピーダンスは式 Z=ーjZ0cot(2πl/λ) で与えられる。ここでZ0は特性インピーダンス、lは
線路長、λは波長を示すこの場合、f0 の周波数では上
記直列回路はインダクタ76と先端開放伝送線路77の
接続点で l=λ/2 となるため上記直列回路のイン
ピーダンスはZ=ーjZ0cotπ 即ち殆ど無限大(開
放)となり、f0 /2の周波数では上記接続点で l=
λ/4 となるため上記直列回路のインピーダンスはZ
=ーjZ0cot(π/2) 即ち殆ど0(短絡)となる。In order to solve this problem, the conventional method shown in FIG.
As shown in the stabilized amplifier of FIG. 1, between the gate terminal of the FET and the input matching circuit, the inductor 76 and 1 at the frequency f 0 are provided.
A series circuit composed of the open-ended transmission line 77 having a half wavelength is connected in parallel. Here, the effect of this series circuit will be described. In general, the impedance of a transmission line whose one end is open is given by the formula Z = -jZ 0 cot (2πl / λ). Here, Z 0 is the characteristic impedance, l is the line length, and λ is the wavelength. In this case, at the frequency of f 0 , the above-mentioned series circuit is l = λ / 2 at the connection point between the inductor 76 and the open-ended transmission line 77. impedance of the series circuit Z = over jZ 0 cotπ i.e. almost infinite (open) and, at the connection point at a frequency of f 0/2 l =
Since it is λ / 4, the impedance of the series circuit is Z
= -JZ 0 cot (π / 2), that is, almost 0 (short circuit).
【0009】従って、入力端子2から入力された信号周
波数f0 の成分は反射計数の式 Γ=ZーZ0/Z+Z0 において Z=∞ を代入することにより、Γ=1(全
反射)となる。従って、先端開放伝送線路77側には周
波数がf0 の入力信号は伝送されることはない。一方、
FET1側には整合回路によってインピーダンスマッチ
ングがとれているので上記周波数がf0 の入力信号はす
べてFET1に入力され、FET1で増幅された後出力
端子3から出力される。結局、周波数がf0 の入力信号
は先端開放伝送線路77の影響を全く受けず、FET1
で増幅された後出力端子3から出力される。Therefore, the component of the signal frequency f 0 input from the input terminal 2 is given as Γ = 1 (total reflection) by substituting Z = ∞ in the reflection coefficient equation Γ = Z−Z 0 / Z + Z 0 . Become. Therefore, the input signal having the frequency f 0 is not transmitted to the open-ended transmission line 77 side. on the other hand,
Since impedance matching is achieved on the FET1 side by a matching circuit, all the input signals having the frequency f 0 are input to the FET1, amplified by the FET1, and then output from the output terminal 3. After all, the input signal with the frequency f 0 is not affected by the open-ended transmission line 77 at all, and the FET1
After being amplified by, it is output from the output terminal 3.
【0010】一方、入力整合回路で生じた周波数f0 /
2の成分は反射計数の式 Γ=ZーZ0/Z+Z0 において Z=0 を代入することにより、反射計数
Γ=ー1(逆位相で全反射)となる。従って、先端開放伝
送線路77側には周波数がf0 /2の入力信号は伝送さ
れることはない。また、FET1のゲート側も周波数f
0 /2でインピーダンスが殆ど0となる上記直列回路が
接続されているため、その点での周波数f0 /2のイン
ピーダンスが殆ど0となる。従って、反射計数 Γ=ー
1(逆位相で全反射)となり、周波数f0 /2の入力信号
は全反射されてFET1に入力されない。その結果、f
0の入力成分とのミキシングは無くなり、f0 /2の成
分が出力されることは無くなる。On the other hand, the frequency f 0 / generated in the input matching circuit
The component of 2 is the reflection count equation Γ = Z−Z 0 / Z + Z 0
Γ = -1 (total reflection in opposite phase). Therefore, the input signal having the frequency f 0/2 is not transmitted to the open-ended transmission line 77 side. In addition, the gate side of FET1 has frequency f
Since the series circuit in which the impedance becomes almost 0 at 0/2 is connected, the impedance at the frequency f 0/2 at that point becomes almost 0. Therefore, next (total reflection in antiphase) reflected counting gamma = -1, the input signal of the frequency f 0/2 is not input to the FET1 is totally reflected. As a result, f
Mixing of the input component of 0 disappears, that the components of f 0/2 is output is eliminated.
【0011】従来の安定化した半導体増幅器は以上のよ
うに構成されているので、増幅器内の入力端子とFET
1のゲート端子との間や先端開放伝送線路で発生する熱
雑音のf0 /2の周波数成分もFET1に入力されな
い。この半導体増幅器を複数個並列に接続して、FET
が並列に動作するように構成されたような場合も同様の
ことがいえる。Since the conventional stabilized semiconductor amplifier is constructed as described above, the input terminal and the FET in the amplifier are
F 0/2 of the frequency components of the thermal noise generated between and open-end transmission lines between the first gate terminal is also not entered into FET1. A plurality of semiconductor amplifiers are connected in parallel to form an FET
The same can be said for the case where the two are configured to operate in parallel.
【0012】[0012]
【発明が解決しようとする課題】上記の半導体増幅器を
複数個並列に接続して構成される各FET出力側の閉ル
ープ(FETの出力系と隣接のFETの出力系とによっ
てできる閉ループ)において、FET1の出力系やFE
T1のゲート端子とドレイン端子間の空間容量によって
構成される帰還ループ内に周波数がf0 /2の成分が存
在する場合、各FETの特性ばらつきや、各FETを通
る経路の出力側の整合回路の特性のばらつきによって不
平衡モード電力が生じた場合、図25に示すように上記
周波数がf0/2の成分は上記閉ループ内のみを往復す
る逆相同振幅ベクトル成分(以降不平衡モードe0と呼
ぶ)と出力端子3側に出力される同相同振幅ベクトル成
分(以降平衡モードeeと呼ぶ)に分割される。ここでは
後者は雑音レベルなので出力に対する影響が無視される
ため問題はない。In the closed loop on the output side of each FET (closed loop formed by the output system of the FET and the output system of the adjacent FET) formed by connecting a plurality of the above semiconductor amplifiers in parallel, the FET1 Output system and FE
If the frequency in the configured feedback loop by the space capacitance between the gate terminal and the drain terminal of T1 is present components of f 0/2, the characteristic variation or of each FET, the matching circuit on the output side of the path through each FET If the unbalanced mode power due to variations in characteristics occurs, components the frequency of f 0/2, as shown in FIG. 25 is a reversed-phase same amplitude vector components (hereinafter unbalanced mode e 0 to reciprocate only in the closed loop hereinafter) and it is divided into same phase and same amplitude vector component output (hereinafter referred to as a balanced mode e e) to the output terminal 3 side. Here, since the latter is the noise level, the influence on the output is ignored, so there is no problem.
【0013】しかし、上記閉ループ内のみを通過する不
平衡モード成分は他方のFET1に達した後、当該FE
T1の帰還ループを介して当該FET1のゲート端子に
重畳される。重畳された周波数f0 /2の成分は当該F
ET1のゲート端子ではこれに接続された先端開放伝送
線路によりインピーダンスが0の為、全部反射され再び
FET1の入力側に戻る。従って、FET1でミキシン
グが行なわれ、f0とf0 /2との差の成分であるf0
/2が出力される。この出力されたf0 /2成分はさら
に上記閉ループを先程と逆方向にたどり再び一方のFE
T1に達する。すると今度はこのFET1でも同じ動作
をおこなう。このような動作を繰り返すことにより周波
数がf0 /2の成分の内、上記並列に動作するFETを
含んで構成される各閉ループ内のみを往復する成分の振
幅は重畳されることにより、ループ発振が生じる場合が
あり、増幅器は異常増幅現象が発生するという問題点が
あった。However, the unbalanced mode component passing only in the closed loop reaches the other FET 1 and then the FE
It is superimposed on the gate terminal of the FET1 via the feedback loop of T1. Components of the superimposed frequencies f 0/2 is the F
At the gate terminal of ET1, the impedance is 0 due to the open-ended transmission line connected to it, so that it is totally reflected and returns to the input side of FET1 again. Therefore, the mixing is performed by FET1, f 0 is a component of the difference between f 0 and f 0/2
/ 2 is output. The outputted f 0/2 component again one FE further follow the closed loop in just the opposite direction
Reach T1. Then, this FET1 also performs the same operation. Among frequency by repeating the above operation of the components of f 0/2, by the amplitude of the component that reciprocates only within each closed loop configured to include a FET operating in the parallel is superimposed, the loop oscillation May occur, and the amplifier has a problem that an abnormal amplification phenomenon occurs.
【0014】この発明は、周波数f0/2の成分のルー
プ発振による異常増幅現象のない半導体増幅器を提供す
ることを目的とする。An object of the present invention is to provide a semiconductor amplifier which does not have an abnormal amplification phenomenon due to loop oscillation of a component of frequency f 0/2 .
【0015】[0015]
【課題を解決するための手段】第1の発明に係るマイク
ロ波半導体増幅器は、入力整合回路と、この入力整合回
路に接続され信号増幅を行なう半導体素子と、この半導
体素子に接続された出力整合回路とから構成された増幅
回路を複数個並列に接続して形成される閉ループ回路
と、この閉ループ内の所定の対向する位置に接続され、
1/2倍波の不平衡モード電力を吸収する抵抗回路とを
備えたものである。A microwave semiconductor amplifier according to a first invention is an input matching circuit, a semiconductor element connected to the input matching circuit for amplifying a signal, and an output matching connected to the semiconductor element. A closed loop circuit formed by connecting in parallel a plurality of amplifier circuits composed of a circuit, and connected to predetermined opposing positions in this closed loop,
And a resistor circuit that absorbs the unbalanced mode power of the 1/2 harmonic.
【0016】また、第2の発明に係るマイクロ波半導体
増幅器は、対向して配置される上記入力整合回路間もし
くは上記出力整合回路間に帯状に形成し、1/2倍波の
不平衡モード電力を吸収する抵抗回路を設けたものであ
る。The microwave semiconductor amplifier according to the second aspect of the present invention is formed in a band shape between the input matching circuits or the output matching circuits which are arranged to face each other, and the half-harmonic unbalanced mode power is formed. Is provided with a resistance circuit that absorbs.
【0017】また、第3の発明に係るマイクロ波半導体
増幅器は、半導体素子が構成された同一基板上に、上記
抵抗回路または上記入力整合回路または上記出力整合回
路を設けたものである。In the microwave semiconductor amplifier according to the third aspect of the invention, the resistance circuit, the input matching circuit, or the output matching circuit is provided on the same substrate on which semiconductor elements are formed.
【0018】また、第4の発明に係るマイクロ波半導体
増幅器は、入力整合回路と接地間もしくは上記出力整合
回路と接地間に1/2倍波で抵抗回路となる回路を設け
たものである。Further, the microwave semiconductor amplifier according to the fourth aspect of the present invention is provided with a circuit that becomes a resistance circuit with a 1/2 harmonic wave between the input matching circuit and the ground or between the output matching circuit and the ground.
【0019】また、第5の発明に係るマイクロ波半導体
増幅器は、1/2倍波に対して直列共振するインダクタ
とキャパシタの直列回路と上記直列回路の非接地端に直
列に接続された抵抗により1/2倍波で抵抗となる回路
を設けたものである。The microwave semiconductor amplifier according to the fifth aspect of the present invention comprises a series circuit of an inductor and a capacitor that are in series resonance with a 1/2 harmonic wave, and a resistor connected in series to the non-grounded end of the series circuit. A circuit which becomes a resistance by the 1/2 harmonic is provided.
【0020】また、第6の発明に係るマイクロ波半導体
増幅器は、入力整合回路もしくは上記出力整合回路に並
列に1/2倍波に対して1/4波長の先端開放伝送線路
からなる直列回路を設けたものである。The microwave semiconductor amplifier according to the sixth aspect of the present invention includes a series circuit including an open-ended transmission line having a ¼ wavelength for the ½ harmonic in parallel with the input matching circuit or the output matching circuit. It is provided.
【0021】また、第7の発明に係るマイクロ波半導体
増幅器は、半導体素子の入力側端子と出力側端子の間に
1/2倍波で抵抗回路となる帰還回路を設けたものであ
る。The microwave semiconductor amplifier according to the seventh aspect of the invention is such that a feedback circuit serving as a resistance circuit with a 1/2 harmonic is provided between the input side terminal and the output side terminal of the semiconductor element.
【0022】また、第8の発明に係るマイクロ波半導体
増幅器は、入力整合回路と上記出力整合回路との間を接
続し、1/2倍波で抵抗回路となる帰還回路を設け、上
記並列に動作する半導体素子間に配置したものである。In the microwave semiconductor amplifier according to the eighth aspect of the invention, an input matching circuit and the output matching circuit are connected to each other, and a feedback circuit serving as a resistance circuit with 1/2 harmonic is provided, and the feedback circuit is connected in parallel. It is arranged between operating semiconductor elements.
【0023】また、第9の発明に係るマイクロ波半導体
増幅器は、半導体素子の入力側端子と出力側端子間に、
基本波に対して高インピーダンス回路となり1/2倍波
に対して抵抗回路となる帰還回路を設けたものである。In the microwave semiconductor amplifier according to the ninth aspect of the invention, between the input side terminal and the output side terminal of the semiconductor element,
A feedback circuit is provided which serves as a high impedance circuit for the fundamental wave and a resistance circuit for the 1/2 harmonic wave.
【0024】また、第10の発明に係るマイクロ波半導
体増幅器は、出力整合回路と接地間に1/2倍波に対し
て抵抗回路となり、かつ2倍波で短絡回路となる回路を
設けたものである。Further, the microwave semiconductor amplifier according to the tenth aspect of the invention is provided with a circuit between the output matching circuit and the ground, which serves as a resistance circuit for the 1/2 harmonic and a short circuit for the second harmonic. Is.
【0025】また、第11の発明に係るマイクロ波半導
体増幅器は、基本波に対して1/4波長の伝送線路と、
上記伝送線路の一端が、基本波で直列共振する第一の直
列共振回路と、2倍波で直列共振する第二の直列共振回
路と、1/2倍波に対して抵抗回路となり2倍波で短絡
回路となる回路とを並列に接続した並列回路を設け、上
記伝送線路と上記並列回路とを直列に接続したものであ
る。The microwave semiconductor amplifier according to the eleventh aspect of the present invention comprises a transmission line having a quarter wavelength with respect to the fundamental wave,
One end of the transmission line is a first series resonance circuit that resonates in series with a fundamental wave, a second series resonance circuit that resonates in series with a second harmonic wave, and a resistance circuit with respect to the second harmonic wave. A parallel circuit in which a short circuit circuit is connected in parallel is provided, and the transmission line and the parallel circuit are connected in series.
【0026】[0026]
【作用】第1の発明においては、並列に動作する半導体
素子および周辺回路により構成される閉ループ回路にお
いて、半導体素子の有する非線形性によって増加する熱
雑音内の1/2倍波成分の電力を上記閉ループ回路内に
設けた抵抗回路の抵抗に吸収させることで消去すること
により、増幅器の入出力特性の異常増幅現象を解消す
る。According to the first aspect of the invention, in the closed loop circuit composed of the semiconductor element and the peripheral circuit that operate in parallel, the power of the 1/2 harmonic component in the thermal noise increased by the nonlinearity of the semiconductor element is The abnormal amplification phenomenon of the input / output characteristic of the amplifier is eliminated by erasing by absorbing it by the resistance of the resistance circuit provided in the closed loop circuit.
【0027】第2の発明においては、広帯域内に信号が
入力される場合にループ内で発生した1/2倍波の成分
を閉ループ回路内の伝送線路間に帯状に対向して設けら
れた抵抗回路で吸収する。In the second aspect of the invention, the 1/2 harmonic component generated in the loop when a signal is input in a wide band is provided between the transmission lines in the closed loop circuit so as to face each other in the form of a resistor. Absorb in the circuit.
【0028】第3の発明においては、信号周波数f0/
2で不平衡モード電力を吸収させる位置がFETのすぐ
近傍になる時、ボンディングワイヤのインダクタンスが
無くなる為精度がよくなる。In the third invention, the signal frequency f 0 /
When the position where the unbalanced mode power is absorbed in 2 is in the immediate vicinity of the FET, the accuracy of the bonding wire is eliminated because the inductance of the bonding wire is eliminated.
【0029】第4の発明においては、並列に動作する半
導体素子の入力または出力の整合回路の対向する位置に
抵抗回路を装荷できないような増幅器の場合、周波数f
0/2で抵抗回路となる一端がDCブロックを介して接
地された回路で上記周波数f0/2の成分を吸収する。According to the fourth aspect of the invention, in the case of an amplifier in which a resistance circuit cannot be loaded at a position opposite to an input or output matching circuit of semiconductor elements operating in parallel, the frequency f
One end in 0/2 becomes resistive circuit absorbs components of the frequency f 0/2 by a circuit that is grounded via a DC block.
【0030】第5の発明においては、集中定数素子を用
いて構成した周波数f0/2で抵抗回路となる回路によ
り上記周波数f0/2成分を吸収する。[0030] In a fifth aspect of the present invention, it absorbs the frequency f 0/2 components by a circuit comprising a resistor circuit at the frequency f 0/2 configured with lumped elements.
【0031】第6の発明においては、抵抗及び周波数f
0/2で1/4波長の線路長を有する先端開放線路から
成る回路が周波数f0/2において抵抗が短絡された回
路となり、周波数f0/2の成分を抵抗で吸収する。In the sixth invention, the resistance and the frequency f
0/2 becomes the circuit circuit consisting of open-end line resistance at the frequency f 0/2 are short-circuited with a line length of a quarter wavelength, it absorbs the component of the frequency f 0/2 resistors.
【0032】第7の発明においては、FETの入力端子
であるゲート端子と出力端子であるドレイン端子間に構
成された周波数f0/2で抵抗回路となる帰還回路によ
り周波数f0/2の成分を吸収する。[0032] In a seventh aspect, the component of the frequency f 0/2 by the frequency f 0/2, which is configured between the drain terminal and a gate terminal and the output terminal resistor circuit to become a feedback circuit which is an input terminal of the FET Absorbs.
【0033】第8の発明においては、FETを1a、1
bに分割し、その間に周波数f0/2で抵抗回路となる
帰還回を設けることにより増幅器をバランスよく動作さ
せ、かつ周波数f0/2の成分を帰還回路の抵抗で吸収
する。In the eighth invention, FETs 1a and 1 are provided.
divided into b, to operate a well-balanced amplifier by providing a feedback times as a resistive circuit at the frequency f 0/2 therebetween and absorbs the component of the frequency f 0/2 by the resistance of the feedback circuit.
【0034】第9の発明においては、FETの入力端子
と出力端子間に設けられ、信号周波数f0に対して高イ
ンピーダンスとなり、周波数f0/2で抵抗回路となる
帰還回路により増幅器の信号周波数f0の特性に影響を
与えることなく、周波数f0/2の成分を帰還回路で吸
収する。[0034] In a ninth aspect, provided between the input terminal of the FET output terminal becomes a high impedance to the signal frequency f 0, the signal frequency of the amplifier by a feedback circuit at the frequency f 0/2 becomes resistive circuit without affecting the characteristics of the f 0, it is absorbed by the feedback circuit components of the frequency f 0/2.
【0035】第10の発明においては整合回路と接地間
に設けられた周波数f0/2で抵抗回路となり、かつ周
波数2f0で短絡となる回路により、周波数2f0を短
絡して2f0の出力電力を無くし、かつ周波数f0/2
の成分を上記抵抗回路で吸収する。[0035] In the tenth aspect of the invention becomes resistive at the frequency f 0/2, which is provided between ground and the matching circuit, and the circuit to be short-circuited at the frequency 2f 0, the output of the 2f 0 shorting the frequency 2f 0 eliminate power, and frequency f 0/2
The component of is absorbed by the resistance circuit.
【0036】第11の発明においては、周波数f0で開
放回路、周波数2f0で短絡回路、そして周波数f0/
2で伝送線路のインダクタンスと抵抗を直列接続して成
る抵抗回路を集中定数回路で構成して、周波数2f0の
出力電力を無くし、かつ周波数f0/2の成分を抵抗で
吸収する。[0036] In the eleventh invention, an open circuit at the frequency f 0, a short circuit at the frequency 2f 0, and the frequency f 0 /
A resistor circuit constituted by serially connecting the inductance and resistance of the transmission line 2 constituted by lumped constant circuit eliminates the output power of the frequency 2f 0, and absorb the component of the frequency f 0/2 by the resistance.
【0037】[0037]
実施例1.図1は、第1の発明における一実施例を示す
増幅器の回路図で、同図において、1(1a及び1b)
はソース接地FETで、ゲート端子G、ドレイン端子
D、ソース端子Sを有している。2は増幅器の入力端
子、3は増幅器の出力端子である。4,5,6,7,
8,9は伝送線路で、伝送線路5,6、7、8と導電性
ワイヤ18とソース接地FET1a又は1bがこの順に
接続して構成された増幅回路が2組分伝送線路4と9の
間に並列に接続される。すなわち、入力2に接続された
伝送線路4から伝送線路がA点で2分岐して2組の直列
に接続された伝送線路5,6がボンディングワイヤ(以
降導電性ワイヤと呼ぶ)18を介してFET1aまたは
1bのゲート端子に直列に接続され、FET1aまたは
1bのドレイン端子からは再び導電性ワイヤを介して直
列に伝送線路7,8が接続され、2組の伝送線路8の他
端はB点で伝送線路9の一端に共通に接続され、伝送線
路9の他端が出力端子3に接続される。上記の伝送線路
4,5,6で入力整合回路10を、伝送線路7,8,9
で出力整合回路11をそれぞれ構成している。Example 1. FIG. 1 is a circuit diagram of an amplifier showing an embodiment of the first invention, in which 1 (1a and 1b) is shown.
Is a source-grounded FET and has a gate terminal G, a drain terminal D, and a source terminal S. Reference numeral 2 is an input terminal of the amplifier, and 3 is an output terminal of the amplifier. 4, 5, 6, 7,
Reference numerals 8 and 9 denote transmission lines. Between two transmission lines 4 and 9, an amplifier circuit configured by connecting the transmission lines 5, 6, 7, and 8, the conductive wire 18, and the source-grounded FET 1a or 1b in this order is provided. Are connected in parallel. That is, the transmission line 4 connected to the input 2 branches into two at the point A, and two sets of transmission lines 5 and 6 connected in series are connected via bonding wires (hereinafter referred to as conductive wires) 18. The transmission terminals 7 and 8 are connected in series to the gate terminal of the FET 1a or 1b, and the transmission terminals 7 and 8 are connected in series again from the drain terminal of the FET 1a or 1b via a conductive wire. Are commonly connected to one end of the transmission line 9, and the other end of the transmission line 9 is connected to the output terminal 3. The input matching circuit 10 is connected to the transmission lines 7, 8 and 9 by the transmission lines 4, 5 and 6.
The output matching circuits 11 are respectively constituted by.
【0038】伝送線路5,6,7,8および並列に動作
するFET1a,1bとで増幅器内に閉ループ回路12
が構成される。13は抵抗回路で、接続用伝送線路14
と抵抗15とで構成され、上記閉ループ回路12の入力
側整合回路内の対向する所定の位置に接続される。With the transmission lines 5, 6, 7, and 8 and the FETs 1a and 1b operating in parallel, a closed loop circuit 12 is formed in the amplifier.
Is configured. 13 is a resistance circuit, which is a transmission line for connection 14
And a resistor 15 and are connected to predetermined opposing positions in the input side matching circuit of the closed loop circuit 12.
【0039】図2は図1の増幅器の構成図である。上記
伝送線路4,5,6は誘電体基板16上に設けられてお
り、上記伝送線路7,8,9は別の誘電体基板17上に
設けられている。抵抗15は誘電体基板16上に薄膜で
形成され接続用伝送線路14で入力整合回路の所定の対
向する位置に接続されている。また、FET1a、1b
のソース端子は各々のFET本体の裏面のスルーホール
(図示せず)により誘電体基板16の裏面(図示せず)に設
けられた接地板19に接続されている。FIG. 2 is a block diagram of the amplifier of FIG. The transmission lines 4, 5 and 6 are provided on the dielectric substrate 16, and the transmission lines 7, 8 and 9 are provided on another dielectric substrate 17. The resistor 15 is formed of a thin film on the dielectric substrate 16 and is connected to a predetermined opposing position of the input matching circuit by the connection transmission line 14. In addition, FET1a, 1b
Source terminals are through holes on the back of each FET body.
It is connected to a ground plate 19 provided on the back surface (not shown) of the dielectric substrate 16 by (not shown).
【0040】次に動作について説明する。図1におい
て、基本波即ち周波数f0 の信号成分は入力端子2から
入力され、A点で分配されて並列に接続されたFET1
a,1bにそれぞれ入力される。FET1a,1bで増
幅された信号はB点で合成され出力端子3から出力され
る。一方、閉ループ回路12内に存在する熱雑音の内、
周波数f0 /2の成分のベクトル方向は並列に動作する
回路でがそれぞれ異なり、また、FET1a,FET1
bの特性ばらつきによって増幅された周波数f0/2の
成分のベクトル方向および大きさは並列に動作する回路
でそれぞれ異なる。これらの成分は、図25(b)に示す
ようにそれぞれの平衡モードeeと不平衡モードe0に
分解できる。仮に抵抗回路13がないとすると、不平衡
モードeoはB点で位相が反転して全反射するため、そ
れぞれFET1a,FET1bへ帰還される。Next, the operation will be described. In FIG. 1, a fundamental wave, that is, a signal component of frequency f 0 is input from an input terminal 2, is distributed at point A, and is connected in parallel to FET 1
It is input to a and 1b respectively. The signals amplified by the FETs 1a and 1b are combined at the point B and output from the output terminal 3. On the other hand, of the thermal noise existing in the closed loop circuit 12,
Vector direction component of the frequency f 0/2 are different each in circuits operating in parallel, also, FETs 1a, FET1
vector direction and magnitude of b frequency f 0/2 of the component amplified by the characteristic variations of different respectively circuits operating in parallel. These components can be decomposed into respective equilibrium mode e e and unbalanced mode e 0 as shown in FIG. If there is no resistance circuit 13, the unbalanced mode e o has its phase inverted at point B and is totally reflected, so that it is fed back to the FET 1a and FET 1b, respectively.
【0041】ここでFET1a、FET1bのゲート端
子には先端開放伝送線路は接続されていないので、不平
衡モードeoはさらにA点まで達しここでまた位相が反
転して全反射されFET1a,FET1bに再び入力さ
れる。従って、信号周波数f 0 と周波数f0 /2が同時
にFET1a,FET1bに入力され、FETが非線形
動作しているとミキシングが起き、その結果、周波数f
0 と周波数f0 /2の差の周波数f0 /2の成分が出力
される。Here, the gate ends of FET1a and FET1b
Since the open-ended transmission line is not connected to the child,
Equity mode eoReaches point A, and the phase is opposite here.
Then it is totally reflected and input again to FET1a and FET1b.
Be done. Therefore, the signal frequency f 0 And frequency f0 / 2 at the same time
Is input to FET1a and FET1b, and the FET is non-linear
Mixing occurs during operation, resulting in frequency f
0 And frequency f0 Frequency f of difference of / 20 / 2 component is output
Is done.
【0042】出力されたf0 /2の成分は、再びB点で
位相が反転して全反射し、上記動作を繰り返していく。
このように周波数f0 /2の不平衡モードは、あたかも
A点とB点間のループ回路12をループを描くように伝
播していく。FETの非線形性が大きくなるとミキシン
グにより発生する周波数f0 /2の成分も増大し、ルー
プ回路においてループ利得が増大し周波数f0 /2の発
振が生じ、この系が許す飽和レベルまで振幅が増大す
る。系の飽和出力はf0 成分とf0 /2成分の和で規定
されるので、f0 /2成分が現れた瞬間にf0 の成分が
急減少する。The components of the output f 0/2 is totally reflected by the phase is reversed again point B, it will repeat the above operation.
Thus the frequency f 0/2 of the unbalanced mode, continue to though propagating loop circuit 12 between points A and B so as to draw a loop. Component of the frequency f 0/2 generated by mixing the non-linearity of the FET is greater increases, the oscillation of the loop gain increases the frequency f 0/2 occurs in the loop circuit, increases the amplitude until the saturation level of the system allows To do. Since the saturated output of the system is defined by the sum of f 0 component and the f 0/2 component, component of f 0 decreases abruptly at the moment of f 0/2 component appeared.
【0043】このときのループ発振条件は図3に示すル
ープ回路で式(1)、(2)で示される。The loop oscillation condition at this time is expressed by the equations (1) and (2) in the loop circuit shown in FIG.
【0044】[0044]
【数1】 [Equation 1]
【0045】ここで、a1とb1は机上計算用としてそ
れぞれ図3(a)に示した閉ループ12の入力側に仮に理
想サーキュレータ20を付加した場合の入力側における
入力進行波とループ回路からの出力進行波を示し、a2
とb2はそれぞれ図3(b)に示した閉ループ12の出力
側に仮に理想サーキュレータ20を付加した場合の出力
側における入力進行波とループ回路からの出力進行波を
示す。Here, a1 and b1 are input traveling waves on the input side and outputs from the loop circuit when the ideal circulator 20 is provisionally added to the input side of the closed loop 12 shown in FIG. Shows traveling wave, a2
3 and 2 respectively show the input traveling wave on the output side and the output traveling wave from the loop circuit when the ideal circulator 20 is provisionally added to the output side of the closed loop 12 shown in FIG. 3B.
【0046】図4は閉ループ回路に抵抗回路13を設け
なかった場合と、設けた場合の増幅器の入出力特性の測
定結果を示した図である。増幅器の閉ループ回路に抵抗
回路13が無い場合、FETの非線形性が大きくなり、
上記閉ループ回路がf0 /2の周波数で式(1)、
(2)を満足するとき、f0 /2の成分が増大し、増幅
器の入出力特性は図4(a)に示すからのように異
常増幅現象を起こす。この異常増幅現象が生じた時に、
図4(b)に示すように増幅器の出力スペクトルとして
f0 /2の成分が生じる。FIG. 4 is a diagram showing the measurement results of the input / output characteristics of the amplifier when the resistance circuit 13 is not provided in the closed loop circuit and when it is provided. If there is no resistance circuit 13 in the closed loop circuit of the amplifier, the non-linearity of the FET increases,
Wherein the closed loop circuit at a frequency of f 0/2 (1),
When (2) is satisfied, the component of f 0/2 increases, and the amplifier input / output characteristic causes an abnormal amplification phenomenon as shown in FIG. 4 (a). When this abnormal amplification phenomenon occurs,
F 0/2 components occurs as the output spectrum of the amplifier as shown in Figure 4 (b).
【0047】そこで、この増幅器に、抵抗回路13を閉
ループ回路12の周波数に応じて決定された対向する位
置に接続すると、周波数f0 /2の不平衡モードは抵抗
15の両端で同振幅、逆位相となるため、上記不平衡モ
ード電力を抵抗15上で合成することにより吸収するこ
とができる。 従って、f0 /2の周波数で(1)、
(2)式が成立しなくなり、ループ発振を抑えることが
できる。即ち、図4の(c)に示すように信号周波数f
0 の成分が急激に減少する異常増幅現象を無くすことが
できる。このとき、スペクトルにもf0 /2の成分は検
出されない。以上のように、抵抗回路13を閉ループ回
路12の所定の対向する位置に接続することによって、
信号周波数f0 の成分が急激に減少する異常増幅現象を
無くすことができる。[0047] Therefore, in this amplifier, connecting a resistor circuit 13 to the opposite position is determined according to the frequency of the closed loop circuit 12, both ends at the same amplitude of the frequency f 0/2 of the unbalanced mode resistor 15, reverse Since they are in phase, the unbalanced mode power can be absorbed by combining them on the resistor 15. Therefore, at a frequency of f 0/2 (1),
Equation (2) is no longer satisfied, and loop oscillation can be suppressed. That is, as shown in FIG. 4C, the signal frequency f
It is possible to eliminate the abnormal amplification phenomenon in which the component of 0 sharply decreases. In this case, the components of f 0/2 in the spectrum is not detected. As described above, by connecting the resistance circuit 13 to the predetermined opposed position of the closed loop circuit 12,
The abnormal amplification phenomenon in which the component of the signal frequency f 0 sharply decreases can be eliminated.
【0048】実施例2.図5は、別の発明における一実
施例を示す増幅器の構成図で、同図において、1〜18
は図1の符号と同じなので説明を省略する。23は抵抗
回路で、抵抗22と接続用線路21から構成され、閉ル
ープ回路12の出力側整合回路内の所定の対向する位置
に接続される。ここでは抵抗回路が2つ接続されている
ことを示している。Example 2. FIG. 5 is a block diagram of an amplifier showing an embodiment of another invention. In FIG.
Are the same as those in FIG. Reference numeral 23 is a resistance circuit, which is composed of a resistance 22 and a connecting line 21, and is connected to a predetermined opposing position in the output side matching circuit of the closed loop circuit 12. Here, it is shown that two resistance circuits are connected.
【0049】次に動作について説明する。図5において
周波数の異なる信号が2波入力された場合、それぞれの
信号周波数の1/2倍の周波数で、閉ループ回路でのル
ープ発振条件(1)、(2)式が成立しないような所定
の閉ループ回路内の対向する位置に抵抗回路13および
抵抗回路23をそれぞれ接続する。これにより、周波数
の異なる信号2波の異常増幅現象を無くすことができ
る。図5は2波の場合について示しているが、複数の周
波数の異なる信号が入力された場合においても、複数個
の抵抗回路をそれぞれループ発振条件の式(1)、
(2)を成立させないような位置に接続すればよく、こ
れにより各信号周波数の異常増幅現象を無くすことがで
きる。Next, the operation will be described. In the case where two signals having different frequencies are input in FIG. 5, at a frequency that is ½ times each of the signal frequencies, the predetermined conditions such that the loop oscillation conditions (1) and (2) in the closed loop circuit are not satisfied. The resistance circuit 13 and the resistance circuit 23 are respectively connected to the opposing positions in the closed loop circuit. This makes it possible to eliminate the abnormal amplification phenomenon of two waves having different frequencies. Although FIG. 5 shows a case of two waves, even when a plurality of signals having different frequencies are input, a plurality of resistance circuits are respectively expressed by the loop oscillation condition formula (1),
It suffices to connect to a position where the condition (2) is not established, whereby the abnormal amplification phenomenon of each signal frequency can be eliminated.
【0050】実施例3.図6は、別の発明における一実
施例を示す増幅器の構成図で、同図において、1〜19
は図2の符号と同じなので説明を省略する。24は誘電
体基板上に形成された薄膜抵抗で、閉ループ回路内の対
向して配置される入力整合回路を構成する伝送線路6間
の一部と出力整合回路を構成する伝送線路7間の一部に
帯状に設けてあり、各伝送線路に接続されている。Example 3. FIG. 6 is a block diagram of an amplifier showing an embodiment of another invention. In FIG.
2 are the same as the reference numerals in FIG. Reference numeral 24 denotes a thin film resistor formed on the dielectric substrate, which is a portion between the transmission lines 6 forming the input matching circuit and the transmission line 7 forming the output matching circuit, which are arranged facing each other in the closed loop circuit. It is provided in a strip shape in the section and is connected to each transmission line.
【0051】次に動作について説明する。図6におい
て、広帯域に信号が入力される場合、その帯域内の全て
の信号の1/2倍の周波数で閉ループ回路でのループ発
振条件(1)、(2)式が成立しないようにするために
抵抗を装荷する所定の位置は連続になる。従って、薄膜
抵抗24を閉ループ回路内の対向して配置される伝送線
路間に帯状に連続的に設けることで、所定の帯域内にお
ける任意の信号周波数の異常増幅現象を無くすことがで
きる。Next, the operation will be described. In FIG. 6, when a signal is input in a wide band, in order to prevent the conditions (1) and (2) of the loop oscillation in the closed loop circuit from being satisfied at a frequency that is ½ times that of all signals in the band. The predetermined position for loading the resistor is continuous. Therefore, the thin film resistor 24 is continuously provided in a band shape between the transmission lines arranged opposite to each other in the closed loop circuit, so that an abnormal amplification phenomenon of an arbitrary signal frequency within a predetermined band can be eliminated.
【0052】実施例4.図7は、別の発明における一実
施例を示す増幅器の構成図で、同図において、1〜19
は図2の符号と同じなので説明を省略する。FET1a
本体とFET1b本体は同一基板27上に形成され、2
8は抵抗回路で、上記FET1a,1bのそれぞれの入
力端子であるゲート端子の間に同一基板上に形成された
抵抗26と接続伝送線路25とで構成される。Example 4. FIG. 7 is a configuration diagram of an amplifier according to another embodiment of the invention. In FIG.
2 are the same as the reference numerals in FIG. FET1a
The body and the FET1b body are formed on the same substrate 27, and
Reference numeral 8 is a resistance circuit, which is composed of a resistor 26 and a connection transmission line 25 formed on the same substrate between the gate terminals which are the input terminals of the FETs 1a and 1b.
【0053】次に動作について説明する。図7におい
て、信号周波数がf0 /2の周波数で閉ループ回路での
ループ発振条件(1)、(2)式が成立しないよう不平
衡モード電力を吸収させる位置がFETのすぐ近傍にな
る時、FET1a,1bが形成された基板と同一基板上
に抵抗回路28を形成することにより、接続用の導電性
ワイヤ18よりもFETの近傍に抵抗回路28を接続で
きるので、導電性ワイヤ18のインダクタンスを考慮す
る必要がなくなり、正確に周波数f0 /2の不平衡モー
ド電力を抵抗26に吸収させることができ、信号周波数
の異常増幅現象を無くすことができる。図7においては
FET1a,FET1bと抵抗回路28を同一基板27
上に形成したが、図8に示すように、FET、抵抗回
路、入力整合回路および出力整合回路からなるマイクロ
波増幅器を同一基板29上に一体形成しても良い。この
場合はボンディングワイヤが不要なのでばらつきが少な
くなり、設計精度がよくなる。また、歩留りもよくな
り、安定する。Next, the operation will be described. 7, the loop oscillation conditions of the signal frequency is in the closed loop circuit at a frequency of f 0/2 (1), (2) when the position where expression is to absorb unbalanced mode power not satisfied is the immediate vicinity of the FET, By forming the resistance circuit 28 on the same substrate on which the FETs 1a and 1b are formed, the resistance circuit 28 can be connected closer to the FET than the conductive wire 18 for connection, so that the inductance of the conductive wire 18 can be reduced. consider it is unnecessary, exactly it is possible to absorb an unbalanced mode power of the frequency f 0/2 to the resistor 26, it is possible to eliminate the abnormal amplification phenomena of the signal frequency. In FIG. 7, the FET 1a and FET 1b and the resistor circuit 28 are formed on the same substrate 27.
Although formed above, as shown in FIG. 8, a microwave amplifier including a FET, a resistance circuit, an input matching circuit and an output matching circuit may be integrally formed on the same substrate 29. In this case, since the bonding wire is unnecessary, the variation is reduced and the design accuracy is improved. In addition, the yield is improved and is stable.
【0054】実施例5.図9は、別の発明における一実
施例を示す増幅器の回路図で、同図において、1〜18
は図1の符号と同じなので説明を省略する。30はf0
/2の周波数で抵抗回路となる回路で、上記閉ループ回
路12の入力側整合回路と接地間にDCブロック用キャ
パシタ31を介して接続される。Example 5. FIG. 9 is a circuit diagram of an amplifier showing an embodiment of another invention.
Are the same as those in FIG. 30 is f 0
It is a circuit which becomes a resistance circuit at a frequency of / 2, and is connected between the input side matching circuit of the closed loop circuit 12 and the ground through a DC blocking capacitor 31.
【0055】次に動作について説明する。図9におい
て、閉ループ回路12内の所定の位置にf0 /2の周波
数で抵抗回路となる一端がDCブロックを介して接地さ
れた回路30を装荷する。また、増幅器をバランス良く
動作させるため、回路30は各FET1a,1bを通る
並列の各経路の同位置にそれぞれ接続する。回路30は
f0 /2の周波数で抵抗回路となるため、f0 /2の周
波数成分は上記抵抗回路で吸収される。従って、ループ
回路12のf0 /2の周波数成分のループ利得は減少
し、閉ループ回路12でのループ発振条件(1)、
(2)式が成立しなくなり、ループ発振を抑えることが
できる。このため、信号周波数f0 の異常増幅現象を無
くすことができる。また、抵抗回路を入力または出力の
整合回路と接地間に設けたので、並列に動作する半導体
素子の入力または出力の整合回路の対向する位置に例え
ばスペース上、抵抗回路を装荷できないような増幅器の
場合に有効であるNext, the operation will be described. 9, one end serving as a resistive circuit at the frequency of f 0/2 in place of the closed loop circuit 12 is loaded with a circuit 30 which is grounded via a DC block. Further, in order to operate the amplifier in a well-balanced manner, the circuit 30 is connected to each of the parallel paths passing through the FETs 1a and 1b at the same position. Circuit 30 to become a resistance circuit at a frequency of f 0/2, the frequency component of f 0/2 is absorbed in the resistor circuit. Thus, the loop gain of the frequency components of f 0/2 of the loop circuit 12 is reduced, the loop oscillation conditions of a closed loop circuit 12 (1),
Equation (2) is no longer satisfied, and loop oscillation can be suppressed. Therefore, the abnormal amplification phenomenon of the signal frequency f 0 can be eliminated. Further, since the resistance circuit is provided between the input or output matching circuit and the ground, it is possible to prevent the resistance circuit from being loaded, for example, in space at a position opposite to the input or output matching circuit of the semiconductor elements operating in parallel. Is effective in case
【0056】実施例6.図10は、別の発明における一
実施例を示す増幅器の回路図で、同図において、1〜1
8は図1の符号と同じなので説明を省略する。35はf
0 /2の周波数で抵抗回路となる回路で、抵抗32、イ
ンダクタ33とキャパシタ34との直列接続で構成さ
れ、上記閉ループ回路12の入力側整合回路と接地間に
接続される。Example 6. FIG. 10 is a circuit diagram of an amplifier according to another embodiment of the invention. In FIG.
Reference numeral 8 is the same as the reference numeral in FIG. 35 is f
It is a circuit that becomes a resistance circuit at a frequency of 0/2 and is composed of a resistor 32, an inductor 33 and a capacitor 34 connected in series, and is connected between the input side matching circuit of the closed loop circuit 12 and the ground.
【0057】図11は図10の増幅器の構成図である。
1〜19は図2の符号と同じなので説明を省略する。抵
抗32は伝送線路4,5,6が形成されている誘電体基
板16と同一誘電体基板上に薄膜で形成され、一端が入
力整合回路に接続され、他端が伝送線路33に接続さ
れ、DCブロック用キャパシタ34と接地用スルーホー
ル67を介して接地される。FIG. 11 is a block diagram of the amplifier of FIG.
Since 1 to 19 are the same as the reference numerals in FIG. The resistor 32 is formed of a thin film on the same dielectric substrate as the dielectric substrate 16 on which the transmission lines 4, 5, 6 are formed, one end of which is connected to the input matching circuit and the other end of which is connected to the transmission line 33. It is grounded through the DC block capacitor 34 and the grounding through hole 67.
【0058】次に動作について説明する。図10におい
て、回路35のインピーダンスZは抵抗32の抵抗値
R、キャパシタ34のキャパシタンスC、伝送線路33
のインダクタンスLを用いて(3)式で示される。Cお
よびLを(4)式の様に選べば、f0 /2の周波数でキ
ャパシタ34とインダクタンス33が直列共振して短絡
回路となり回路35のインピーダンスZはRのみの抵抗
回路となる。Next, the operation will be described. In FIG. 10, the impedance Z of the circuit 35 is the resistance value R of the resistor 32, the capacitance C of the capacitor 34, and the transmission line 33.
It is shown by a formula (3) using the inductance L of. If you choose C and L (4) as in the formula, the capacitor 34 and inductance 33 at a frequency of f 0/2 the impedance Z of the circuit 35 becomes a short circuit with series resonance becomes a resistor circuit R only.
【0059】[0059]
【数2】 [Equation 2]
【0060】従って、回路35をf0 /2の周波数で閉
ループ回路12でのループ発振条件が成立しなくなる所
定の位置で、かつ、増幅器をバランス良く動作させるた
め、各FET1a,1bを通る並列の各経路の同位置に
それぞれ接続すれば、f0 /2の周波数成分は、f0 /
2の周波数で抵抗回路となる回路35で吸収され、f0
/2の周波数成分のループ利得は減少し、ループ発振を
抑えることができる。このため、信号周波数の異常増幅
現象を無くすことができる。また、抵抗回路を集中定数
素子を用いて構成しているために小形にできる。[0060] Accordingly, at a predetermined position where the loop oscillation condition is not satisfied in the circuit 35 in a closed loop circuit 12 at a frequency of f 0/2, and, for operating a balanced amplifier, the parallel through each FETs 1a, 1b If they are connected to the same position on each path, the frequency component of f 0/2 will be f 0 /
It is absorbed by the circuit 35 that becomes a resistance circuit at a frequency of 2 and f 0
The loop gain of the frequency component of / 2 is reduced, and loop oscillation can be suppressed. Therefore, the abnormal amplification phenomenon of the signal frequency can be eliminated. Further, since the resistance circuit is composed of lumped constant elements, it can be made compact.
【0061】実施例7.図12は、別の発明における一
実施例を示す増幅器の構成図で、同図において、1〜1
9は図2の符号と同じなので説明を省略する。36は抵
抗で、37はf0 /2の周波数で1/4波長の線路長を
有する先端開放線路であり抵抗36の一端に接続され
る。抵抗36の他端は上記入力整合回路に並列に接続さ
れる。Example 7. FIG. 12 is a configuration diagram of an amplifier according to another embodiment of the invention. In FIG.
Since 9 is the same as the reference numeral in FIG. 2, its explanation is omitted. 36 The resistor 37 is connected to one end of the open-end line a and the resistor 36 having a line length of a quarter wavelength at a frequency of f 0/2. The other end of the resistor 36 is connected in parallel with the input matching circuit.
【0062】次に動作について説明する。図12におい
て、抵抗36および先端開放線路37からなる回路はf
0 /2の周波数において、先端開放線路37が上記抵抗
との接続点において短絡となるため抵抗36が短絡され
た回路と考えることができる。従って、抵抗36および
先端開放線路37からなる回路をf0 /2の周波数で閉
ループ回路12におけるループ発振条件が成立しなくな
る所定の位置で、かつ、増幅器をバランス良く動作させ
るため、各FET1a,1bを通る並列の各経路の同位
置にそれぞれ接続すれば、f0 /2の周波数成分は抵抗
36で吸収され、f0 /2の周波数成分のループ利得は
減少し、ループ発振を抑えることができる。このため、
信号周波数の異常増幅現象を無くすことができる。また
本構成の場合、実際に抵抗回路の一端を接地する必要が
なく、また、直列共振用のスルーホールやキャパシタ等
の回路が必要なくなる。従って、その分工程数が減る
為、入力整合回路基板16が安価に精度良く実現でき
る。Next, the operation will be described. In FIG. 12, the circuit composed of the resistor 36 and the open-ended line 37 is f
At the frequency of 0/2, the open-ended line 37 is short-circuited at the connection point with the resistor, so that it can be considered as a circuit in which the resistor 36 is short-circuited. Therefore, a circuit comprising a resistor 36 and a open-end line 37 at a predetermined position where the loop oscillation condition is not satisfied in a closed-loop circuit 12 at a frequency of f 0/2, and, for operating a balanced amplifier, the FETs 1a, 1b if connected to the same position of the parallel of each path through the frequency components of f 0/2 is absorbed by the resistor 36, the loop gain of the frequency components of f 0/2 is reduced, it is possible to suppress loop oscillation . For this reason,
The abnormal amplification phenomenon of the signal frequency can be eliminated. Further, in the case of this configuration, it is not necessary to actually ground one end of the resistance circuit, and a circuit such as a through hole for series resonance and a capacitor is not necessary. Therefore, since the number of steps is reduced accordingly, the input matching circuit board 16 can be inexpensively and accurately realized.
【0063】実施例8.図13は、図12の増幅器の回
路図で、同図において、1〜18は図1の符号と同じな
ので説明を省略する。40はf0 /2の周波数で抵抗回
路となる帰還回路で、上記閉ループ回路12のFETの
入力端子であるゲート端子と出力端子であるドレイン端
子間にDCブロック用キャパシタ39および接続用導電
性ワイヤのインダクタンス38を介して接続される。Example 8. FIG. 13 is a circuit diagram of the amplifier of FIG. 12, and in the figure, 1 to 18 are the same as the reference numerals of FIG. 40 is a feedback circuit comprising a resistor circuit at a frequency of f 0/2, the closed-loop circuit 12 of the gate terminal and the DC blocking capacitor 39 and the connection conductive wire between the drain terminal is an output terminal which is an input terminal of the FET Are connected via an inductance 38 of.
【0064】次に動作について説明する。図13におい
て、帰還回路40はf0 /2の周波数で抵抗回路となる
ように構成しておく。このため、帰還回路40をf0 /
2の周波数で閉ループ回路12におけるループ発振条件
が成立しなくなる所定の位置で、かつ、増幅器をバラン
ス良く動作させるため、各FET1a,1bを通る並列
の各経路の同位置にそれぞれ接続すれば、f0 /2の周
波数成分は帰還回路40で吸収され、f0 /2の周波数
成分のループ利得は減少し、ループ発振を抑えることが
できる。このため、信号周波数の異常増幅現象を無くす
ことができる。この場合、帰還回路40がf0 /2の周
波数で抵抗回路となるように構成しているが、接続用導
電性ワイヤ38およびDCブロック用キャパシタ39と
を含めてf0 /2の周波数で抵抗回路となるように構成
してもよい。これは本実施例に限らず他の実施例におい
ても同様である。また、本実施例ではFETの入力端子
と出力端子間に帰還回路が構成された場合について示し
たが入力整合回路の所定の位置と出力整合回路の所定の
位置との間に帰還回路を構成することも可能である。こ
れは本実施例に限らず帰還回路を用いる他の実施例にお
いても同様である。Next, the operation will be described. 13, the feedback circuit 40 is kept configured such that the resistance circuit at a frequency of f 0/2. Therefore, the feedback circuit 40 is set to f 0 /
At a predetermined position where the loop oscillation condition in the closed loop circuit 12 is not satisfied at the frequency of 2, and in order to operate the amplifier in a well-balanced manner, if they are connected to the same position of each parallel path passing through each FET 1a, 1b, f frequency components of 0/2 is absorbed by the feedback circuit 40, the loop gain of the frequency components of f 0/2 is reduced, it is possible to suppress loop oscillation. Therefore, the abnormal amplification phenomenon of the signal frequency can be eliminated. In this case, the feedback circuit 40 is configured to be resistive at the frequency of f 0/2, the resistance at the frequency of f 0/2, including a connecting conductive wires 38 and DC block capacitor 39 It may be configured as a circuit. This applies not only to this embodiment but also to other embodiments. Further, in this embodiment, the case where the feedback circuit is formed between the input terminal and the output terminal of the FET has been described, but the feedback circuit is formed between the predetermined position of the input matching circuit and the predetermined position of the output matching circuit. It is also possible. This applies not only to this embodiment but also to other embodiments using a feedback circuit.
【0065】また、この構成は半導体素子の入力端子と
出力端子間に基本周波数の1/2倍波で抵抗回路となる
帰還回路を構成したので、並列に動作する半導体素子の
入力または出力の整合回路の対向する位置に抵抗回路を
装荷できない場合や、接地回路が構成できないような増
幅器の構成の場合に有効である。Further, in this configuration, since the feedback circuit which is a resistance circuit with the 1/2 harmonic of the fundamental frequency is formed between the input terminal and the output terminal of the semiconductor element, the input or output matching of the semiconductor elements operating in parallel is performed. This is effective in the case where the resistance circuit cannot be loaded at the opposite position of the circuit or in the case of the amplifier configuration in which the ground circuit cannot be configured.
【0066】実施例9.図14は、別の発明における一
実施例を示す増幅器の回路図で、図において、1〜18
は図2の符号と同じなので説明を省略する。45はf0
/2の周波数で抵抗回路となる帰還回路で、抵抗41、
キャパシタ42とインダクタ43とで構成され、接続用
線路44と導電性ワイヤのインダクタンス38(このイ
ンピーダンスは無視できる)を介して上記閉ループ回路
12のFETの入力端子と出力端子間に接続される。Example 9. FIG. 14 is a circuit diagram of an amplifier according to another embodiment of the invention.
2 are the same as the reference numerals in FIG. 45 is f 0
In the feedback circuit which becomes a resistance circuit at the frequency of / 2, the resistance 41,
It is composed of a capacitor 42 and an inductor 43, and is connected between an input terminal and an output terminal of the FET of the closed loop circuit 12 through a connecting line 44 and an inductance 38 of a conductive wire (this impedance can be ignored).
【0067】また、図15は図14の増幅器の構成図で
ある。同図において、1〜19は図2の符号と同じなの
で説明を省略する。帰還回路45は誘電体基板46,4
7上にそれぞれ形成され、一端がFETの入力端子に、
他端がFETの出力端子にそれぞれ接続用導電性ワイヤ
38を介して接続されている。FIG. 15 is a block diagram of the amplifier shown in FIG. In the figure, reference numerals 1 to 19 are the same as those in FIG. The feedback circuit 45 includes the dielectric substrates 46 and 4
7 on each side, one end of which is the input terminal of the FET,
The other end is connected to the output terminal of the FET via a connecting conductive wire 38, respectively.
【0068】次に動作について説明する。図14におい
て、帰還回路45のインピーダンスZは抵抗41の抵抗
値R、キャパシタ42のキャパシタンスC、伝送線路4
3のインダクタンスLを用いて(3)式で示される。C
およびLを(4)式の様に選べば、f0 /2の周波数で
キャパシタ42と伝送線路43が直列共振して短絡回路
となり、帰還回路45のインピーダンスZはRのみの抵
抗回路となる。Next, the operation will be described. In FIG. 14, the impedance Z of the feedback circuit 45 is the resistance value R of the resistor 41, the capacitance C of the capacitor 42, the transmission line 4
It is shown by the equation (3) using the inductance L of 3. C
Be selected and L (4) as in the formula, the capacitor 42 and transmission line 43 at a frequency of f 0/2 is a short circuit in series resonance, the impedance Z of the feedback circuit 45 is a resistor circuit R only.
【0069】[0069]
【数2】(Equation 2)
【0070】従って、帰還回路45をf0 /2の周波数
で閉ループ回路12でのループ発振条件が成立しなくな
る所定の位置で、かつ、増幅器をバランス良く動作させ
るため、各FET1a,1bを通る並列の各経路の同位
置にそれぞれ接続すれば、f0 /2の周波数成分は、f
0 /2の周波数で抵抗回路となる回路45の抵抗41で
吸収され、f0 /2の周波数成分のループ利得は減少
し、ループ発振を抑えることができる。このため、信号
周波数の異常増幅現象を無くすことができる。また、帰
還回路を集中定数素子を用いて構成しているために小形
にできる。[0070] Therefore, a feedback circuit 45 in place of the loop oscillation condition is not satisfied in a closed loop circuit 12 at a frequency of f 0/2, and, for balancing good operation amplifier, in parallel through each FETs 1a, and 1b if each the same positions of each path of the connection, the frequency components of f 0/2 is, f
0/2 is absorbed by the resistor 41 of the circuit 45 comprising a resistor circuit in the frequency, the loop gain of the frequency components of f 0/2 is reduced, it is possible to suppress loop oscillation. Therefore, the abnormal amplification phenomenon of the signal frequency can be eliminated. Further, since the feedback circuit is composed of lumped constant elements, it can be made compact.
【0071】実施例10.図16は、別の発明における
一実施例を示す増幅器の構成図で、同図において、1〜
19は図2の符号と同じなので説明を省略する。44は
接続用線路、38は導電性ワイヤのインダクタンス、4
5はf0 /2の周波数で抵抗回路となる帰還回路で、抵
抗41、キャパシタ42とインダクタ43とで構成さ
れ、上記閉ループ回路12の伝送線路6と7間に接続さ
れる。帰還回路45は並列に動作するFET1a,1b
と同一基板上に、かつFET1aとFET1bの間に設
けられる。Example 10. FIG. 16 is a block diagram of an amplifier showing an embodiment of another invention. In FIG.
Reference numeral 19 is the same as the reference numeral in FIG. 44 is a connecting line, 38 is an inductance of a conductive wire, 4
Reference numeral 5 is a feedback circuit which serves as a resistance circuit at a frequency of f 0/2 and is composed of a resistor 41, a capacitor 42 and an inductor 43, and is connected between the transmission lines 6 and 7 of the closed loop circuit 12. The feedback circuit 45 is composed of FETs 1a and 1b that operate in parallel.
Is provided on the same substrate as and between the FET 1a and the FET 1b.
【0072】次に動作について説明する。図16におい
て、本増幅器の構成の場合、閉ループ回路12は伝送線
路6,7およびFET1a,1bと接続用導電性ワイヤ
18とで構成される。通常、FET1aと1bは分割さ
れていない場合が多いが、このような場合、f0 /2の
周波数で閉ループ回路12でのループ発振条件が成立し
なくなる所定の位置に帰還回路を構成する必要がある場
合、本構成のようにFETを1a,1bに分割しその間
に帰還回路45を設けることで増幅器をバランス良く動
作させ、かつf0 /2の周波数成分は帰還回路45の抵
抗41で吸収され、f0 /2の周波数成分のループ利得
は減少し、ループ発振を抑えることができる。このた
め、信号周波数の異常増幅現象を無くすことができる。
また、帰還回路を半導体素子と同一基板に構成し、かつ
並列に動作する半導体間に配置することで帰還回路の接
続用ワイヤまたは接続用線路を最短にすることができる
ため、その影響をなくすことができ、基本周波数の1/
2倍の周波数で抵抗回路となる帰還回路が精度よく構成
できるNext, the operation will be described. 16, in the case of the configuration of the present amplifier, the closed loop circuit 12 is composed of transmission lines 6 and 7, FETs 1a and 1b, and a conductive wire 18 for connection. Usually, in many cases FET1a and 1b is not divided, in such a case, the need to configure the feedback circuit at a predetermined position where the loop oscillation condition is not satisfied in a closed loop circuit 12 at a frequency of f 0/2 in some cases, the frequency components of the FET to 1a, that good balance to operate the amplifier in providing the feedback circuit 45 therebetween divided into 1b, and f 0/2 as in the present configuration is absorbed by the resistor 41 of the feedback circuit 45 , the loop gain of the frequency components of f 0/2 is reduced, it is possible to suppress loop oscillation. Therefore, the abnormal amplification phenomenon of the signal frequency can be eliminated.
Also, by constructing the feedback circuit on the same substrate as the semiconductor element and arranging it between semiconductors that operate in parallel, the connection wire or line for the feedback circuit can be made the shortest, so eliminating the effect. Can be generated, 1 / of the fundamental frequency
A feedback circuit that becomes a resistance circuit can be accurately configured at twice the frequency.
【0073】実施例11.図17は、別の発明における
一実施例の増幅器の回路図で、図において、1〜18は
図1の符号と同じなので説明を省略する。48は信号周
波数f0 に対して高インピーダンスとなり、f0 /2の
周波数で抵抗回路となる帰還回路で、上記閉ループ回路
12のFETの入力端子と出力端子間にDCブロック用
キャパシタ39および接続用導電性ワイヤのインダクタ
ンス38を介して接続される。Example 11. FIG. 17 is a circuit diagram of an amplifier according to another embodiment of the invention. In the figure, reference numerals 1 to 18 are the same as those in FIG. 48 becomes high impedance to the signal frequency f 0, f 0/2 of the feedback circuit comprising a resistor circuit in frequency, for the DC block capacitor 39 and connected between the input terminals of the FET of the closed-loop circuit 12 and the output terminal It is connected via the inductance 38 of the conductive wire.
【0074】次に動作について説明する。図17におい
て、帰還回路48は信号周波数f0に対して高インピー
ダンスとなり、f0 /2の周波数で抵抗回路となるよう
に構成しておく。このため、帰還回路48をf0 /2の
周波数で閉ループ回路12でのループ発振条件が成立し
なくなる所定の位置に装荷すれば、帰還回路48が増幅
器の信号周波数f0 の特性に影響を与えること無く、f
0 /2の周波数成分は帰還回路48で吸収され、f0 /
2の周波数成分のループ利得は減少し、ループ発振を抑
えることができる。このため、信号周波数の異常増幅現
象を無くすことができる。この場合、帰還回路48が信
号周波数f0 に対して高インピーダンスとなるため増幅
器の信号周波数f0 の特性に影響を与えることは無い。
従って、実際は帰還回路48を構成する場合、増幅器を
バランス良く動作させるため、各FET1a,1bを通
る並列の各経路の同位置にそれぞれ接続する必要は無く
なり、任意の位置に接続することができる。尚、DCブ
ロック用キャパシタ39および接続用導電性ワイヤのイ
ンダクタンス38の影響は無視できる。Next, the operation will be described. 17, feedback circuit 48 becomes high impedance to the signal frequency f 0, it should be configured so that the resistance circuit at a frequency of f 0/2. Therefore, when loading a feedback circuit 48 in place of the loop oscillation condition is not satisfied in a closed loop circuit 12 at a frequency of f 0/2, the feedback circuit 48 will affect the characteristics of the signal frequency f 0 of the amplifier Without f
Frequency components of 0/2 is absorbed by the feedback circuit 48, f 0 /
The loop gain of the frequency component of 2 is reduced, and loop oscillation can be suppressed. Therefore, the abnormal amplification phenomenon of the signal frequency can be eliminated. In this case, it will not affect the characteristics of the signal frequency f 0 of the amplifier for the feedback circuit 48 becomes high impedance to the signal frequency f 0.
Therefore, when the feedback circuit 48 is actually configured, the amplifiers are operated in a well-balanced manner, so that it is not necessary to connect them to the same positions of the respective parallel paths passing through the FETs 1a and 1b, and they can be connected to arbitrary positions. The effects of the DC blocking capacitor 39 and the connecting conductive wire inductance 38 can be ignored.
【0075】実施例12.図18は、別の発明における
一実施例を示す増幅器の回路図で、同図において、1〜
18は図1の符号と同じなので説明を省略する。52は
信号周波数f0 で開放となり、f0 /2の周波数で抵抗
回路となる帰還回路で、抵抗49、キャパシタ51とイ
ンダクタ50とで構成され、DCブロック用キャパシタ
39、接続用線路44および導電性ワイヤのインダクタ
ンス38を介して上記閉ループ回路12のFETの入力
端子と出力端子間に接続される。図19は上記増幅器の
構成図である。1〜19は図2の符号と同じなので説明
を省略する。帰還回路52は誘電体基板53,54上に
それぞれ形成され、一端がFETの入力端子に、他端が
FETの出力端子にそれぞれ接続用導電性ワイヤ38を
介して接続されている。Example 12 FIG. 18 is a circuit diagram of an amplifier showing another embodiment of the invention. In FIG.
Reference numeral 18 is the same as the reference numeral in FIG. Reference numeral 52 denotes a feedback circuit which is opened at a signal frequency f 0 and serves as a resistance circuit at a frequency of f 0/2. The feedback circuit 52 is composed of a resistor 49, a capacitor 51 and an inductor 50, and has a DC block capacitor 39, a connecting line 44 and a conductive line. It is connected between the input terminal and the output terminal of the FET of the closed loop circuit 12 via the inductance 38 of the conductive wire. FIG. 19 is a block diagram of the amplifier. Since 1 to 19 are the same as the reference numerals in FIG. The feedback circuit 52 is formed on each of the dielectric substrates 53 and 54, one end of which is connected to the input terminal of the FET and the other end of which is connected to the output terminal of the FET through the connecting conductive wires 38.
【0076】次に動作について説明する。図18におい
て、帰還回路52のインピーダンスZは抵抗49の抵抗
値R、キャパシタ51のキャパシタンスC、伝送線路5
0のインダクタンスLを用いて(5)式で示される。C
およびLを(6)式の様に選べば、f0 の周波数でキャ
パシタ51と伝送線路50が並列共振して開放回路とな
り、帰還回路52のインピーダンスZは無限大となる。Next, the operation will be described. In FIG. 18, the impedance Z of the feedback circuit 52 is the resistance value R of the resistor 49, the capacitance C of the capacitor 51, and the transmission line 5.
It is shown by the equation (5) using the inductance L of 0. C
If L and L are selected as in equation (6), the capacitor 51 and the transmission line 50 resonate in parallel at a frequency of f 0 to form an open circuit, and the impedance Z of the feedback circuit 52 becomes infinite.
【0077】[0077]
【数3】 (Equation 3)
【0078】また、f0 /2の周波数ではキャパシタ5
1と伝送線路50の並列回路のインピーダンスは容量性
となりZは抵抗とキャパシタンスが直列接続された抵抗
回路となる。従って、帰還回路52をf0 /2の周波数
で閉ループ回路12でのループ発振条件が成立しなくな
る所定の位置に装荷すれば、帰還回路52が増幅器の信
号周波数f0 の特性に影響を与えること無く、f0 /2
の周波数成分は帰還回路52の抵抗49で吸収され、f
0 /2の周波数成分のループ利得は減少し、ループ発振
を抑えることができる。このため、信号周波数の異常増
幅現象を無くすことができる。また、第12の帰還回路
に集中定数素子を用いた並列共振回路を用いているた
め、基本周波数でインピーダンスを非常に大きくできる
回路を小形に構成できる[0078] In addition, the capacitor 5 is at a frequency of f 0/2
The impedance of the parallel circuit of 1 and the transmission line 50 becomes capacitive, and Z becomes a resistance circuit in which a resistance and a capacitance are connected in series. Thus, if loading the feedback circuit 52 in place of the loop oscillation condition is not satisfied in a closed loop circuit 12 at a frequency of f 0/2, the feedback circuit 52 will affect the characteristics of the signal frequency f 0 of the amplifier None, f 0/2
The frequency component of is absorbed by the resistor 49 of the feedback circuit 52 and f
0/2 of the loop gain of the frequency component is reduced, it is possible to suppress loop oscillation. Therefore, the abnormal amplification phenomenon of the signal frequency can be eliminated. Further, since the twelfth feedback circuit uses the parallel resonant circuit using the lumped constant element, it is possible to construct a small circuit having a very large impedance at the fundamental frequency.
【0079】実施例13.図20は、別の発明における
一実施例を示す増幅器の回路図で、同図において、1〜
18は図1の符号と同じなので説明を省略する。55は
f0 /2の周波数で抵抗回路となり、かつ2・f0 で短
絡となる回路で、上記閉ループ回路12の出力整合回路
と接地間にDCブロック用キャパシタ56を介して接続
される。Example 13. FIG. 20 is a circuit diagram of an amplifier showing another embodiment of the invention. In FIG.
Reference numeral 18 is the same as the reference numeral in FIG. 55 becomes a resistance circuit at a frequency of f 0/2, and in a circuit as a short circuit at 2 · f 0, is connected via a DC blocking capacitor 56 between ground and the output matching circuit of the closed-loop circuit 12.
【0080】次に動作について説明する。図20におい
て、閉ループ回路12内の所定の位置に、f0 /2の周
波数で抵抗回路となり、かつ2・f0 で短絡となり、一
端がDCブロック56を介して接地された回路55を装
荷する。また、増幅器をバランス良く動作させるため、
回路55は各FET1a,1bを通る並列の各経路の同
位置にそれぞれ装荷する。回路55はf0 /2の周波数
で抵抗回路となるため、f0 /2の周波数成分は上記抵
抗回路で吸収される。従って、ループ回路12のf0 /
2の周波数成分のループ利得は減少し、閉ループ回路1
2でのループ発振条件が成立しなくなり、ループ発振を
抑えることができる。このため、信号周波数f0 の異常
増幅現象を無くすことができる。さらに本構成の場合、
回路55は2・f0 で短絡となるため2・f0 の周波数
の出力電力が無くなり、信号周波数f0 の電力の効率が
増加するという効果が生じる。Next, the operation will be described. In Figure 20, in place of the closed loop circuit 12 becomes a resistance circuit at a frequency of f 0/2, and becomes a short circuit at 2 · f 0, end loading circuit 55 is grounded through a DC block 56 . Also, in order to operate the amplifier in a well-balanced manner,
The circuit 55 is loaded at the same position on each of the parallel paths passing through the FETs 1a and 1b. Circuit 55 to become a resistance circuit at a frequency of f 0/2, the frequency component of f 0/2 is absorbed in the resistor circuit. Therefore, f 0 / of the loop circuit 12
The loop gain of the frequency component of 2 decreases and the closed loop circuit 1
The loop oscillation condition in 2 is no longer satisfied, and loop oscillation can be suppressed. Therefore, the abnormal amplification phenomenon of the signal frequency f 0 can be eliminated. Furthermore, in the case of this configuration,
Circuit 55 no longer output power of the frequency of 2 · f 0 for a short circuit 2 · f 0, the effect that the power efficiency of the signal frequency f 0 is increased occurs.
【0081】実施例14.図21は、別の発明における
一実施例を示す増幅器の回路図で、同図において、1〜
18は図1の符号と同じなので説明を省略する。64は
f0 /2の周波数で抵抗回路となり、かつ2・f0 で短
絡となる回路で、信号周波数で1/4波長の長さの伝送
回路57、抵抗58、インダクタ59,60,61、キ
ャパシタ62,63およびDCブロック用キャパシタ5
6とで構成される。伝送線路57の一端は出力整合回路
に接続され、他端と接地間に、インダクタ59とキャパ
シタ62からなる直列共振回路、インダクタ60とキャ
パシタ63からなる直列共振回路およびインダクタ61
と抵抗58の並列回路にDCブロック用キャパシタ56
が直列に接続された回路の並列接続された回路65が接
続されている。図22は上記増幅器の構成図である。1
〜19は図2の符号と同じなので説明を省略する。回路
64は誘電体基板17上に形成され、出力整合回路と接
地間にスルーホール66を介して接続されている。Example 14 FIG. 21 is a circuit diagram of an amplifier showing another embodiment of the invention. In FIG.
Reference numeral 18 is the same as the reference numeral in FIG. 64 becomes a resistance circuit at a frequency of f 0/2, and in a circuit as a short circuit at 2 · f 0, the transmission circuit 57 of the length of 1/4 wavelength at the signal frequency, resistor 58, inductor 59, 60, 61, Capacitors 62 and 63 and DC block capacitor 5
6 and 6. One end of the transmission line 57 is connected to the output matching circuit, and the series resonance circuit including the inductor 59 and the capacitor 62, the series resonance circuit including the inductor 60 and the capacitor 63, and the inductor 61 are connected between the other end and the ground.
And a resistor 58 connected in parallel to the DC block capacitor 56.
The circuit 65 connected in parallel with the circuit connected in series is connected. FIG. 22 is a block diagram of the amplifier. 1
2 to 19, which are the same as those in FIG. 2, will not be described. The circuit 64 is formed on the dielectric substrate 17 and is connected between the output matching circuit and the ground through a through hole 66.
【0082】次に動作について説明する。図21におい
て、回路65のインピーダンスZは抵抗58の抵抗値
R、キャパシタ62,63のキャパシタンスをそれぞれ
C1 ,C2 、伝送線路59,60,61のインダクタン
スをそれぞれL1 ,L2 ,L3とすると(7)式で示さ
れる。C1 およびL1 を(8)式の様に、C2 およびL
2 を(9)式の様に、また、L3 を(10)式のように
選べば、f0 の周波数でキャパシタ62と伝送線路59
が直列共振して短絡回路となり、2・f0 の周波数でキ
ャパシタ63と伝送線路60が直列共振して短絡回路と
なる。また、キャパシタ62,63、伝送線路59,6
0,61からなる回路がf0 /2の周波数で並列共振し
て開放回路となるため回路65のインピーダンスZはR
のみの抵抗回路となる。Next, the operation will be described. In FIG. 21, the impedance Z of the circuit 65 is the resistance value R of the resistor 58, the capacitances of the capacitors 62 and 63 are C 1 and C 2 , respectively, and the inductances of the transmission lines 59, 60 and 61 are L 1 , L 2 and L 3 respectively. Then, it is shown by the equation (7). Let C 1 and L 1 be C 2 and L as shown in equation (8).
If 2 is selected as in the equation (9) and L 3 is selected as in the equation (10), the capacitor 62 and the transmission line 59 at the frequency of f 0.
Becomes a short circuit by series resonance, and the capacitor 63 and the transmission line 60 make a short circuit by series resonance at a frequency of 2 · f 0 . In addition, capacitors 62 and 63, transmission lines 59 and 6
The impedance Z of the circuit 65 is R because the circuit consisting of 0 and 61 resonates in parallel at a frequency of f 0/2 to form an open circuit.
It becomes a resistance circuit only.
【0083】[0083]
【数4】 [Equation 4]
【0084】従って、回路64は回路65に信号周波数
f0 で1/4波長の長さの伝送線路57が接続されてい
るため、f0 の周波数で開放回路、2・f0 の周波数で
短絡回路、そしてf0 /2の周波数で伝送線路57のイ
ンダクタンスと抵抗58の抵抗Rの直列接続された抵抗
回路となる。従って、回路64を、閉ループ回路12で
のループ発振条件が成立しなくなる所定の位置で、か
つ、増幅器をバランス良く動作させるため、各FET1
a,1bを通る並列の各経路の同位置にそれぞれ接続す
れば、f0 /2の周波数成分は抵抗58で吸収され、f
0 /2の周波数成分のループ利得は減少し、ループ発振
を抑えることができる。このため、信号周波数の異常増
幅現象を無くすことができる。また、さらに回路64が
2・f0 で短絡となるため2・f0 の周波数の出力電力
が無くなり、信号周波数f0 の電力の効率が増加すると
いう効果が生じる。なお、上記実施例では全て2並列の
場合を述べているが、本特許はこれに限定されるもので
なく、複数個の並列動作の場合についても所定の閉ルー
プ回路内に上述した回路を接続することで同様の効果が
得られる。[0084] Therefore, circuit 64 for the transmission line 57 of the length of 1/4 wavelength at the signal frequency f 0 in the circuit 65 is connected, open circuit at a frequency of f 0, short at a frequency of 2 · f 0 circuit, and a resistor connected in series circuit of a resistor R of the inductance and resistance 58 of the transmission line 57 at a frequency of f 0/2. Therefore, in order to operate the circuit 64 in a predetermined position where the loop oscillation condition in the closed loop circuit 12 is not satisfied and the amplifier is balanced,
a, if connected to the same position of the parallel of each path through the 1b, the frequency components of f 0/2 is absorbed by the resistor 58, f
0/2 of the loop gain of the frequency component is reduced, it is possible to suppress loop oscillation. Therefore, the abnormal amplification phenomenon of the signal frequency can be eliminated. Moreover, further circuit 64 no longer output power of the frequency of 2 · f 0 for a short circuit 2 · f 0, the effect that the power efficiency of the signal frequency f 0 is increased occurs. In addition, although the above-mentioned embodiments all describe the case of two parallels, the present invention is not limited to this, and in the case of a plurality of parallel operations, the above-mentioned circuit is connected in a predetermined closed loop circuit. By doing so, the same effect can be obtained.
【0085】[0085]
【発明の効果】以上のように、第1の発明によれば半導
体素子の有する非線形性によって増加する熱雑音内の周
波数が基本周波数の1/2倍の信号による不平衡モード
電力を、閉ループ回路内に設けた抵抗回路の抵抗に吸収
させることで無くすことができ、ループ発振を抑え、基
本周波数の成分が減少する異常増幅現象を解消すること
ができるという効果がある。As described above, according to the first aspect of the present invention, the unbalanced mode power due to the signal whose frequency in the thermal noise, which increases due to the non-linearity of the semiconductor element, is 1/2 times the fundamental frequency, is closed loop circuit. There is an effect that it can be eliminated by absorbing it by the resistance of a resistance circuit provided inside, loop oscillation can be suppressed, and abnormal amplification phenomenon in which the component of the fundamental frequency decreases can be eliminated.
【0086】また、第2の発明によれば、広帯域にわた
って帯域内の全周波数の1/2倍の周波数の信号の不平
衡モード電力を吸収させることができ帯域内の信号周波
数の異常増幅現象を解消することができるという効果が
ある。According to the second aspect of the invention, the unbalanced mode power of a signal having a frequency that is 1/2 times the total frequency in the band can be absorbed over a wide band, and the abnormal amplification phenomenon of the signal frequency in the band can be prevented. The effect is that it can be resolved.
【0087】また、第3の発明によれば、抵抗回路を半
導体素子と同一基板上に構成することにより不平衡モー
ドを吸収する抵抗の位置が半導体素子の近傍に設けられ
るので、精度が向上するという効果がある。According to the third aspect of the invention, the resistance circuit is formed on the same substrate as the semiconductor element, so that the position of the resistor for absorbing the unbalanced mode is provided in the vicinity of the semiconductor element, so that the accuracy is improved. There is an effect.
【0088】また、第4の発明によれば、抵抗回路を入
力または出力の整合回路と接地間に設けたので、並列に
動作する半導体素子の入力または出力の整合回路の対向
する位置に抵抗回路を装荷できないような増幅器の場合
に有効であるという効果がある。Further, according to the fourth invention, since the resistance circuit is provided between the input or output matching circuit and the ground, the resistance circuit is provided at a position opposite to the input or output matching circuit of the semiconductor elements operating in parallel. There is an effect that it is effective in the case of an amplifier that cannot be loaded.
【0089】また、第5の発明によれば、抵抗回路を集
中定数素子を用いて構成しているために小形にできると
いう効果がある。Further, according to the fifth aspect of the invention, since the resistance circuit is composed of the lumped constant elements, there is an effect that it can be made small.
【0090】また、第6の発明によれば、先端開放線路
を用いて抵抗回路を構成しているため接地用のスルーホ
ール、DCブロック用のキャパシタが必要なくなり、整
合回路用の基板が安価に精度よく実現できるという効果
がある。According to the sixth aspect of the invention, since the resistance circuit is formed by using the open-ended line, the grounding through hole and the DC block capacitor are not required, and the matching circuit board is inexpensive. There is an effect that it can be realized with high accuracy.
【0091】また、第7の発明によれば、半導体素子の
入力端子と出力端子間に基本周波数の1/2倍波で抵抗
回路となる帰還回路を構成したので、並列に動作する半
導体素子の入力または出力の整合回路の対向する位置に
抵抗回路を装荷できない場合や、接地回路が構成できな
いような増幅器の構成の場合に有効であるという効果が
ある。Further, according to the seventh aspect of the invention, since the feedback circuit serving as the resistance circuit is constituted by the 1/2 harmonic wave of the fundamental frequency between the input terminal and the output terminal of the semiconductor element, the semiconductor elements operating in parallel are connected. There is an effect that it is effective when a resistance circuit cannot be loaded at a position opposite to an input or output matching circuit, or in the case of an amplifier configuration in which a ground circuit cannot be configured.
【0092】また、第8の発明によれば、帰還回路を半
導体素子と同一基板に構成し、かつ並列に動作する半導
体間に配置することで帰還回路の接続用ワイヤまたは接
続用線路を最短にすることができるため、その影響をな
くすことができ、基本周波数の1/2倍の周波数で抵抗
回路となる帰還回路が精度よく構成できるという効果が
ある。According to the eighth aspect of the invention, the feedback circuit is formed on the same substrate as the semiconductor element and is arranged between the semiconductors operating in parallel, so that the connection wire or the connection line of the feedback circuit can be minimized. Therefore, there is an effect that the influence can be eliminated, and the feedback circuit serving as a resistance circuit can be accurately configured at a frequency of 1/2 times the fundamental frequency.
【0093】また、第9の発明によれば、基本周波数に
対して高インピーダンスとなり、かつ基本周波数の1/
2倍の周波数で抵抗回路となる帰還回路を構成している
ので、基本周波数の特性に影響を与えることなく1/2
倍波の電力を吸収させることができるという効果があ
る。According to the ninth aspect of the invention, the impedance is high with respect to the fundamental frequency and 1 / of the fundamental frequency is obtained.
Since the feedback circuit that functions as a resistance circuit is configured at twice the frequency, it is 1/2 without affecting the characteristics of the fundamental frequency.
There is an effect that the electric power of the harmonic wave can be absorbed.
【0094】また、第10の発明によれば、基本周波数
の1/2倍の周波数で抵抗回路となるだけでなく、基本
周波数の2倍の周波数で短絡となる回路構成としたので
2倍波の周波数の出力電力が無くなり、基本波の効率が
増加するという効果がある。Further, according to the tenth aspect of the invention, not only a resistance circuit is formed at a frequency of 1/2 the fundamental frequency, but also a short circuit is formed at a frequency of twice the fundamental frequency. There is an effect that the output power of the frequency is lost and the efficiency of the fundamental wave is increased.
【0095】また、第11の発明によれば、回路内の共
振回路を集中定数素子で構成しているので、小形に、1
/2倍波で抵抗回路となりかつ2倍波で短絡となる回路
を実現できるという効果がある。According to the eleventh aspect of the invention, since the resonance circuit in the circuit is composed of lumped constant elements, it is possible to reduce the size to 1
There is an effect that it is possible to realize a circuit that becomes a resistance circuit at the second harmonic wave and becomes a short circuit at the second harmonic wave.
【図1】 この発明における一実施例を示す増幅器の回
路図である。FIG. 1 is a circuit diagram of an amplifier showing an embodiment of the present invention.
【図2】 図1の増幅器の構成図であるである。2 is a configuration diagram of the amplifier of FIG. 1. FIG.
【図3】 この発明における増幅器内ループ回路のルー
プ利得計算用回路である。FIG. 3 is a circuit for calculating a loop gain of the loop circuit in the amplifier according to the present invention.
【図4】 閉ループ回路に抵抗回路13を設けなかった
場合と、設けた場合の増幅器の入出力特性の測定結果を
示した図である。FIG. 4 is a diagram showing measurement results of input / output characteristics of an amplifier with and without a resistance circuit 13 provided in a closed loop circuit.
【図5】 別の発明における一実施例を示す増幅器の構
成図である。FIG. 5 is a configuration diagram of an amplifier showing an embodiment of another invention.
【図6】 別の発明における一実施例を示す増幅器の構
成図である。FIG. 6 is a configuration diagram of an amplifier showing an embodiment of another invention.
【図7】 別の発明における一実施例を示す増幅器の構
成図である。FIG. 7 is a configuration diagram of an amplifier showing an embodiment of another invention.
【図8】 FET、抵抗回路、入力整合回路および出力
整合回路からなるマイクロ波増幅器を同一基板上に一体
形成した構成図である。FIG. 8 is a configuration diagram in which a microwave amplifier including an FET, a resistance circuit, an input matching circuit, and an output matching circuit is integrally formed on the same substrate.
【図9】 別の発明における一実施例を示す増幅器の回
路図である。FIG. 9 is a circuit diagram of an amplifier showing an embodiment of another invention.
【図10】 別の発明における一実施例を示す増幅器の
回路図である。FIG. 10 is a circuit diagram of an amplifier showing an embodiment of another invention.
【図11】 図10の増幅器の構成図である。11 is a configuration diagram of the amplifier of FIG.
【図12】 別の発明における一実施例を示す増幅器の
構成図である。FIG. 12 is a configuration diagram of an amplifier showing an embodiment of another invention.
【図13】 図12の増幅器の回路図である。13 is a circuit diagram of the amplifier of FIG.
【図14】 別の発明における一実施例を示す増幅器の
回路図である。FIG. 14 is a circuit diagram of an amplifier showing an embodiment of another invention.
【図15】 図14の増幅器の構成図である。である。15 is a configuration diagram of the amplifier shown in FIG. Is.
【図16】 別の発明における一実施例を示す増幅器の
構成図である。FIG. 16 is a configuration diagram of an amplifier showing an embodiment of another invention.
【図17】 別の発明における他の実施例による増幅器
の回路図である。FIG. 17 is a circuit diagram of an amplifier according to another embodiment of another invention.
【図18】 別の発明における他の実施例による増幅器
の回路図である。FIG. 18 is a circuit diagram of an amplifier according to another embodiment of another invention.
【図19】 図18の構成図である。FIG. 19 is a configuration diagram of FIG. 18.
【図20】 別この発明における他の実施例による増幅
器の回路図である。FIG. 20 is a circuit diagram of an amplifier according to another embodiment of the present invention.
【図21】 別の発明における他の実施例による増幅器
の回路図である。FIG. 21 is a circuit diagram of an amplifier according to another embodiment of another invention.
【図22】 図21の増幅器の構成図である。22 is a configuration diagram of the amplifier in FIG. 21. FIG.
【図23】 従来の安定化を施す前の半導体増幅器の回
路図である。FIG. 23 is a circuit diagram of a conventional semiconductor amplifier before stabilization.
【図24】 従来の安定化した半導体増幅器の回路図で
ある。FIG. 24 is a circuit diagram of a conventional stabilized semiconductor amplifier.
1a ソース接地FET 1b ソース接地FET 2 入力端子 3 出力端子 4 伝送線路 5 伝送線路 6 伝送線路 7 伝送線路 8 伝送線路 9 伝送線路 74 伝送線路 75 伝送線路 10 入力整合回路 11 出力整合回路 12 閉ループ回路 13 抵抗回路 23 抵抗回路 28 抵抗回路 14 接続用線路 21 接続用線路 25 接続用線路 44 接続用線路 15 抵抗 22 抵抗 24 抵抗 26 抵抗 32 抵抗 36 抵抗 41 抵抗 49 抵抗 58 抵抗 16 誘電体基板 17 誘電体基板 46 誘電体基板 47 誘電体基板 53 誘電体基板 54 誘電体基板 18 導電性ワイヤ 38 導電性ワイヤ 19 接地板 20 理想サーキュレータ 27 GaAs基板 29 GaAs基板 30 f0 /2で抵抗回路となる回路 35 f0 /2で抵抗回路となる回路 40 f0 /2で抵抗回路となる回路 45 f0 /2で抵抗回路となる回路 31 DCブロック用キャパシタ 39 DCブロック用キャパシタ 56 DCブロック用キャパシタ 33 インダクタ 43 インダクタ 50 インダクタ 59 インダクタ 60 インダクタ 61 インダクタ 70 インダクタ 71 インダクタ 72 インダクタ 73 インダクタ 76 インダクタ 34 キャパシタ 42 キャパシタ 51 キャパシタ 62 キャパシタ 63 キャパシタ 68 キャパシタ 69 キャパシタ 37 2/f0 で1/4波長の長さの先端開放伝送線路 48 f0 で高インピーダンス、かつf0 /2で抵抗回
路となる回路 52 f0 で高インピーダンス、かつf0 /2で抵抗回
路となる回路 55 f0 /2で抵抗回路、かつ2・f0 で短絡となる
回路 64 f0 /2で抵抗回路、かつ2・f0 で短絡となる
回路 57 f0 で1/4波長の長さの伝送線路 65 f0 かつ2・f0 で短絡、f0 /2で抵抗となる
回路 66 スルーホール 67 スルーホール 77 f0 で1/2波長の長さの先端開放伝送回路。1a Source grounded FET 1b Source grounded FET 2 Input terminal 3 Output terminal 4 Transmission line 5 Transmission line 6 Transmission line 7 Transmission line 8 Transmission line 9 Transmission line 74 Transmission line 75 Transmission line 10 Input matching circuit 11 Output matching circuit 12 Closed loop circuit 13 Resistance circuit 23 Resistance circuit 28 Resistance circuit 14 Connection line 21 Connection line 25 Connection line 44 Connection line 15 Resistor 22 Resistor 24 Resistor 26 Resistor 32 Resistor 36 Resistor 41 Resistor 49 Resistor 58 Resistor 16 Dielectric substrate 17 Dielectric substrate 46 Dielectric Substrate 47 Dielectric Substrate 53 Dielectric Substrate 54 Dielectric Substrate 18 Conductive Wire 38 Conductive Wire 19 Ground Plate 20 Ideal Circulator 27 GaAs Substrate 29 GaAs Substrate 30 f 0 A Circuit That Becomes a Resistance Circuit 35 f 0 A circuit that becomes a resistance circuit at 1/2 40 f 0/2 in the resistance circuit circuit 45 f 0/2 in the resistance circuit circuit 31 DC block capacitor 39 DC block capacitor 56 DC block capacitor 33 an inductor 43 inductor 50 inductor 59 inductor 60 inductor 61 inductor 70 inductor 71 Inductors 72 Inductors 73 Inductors 76 Inductors 34 Capacitors 42 Capacitors 51 Capacitors 62 Capacitors 63 Capacitors 68 Capacitors 69 Capacitors 37 2 / f 0 open-ended transmission line with a length of ¼ wavelength 48 f 0 with high impedance and f 0 / 2 becomes a resistance circuit 52 f 0 has high impedance, and f 0/2 makes a resistance circuit 55 f 0/2 makes a resistance circuit, and 2 · f 0 makes a short circuit 64 f 0/2 resistance Road, and 2 · f 0 at a short circuit transmission line 65 f 0 and 2 · f 0 length of a quarter wavelength circuit 57 f 0 as a short circuit, f 0/2 in the resistance circuit 66 through hole 67 Through-hole 77 f 0 , open-ended transmission circuit with a length of ½ wavelength.
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成6年10月21日[Submission date] October 21, 1994
【手続補正1】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0069[Correction target item name] 0069
【補正方法】削除[Correction method] Delete
【手続補正書】[Procedure amendment]
【提出日】平成6年10月21日[Submission date] October 21, 1994
【手続補正2】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】図25[Correction target item name] Fig. 25
【補正方法】追加[Correction method] Added
【補正内容】[Correction content]
【図25】 図23の回路を並列接続して構成される閉
ループ内での周波数f0 /2の成分の動作を示す説明図
である。FIG. 25 is an explanatory diagram showing the operation of the components of the frequency f 0/2 of the circuit of Figure 23 in a closed loop constituted by parallel connection.
【手続補正3】[Procedure 3]
【補正対象書類名】図面[Document name to be corrected] Drawing
【補正対象項目名】全図[Correction target item name] All drawings
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図1】 FIG.
【図2】 [Fig. 2]
【図3】 [Figure 3]
【図4】 [Figure 4]
【図23】 FIG. 23
【図5】 [Figure 5]
【図6】 [Figure 6]
【図7】 [Figure 7]
【図8】 [Figure 8]
【図9】 [Figure 9]
【図10】 [Figure 10]
【図24】 FIG. 24
【図11】 FIG. 11
【図12】 [Fig. 12]
【図13】 [Fig. 13]
【図14】 FIG. 14
【図15】 FIG. 15
【図16】 FIG. 16
【図17】 FIG. 17
【図18】 FIG. 18
【図19】 FIG. 19
【図20】 FIG. 20
【図21】 FIG. 21
【図22】 FIG. 22
【図25】 FIG. 25
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高木 直 鎌倉市大船五丁目1番1号 三菱電機株式 会社電子システム研究所内 (72)発明者 河野 正基 伊丹市瑞原4丁目1番地 三菱電機株式会 社北伊丹製作所内 (72)発明者 辻 聖一 伊丹市瑞原4丁目1番地 三菱電機株式会 社北伊丹製作所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Nao Takagi 5-1-1, Ofuna, Kamakura-shi Electronic Systems Research Laboratories, Mitsubishi Electric Corporation (72) Inventor, Masaki Kono 4-1-1, Mizuhara, Itami-shi Mitsubishi Electric Corporation Inside Kita Itami Works (72) Inventor Seiichi Tsuji 4-1-1 Mizuhara, Itami City Inside Kita Itami Works, Mitsubishi Electric Corporation
Claims (11)
続され信号増幅を行なう半導体素子と、この半導体素子
に接続された出力整合回路とから構成された増幅回路を
複数個並列に接続して形成される閉ループ回路と、この
閉ループ内の所定の対向する位置に接続され、1/2倍
波の不平衡モード電力を吸収する抵抗回路とを備えたこ
とを特徴とするマイクロ波半導体増幅器。1. A plurality of amplifier circuits, each of which is composed of an input matching circuit, a semiconductor element connected to the input matching circuit for amplifying a signal, and an output matching circuit connected to the semiconductor element, are connected in parallel. A microwave semiconductor amplifier comprising: a closed loop circuit to be formed; and a resistance circuit connected to a predetermined opposing position in the closed loop and absorbing a 1/2 harmonic unbalanced mode power.
もしくは上記出力整合回路間に帯状に形成し、1/2倍
波の不平衡モード電力を吸収する抵抗回路を設けたこと
を特徴とする請求項1記載のマイクロ波半導体増幅器。2. A resistor circuit formed in a band shape between the input matching circuits or between the output matching circuits arranged opposite to each other and provided with a resistance circuit for absorbing the unbalanced mode power of 1/2 harmonic wave. The microwave semiconductor amplifier according to claim 1.
に、上記抵抗回路または上記入力整合回路または上記出
力整合回路を設けたことを特徴とする請求項1記載のマ
イクロ波半導体増幅器。3. The microwave semiconductor amplifier according to claim 1, wherein the resistance circuit, the input matching circuit, or the output matching circuit is provided on the same substrate on which the semiconductor element is formed.
出力整合回路と接地間に1/2倍波で抵抗回路となる回
路を設けたことを特徴とする請求項1記載のマイクロ波
半導体増幅器。4. The microwave semiconductor amplifier according to claim 1, wherein a circuit that becomes a resistance circuit with a 1/2 harmonic is provided between the input matching circuit and ground or between the output matching circuit and ground.
クタとキャパシタの直列回路と、上記直列回路の非接地
端に直列に接続された抵抗により1/2倍波で抵抗とな
る回路を設けたことを特徴とする請求項4記載のマイク
ロ波半導体増幅器。5. A circuit that becomes a resistance at a 1/2 harmonic by a series circuit of an inductor and a capacitor that resonate in series with respect to a 1/2 harmonic and a resistor connected in series to a non-grounded end of the series circuit. The microwave semiconductor amplifier according to claim 4, wherein the microwave semiconductor amplifier is provided.
回路に並列に1/2倍波に対して1/4波長の先端開放
伝送線路からなる直列回路を設けたことを特徴とする請
求項1記載のマイクロ波半導体増幅器。6. The input matching circuit or the output matching circuit is provided in parallel with a series circuit composed of an open-ended transmission line having a quarter wavelength for a half harmonic. Microwave semiconductor amplifier.
子の間に1/2倍波で抵抗回路となる帰還回路を設けた
ことを特徴とする請求項1記載のマイクロ波半導体増幅
器。7. The microwave semiconductor amplifier according to claim 1, further comprising a feedback circuit serving as a resistance circuit with a 1/2 harmonic wave, which is provided between the input side terminal and the output side terminal of the semiconductor element.
の間を接続し、1/2倍波で抵抗回路となる帰還回路を
設け、上記並列に動作する半導体素子間に配置したこと
を特徴とする請求項1記載のマイクロ波半導体増幅器。8. The input matching circuit and the output matching circuit are connected to each other, and a feedback circuit serving as a resistance circuit with 1/2 harmonic is provided, and the feedback circuit is arranged between the semiconductor elements operating in parallel. The microwave semiconductor amplifier according to claim 1.
子間に、基本波に対して高インピーダンス回路となり1
/2倍波に対して抵抗回路となる帰還回路を設けたこと
を特徴とする請求項8記載のマイクロ波半導体増幅器。9. A high impedance circuit for the fundamental wave is formed between the input side terminal and the output side terminal of the semiconductor element.
9. The microwave semiconductor amplifier according to claim 8, further comprising a feedback circuit serving as a resistance circuit for the / 2nd harmonic.
波に対して抵抗回路となり、かつ2倍波で短絡回路とな
る回路を設けたことを特徴とする請求項1記載のマイク
ロ波半導体増幅器。10. The microwave according to claim 1, further comprising a circuit which is a resistance circuit for the 1/2 harmonic and a short circuit for the second harmonic is provided between the output matching circuit and the ground. Semiconductor amplifier.
の伝送線路と、上記伝送線路の一端が、基本波で直列共
振する第一の直列共振回路と、2倍波で直列共振する第
二の直列共振回路と、1/2倍波に対して抵抗回路とな
り2倍波で短絡回路となる回路とを並列に接続した並列
回路を設け、上記伝送線路と上記並列回路とを直列に接
続したことにより構成されることを特徴とする請求項1
0記載のマイクロ波半導体増幅器。11. The circuit comprises a transmission line having a quarter wavelength with respect to a fundamental wave, one end of the transmission line having a first series resonance circuit that resonates in series with a fundamental wave, and a series resonance with a second harmonic wave. A parallel circuit is provided in which a second series resonant circuit and a circuit that becomes a resistance circuit for the 1/2 harmonic and becomes a short circuit at the second harmonic are connected in parallel, and the transmission line and the parallel circuit are connected in series. The device according to claim 1, which is configured by being connected.
0. The microwave semiconductor amplifier described in 0.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18636194A JP3214245B2 (en) | 1994-07-15 | 1994-07-15 | Microwave semiconductor amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18636194A JP3214245B2 (en) | 1994-07-15 | 1994-07-15 | Microwave semiconductor amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0832376A true JPH0832376A (en) | 1996-02-02 |
JP3214245B2 JP3214245B2 (en) | 2001-10-02 |
Family
ID=16187036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18636194A Expired - Lifetime JP3214245B2 (en) | 1994-07-15 | 1994-07-15 | Microwave semiconductor amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3214245B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006093773A (en) * | 2004-09-21 | 2006-04-06 | Renesas Technology Corp | High frequency power amplification module |
JP2007143069A (en) * | 2005-11-22 | 2007-06-07 | Mitsubishi Electric Corp | Power amplifier |
JP2011082617A (en) * | 2009-10-02 | 2011-04-21 | Fujitsu Ltd | Amplifier circuit and communication equipment |
JP2012114785A (en) * | 2010-11-26 | 2012-06-14 | Toshiba Corp | High frequency processing circuit |
WO2013160962A1 (en) | 2012-04-27 | 2013-10-31 | 三菱電機株式会社 | Fet chip |
US9602068B2 (en) | 2013-08-29 | 2017-03-21 | Mitsubishi Electric Corporation | High-frequency power amplifier |
WO2020241586A1 (en) * | 2019-05-27 | 2020-12-03 | 住友電工デバイス・イノベーション株式会社 | Amplifier device |
JPWO2021140563A1 (en) * | 2020-01-07 | 2021-07-15 |
-
1994
- 1994-07-15 JP JP18636194A patent/JP3214245B2/en not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006093773A (en) * | 2004-09-21 | 2006-04-06 | Renesas Technology Corp | High frequency power amplification module |
JP2007143069A (en) * | 2005-11-22 | 2007-06-07 | Mitsubishi Electric Corp | Power amplifier |
JP2011082617A (en) * | 2009-10-02 | 2011-04-21 | Fujitsu Ltd | Amplifier circuit and communication equipment |
JP2012114785A (en) * | 2010-11-26 | 2012-06-14 | Toshiba Corp | High frequency processing circuit |
WO2013160962A1 (en) | 2012-04-27 | 2013-10-31 | 三菱電機株式会社 | Fet chip |
US9602068B2 (en) | 2013-08-29 | 2017-03-21 | Mitsubishi Electric Corporation | High-frequency power amplifier |
WO2020241586A1 (en) * | 2019-05-27 | 2020-12-03 | 住友電工デバイス・イノベーション株式会社 | Amplifier device |
JP2020195031A (en) * | 2019-05-27 | 2020-12-03 | 住友電工デバイス・イノベーション株式会社 | Amplification apparatus |
JPWO2021140563A1 (en) * | 2020-01-07 | 2021-07-15 | ||
WO2021140563A1 (en) * | 2020-01-07 | 2021-07-15 | 三菱電機株式会社 | High-frequency semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP3214245B2 (en) | 2001-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7173502B2 (en) | Reflection loss suppression circuit | |
US5039891A (en) | Planar broadband FET balun | |
US6346859B1 (en) | Microwave amplifier with reduced beat noise | |
US6259332B1 (en) | Microwave oscillator for obtaining the low phase noise characteristic | |
US4547750A (en) | FET Oscillator exhibiting negative resistance due to high impedance at the source of an FET thereof | |
US7245186B2 (en) | Bandpass amplifier | |
KR100335681B1 (en) | Semiconductor device | |
US6239663B1 (en) | High-frequency oscillator using FETs and transmission lines | |
US4661789A (en) | Microwave recursive filter | |
JPH0832376A (en) | Microwave semiconductor amplifier | |
JPWO2003038992A1 (en) | Filter-integrated even harmonic mixer and high-frequency wireless communication apparatus using the same | |
US6310517B1 (en) | Microwave amplifier | |
Simpson et al. | GaAs MMIC nonreciprocal single-band, multi-band, and tunable bandpass filters | |
US6529051B2 (en) | Frequency multiplier without spurious oscillation | |
KR100377285B1 (en) | Microwave amplifier | |
JPH0746001A (en) | Microwave semiconductor circuit | |
JP3412292B2 (en) | Harmonic suppression circuit | |
JPH11234063A (en) | High frequency amplifier | |
JPH0585101U (en) | Bias circuit for microwave semiconductor device | |
JP2841724B2 (en) | Semiconductor device | |
WO2018116345A1 (en) | High frequency circuit and high frequency power amplifier | |
JPH02128506A (en) | Oscillation mixing circuit | |
JP2001352204A (en) | Circuit element using transmission line, electronic circuit using the same element and line, and electronic device using the same | |
JP3207451B2 (en) | Microwave semiconductor device | |
JP4241205B2 (en) | Semiconductor amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |