JPH08320501A - Production of liquid crystal display panel - Google Patents
Production of liquid crystal display panelInfo
- Publication number
- JPH08320501A JPH08320501A JP12821895A JP12821895A JPH08320501A JP H08320501 A JPH08320501 A JP H08320501A JP 12821895 A JP12821895 A JP 12821895A JP 12821895 A JP12821895 A JP 12821895A JP H08320501 A JPH08320501 A JP H08320501A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- transparent substrate
- stage
- glass substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はガラス基板や有機フィル
ム等の上に形成した透明導電層上に更に無電解めっきに
よりめっき層を被覆した液晶表示パネルの製造方法に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for producing a liquid crystal display panel in which a transparent conductive layer formed on a glass substrate, an organic film or the like is further coated with a plating layer by electroless plating.
【0002】[0002]
【従来の技術】近年、ガラス基板の上に駆動用半導体素
子を搭載したCOG(Chip OnGlass、チッ
プ・オン・グラス)方式の液晶モジュールが提案され、
すでに実用化されている。COG方式の液晶モジュール
によれば、インジウム・スズ・オキサイド(略してIT
Oと称する)を透明導電材として用いて、透明導電層を
形成しているが、そのITO自体の抵抗値が大きくなる
ために(シート抵抗:10〜200Ω/□)、駆動用半
導体素子を駆動させるだけの十分なる電流量を確保する
ことができなかった。2. Description of the Related Art Recently, a COG (Chip On Glass) type liquid crystal module in which a driving semiconductor element is mounted on a glass substrate has been proposed.
It has already been put to practical use. According to the COG type liquid crystal module, indium tin oxide (IT for short)
(Referred to as O) is used as a transparent conductive material to form a transparent conductive layer. However, since the resistance value of ITO itself becomes large (sheet resistance: 10 to 200 Ω / □), a driving semiconductor element is driven. It was not possible to secure a sufficient amount of current to make it work.
【0003】そこで、ITO透明導電層の上にNi−P
系もしくはNi−B系等のめっき膜およびそれらを組み
合わせた膜の上にAu等の貴金属を蒸着法やスパッタ法
もしくは無電解めっき法等により形成する構造が提案さ
れ、これによって配線抵抗を下げることがおこなわれて
いる(特公平3−64869号、特開昭63−2553
77号参照)。そして、上記成膜法のうち、選択的に成
膜でき、かつ製造コストが低減できる無電解めっき法を
採用する傾向にある。Therefore, Ni-P is formed on the ITO transparent conductive layer.
A structure has been proposed in which a precious metal such as Au is formed by a vapor deposition method, a sputtering method, an electroless plating method, or the like on a plated film of Ni-based or Ni-B-based and a combination thereof, thereby reducing wiring resistance. (Japanese Patent Publication No. 3-64869, Japanese Patent Laid-Open No. 63-2553).
77). Among the above film forming methods, there is a tendency to adopt an electroless plating method which can selectively form a film and can reduce the manufacturing cost.
【0004】また、COG方式液晶モジュールにおい
て、上記無電解めっき法をおこなう場合には、(1)2
枚のガラス基板の貼り合わせ前の段階の各ガラス基板
(ウェハー)に対してめっきする方法、あるいは(2)
2枚のガラス基板を貼り合わせした後(液晶セル)にめ
っきする方法、とがあるが、生産効率や工程内不良損失
を低減するために、後者(2)の方法を採用する傾向に
ある。Further, in the COG type liquid crystal module, when the above electroless plating method is performed, (1) 2
A method of plating each glass substrate (wafer) before the bonding of the two glass substrates, or (2)
There is a method of plating after bonding two glass substrates (liquid crystal cell), but the latter method (2) tends to be adopted in order to reduce production efficiency and loss of in-process defects.
【0005】[0005]
【発明が解決しようとする問題点】しかしながら、上記
(2)の方法にしたがって無電解めっきをおこなった場
合には、ブリッジショートが生じるという問題点があ
る。以下、この問題点を図4により説明する。However, when electroless plating is performed according to the method (2), there is a problem that a bridge short circuit occurs. Hereinafter, this problem will be described with reference to FIG.
【0006】同図のAとBはそれぞれ液晶表示パネル1
の要部拡大断面図および要部拡大平面図である。2は走
査側ガラス基板、3は信号側ガラス基板であり、両ガラ
ス基板2、3の間にシール部4を介して液晶材5を封入
して表示領域6を成している。また、両ガラス基板2、
3の各内面には透明電極パターン7、8を形成し、透明
電極パターン8を信号側ガラス基板3の非表示領域9に
まで延在させ、この延在された透明電極パターン10上
に無電解めっきにより金属層11を積層する。金属層1
1はたとえばNi−P系層とAu層との積層構造であ
る。A and B in FIG. 1 are liquid crystal display panels 1 respectively.
FIG. 3 is an enlarged sectional view of an essential part and an enlarged plan view of an essential part. Reference numeral 2 is a scanning side glass substrate, 3 is a signal side glass substrate, and a liquid crystal material 5 is sealed between both glass substrates 2 and 3 via a seal portion 4 to form a display area 6. Also, both glass substrates 2,
3, transparent electrode patterns 7 and 8 are formed on the inner surfaces of the transparent electrode pattern 3, the transparent electrode pattern 8 is extended to the non-display region 9 of the signal side glass substrate 3, and the extended transparent electrode pattern 10 is electrolessly electrolyzed. The metal layer 11 is laminated by plating. Metal layer 1
Reference numeral 1 is, for example, a laminated structure of a Ni-P-based layer and an Au layer.
【0007】しかしながら、上記構成の液晶表示パネル
1によれば、走査側ガラス基板2と信号側ガラス基板3
との隙間sにめっき液が侵入して、滞留し、同図Bに示
すように各金属層11間にコロイド状のAuが発生し、
その後、これが乾燥されることによって粉状のAuから
成る金属層11aができ、そして、各金属層11が金属
層11aでもって接続された状態となり、これによっ
て、所謂、ブリッジショートが生じるという問題点があ
る。However, according to the liquid crystal display panel 1 having the above configuration, the scanning side glass substrate 2 and the signal side glass substrate 3 are provided.
The plating solution invades and stays in the gap s between and, colloidal Au is generated between the metal layers 11 as shown in FIG.
After that, by drying this, a metal layer 11a made of powdered Au is formed, and each metal layer 11 is connected by the metal layer 11a, which causes so-called bridge short circuit. There is.
【0008】上記問題点を解決するため、隙間sに樹脂
やレジストを塗布して、めっき液が侵入しないようにし
たマスキング技術が提案されているが、このマスキング
技術によれば、塗布工程およびその樹脂等の除去工程が
付加され、更に設備が増すことで、製造コストが高くな
るという問題点があった。In order to solve the above problems, a masking technique has been proposed in which a resin or a resist is applied to the gap s to prevent the plating solution from entering. According to this masking technique, the applying process and its There is a problem that the manufacturing cost is increased due to the addition of a resin removing step and the increase in equipment.
【0009】したがって、本発明は上記事情に鑑みて完
成されたものであって、その目的は液晶セルに樹脂やレ
ジストを塗布するマスキング技術を用いることなく、ブ
リッジショートを生じなくして、無電解めっきにおける
製造歩留りを改善し、これによって製造コストを低減さ
せることにある。Therefore, the present invention has been completed in view of the above circumstances, and an object thereof is to use electroless plating without using a masking technique for applying a resin or a resist to a liquid crystal cell without causing a bridge short. To improve the manufacturing yield and thereby reduce the manufacturing cost.
【0010】[0010]
【問題点を解決するための手段】本発明の液晶表示パネ
ルの製造方法は、順次下記A工程〜H工程から成ること
を特徴とする。 A工程:一方の透明基板上と他方の透明基板上に透明電
極パターンを形成して正方形もしくは矩形状の表示領域
を設けるとともに、一方の透明基板の非表示領域の透明
電極パターン上に無電解めっきによりNiめっき層を設
ける。 B工程:一方の透明基板の非表示領域のNiめっき層上
の一部に絶縁膜を形成する。 C工程:一方の透明基板の表示領域の透明電極パターン
上と、他方の透明基板の表示領域の透明電極パターン上
にそれぞれ配向膜を形成する。 D工程:一方の透明基板と他方の透明基板との各表示領
域上にある配向膜の表面をラビング処理する。 E工程:一方の透明基板と他方の透明基板とを表示領域
の周囲にそって配した接着用樹脂から成るシール部材を
介して貼り合わせて空セルを形成する。 F工程:空セルにおける2枚の透明基板間の表示領域内
に液晶材を注入して液晶セルを形成する。 G工程:液晶セルにおける一方の透明基板上の非表示領
域にて露出されたNiめっき層上に無電解めっきにより
Au、Ag、Pd、Pt、Ph、Puから選択した上部
めっき層を設ける。 H工程:一方の透明基板の上部めっき層上に駆動用半導
体素子を搭載し、その駆動用半導体素子の端子と上部め
っき層との間を電気的に接続する。A method of manufacturing a liquid crystal display panel according to the present invention is characterized by comprising the following steps A to H in sequence. Step A: A transparent electrode pattern is formed on one transparent substrate and the other transparent substrate to provide a square or rectangular display region, and electroless plating is performed on the transparent electrode pattern in the non-display region of one transparent substrate. To provide a Ni plating layer. Step B: An insulating film is formed on a part of the Ni plating layer in the non-display area of one transparent substrate. Step C: Alignment films are formed on the transparent electrode pattern in the display area of one transparent substrate and on the transparent electrode pattern in the display area of the other transparent substrate. Step D: The surface of the alignment film on each display region of the one transparent substrate and the other transparent substrate is rubbed. Step E: One transparent substrate and the other transparent substrate are bonded together via a sealing member made of an adhesive resin arranged along the periphery of the display area to form an empty cell. Step F: A liquid crystal material is injected into a display region between two transparent substrates in an empty cell to form a liquid crystal cell. Step G: An upper plating layer selected from Au, Ag, Pd, Pt, Ph and Pu is provided by electroless plating on the Ni plating layer exposed in the non-display area on one transparent substrate in the liquid crystal cell. Step H: A driving semiconductor element is mounted on the upper plating layer of one transparent substrate, and the terminals of the driving semiconductor element and the upper plating layer are electrically connected.
【0011】[0011]
【実施例】以下、本発明を図1〜図3により詳述する。
図1と図2はCOG方式の液晶表示パネルの駆動用半導
体素子を搭載する前の構成を示し、これを液晶セルと称
する。図1はこの液晶セル12の正面図であり、図2は
図1に示す切断面線X−Xによる断面図である。図3は
この液晶セル12の要部拡大断面図である。The present invention will be described in detail below with reference to FIGS.
FIG. 1 and FIG. 2 show a configuration before mounting a driving semiconductor element of a COG type liquid crystal display panel, which is called a liquid crystal cell. FIG. 1 is a front view of the liquid crystal cell 12, and FIG. 2 is a cross-sectional view taken along the section line XX shown in FIG. FIG. 3 is an enlarged cross-sectional view of the main part of the liquid crystal cell 12.
【0012】まず図1と図2の液晶セル12によれば、
前記一方の透明基板としての(信号側)ガラス基板13
と前記他方の透明基板としての(走査側)ガラス基板1
4とをシール部15でもって貼り合わせた構造であり、
そのシール部15によって囲まれた内部領域に液晶材L
が封入され、表示領域16をなす。各ガラス基板13、
14のそれぞれの内主面に前記透明電極パターンとして
のITO透明電極17、18(膜厚:500〜3000
Å、シート抵抗:10Ω/□)が配列されている。これ
らITO透明電極17、18は相互に直交するように配
列し、その上に配向膜(図示せず)を形成し、更にこの
配向膜の表面をラビング処理して液晶分子の向きを所定
の方向に設定する。First, according to the liquid crystal cell 12 shown in FIGS. 1 and 2,
(Signal side) glass substrate 13 as the one transparent substrate
And the (scanning side) glass substrate 1 as the other transparent substrate
4 and the seal portion 15 are attached to each other,
The liquid crystal material L is provided in the inner area surrounded by the seal portion 15.
Are enclosed and form the display area 16. Each glass substrate 13,
The ITO transparent electrodes 17 and 18 (film thickness: 500 to 3000) serving as the transparent electrode pattern on the inner main surface of each of the fourteen.
Å, Sheet resistance: 10Ω / □) are arranged. The ITO transparent electrodes 17 and 18 are arranged so as to be orthogonal to each other, an alignment film (not shown) is formed on the ITO transparent electrodes 17, and the surface of the alignment film is rubbed to direct the liquid crystal molecules in a predetermined direction. Set to.
【0013】また、図3によれば、ガラス基板13の非
表示領域19のITO透明電極17上には前記Niめっ
き層としてのNi−P層20(膜厚:0.5〜1.0μ
m)と、前記上部めっき層としてのAu層21(膜厚:
0.2〜1.5μm)とが順次積層され、このNi−P
層20上のAu層21が積層されていない領域上に絶縁
膜22を形成する。この絶縁膜22はアクリル、エポキ
シ、シリコーン、ポリイミドなどの樹脂やシリコン酸化
物やシリコン窒化物などの無機物からなる。この絶縁膜
22は少なくともシール部15を除く非表示領域19上
に設ければよいが、そのほか同図に示すようにシール部
15にまで、さらには表示領域16にまで延在させても
よい。Further, according to FIG. 3, on the ITO transparent electrode 17 in the non-display area 19 of the glass substrate 13, the Ni-P layer 20 (film thickness: 0.5 to 1.0 μm) as the Ni plating layer is formed.
m) and the Au layer 21 (film thickness:
0.2-1.5 μm) are sequentially laminated, and the Ni-P
An insulating film 22 is formed on a region of the layer 20 where the Au layer 21 is not stacked. The insulating film 22 is made of a resin such as acrylic, epoxy, silicone, or polyimide, or an inorganic material such as silicon oxide or silicon nitride. The insulating film 22 may be provided on the non-display area 19 except at least the seal portion 15, but may be extended to the seal portion 15 and further to the display area 16 as shown in FIG.
【0014】次に液晶セル12を作製する工程を詳述す
る。A工程 :ガラス基板14の一主面上にスパッタリングも
しくは蒸着によりITO膜(厚み500〜3,000
Å)を形成し、フォトエッチングにより正方形もしくは
矩形状の表示領域16に複数のITO透明電極18をラ
イン状に配列する。なお、図示しないが、ガラス基板1
4のITO透明電極18をガラス基板13上に導電する
ための銀ペーストを塗布する。Next, the process of producing the liquid crystal cell 12 will be described in detail. Step A : An ITO film (thickness 500 to 3,000) is formed on one main surface of the glass substrate 14 by sputtering or vapor deposition.
Å) is formed and a plurality of ITO transparent electrodes 18 are linearly arranged in the square or rectangular display region 16 by photoetching. Although not shown, the glass substrate 1
A silver paste for conducting the ITO transparent electrode 18 of No. 4 on the glass substrate 13 is applied.
【0015】他方、ガラス基板13の一主面上にもIT
O膜を形成し、フォトエッチングにより表示領域16に
複数のITO透明電極17をライン状に配列するととも
に、このITO透明電極17をガラス基板13の非表示
領域にまで延在させる。その後にITO透明電極17の
全体にわたって無電解めっきによりNi−P層(厚み
0.3〜1.0μm)を設け、次いで表示領域16上の
Ni−P層をエッチングにより除去し、図3に示す通
り、非表示領域19のITO透明電極17上にNi−P
層20を設ける。On the other hand, the IT is also formed on one main surface of the glass substrate 13.
An O film is formed and a plurality of ITO transparent electrodes 17 are linearly arranged in the display region 16 by photoetching, and the ITO transparent electrodes 17 are extended to the non-display region of the glass substrate 13. Thereafter, a Ni-P layer (thickness: 0.3 to 1.0 μm) is provided by electroless plating over the entire ITO transparent electrode 17, and then the Ni-P layer on the display region 16 is removed by etching, as shown in FIG. , The Ni-P on the ITO transparent electrode 17 in the non-display area 19
The layer 20 is provided.
【0016】その後、オーブンを用いて170〜250
℃の温度でもって約1時間加熱することで、Ni−P層
の密着力を高める。なお、この加熱は後工程において配
向膜を固化する際の加熱処理と兼ねてもよい。Thereafter, using an oven, 170-250
By heating at a temperature of ℃ for about 1 hour, the adhesion of the Ni-P layer is enhanced. Note that this heating may also serve as a heat treatment when the alignment film is solidified in a later step.
【0017】B工程:ガラス基板13の非表示領域19
のNi−P層20上の一部に絶縁膜22を形成する。こ
の絶縁膜22が樹脂から成る場合には塗布によって、ま
たシリコン酸化物やシリコン窒化物などの無機物から成
る場合にはスパッタリングや蒸着などの薄膜形成手段に
よって設ける。 Step B : non-display area 19 of glass substrate 13
An insulating film 22 is formed on a portion of the Ni-P layer 20. When the insulating film 22 is made of resin, it is provided by coating, and when it is made of an inorganic material such as silicon oxide or silicon nitride, it is provided by thin film forming means such as sputtering or vapor deposition.
【0018】C工程:ガラス基板13、14の各表示領
域16の透明電極パターン17、18上に配向膜を塗布
形成し、加熱固化する。 Step C : An alignment film is applied and formed on the transparent electrode patterns 17 and 18 of each display region 16 of the glass substrates 13 and 14, and the mixture is heated and solidified.
【0019】D工程:ガラス基板13、14の各表示領
域16上にある配向膜の表面をラビング処理する。 Step D : The surface of the alignment film on each display region 16 of the glass substrates 13 and 14 is rubbed.
【0020】E工程:各ガラス基板13、14を各IT
O透明電極ライン17、18が交差するように、かつ対
向するように配置し、次いで表示領域16の周囲をシー
ル部15を介して貼り合わせて空セルを形成する。 Process E : Each glass substrate 13 and 14 is connected to each IT
The O transparent electrode lines 17 and 18 are arranged so as to cross each other and face each other, and then the periphery of the display region 16 is pasted through the seal portion 15 to form an empty cell.
【0021】F工程:この空セルにおいて、表示領域1
6内に液晶材Lを注入して液晶セルを形成する。なお、
本工程後に点灯検査をおこなって不良品を除くことがで
きる。 Step F : In this empty cell, the display area 1
A liquid crystal material L is injected into 6 to form a liquid crystal cell. In addition,
A lighting inspection can be performed after this process to remove defective products.
【0022】G工程:液晶セルにおけるガラス基板13
上の非表示領域19にて露出されたNi−P層20上に
無電解めっきによりAu層21を設ける。 Step G : Glass substrate 13 in liquid crystal cell
An Au layer 21 is provided by electroless plating on the Ni-P layer 20 exposed in the upper non-display area 19.
【0023】ただし、上記Au層21が置換Auめっき
層と厚付けAuめっき層とを順次積層した構成である場
合には、置換Auめっき層は、その下地にあるNi−P
層20との置換反応によりAuが析出することで形成さ
れるものであって、通常、膜厚0.1μm以下である。
また、厚付けAuめっき層は自己触媒タイプであって、
置換Auめっき層の上に自己触媒作用によりAuが析出
することで形成されるものであり、これによって、その
膜厚を大きくすることができるとともに、配線抵抗が小
さくできる。However, in the case where the Au layer 21 has a structure in which a replacement Au plating layer and a thick Au plating layer are sequentially laminated, the replacement Au plating layer has a Ni--P underlying layer.
It is formed by depositing Au by a substitution reaction with the layer 20, and usually has a film thickness of 0.1 μm or less.
In addition, the thick Au plating layer is an autocatalytic type,
It is formed by depositing Au on the substitutional Au plating layer by an autocatalytic action, whereby the film thickness can be increased and the wiring resistance can be reduced.
【0024】H工程:ガラス基板13上のAu層21上
に駆動用半導体素子(図示せず)を搭載し、更にこの駆
動用半導体素子の端子をAu層21の電極部とワイヤボ
ンディングする。 Step H : A driving semiconductor element (not shown) is mounted on the Au layer 21 on the glass substrate 13, and the terminal of this driving semiconductor element is wire-bonded to the electrode portion of the Au layer 21.
【0025】かくして、上記一連の工程により液晶セル
12に駆動用半導体素子を搭載したCOG方式の液晶表
示パネルが形成でき、このような液晶表示パネルの製造
方法によれば、液晶セル12に樹脂やレジストを塗布す
るマスキング技術を用いることなく、ブリッジショート
を生じなくして、無電解めっきにおける製造歩留りを改
善し、これによって製造コストを低減できた。Thus, a COG type liquid crystal display panel in which a driving semiconductor element is mounted on the liquid crystal cell 12 can be formed by the above series of steps. According to such a liquid crystal display panel manufacturing method, resin or Without using a masking technique for applying a resist, a bridge short circuit did not occur, and the production yield in electroless plating was improved, which reduced the production cost.
【0026】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲内で種々の
変更、改良等は何ら差し支えない。The present invention is not limited to the above embodiments, and various changes and improvements may be made without departing from the scope of the present invention.
【0027】たとえば、上記実施例のA工程によれば、
ガラス基板13にエッチングによりITO透明電極17
をライン状配列した後に、そのITO透明電極17の全
体にわたってNi−P層を設け、その後に表示領域16
上のNi−P層をエッチングにより除去したが、その他
にガラス基板13上にITO層とNi−P層とを全面に
わたって形成した後に、エッチングによりパターニング
してもよい。あるいは上記実施例によれば、Ni−P層
19に代えてNi−B層、Ni−Co−P層、Ni−C
u−P層、Ni−Cr−P層、Ni−Fe−P層、Ni
−Co−Cr−P層等を形成してもよい。また、Au層
21に代えてAg、Pd、Pt、Ph、Puから選択さ
れる層を設けてもよい。For example, according to the step A of the above embodiment,
The ITO transparent electrode 17 is formed on the glass substrate 13 by etching.
Are arranged in a line, a Ni-P layer is provided over the entire ITO transparent electrode 17, and then the display area 16 is formed.
Although the upper Ni-P layer is removed by etching, the ITO layer and the Ni-P layer may be formed over the entire surface of the glass substrate 13 and then patterned by etching. Alternatively, according to the above embodiment, instead of the Ni-P layer 19, a Ni-B layer, a Ni-Co-P layer, a Ni-C layer is used.
u-P layer, Ni-Cr-P layer, Ni-Fe-P layer, Ni
A -Co-Cr-P layer or the like may be formed. Further, instead of the Au layer 21, a layer selected from Ag, Pd, Pt, Ph and Pu may be provided.
【0028】[0028]
【発明の効果】以上のように、本発明によれば、B工程
において、一方の透明基板の非表示領域のNiめっき層
上の一部に絶縁膜を形成し、これによってブリッジショ
ートの要因が除かれる。したがって、液晶セルに樹脂や
レジストを塗布するマスキング技術を用いなくとも、無
電解めっきにおける製造歩留りが改善され、これによっ
て製造コストが低減できた。As described above, according to the present invention, in the step B, an insulating film is formed on a part of the Ni plating layer in the non-display area of one transparent substrate, which causes a bridge short circuit. Excluded. Therefore, the production yield in electroless plating was improved without using a masking technique for applying a resin or a resist to the liquid crystal cell, and thus the production cost could be reduced.
【図1】実施例の液晶セルの正面図である。FIG. 1 is a front view of a liquid crystal cell of an example.
【図2】図1の液晶セルにおける切断面線X−Xによる
断面図である。2 is a cross-sectional view taken along a section line XX in the liquid crystal cell of FIG.
【図3】実施例の液晶セルの要部拡大図である。FIG. 3 is an enlarged view of a main part of the liquid crystal cell of the example.
【図4】Aは従来の液晶表示パネルの要部拡大断面図で
あり、Bはその要部拡大平面図である。FIG. 4A is an enlarged cross-sectional view of a main part of a conventional liquid crystal display panel, and B is an enlarged plan view of the main part.
12 液晶セル 13、14 ガラス基板 15 シール部 16 表示領域 17、18 ITO透明電極 20 Ni−P層 21 Au層 22 絶縁膜 12 liquid crystal cells 13 and 14 glass substrate 15 seal part 16 display area 17 and 18 ITO transparent electrode 20 Ni-P layer 21 Au layer 22 insulating film
Claims (1)
示パネルの製造方法。 A工程:一方の透明基板上と他方の透明基板上に透明電
極パターンを形成して正方形もしくは矩形状の表示領域
を設けるとともに、一方の透明基板の非表示領域の透明
電極パターン上に無電解めっきによりNiめっき層を設
ける。 B工程:一方の透明基板の非表示領域のNiめっき層上
の一部に絶縁膜を形成する。 C工程:一方の透明基板の表示領域の透明電極パターン
上と、他方の透明基板の表示領域の透明電極パターン上
にそれぞれ配向膜を形成する。 D工程:一方の透明基板と他方の透明基板との各表示領
域上にある配向膜の表面をラビング処理する。 E工程:一方の透明基板と他方の透明基板とを表示領域
の周囲にそって配した接着用樹脂から成るシール部材を
介して貼り合わせて空セルを形成する。 F工程:空セルにおける2枚の透明基板間の表示領域内
に液晶材を注入して液晶セルを形成する。 G工程:液晶セルにおける一方の透明基板上の非表示領
域にて露出されたNiめっき層上に無電解めっきにより
Au、Ag、Pd、Pt、Ph、Puから選択した上部
めっき層を設ける。 H工程:一方の透明基板の上部めっき層上に駆動用半導
体素子を搭載し、該駆動用半導体素子の端子と上部めっ
き層との間を電気的に接続する。1. A method for manufacturing a liquid crystal display panel, which comprises the following steps A to H in sequence. Step A: A transparent electrode pattern is formed on one transparent substrate and the other transparent substrate to provide a square or rectangular display region, and electroless plating is performed on the transparent electrode pattern in the non-display region of one transparent substrate. To provide a Ni plating layer. Step B: An insulating film is formed on a part of the Ni plating layer in the non-display area of one transparent substrate. Step C: Alignment films are formed on the transparent electrode pattern in the display area of one transparent substrate and on the transparent electrode pattern in the display area of the other transparent substrate. Step D: The surface of the alignment film on each display region of the one transparent substrate and the other transparent substrate is rubbed. Step E: One transparent substrate and the other transparent substrate are bonded together via a sealing member made of an adhesive resin arranged along the periphery of the display area to form an empty cell. Step F: A liquid crystal material is injected into a display region between two transparent substrates in an empty cell to form a liquid crystal cell. Step G: An upper plating layer selected from Au, Ag, Pd, Pt, Ph and Pu is provided by electroless plating on the Ni plating layer exposed in the non-display area on one transparent substrate in the liquid crystal cell. Step H: A driving semiconductor element is mounted on the upper plating layer of one transparent substrate, and the terminals of the driving semiconductor element and the upper plating layer are electrically connected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12821895A JPH08320501A (en) | 1995-05-26 | 1995-05-26 | Production of liquid crystal display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12821895A JPH08320501A (en) | 1995-05-26 | 1995-05-26 | Production of liquid crystal display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08320501A true JPH08320501A (en) | 1996-12-03 |
Family
ID=14979422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12821895A Pending JPH08320501A (en) | 1995-05-26 | 1995-05-26 | Production of liquid crystal display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08320501A (en) |
-
1995
- 1995-05-26 JP JP12821895A patent/JPH08320501A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6525799B1 (en) | Liquid crystal display device having spacers with two sizes and metal films and protrusions | |
JPH08250745A (en) | Display device | |
KR100377440B1 (en) | Metal line, method for fabricating the metal line, thin film transistor employing the metal line and display device | |
JPH08262475A (en) | Production of display device | |
JP3480697B2 (en) | Method of manufacturing COG type liquid crystal display device | |
JP3445402B2 (en) | Thin film transistor, method of manufacturing the same, active matrix substrate and method of manufacturing the same | |
JPH08264796A (en) | Display device and its forming method | |
JPH01195285A (en) | Production of metallized glass substrate | |
JPH08271869A (en) | Production of liquid crystal display panel | |
JPH08320501A (en) | Production of liquid crystal display panel | |
TWI298807B (en) | ||
JPH0862591A (en) | Film liquid crystal panel and base substrate used for production thereof, active matrix substrate and production of film liquid crystal panel | |
JPH08201831A (en) | Manufacture of liquid crystal display element | |
JPH08234152A (en) | Production of liquid crystal display panel | |
JPH1115009A (en) | Manufacture of display device | |
JPH0434418A (en) | Liquid crystal panel | |
JPH1115008A (en) | Method for plating display panel | |
JPH02287433A (en) | Liquid crystal display device | |
JPH08144062A (en) | Plating of transparent conductive film | |
JPH09179140A (en) | Production of liquid crystal display device | |
JPH08179338A (en) | Method for plating liquid crystal display panel | |
JP3406894B2 (en) | Method for manufacturing display device | |
JPH02259728A (en) | Liquid crystal display device | |
JP3406893B2 (en) | Method for manufacturing display device | |
JPH0611723A (en) | Method for forming conductor in terminal part of liquid crystal display element |