JPH0831984B2 - Video effect device - Google Patents

Video effect device

Info

Publication number
JPH0831984B2
JPH0831984B2 JP59008471A JP847184A JPH0831984B2 JP H0831984 B2 JPH0831984 B2 JP H0831984B2 JP 59008471 A JP59008471 A JP 59008471A JP 847184 A JP847184 A JP 847184A JP H0831984 B2 JPH0831984 B2 JP H0831984B2
Authority
JP
Japan
Prior art keywords
signal
circuit
video
output
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59008471A
Other languages
Japanese (ja)
Other versions
JPS60153272A (en
Inventor
正弘 武井
輝夫 稗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP59008471A priority Critical patent/JPH0831984B2/en
Publication of JPS60153272A publication Critical patent/JPS60153272A/en
Publication of JPH0831984B2 publication Critical patent/JPH0831984B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、とくに2つのラインメモリを用いて、水平
同期信号及び垂直同期信号を有する映像信号に対して特
殊なビデオエフェクト効果を達成するためのビデオエフ
ェクト装置に関する。
Description: TECHNICAL FIELD The present invention particularly uses two line memories to achieve a special video effect for a video signal having a horizontal sync signal and a vertical sync signal. Regarding the device.

〔従来の技術〕[Conventional technology]

ビデオエフェクト装置は、公知のように、一般に放送
局などで使用されているもので、この装置により実現し
得る効果として、例えば一画面の映像を除去するのに、
左右へ掃き出すようにして移動させるもの、また、掃き
出すことなく画面右方に徐々に縮めて行くいわゆる“頁
めくり効果”、また、これを画面中央で行うものなど、
種々のものが考えられる。また、垂直方向の効果を加え
れば、画面の片隅に別の画面を挿入するいわゆる“スー
パインポーズ”なども考えられる。
As is well known, the video effect device is generally used in broadcasting stations and the like, and as an effect that can be realized by this device, for example, to remove an image on one screen,
There are things that move like sweeping to the left and right, a so-called "page-turning effect" that gradually shrinks to the right of the screen without sweeping, and things that do this in the center of the screen, etc.
Various things are possible. Further, if a vertical effect is added, a so-called "superimpose" in which another screen is inserted in one corner of the screen can be considered.

従来、このような効果を得るために、フレームメモリ
を用いていた。しかしながらこの方法は、容量的にも大
規模になるのみならず、ソフト的にも極めて複雑になる
とともに、価格的にも高価なものとなって、家庭用を主
とする民生用の、簡易な効果をねらったビデオエフェク
ト装置としては不向きであるという問題点があった。
Conventionally, a frame memory has been used to obtain such an effect. However, this method is not only large in capacity but also extremely complicated in terms of software and expensive in price, and is simple and easy for consumer use mainly for household use. There is a problem that it is not suitable as a video effect device aiming for an effect.

〔目的〕〔Purpose〕

本発明は、以上のような問題点にかんがみてなされた
もので、従来例のようにフレームメモリを使用せず、2
ライン分のメモリを用いるのみで各種の特殊効果が可能
な簡易なビデオエフェクト装置を提供することを目的と
する。
The present invention has been made in view of the above problems, and does not use a frame memory unlike the conventional example.
It is an object of the present invention to provide a simple video effect device capable of performing various special effects only by using a memory for lines.

〔実施例〕〔Example〕

以下に本発明を図面に基づいて説明する。第1図は、
本発明によるビデオエフェクト装置の一実施例のブロッ
ク回路図である。この実施例においては、とくにライン
メモリとして、アナログCCDメモリ18,19を使用し、また
効果としてとくに、画面を右方向に掃き出す効果を得る
ものである。
The present invention will be described below with reference to the drawings. Figure 1 shows
1 is a block circuit diagram of an embodiment of a video effect device according to the present invention. In this embodiment, the analog CCD memories 18 and 19 are used as the line memory, and the effect of sweeping the screen rightward is obtained.

1は、アナログ映像信号入力端子、26は、スタート端
子で、上記端子1から入力されたアナログ映像信号は、
エフェクト動作を行っていない通常モードの場合には、
前記端子26からのスタート信号を“L"(ローレベル)と
することにより、AND回路13の出力を“L"として、切換
回路14および21がそれぞれ端子E1,F1に接続されるよう
にする。
1 is an analog video signal input terminal, 26 is a start terminal, and the analog video signal input from the terminal 1 is
In the normal mode where no effect operation is performed,
By setting the start signal from the terminal 26 to "L" (low level), the output of the AND circuit 13 is set to "L" so that the switching circuits 14 and 21 are connected to the terminals E 1 and F 1 , respectively. To do.

一方、ビデオエフェクト操作のスタート信号を端子26
から“H"(ハイレベル)として入力すると、R・S(リ
セットおよびセット)フリップフロップ回路5のQ出力
は“L"から“H"になり、これが信号AとしてAND回路13
のもう一方の入力となるので、このAND回路13の出力は
“L"から“H"となり、フリップフロップ5がリセットさ
れるまでこの“H"を保持する。これによって前記切換回
路14および21をそれぞれ端子E2,F2に切換え、ラインメ
モリへの書き込み読み出しを可能とする。
On the other hand, the start signal for video effect operation is sent to terminal 26.
When input as "H" (high level) from, the Q output of the RS (reset and set) flip-flop circuit 5 changes from "L" to "H", which is the signal A and the AND circuit 13
The other output of the AND circuit 13 changes from "L" to "H", and this "H" is held until the flip-flop 5 is reset. As a result, the switching circuits 14 and 21 are switched to the terminals E 2 and F 2 , respectively, and writing / reading to / from the line memory is enabled.

前記カウンタ6には、リセット信号としてエフェクト
開始信号が入力されている。また、クロックCK入力とし
て、垂直同期信号VDを分周したクロックが入力される。
7は端子27に入力された垂直同期信号を分周する分周回
路で、分周率は1/(2n)とし、nフレーム(2n垂直走査
期間)に1回の割合でパルスを出力するものである。こ
こでnを可変することにより、エフェクトに要する時間
を自由に変えることができる。このカウンタ6はリセッ
トによって後述する減算カウンタ10で設定されている固
定プリセット値と同じ値にプリセットされ、また、この
カウンタ6で、カウントされた分周垂直同期信号のカウ
ント値は減算カウンタ3のプリセット値として出力され
る。
An effect start signal is input to the counter 6 as a reset signal. Further, a clock obtained by dividing the vertical synchronizing signal V D is input as the clock CK input.
Reference numeral 7 is a frequency dividing circuit for dividing the vertical synchronizing signal input to the terminal 27, which outputs a pulse once every n frames (2n vertical scanning period) with a frequency dividing rate of 1 / (2n). Is. By varying n here, the time required for the effect can be freely changed. This counter 6 is reset to be preset to the same value as a fixed preset value set in the subtraction counter 10 described later, and the count value of the divided vertical synchronizing signal counted in the counter 6 is preset in the subtraction counter 3. It is output as a value.

一方、端子1に入力された映像信号は、同期信号分離
回路22に導入され、つぎのパルス成形回路23で、水平同
期信号に応じたパルスが形成される。
On the other hand, the video signal input to the terminal 1 is introduced into the sync signal separation circuit 22, and the next pulse shaping circuit 23 forms a pulse corresponding to the horizontal sync signal.

減算カウンタ3においては、上記パルス成形回路23で
得られた水平同期パルスによりリセットがかけられ、前
述の如くカウンタ6から出力されたカウント値にプリセ
ットされる。また、前記減算カウンタ3には、クロック
入力CKとして、水平同期パルスHDにスタート前縁が一致
させられかつこの水平同期パルスHDより周期の短かいク
ロック信号CKが供給されている。又、上記カウンタ3の
内部値が0になったときに、CA(キャリアウト)が出さ
れ、このキャリアウト出力は、前記パルス成形回路23か
ら得られる水平同期パルスHDと共に、それぞれがR・S
フリップフロップ回路8のセット/リセット入力信号に
なっている。フリップフロップ回路8のQ出力からは、
水平同期パルスの前縁から一定時間経過した時点(有効
画面の映出を開始するタイミング)から“H"になるよう
な制御信号が得られる。この出力は、前記クロック信号
CKとともにAND回路9に入力され、ここからは、所定の
画面映出期間のみクロックパルスが得られるようなパル
ス信号、すなわちラインメモリの読出し用パルスが得ら
れる。この画面映出を開始するタイミングは、カウンタ
6のカウント数に応じて徐々に、水平同期パルスの前縁
から時間的に遅延させられて行く。そしてこのAND回路
9の出力は、切換回路15,16の端子A1,B1に接続されてい
る。なお、RCはこのようにラインメモリの読み出し状態
を変化させる為の読み出し制御手段を構成している。
The subtraction counter 3 is reset by the horizontal synchronizing pulse obtained by the pulse shaping circuit 23 and preset to the count value output from the counter 6 as described above. Moreover, the the subtraction counter 3 as a clock input CK, short clock signal CK of period than the horizontal synchronizing pulses H D start the leading edge and is matched the horizontal sync pulse H D is supplied. Further, when the internal value of the counter 3 becomes 0, CA (carry-out) is issued, the carry-out output, together with the horizontal sync pulses H D obtained from the pulse shaping circuit 23, respectively R · S
It serves as a set / reset input signal for the flip-flop circuit 8. From the Q output of the flip-flop circuit 8,
A control signal that becomes "H" is obtained when a certain time has elapsed from the leading edge of the horizontal sync pulse (timing at which the display of the effective screen starts). This output is the clock signal
It is input to the AND circuit 9 together with CK, from which a pulse signal for obtaining a clock pulse only during a predetermined screen projection period, that is, a pulse for reading the line memory is obtained. The timing of starting the screen projection is gradually delayed in time from the leading edge of the horizontal synchronizing pulse according to the count number of the counter 6. The output of the AND circuit 9 is connected to the terminals A 1 and B 1 of the switching circuits 15 and 16. The RC constitutes a read control means for changing the read state of the line memory in this way.

一方、前記パルス成形回路23にて作られた水平同期信
号HDは、減算回路10のプリセット信号としても供給され
ており、このプリセット動作により、前述したようにカ
ウンタ6のプリセット値と同じ値にプリセットされる。
ここで、この値は水平同期パルスの前縁から有効画面の
開始する時点までの時間に相当する値である。このプリ
セット値は2n垂直走査期間にわたって固定されており、
カウンタ3は入力クロックCKをカウントダウンすること
により内部計数値をプリセット値から1づつ減少し、内
部計数値が0になったときキャリアウト出力CAが出力さ
れ、前述R・Sフリップフロップ回路8と同様、R・S
フリップフロップ回路11のセット入力端に入力される。
一方、水平同期パルスはフリップフロップ回路8のリセ
ット入力端に入力され、このQ出力が、前記AND回路9
と同様、クロックパルスCKと共にAND回路12に供給され
る。
On the other hand, the horizontal synchronizing signal H D made by the pulse shaping circuit 23, also supplied as a preset signal of the subtraction circuit 10, this presetting operation, the same value as the preset value of the counter 6 as described above It is preset.
Here, this value is a value corresponding to the time from the leading edge of the horizontal synchronizing pulse to the start of the effective screen. This preset value is fixed for 2n vertical scanning period,
The counter 3 decrements the internal count value by 1 from the preset value by counting down the input clock CK, and when the internal count value becomes 0, the carry-out output CA is output, which is the same as the RS flip-flop circuit 8 described above. , R ・ S
It is input to the set input terminal of the flip-flop circuit 11.
On the other hand, the horizontal synchronizing pulse is input to the reset input terminal of the flip-flop circuit 8, and this Q output is the AND circuit 9
Similarly, the clock pulse CK is supplied to the AND circuit 12.

この場合は減算カウンタ10は常に固定のプリセット値
でプリセットされるので、このようにして得られたパル
ス信号eは、垂直同期パルスVDのカウント数に関係な
く、たえず有効水平走査期間にクロックパルスを供給す
るもので、CCDラインメモリ18,19の書込みパルスとして
用いられる。AND回路12の出力は切換回路15,16の端子
A2,B2にそれぞれ接続されている。
In this case, since the subtraction counter 10 is always preset with a fixed preset value, the pulse signal e thus obtained is constantly clocked in the effective horizontal scanning period regardless of the count number of the vertical synchronizing pulse V D. And is used as a write pulse for the CCD line memories 18 and 19. The output of the AND circuit 12 is the terminal of the switching circuits 15 and 16.
Connected to A 2 and B 2 , respectively.

上記切換回路15の出力は、第1のラインメモリとして
のアナログCCDラインメモリ18へ、また切換回路16の出
力は、第2のラインメモリとしてのアナログCCDライン
メモリ19へ供給されている。
The output of the switching circuit 15 is supplied to the analog CCD line memory 18 as the first line memory, and the output of the switching circuit 16 is supplied to the analog CCD line memory 19 as the second line memory.

24は制御手段としての切換制御回路で、入力水平同期
パルスHDに応じて、切換回路15,16,17,20を制御するこ
とによってラインメモリの書き込み読み出しを交互に制
御するもので、例えば、奇数ラインでは上記切換回路の
接続側をそれぞれ端子A1,B2,C2,D1に、また偶数ライン
では同じく接続側をそれぞれ端子A2,B1,C1,D2に切換え
るものである。すなわち、AND回路12の出力である書込
み用クロックパルスが供給されているCCDラインメモリ
には、入力映像信号を供給し、AND回路9の出力である
読出し用クロックパルスが供給されているCCDラインメ
モリからは、その出力信号が映像信号出力端子25に供給
されるようになされている。
24 is a switching control circuit as a control means, in response to the input horizontal sync pulses H D, controls the writing and reading of the line memory alternately by controlling the switching circuit 15,16,17,20, for example, For odd lines, the connection side of the switching circuit is switched to terminals A 1 , B 2 , C 2 , D 1 , respectively, and for even line, the connection side is switched to terminals A 2 , B 1 , C 1 , D 2 , respectively. is there. That is, the CCD line memory to which the input clock signal is supplied to the CCD line memory to which the writing clock pulse which is the output of the AND circuit 12 is supplied and which is supplied to the reading clock pulse which is the output of the AND circuit 9 From the above, the output signal is supplied to the video signal output terminal 25.

なお、本実施例においては、上記のビデオエフェクト
操作を終了したら再びもとの入力映像信号に切換えてい
る。すなわち、カウンタ6の計数値により決められる映
像映出期間が0に等しくなったとき、すなわち、カウン
タ6の計数値が1ラインの画素数と等しくなったとき、
これを演算回路4で検出して“H"信号を、R・Sフリッ
プフロップ回路5のリセット入力端子Rに供給すること
によってQ出力を“L"にし、AND回路13の出力を“L"に
し、切換回路14および21をそれぞれ端子E1,F1側に切換
えるようにしている。
In this embodiment, when the above video effect operation is completed, the original input video signal is switched again. That is, when the image projection period determined by the count value of the counter 6 becomes equal to 0, that is, when the count value of the counter 6 becomes equal to the number of pixels in one line,
This is detected by the arithmetic circuit 4 and the "H" signal is supplied to the reset input terminal R of the RS flip-flop circuit 5 to set the Q output to "L" and the AND circuit 13 output to "L". The switching circuits 14 and 21 are switched to the terminals E 1 and F 1 respectively.

第2図は、第1図における各信号波形のタイミングチ
ャートで、a〜fは、第1図における各ラインに記入し
たa〜fに対応するものである。またfのサフィックス
Nは、Nフレーム目に対応することを示す。
FIG. 2 is a timing chart of each signal waveform in FIG. 1, and a to f correspond to a to f written in each line in FIG. The suffix N of f indicates that it corresponds to the Nth frame.

第3図は、本実施例における、画面を右方向に掃き出
す様子を示した図である。本実施例によれば、このよう
に画面を右方向に掃き出す効果を得ることができる。
FIG. 3 is a diagram showing how the screen is swept to the right in this embodiment. According to the present embodiment, it is possible to obtain the effect of sweeping the screen rightward in this way.

〔効果〕〔effect〕

以上、実施例について説明してきたように、本発明に
よれば、垂直同期信号及び水平同期信号を有する映像信
号に対し、従来のようにフレームメモリを使用せず、2
ライン分のメモリによって簡単な構成で有効に簡易ビデ
オエフェクト効果が得られるようになる。
As described above with reference to the embodiments, according to the present invention, a video signal having a vertical synchronizing signal and a horizontal synchronizing signal is used without using a frame memory as in the conventional case.
With the memory for the lines, a simple video effect effect can be effectively obtained with a simple configuration.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明によるビデオエフェクト装置の一実施
例のブロック回路図、第2図は、第1図の各信号波形の
タイミングチャート、第3図は、本発明によるビデオエ
フェクト効果を示す図である。 1……アナログ映像信号入力端子 3,6……カウンタ 4,39……演算回路 14,15,16,17,20,21……切換回路 18,19……アナログCCDラインメモリ 24……切換制御回路 25……映像信号出力端子 26……スタート端子
FIG. 1 is a block circuit diagram of an embodiment of a video effect device according to the present invention, FIG. 2 is a timing chart of each signal waveform in FIG. 1, and FIG. 3 is a diagram showing a video effect effect according to the present invention. Is. 1 …… Analog video signal input terminal 3,6 …… Counter 4,39 …… Computing circuit 14,15,16,17,20,21 …… Switching circuit 18,19 …… Analog CCD line memory 24 …… Switching control Circuit 25 …… Video signal output terminal 26 …… Start terminal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】水平同期信号及び垂直同期信号を有する映
像信号を入力する入力手段と、 夫々1水平走査期間分の映像信号を記憶する複数のライ
ンメモリと、 前記複数のラインメモリに前記映像信号を1水平走査期
間毎に順次書き込む書込み手段と、 前記複数のラインメモリに記憶されている映像信号を順
次読み出す読み出し手段と、 動作モードを指定するモード指定手段と、 前記水平同期信号に基づいて前記複数のラインメモリに
おける書き込み及び読み出しの動作を切り換えると共
に、前記垂直同期信号に基づいて前記読み出し手段の動
作タイミングを制御する制御手段とを具え、 前記制御手段は前記動作モードに応じて、前記水平同期
信号に対する各1水平走査期間分の映像信号の読み出し
開始タイミングを、前記垂直同期信号に基づいて変更す
る ことを特徴とするビデオエフェクト装置。
1. Input means for inputting a video signal having a horizontal synchronizing signal and a vertical synchronizing signal, a plurality of line memories each storing a video signal for one horizontal scanning period, and the video signals in the plurality of line memories. Writing means for sequentially writing every one horizontal scanning period, reading means for sequentially reading the video signals stored in the plurality of line memories, mode designating means for designating an operation mode, and based on the horizontal synchronizing signal, And a control unit for switching the writing and reading operations in the plurality of line memories and controlling the operation timing of the reading unit based on the vertical synchronizing signal, the control unit according to the operation mode. The read start timing of the video signal for each horizontal scanning period for each signal is based on the vertical synchronization signal. Video effects apparatus, characterized in that the change had.
JP59008471A 1984-01-23 1984-01-23 Video effect device Expired - Lifetime JPH0831984B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59008471A JPH0831984B2 (en) 1984-01-23 1984-01-23 Video effect device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59008471A JPH0831984B2 (en) 1984-01-23 1984-01-23 Video effect device

Publications (2)

Publication Number Publication Date
JPS60153272A JPS60153272A (en) 1985-08-12
JPH0831984B2 true JPH0831984B2 (en) 1996-03-27

Family

ID=11694034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59008471A Expired - Lifetime JPH0831984B2 (en) 1984-01-23 1984-01-23 Video effect device

Country Status (1)

Country Link
JP (1) JPH0831984B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636974A (en) * 1986-06-26 1988-01-12 Fujitsu Ltd Picture processor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154875A (en) * 1979-05-23 1980-12-02 Toshiba Corp Facsimile receiver
JPS5879390A (en) * 1981-11-05 1983-05-13 Sony Corp Television transmission and reception system

Also Published As

Publication number Publication date
JPS60153272A (en) 1985-08-12

Similar Documents

Publication Publication Date Title
US4796089A (en) Television receiver display apparatus having multi-image display capability
JP2928803B2 (en) Television image display
JP4088855B2 (en) Timing pulse generator
JPS60240287A (en) Synchronizer
JPH0233230B2 (en)
JPH0831984B2 (en) Video effect device
JPS62181A (en) Video processing device
JPS59226571A (en) Printer of television receiver
JPS5857027B2 (en) Seishigazojiyushinsouchi
US5045944A (en) Video signal generating circuit for use in video tape recorder and television receiver
JP2853743B2 (en) Video printer
JPS58179064A (en) Frame memory device
JP2807044B2 (en) Synchronous signal generator for image sensor test
JPS6036929Y2 (en) television receiver
JPS6036928Y2 (en) television receiver
JPH042540Y2 (en)
JPH067643Y2 (en) Print control circuit
CN115567786A (en) Synchronous time sequence signal generating device and method
JP2817154B2 (en) Still image receiving device
JPH05183397A (en) Pattern generation circuit
JPH0771243B2 (en) Address signal generation circuit
JPS6111509B2 (en)
JPS6367083A (en) Video compressing and displaying circuit
JPS5890877A (en) Video copy timing signal generating circuit
KR960006539A (en) Multi-screen moving picture display method and device using both tuners

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term