JPH08307260A - Ｐｌｌの分周比の設定回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＰＬＬの可変分周回路の分周比を、電源投入
時には、自動的に規定値に設定する。 【構成】 ラッチ３６３と、このラッチ３６３にラッチ
されたデータが、可変分周回路３１１に、その分周比の
データの一部あるいは全部のデータとして設定されるＰ
ＬＬ３１とを有する。ラッチ３６３は、このラッチ３６
３にラッチされるデータのビットをそれぞれラッチする
複数のＤフリップフロップ回路ＦＦ9〜ＦＦ1から構成さ
れる。電源の投入時、複数のＤフリップフロップ回路Ｆ
Ｆ9〜ＦＦ1のうち、所定のＤフリップフロップ回路を、
リセットパルスＰR2によりセットするとともに、残るＤ
フリップフロップ回路を、リセットパルスＰR2によりリ
セットする。これらＤフリップフロップ回路ＦＦ9〜Ｆ
Ｆ1のセットおよびリセットにより、可変分周回路３１
１における分周比を規定値に設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＰＬＬの分周比の設
定回路に関する。

【０００２】

【従来の技術】例えば、日本における小電力タイプのコ
ードレス電話機には、89チャンネル分の周波数帯域が割
り当てられているが、そのチャンネル番号CHNOと、親機
および子機の送信周波数ｆBU、ｆHSとの関係は、図９Ａ
に示すとおりである。そして、このとき、チャンネル間
の周波数間隔は、すべて12.5ｋHzで一定である。

【０００３】このような周波数の送信信号は、一般にＰ
ＬＬにより形成することができるが、ＰＬＬにおいて、
送信周波数ｆBS、ｆHSに等しい周波数のキャリア信号を
直接に形成する場合には、ＰＬＬに必要とされる基準周
波数は、チャンネル間の周波数間隔に等しい12.5ｋHzと
なる。

【０００４】そして、 ＮBU：親機の送信回路のＰＬＬの可変分周回路の分周比
（整数） ＮHS：子機の送信回路のＰＬＬの可変分周回路の分周比
（整数） とすれば、 ｆBU〔ＭHz〕＝12.5〔ｋHz〕×ＮBU ｆHS〔ＭHz〕＝12.5〔ｋHz〕×ＮHS となる。したがって、チャンネル番号CHNOと、分周比Ｎ
BU、ＮHSとの関係は、図９Ｂに示すとおりとなる。

【０００５】一方、親機および子機の受信回路は、スー
パーヘテロダイン方式に構成されるとともに、その局部
発振回路がＰＬＬにより構成されている。そして、その
ＰＬＬの可変分周回路の分周比を変更することにより、
局部発振周波数を変更してチャンネルを変更するように
している。

【０００６】したがって、親機あるいは子機において、
チャンネルを設定する場合には、システム制御回路にお
いて、そのチャンネル番号CHNOに対応した分周比のデー
タ（送信用および受信用の各データ）を形成し、これら
データを送信回路のＰＬＬの可変分周回路および受信回
路のＰＬＬの可変分周回路に設定することになる。

【０００７】また、同様の理由により、ＰＬＬシンセサ
イザを使用したスーパーヘテロダイン方式の受信機にお
いても、選局時には、受信周波数に対応した分周比のデ
ータを形成し、このデータを局部発振回路用のＰＬＬの
可変分周回路に設定することになる。

【０００８】

【発明が解決しようとする課題】ところで、ＰＬＬの可
変分周回路の分周比のデータは、マイクロコンピュータ
のような外部のシステム制御回路により形成されて設定
される。したがって、上記の送信回路や受信回路をＩＣ
化した場合、そのＩＣ単体に電源を供給しただけでは、
ＰＬＬの可変分周回路の分周比はランダムな値となって
しまう。

【０００９】したがって、ＩＣ単体に電源を供給しただ
けでは、その動作のチェックを行うことはできない。

【００１０】この発明は、このような問題点を解決し、
ＩＣ単体であっても電源を供給すると、ＰＬＬの可変分
周回路の分周比が、規定の値に設定されるようにするも
のである。

【００１１】

【課題を解決するための手段】このため、この発明にお
いては、ラッチと、このラッチにラッチされたデータ
が、可変分周回路に、その分周比のデータの一部あるい
は全部のデータとして設定されるＰＬＬとを有し、上記
ラッチは、このラッチにラッチされるデータのビットを
それぞれラッチする複数のＤフリップフロップ回路から
構成され、電源の投入時、上記複数のＤフリップフロッ
プ回路のうち、所定のＤフリップフロップ回路を、リセ
ットパルスによりセットするとともに、残るＤフリップ
フロップ回路を、上記リセットパルスによりリセット
し、これらＤフリップフロップ回路のセットおよびリセ
ットにより、上記可変分周回路における分周比を規定値
に設定するようにしたＰＬＬの分周比の設定回路とする
ものである。

【００１２】

【作用】電源を投入すると、各Ｄフリップフロップ回路
がリセットパルスにより、セットあるいはリセットさ
れ、可変分周回路に分周比は規定値に設定される。

【００１３】

【実施例】

［コードレス電話機の一例］まず、この発明を適用でき
るコードレス電話機の受信回路および送信回路の一例に
ついて、図１および図２により説明する。この例におい
ては、受信回路および送信回路の全体を１チップＩＣ化
できるように構成するとともに、そのＩＣを子機に使用
した場合を示す。また、図１の*1、*2と図２の*1、*2と
がつながるとともに、鎖線で囲った部分１が１チップＩ
Ｃ化される。

【００１４】このＩＣ１は、受信回路１０と、送信回路
４０とを有する。そして、受信回路１０は、ダブルスー
パーヘテロダイン方式で、ダイレクトコンバージョンタ
イプに構成されている。すなわち、親機からの下りチャ
ンネルのＦＭ信号Ｓrがアンテナ２により受信され、端
子Ｔ11→高周波アンプ１１→端子Ｔ12→すべての下りチ
ャンネルを通過帯域とするバンドパスフィルタ３→端子
Ｔ13の信号ラインを通じて直交変換のＩ軸用及びＱ軸用
の第１ミキサ回路１２、２２に供給される。

【００１５】また、発振回路３０が設けられる。この発
振回路３０は基準となる安定した周波数、例えば14.4Ｍ
Hzの発振信号Ｓ30を形成するためのものであり、このた
め、発振回路３０には、端子Ｔ16を通じて水晶発振子６
が接続され、水晶発振回路とされる。

【００１６】そして、その発振信号Ｓ30が分周回路３５
に供給されて例えば１／1152の周波数、すなわち、チャ
ンネル間隔の周波数12.5ｋHzの信号Ｓ35に分周され、こ
の信号Ｓ35がＰＬＬ３１にその基準周波数の信号として
供給される。

【００１７】また、分周比設定回路３６が設けられる。
この設定回路３６は、詳細は後述するが、端子Ｔ17を通
じてチャンネル番号CHNOのデータが供給されると、その
データから分周比のデータを形成するものである。

【００１８】そして、この設定回路３６からのチャンネ
ル番号CHNOに対応した分周比のデータが、ＰＬＬ３１の
可変分周回路３１１に供給されて設定される。こうし
て、ＰＬＬ３１のＶＣＯ３１２からはＦＭ信号Ｓrのキ
ャリア周波数に等しい周波数の発振信号Ｓ31が取り出さ
れる。

【００１９】なお、この場合、受信したＦＭ信号Ｓrの
キャリア周波数は、親機の送信周波数ｆBUに等しいの
で、発振信号Ｓ31の周波数も値ｆBUとなる。

【００２０】そして、この信号Ｓ31がミキサ回路１２に
第１局部発振信号として供給されるとともに、移相回路
３２に供給されてπ／２だけ移相され、その移相信号Ｓ
32がミキサ回路２２に第１局部発振信号として供給され
る。

【００２１】したがって、簡単のため、図３Ａに示すよ
うに、受信信号Ｓrが、その下側波帯の帯域内に信号成
分Ｓaを有し、上側波帯の帯域内に信号成分Ｓbを有する
とともに、 ωo：受信信号Ｓrのキャリア周波数（角周波数） ωo＝２πｆBU ωa：信号成分Ｓaの角周波数。ωa＜ωo Ｅa：信号成分Ｓaの振幅 ωb：信号成分Ｓbの角周波数。ωb＞ωo Ｅb：信号成分Ｓbの振幅 Δωa＝ωo−ωa Δωb＝ωb−ωo とすれば、 Ｓr＝Ｓa＋Ｓb Ｓa＝Ｅa・sinωaｔ Ｓb＝Ｅb・sinωbｔ となる。

【００２２】また、 Ｅ1：第１局部発振信号Ｓ31、Ｓ32の振幅 とすれば、 Ｓ31＝Ｅ1・sinωoｔ Ｓ32＝Ｅ1・cosωoｔ である。

【００２３】したがって、 Ｓ12、Ｓ22：ミキサ回路１２、２２の出力信号 とすれば、 Ｓ12＝Ｓr・Ｓ31 ＝（Ｅa・sinωaｔ＋Ｅb・sinωbｔ）×Ｅ1・sinωoｔ ＝αa｛−cos（ωa＋ωo）ｔ＋cos（ωo−ωa）ｔ｝ ＋αb｛−cos（ωb＋ωo）ｔ＋cos（ωb−ωo）ｔ｝ ＝αa｛−cos（ωa＋ωo）ｔ＋cosΔωaｔ｝ ＋αb｛−cos（ωb＋ωo）ｔ＋cosΔωbｔ｝ Ｓ22＝Ｓr・Ｓ32 ＝（Ｅa・sinωaｔ＋Ｅb・sinωbｔ）×Ｅ1・cosωoｔ ＝αa｛sin（ωa＋ωo）ｔ−sin（ωo−ωa）ｔ｝ ＋αb｛sin（ωb＋ωo）ｔ＋sin（ωb−ωo）ｔ｝ ＝αa｛sin（ωa＋ωo）ｔ−sinΔωaｔ｝ ＋αb｛sin（ωb＋ωo）ｔ＋sinΔωbｔ｝ αa＝Ｅa・Ｅ1／２ αb＝Ｅb・Ｅ1／２ となる。

【００２４】そして、上式のうち、角周波数Δωa、Δ
ωbの信号成分が必要な中間周波信号なので、これら信
号Ｓ12、Ｓ22がローパスフィルタ１３、２３に供給さ
れ、角周波数Δωa、Δωbの信号成分が、第１中間周波
信号Ｓ13、Ｓ23として取り出され、 Ｓ13＝αa・cosΔωaｔ＋αb・cosΔωbｔ Ｓ23＝−αa・sinΔωaｔ＋αb・sinΔωbｔ とされる。なお、この場合、上式および図３Ａからも明
らかなように、信号Ｓ13、Ｓ23は、ベースバンドの信号
である。

【００２５】さらに、これら信号Ｓ13、Ｓ23が、直交変
換のＩ軸用及びＱ軸用の第２ミキサ回路１４、２４に供
給される。

【００２６】また、発振回路３０の発振信号Ｓ30が、分
周回路３３に供給されて最高可聴周波数の数倍程度の周
波数の信号Ｓ33、例えば262分周されて周波数が約55ｋH
zの信号Ｓ33に分周される。そして、この信号Ｓ33がミ
キサ回路１４に第２局部発振信号として供給されるとと
もに、移相回路３４に供給されてπ／２だけ移相され、
その移相信号Ｓ34がミキサ回路２４に第２局部発振信号
として供給される。

【００２７】したがって、 Ｓ33＝Ｅ2・sinωsｔ Ｓ34＝Ｅ2・cosωsｔ Ｅ2：第２局部発振信号Ｓ33、Ｓ34の振幅 ωs＝２πｆs （ｆs＝約55ｋHz） とするとともに、 Ｓ14、Ｓ24：ミキサ回路１４、２４の出力信号 とすれば、 Ｓ14＝Ｓ13・Ｓ33 ＝（αa・cosΔωaｔ＋αb・cosΔωbｔ）×Ｅ2・sinωsｔ ＝βa｛sin（Δωa＋ωs）ｔ−sin（Δωa−ωs）ｔ｝ ＋βb｛sin（Δωb＋ωs）ｔ−sin（Δωb−ωs）ｔ｝ Ｓ24＝Ｓ23・Ｓ34 ＝（−αa・sinΔωaｔ＋αb・sinΔωbｔ）×Ｅ2・cosωsｔ ＝−βa｛sin（Δωa＋ωs）ｔ＋sin（Δωa−ωs）ｔ｝ ＋βb｛sin（Δωb＋ωs）ｔ＋sin（Δωb−ωs）ｔ｝ βa＝αa・Ｅ2／２ βb＝αb・Ｅ2／２ となる。

【００２８】そして、これらの信号Ｓ14、Ｓ24におい
て、周波数差が負の値にならないように、信号Ｓ14、Ｓ
24を変形すると、 Ｓ14＝βa｛sin（Δωa＋ωs）ｔ＋sin（ωs−Δωa）ｔ｝ ＋βb｛sin（Δωb＋ωs）ｔ＋sin（ωs−Δωb）ｔ｝ ＝βa・sin（ωs＋Δωa）ｔ＋βa・sin（ωs−Δωa）ｔ ＋βb・sin（ωs＋Δωb）ｔ＋βb・sin（ωs−Δωb）ｔ Ｓ24＝−βa｛sin（Δωa＋ωs）ｔ−sin（ωs−Δωa）ｔ｝ ＋βb｛sin（Δωb＋ωs）ｔ−sin（ωs−Δωb）ｔ｝ ＝−βa・sin（ωs＋Δωa）ｔ＋βa・sin（ωs−Δωa）ｔ ＋βb・sin（ωs＋Δωb）ｔ−βb・sin（ωs−Δωb）ｔ となる。

【００２９】そして、これら信号Ｓ14、Ｓ24が加算回路
１５に供給されて加算され、加算回路１５からは、 Ｓ15＝Ｓ14＋Ｓ24 ＝２βa・sin（ωs−Δωa）ｔ＋２βb・sin（ωs＋Δωb）ｔ で示される加算信号Ｓ15が取り出される。

【００３０】そして、この加算信号Ｓ15を図示すると、
図３Ｂに示すようになり、この信号Ｓ15は、もとの受信
信号Ｓrを、キャリア周波数（角周波数）ωsの信号に周
波数変換したときの信号にほかならない。すなわち、信
号Ｓ15は、中間周波数ｆsの第２中間周波信号である。

【００３１】そこで、この第２中間周波信号Ｓ15が、中
間周波フィルタ用のバンドパスフィルタ１６およびリミ
ッタアンプ１７を通じてＦＭ復調回路１８に供給されて
もとの音声信号が復調され、この音声信号が、アンプ１
９および端子Ｔ14を通じて受話器用のスピーカ４に供給
される。以上が受信回路１０の構成および動作である。

【００３２】一方、送信回路４０は、音声信号をダイレ
クトに上りチャンネルのＦＭ信号とするもので、ＰＬＬ
４３が設けられるとともに、このＰＬＬ４３には、分周
回路３５からの分周信号Ｓ35が基準周波数の信号として
供給される。また、設定回路３６から、チャンネル番号
CHNOに対応した分周比のデータが取り出され、このデー
タがＰＬＬ４３の可変分周回路４３１に供給されて設定
される。

【００３３】こうして、ＰＬＬ４３のＶＣＯ４３２から
は、受信回路１０の受信した下りチャンネルと対となる
上りチャンネルのキャリア周波数ｆHSの信号Ｓtが取り
出される。

【００３４】また、送話器用のマイクロフォン５からの
音声信号が、端子Ｔ15およびアンプ４１を通じてローパ
スフィルタ４２に供給されて不要な帯域成分が除去され
てからＰＬＬ４３のＶＣＯ４３２にその発振周波数の制
御信号として供給される。

【００３５】こうして、ＶＣＯ４３２からは、受信回路
１０の受信した下りチャンネルと対となる上りチャンネ
ルであり、かつ、ローパスフィルタ４２からの音声信号
によりＦＭ変調されたＦＭ信号Ｓtが取り出される。

【００３６】そして、このＦＭ信号Ｓtが、ドライブア
ンプ４４および出力アンプ４５を通じて端子Ｔ18に取り
出され、アンテナ２に供給される。以上が送信回路４０
の構成および動作である。

【００３７】そして、一般のＦＭ受信機であれば、その
中間周波数は10.7ＭHzとされているので、その中間周波
フィルタはセラミックフィルタにより構成することにな
り、ＩＣ化することができない。

【００３８】しかし、上述の受信回路１０においては、
第１中間周波信号Ｓ12、Ｓ22はベースバンドであり、第
２中間周波数ｆsは例えば55ｋHzと低いので、フィルタ
１３、２３、１６を、抵抗器、コンデンサ及びアンプを
有するアクティブフィルタにより構成することができ
る。したがって、受信回路１０は、フィルタ３およびＶ
ＣＯ３１２の発振コイル（図示せず）を除いてＩＣ化す
ることができる。また、送信回路４０についても同様で
あり、ＩＣ化することができる。

【００３９】したがって、図１および図２に示す受信回
路１０および送信回路４０の全体を、１つのモノリシッ
クＩＣにＩＣ化することができる。

【００４０】また、上述においては、ＩＣ１を子機に使
用した場合であるが、端子Ｔ14、Ｔ15を親機の４線／２
線変換回路に接続するとともに、分周回路３１１、４３
１の分周比を入れ換えれば、親機において上記した動作
が行われる。そして、このとき、受信回路１０により上
りチャンネルの受信が行われ、送信回路２０により下り
チャンネルの送信が行われる。

【００４１】したがって、このＩＣ１は親機においても
使用することができる。すなわち、このＩＣ１は、子機
と親機とに共通に使用することができる。

【００４２】［ＰＬＬの可変分周回路の分周比につい
て］一般に、コードレス電話機においては、チャンネル
番号が決まると、マイクロコンピュータおよびソフトウ
エアは、そのチャンネル番号を分周比に変換するととも
に、その分周比を２進値で表現し、これをＰＬＬの可変
分周回路に転送するようにしている。

【００４３】また、例えば、日本のコードレス電話機の
場合、図９にも示すように、チャンネル番号CHNOは、１
〜89であって欠番がないとともに、送信周波数ｆBU、ｆ
HS（および分周比ＮBU、ＮHS）も一定の周波数間隔であ
る。

【００４４】この例においては、このような点に着目
し、分周比設定回路３６は、マイクロコンピュータがチ
ャンネル番号CHNOを指定すると、そのチャンネル番号CH
NOに対応した可変分周回路３１１、４３１の分周比のデ
ータを出力するように構成されているとともに、そのた
めの構成が大幅に簡略化されている場合である。

【００４５】すなわち、今、コードレス電話機の親機の
送信回路のＰＬＬについて、その分周比ＮBUと、チャン
ネル番号CHNOとの関係を求めると、 ＮBU＝30416＋CHNO 30416：オフセット値 となる。そして、これを16進数で表すと、 ＮBU＝76D0(hex)＋CHNO となる。なお、(hex)は、その数値が16進数であること
を示す（以下同様）。

【００４６】したがって、第１チャンネル（CHNO＝１）
の場合には、 30417＝30416＋１ となり、16進数で表すと、 76D1(hex)＝76D0(hex)＋１ となるが、さらに、２進数により表すと、図８Ａのよう
になる。

【００４７】また、同様にして、第89チャンネル（CHNO
＝89）の場合には、 30505＝30416＋89 となり、16進数で表すと、 7729(hex)＝76D0(hex)＋59(hex) となるが、さらに、２進数により表すと、図８Ｂのよう
になる。

【００４８】そして、この図８Ａ、Ｂからも明らかなよ
うに、分周比ＮBUを２進数で表現した場合、 (1) 上位の６ビットｂ15〜ｂ10は、チャンネル番号CHNO
にかかわらず変化しない。 (2) 中位の５ビットｂ9〜ｂ5は、オフセット値76DO(he
x)の中位の５ビットｂ9〜ｂ5と、チャンネル番号CHNOの
上位の３ビットｂ7〜ｂ5との加算値である。 (3) 下位の４ビットｂ4〜ｂ1は、チャンネル番号CHNOの
下位の４ビットｂ4〜ｂ1に等しい。となる。

【００４９】したがって、親機の送信回路のＰＬＬの可
変分周回路に分周比ＮBUを設定する場合、 (A) 上位の６ビットｂ15〜ｂ10は、固定値とする。 (B) 中位の５ビットｂ9〜ｂ5は、上記(2)項の加算値と
する。 (C) 下位の４ビットｂ4〜ｂ1は、チャンネル番号CHNOの
下位の４ビットｂ4〜ｂ1とする。 のようにすれば、チャンネル番号CHNOを入力するだけ
で、分周比ＮBUを設定することができる。

【００５０】一方、子機の送信回路４０のＰＬＬ４３の
可変分周回路４３１についても同様であり、その分周比
ＮHSと、チャンネル番号CHNOとの関係を求めると、 ＮHS＝20308＋CHNO 20308：オフセット値 となる。そして、これを16進数で表すと、 ＮHS＝4F54(hex)＋CHNO となる。

【００５１】したがって、第１チャンネル（CHNO＝１）
の場合には、 20309＝20308＋１ となり、16進数で表すと、 4F55(hex)＝4F54(hex)＋１ となるが、さらに、２進数により表すと、図８Ｃのよう
になる。

【００５２】また、同様にして、第89チャンネル（CHNO
＝89）の場合には、 20397＝20308＋89 となり、16進数で表すと、 4FAD(hex)＝4F54(hex)＋59(hex) となるが、さらに、２進数で表すと、図８Ｄのようにな
る。

【００５３】そして、この図８Ｃ、Ｄからも明らかなよ
うに、分周比ＮHSを２進数で表現した場合、 (4) 上位の７ビットｂ15〜ｂ9は、チャンネル番号CHNO
にかかわらず変化しない。 (5) 中位の６ビットｂ8〜ｂ3は、オフセット値4F54(he
x)の中位の６ビットｂ8〜ｂ3と、チャンネル番号CHNOの
上位の５ビットｂ7〜ｂ3との加算値である。 (6) 下位の２ビットｂ2、ｂ1は、チャンネル番号CHNOの
下位の２ビットｂ2、ｂ1に等しい。 となる。

【００５４】したがって、子機の送信回路４０のＰＬＬ
４３の可変分周回路４３１に分周比ＮHSを設定する場
合、 (D) 上位の７ビットｂ15〜ｂ9は、固定値とする。 (E) 中位の６ビットｂ8〜ｂ3は、(5)項の加算値とす
る。 (F) 下位の２ビットｂ2、ｂ1は、チャンネル番号CHNOの
下位の２ビットｂ2、ｂ1とする。 のようにすれば、チャンネル番号CHNOを入力するだけ
で、分周比ＮBUを設定することができる。

【００５５】この例の分周比設定回路３６においては、
以上のような考え方にしたがって、ＰＬＬの可変分周回
路の分周比を設定するようにしたものである。

【００５６】［分周比設定回路の構成］次に、分周比設
定回路３６の具体例について説明する。

【００５７】上述の図１および図２の例においては、Ｉ
Ｃ１を子機に使用した場合であるが、受信回路１０の第
１局部発振信号Ｓ31、Ｓ32の周波数（角周波数）は、受
信信号Ｓrの受信周波数ωoに等しい。そして、この受信
周波数ωoは、親機の送信周波数でもある。

【００５８】したがって、受信回路１０のＰＬＬ３１に
分周比を設定するとき、その分周比は、親機において送
信周波数ｆBUを設定するときの分周比ＮBUに等しい。し
たがって、図８Ａ、Ｂにより説明した親機の送信回路の
ＰＬＬの分周比ＮBUを設定する方法と同じ方法で、ＰＬ
Ｌ３１の可変分周回路３１１の分周比を設定することが
できる。

【００５９】以下の例においては、そのようにして受信
回路１０のＰＬＬ３１の可変分周回路３１１および送信
回路４０のＰＬＬ４３の可変分周回路４３１の分周比を
設定するようにしたものである。

【００６０】すなわち、図４および図５は、分周比設定
回路３６の一例を分割して示すものであるが、図面の都
合で、一部の回路は、図４と図５とに重複して示す。

【００６１】そして、この例においては、ＰＬＬ３１の
可変分周回路３１１は、パルススワロータイプのカウン
タにより構成されているもので、プリスケーラ３１Ｐ
と、メインカウンタ３１Ｍと、スワローカウンタ３１Ｓ
とを有する。

【００６２】この場合、プリスケーラ３１Ｐは、スワロ
ーカウンタ３１Ｓからの制御信号（モジュロコントロー
ル信号）により１／Ｋあるいは１／（Ｋ＋１）の分周を
行うものであり（ただし、Ｋ＝16）、その分周出力がカ
ウンタ３１Ｍ、３１Ｓに供給される。また、メインカウ
ンタ３１Ｍは、11ビットのダウンカウンタにより構成さ
れて分周を行い、その値が「１」になったときのデコー
ド出力がスワローカウンタ３１Ｓにリセット入力として
供給される。そして、このスワローカウンタ３１Ｓは、
４ビットのダウンカウンタにより構成されている。

【００６３】したがって、 Ｎ31：カウンタ３１１の総合の分周比。Ｎ31＝ＮBU Ｋ ：プリスケーラ３１Ｐの分周比 Ｍ ：メインカウンタ３１Ｍの分周比 Ｓ ：スワローカウンタ３１Ｓの分周比 とすれば、 Ｎ31＝（Ｋ＋１）×Ｓ＋Ｋ×（Ｍ−Ｓ） ＝Ｍ×Ｋ＋Ｓ ＝Ｍ×16＋Ｓ となる。

【００６４】したがって、メインカウンタ３１Ｍに、分
周比Ｎ31の上位の11ビットｂ15〜ｂ5をセットし、スワ
ローカウンタ３１Ｓに、分周比Ｎ31の下位の４ビットｂ
4〜ｂ1をセットすればよいことになる。

【００６５】そして、カウンタ３１Ｍの分周出力が位相
比較回路３１３に供給されるとともに、分周回路３５か
らの基準周波数（＝12.5ｋHz）の信号Ｓ35が比較回路３
１３に供給され、その比較出力がローパスフィルタ３１
４を通じてＶＣＯ３１２にその制御信号として供給され
る。また、このＶＣＯ３１２の発振信号Ｓ31がプリスケ
ーラ３１Ｐに供給される。

【００６６】こうして、ＰＬＬ３１が構成され、ＶＣＯ
３１２からは、分周比Ｎ31に対応した周波数の発振信号
Ｓ31が取り出され、この信号Ｓ31がミキサ回路１２およ
び移相回路３２に供給される。

【００６７】さらに、分周比設定回路３６においては、
７ビットの直列入力・並列出力のシフトレジスタ３６１
が設けられるとともに、ＰＬＬ３１に対応して、４ビッ
トの加算回路３６２と、９ビットのラッチ３６３と、信
号ライン３６４とが設けられる。

【００６８】そして、マイクロコンピュータ（図示せ
ず）からチャンネル番号CHNOを示す２進数のデータが、
そのＭＳＢ（ビットｂ7）から直列に出力され、このデ
ータが端子Ｔ17を通じてレジスタ３６１に直列に供給さ
れてロードされる。

【００６９】そして、レジスタ３６１のデータの下位の
４ビットｂ4〜ｂ1が、上記(3)、(C)項にしたがって、そ
のまま、ラッチ３６３の下位の４ビットｂ4〜ｂ1にラッ
チされてからカウンタ３１Ｓのビットｂ4〜ｂ1に供給さ
れる。

【００７０】また、加算回路３６２の第１の入力端子Ａ
4〜Ａ1に、“０”レベルの信号およびレジスタ３６１の
データの上位の３ビットｂ7〜ｂ5が供給されるととも
に、加算回路３６２の第２の入力端子Ｂ4〜Ｂ1に、
“１”あるいは“０”レベルの信号が供給され、上記
(2)、(B)項にしたがった加算が行われる。

【００７１】そして、その加算結果（キャリービットを
含む）が、ラッチ３６３の上位の５ビットｂ9〜ｂ5にラ
ッチされてからカウンタ３１Ｍの下位の５ビットｂ5〜
ｂ1に供給される。

【００７２】さらに、メインカウンタ３１Ｍの上位の６
ビットｂ11〜ｂ6に、上記(1)、(A)項にしたがって、信
号ライン３６４から“１”あるいは“０”レベルの信号
が供給される。

【００７３】したがって、レジスタ３６１にチャンネル
番号CHNOのデータがロードされると、可変分周回路３１
１には、チャンネル番号CHNOに対応した分周比Ｎ31がロ
ードされることになり、ＶＣＯ３１２の発振信号Ｓ31の
発振周波数は、チャンネル番号CHNOに対応した周波数と
なる。

【００７４】また、ＰＬＬ４３が、ＰＬＬ３１と同様に
構成される。すなわち、プリスケーラ４３Ｐ、メインカ
ウンタ４３Ｍ、スワローカウンタ４３Ｓにより、パルス
スワロータイプの可変分周回路４３１が構成されるとと
もに、位相比較回路４３３、ローパスフィルタ４３４、
ＶＣＯ４３２によりＰＬＬ４３が構成される。なお、Ｖ
ＣＯ４３２には、ローパスフィルタ４２からの音声信号
も変調信号として供給される。

【００７５】さらに、分周比設定回路３６には、ＰＬＬ
４３に対応して、５ビットの加算回路３６５と、８ビッ
トのラッチ３６６と、信号ライン３６７とが設けられ
る。

【００７６】そして、レジスタ３６１のデータ（チャン
ネル番号CHNOのデータ）の下位の２ビットｂ2、ｂ1が、
上記(6)、(F)項にしたがって、そのまま、ラッチ３６６
の下位の２ビットｂ2、ｂ1にラッチされてからカウンタ
４３Ｓの下位の２ビットｂ2、ｂ1に供給される。

【００７７】また、加算回路３６５の第１の入力端子Ａ
5〜Ａ1に、レジスタ３６１のデータの上位の５ビットｂ
7〜ｂ3が供給されるとともに、加算回路３６５の第２の
入力端子Ｂ5〜Ｂ1に、“１”あるいは“０”レベルの信
号が供給され、上記(5)、(E)項にしたがった加算が行わ
れる。

【００７８】そして、その加算結果（キャリービットを
含む）が、ラッチ３６６の上位の６ビットｂ8〜ｂ3にラ
ッチされるとともに、そのラッチされた中位の２ビット
ｂ4、ｂ3がカウンタ４３Ｓの中位の２ビットｂ4、ｂ3に
供給され、ラッチされた上位の４ビットｂ8〜ｂ5がメイ
ンカウンタ４３Ｍの下位の４ビットｂ4〜ｂ1に供給され
る。

【００７９】さらに、カウンタ４３Ｍの上位の７ビット
ｂ11〜ｂ5に、上記(4)、(D)項にしたがって、信号ライ
ン３６７から“１”あるいは“０”レベルの信号が供給
される。

【００８０】したがって、レジスタ３６１にチャンネル
番号CHNOのデータがロードされると、可変分周回路４３
１には、チャンネル番号CHNOに対応した分周比ＮHSがロ
ードされることになり、ＶＣＯ４３２の発振信号Ｓtの
キャリア周波数は、チャンネル番号CHNOに対応した周波
数となる。

【００８１】こうして、この分周比設定回路３６によれ
ば、これにチャンネル番号CHNOを示すデータを１回供給
するだけで、２つの可変分周回路３１１、４３１の分周
比Ｎ31、ＮHSを、そのチャンネルに対応した値に設定す
ることができる。

【００８２】したがって、マイクロコンピュータがチャ
ンネルを設定するとき、チャンネル番号CHNOから受信回
路１０のＰＬＬ４３の分周比Ｎ31および送信回路４０の
ＰＬＬ４３の分周比ＮHSを、ソフトウエア処理により求
める必要がなく、マイクロコンピュータやソフトウエア
の負担を軽減することができる。

【００８３】また、分周比設定回路３６の構成も、図か
ら明らかなように、シフトレジスタ３６１と、加算回路
３６２、３６５と、ラッチ３６３、３６６とを設けるだ
けでよいので、回路規模を小さくすることができる。

【００８４】［電源投入時の分周比の設定回路］ＩＣ１
に電源を供給すると、ＩＣ１が単体であっても、ＰＬＬ
３１、４３の可変分周回路３１１、可変分周回路４３１
の分周比Ｎ31、ＮHSが規定値に設定されるようにするた
め、分周比設定回路３６は、さらに例えば図６および図
７に示すように構成される。なお、図面の都合で、一部
の回路は、図６と図７とに重複して示す。

【００８５】すなわち、ＰＬＬ３１において、ラッチ３
６３として、そのビットｂ9〜ｂ1に対応して、Ｄフリッ
プフロップ回路ＦＦ9〜ＦＦ1が設けられる。そして、シ
フトレジスタ３６１の下位の４ビットｂ4〜ｂ1が、フリ
ップフロップ回路ＦＦ4〜ＦＦ1のＤ入力端子に供給さ
れ、加算回路３６２の加算出力（キャリ出力を含む）が
フリップフロップ回路ＦＦ9〜ＦＦ5のＤ入力端子に供給
される。

【００８６】さらに、リセット回路３６８が設けられ、
このＩＣ１に電源が供給されると、“０”から“１”に
立ち上がるリセットパルスＰR1、ＰR2が取り出され、リ
セットパルスＰR1がシフトレジスタ３６１にそのリセッ
ト信号として供給される。

【００８７】また、リセットパルスＰR2が、フリップフ
ロップ回路ＦＦ9、ＦＦ2、ＦＦ1のクリア端子!CLに供給
されるとともに、フリップフロップ回路ＦＦ8〜ＦＦ3の
プリセット端子!PRに供給される。なお、参照符号!CL、
!PRにおける記号!は、図における参照符号の記号￣に対
応し、“０”レベルのとき、アクティブになることを示
す。

【００８８】さらに、フリップフロップ回路ＦＦ8〜Ｆ
Ｆ3のクリア端子!CLに“１”レベルの信号が供給される
とともに、フリップフロップ回路ＦＦ9、ＦＦ2、ＦＦ1
のプリセット端子!PRに“１”レベルの信号が供給され
る。

【００８９】また、フリップフロップ回路ＦＦ9〜ＦＦ5
のＱ出力がカウンタ３１Ｍの下位の５ビットｂ5〜ｂ1に
供給され、フリップフロップ回路ＦＦ4〜ＦＦ1のＱ出力
がカウンタ３１Ｓの４ビットｂ4〜ｂ1に供給される。な
お、可変分周回路３１１の残る回路は上述のように構成
される。

【００９０】したがって、通常のチャンネルの切り換え
時には、シフトレジスタ３６１および加算回路３６２に
より、フリップフロップ回路ＦＦ9〜ＦＦ1のＤ入力に、
分周比Ｎ31のデータの下位の９ビットが供給されるとと
もに、図示はしないが、フリップフロップ回路ＦＦ9〜
ＦＦ1にロードパルス供給される。

【００９１】この結果、Ｄフリップフロップ回路ＦＦ9
〜ＦＦ1には、分周比Ｎ31のデータの下位の９ビットが
ラッチされるとともに、そのビットがカウンタ３１Ｍの
下位の５ビットｂ5〜ｂ1およびカウンタ３１Ｓの４ビッ
トｂ4〜ｂ1にそれぞれ供給される。また、図４に示すよ
うに、信号ライン３６４により、カウンタ３１Ｍの上位
の６ビットｂ11〜ｂ6には、所定のデータが供給されて
いる。

【００９２】したがって、カウンタ３１１の分周比Ｎ31
は、チャンネル番号CHNOで指定されたチャンネルの分周
比となる。

【００９３】一方、電源投入時には、ＩＣ１に電源が供
給されると、リセットパルスＰR1によりシフトレジスタ
３６１がクリアされ、そのビットｂ7〜ｂ1はすべて
“０”となる。

【００９４】また、リセットパルスＰR2が、フリップフ
ロップ回路ＦＦ9〜ＦＦ1に供給されるが、このとき、パ
ルスＰR2は、フリップフロップ回路ＦＦ9、ＦＦ2、ＦＦ
1には、そのクリア端子!CLに供給されるので、フリップ
フロップ回路ＦＦ9、ＦＦ2、ＦＦ1のＱ出力は、このと
きのＤ入力にかかわらず、“０”となる。

【００９５】しかし、パルスＰR2は、フリップフロップ
回路ＦＦ8〜ＦＦ3には、そのプリセット入力!PRに供給
されるので、フリップフロップ回路ＦＦ8〜ＦＦ3のＱ出
力は、このときのＤ入力にかかわらず、“１”となる。

【００９６】したがって、カウンタ３１Ｍの下位の５ビ
ットｂ5〜ｂ1には、値“０１１１１”が供給され、カウ
ンタ３１Ｓの４ビットｂ4〜ｂ1には、値“１１００”が
供給される。

【００９７】また、このとき、カウンタ３１Ｍの上位の
６ビットｂ11〜ｂ6には、図４にも示すように、固定値
“１１１０１１”が供給されている。

【００９８】したがって、可変分周回路３１１には、最
上位ビットから最下位ビットにかけて、値“１１１０１
１”、“０１１１１”、“１１００”が供給されたこと
になる。そして、この値を16進数で示せば、76FC(hex)
である。

【００９９】そして、さらに、 76FC(hex)＝76D0(hex)＋2C(hex) ＝76D0(hex)＋44 であるから、可変分周回路３１１には、第44チャンネル
（CHNO＝44）の分周比のデータが供給されたことにな
る。

【０１００】したがって、続いて、可変分周回路３１１
にロードパルスが供給されると、可変分周回路３１１に
は、分周比Ｎ31として、76FC(hex)がセットされること
になり、すなわち、第44チャンネル（CHNO＝44）に対応
した分周比がセットされることになる。

【０１０１】さらに、ＰＬＬ４３においても、ラッチ３
６６がラッチ３６３と同様に構成される。すなわち、ラ
ッチ３６６として、そのビットｂ8〜ｂ1に対応して、Ｄ
フリップフロップ回路ＦＦ8〜ＦＦ1が設けられる。そし
て、シフトレジスタ３６１のビットｂ2、ｂ1が、フリッ
プフロップ回路ＦＦ2、ＦＦ1のＤ入力端子に供給され、
加算回路３６５の加算出力（キャリ出力を含む）がフリ
ップフロップ回路ＦＦ8〜ＦＦ3のＤ入力端子に供給され
る。

【０１０２】また、リセットパルスＰR2がフリップフロ
ップ回路ＦＦ7〜ＦＦ1のクリア端子!CLに供給されると
ともに、フリップフロップ回路ＦＦ8のプリセット端子!
PRに供給される。さらに、フリップフロップ回路ＦＦ8
のクリア端子!CLに“１”レベルの信号が供給されると
ともに、フリップフロップ回路ＦＦ7〜ＦＦ1のプリセッ
ト端子!PRに“１”レベルの信号が供給される。

【０１０３】そして、フリップフロップ回路ＦＦ8〜Ｆ
Ｆ5のＱ出力がカウンタ４３Ｍの下位の４ビットｂ4〜ｂ
1に供給され、フリップフロップ回路ＦＦ4〜ＦＦ1のＱ
出力がカウンタ４３Ｓの４ビットｂ4〜ｂ1に供給され
る。なお、可変分周回路４３１の残る回路は上述のよう
に構成される。

【０１０４】したがって、リセットパルスＰR2がフリッ
プフロップ回路ＦＦ8〜ＦＦ1に供給されると、これらフ
リップフロップ回路ＦＦ8〜ＦＦ1からは、値“１０００
００００”が出力される。そして、これらの値がカウン
タ４３Ｍの下位の４ビットｂ4〜ｂ1およびカウンタ４３
Ｓの４ビットｂ4〜ｂ1に供給されるとともに、カウンタ
４３Ｍの上位の７ビットｂ11〜ｂ5には、固定値“１０
０１１１１”が供給されている。

【０１０５】したがって、可変分周回路４３１において
は、最上位ビットから最下位ビットにかけて、値“１０
０１１１１”、“１０００００００”が供給されたこと
になる。そして、この値を16進数で示せば、4F80(hex)
である。

【０１０６】そして、さらに、 4F80(hex)＝4F54(hex)＋2C(hex) ＝4F54(hex)＋44 であるから、可変分周回路４３１には、第44チャンネル
（CHNO＝44）の分周比のデータが供給されたことにな
る。

【０１０７】したがって、続いて、可変分周回路４３１
にロードパルスが供給されると、可変分周回路４３１に
は、分周比ＮHSとして、4F80(hex)がセットされること
になり、すなわち、第44チャンネル（CHNO＝44）に対応
した分周比がセットされることになる。

【０１０８】こうして、この設定回路によれば、ＩＣ１
にシステム制御用のマイクロコンピュータが接続されて
いなくても、すなわち、ＩＣ１が単体であっても、電源
を供給すると、ＰＬＬ３１、４３の可変分周回路３１
１、４３１の分周比Ｎ31、ＮHSを、規定値、上述の例に
おいては、第44チャンネルに対応する値に設定すること
ができる。したがって、電源を供給すると、ＩＣ１が単
体であっても、ＰＬＬ３１、４３の動作チェックを行う
ことができる。

【０１０９】［その他］上述においては、この発明をコ
ードレス電話機のＰＬＬに適用した場合であるが、他の
送信機あるいは受信機およびそのＰＬＬであれば、この
発明を適用することができる。また、チャンネル番号CH
NOの変化方向と、送信周波数（および受信周波数）の変
化方向とが逆の場合には、加算回路３６５（および３６
２）を減算回路とすればよい。

【０１１０】

【発明の効果】この発明によれば、電源を供給すると、
ＰＬＬのＩＣが単体であっても、可変分周回路の分周比
が規定値に設定され、動作のチェックを行うことができ
る。

【図面の簡単な説明】

【図１】この発明を説明するための系統図である。

【図２】図１の続きの一例を示す系統図である。

【図３】この発明を説明するための周波数スペクトル図
である。

【図４】この発明を説明するための系統図である。

【図５】図４の続きの一例を示す系統図である。

【図６】この発明の一例を示す接続図である。

【図７】この発明の一例を示す接続図である。

【図８】この発明を説明するための図である。

【図９】この発明を説明するための図である。

【符号の説明】

４ 受話器 ５ 送話器 １０ 受信回路 １２、２２ 第１ミキサ回路 １４、２４ 第２ミキサ回路 １８ 復調回路 ２４、２５ 移相回路 ３０ 発振回路 ３１、４３ ＰＬＬ ３５ 分周回路 ３６ 分周比設定回路 ４０ 送信回路 ３１１、４３１ 可変分周回路 ３１２、４３２ ＶＣＯ ３１３、４３３ 位相比較回路 ３６１ シフトレジスタ ３６２、３６５ 加算回路 ３６３、３６６ ラッチ ３６４、３６７ 信号ライン ＦＦ1〜ＦＦ9 Ｄフリップフロップ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】ラッチと、 このラッチにラッチされたデータが、可変分周回路に、
   その分周比のデータの一部あるいは全部のデータとして
   設定されるＰＬＬとを有し、 上記ラッチは、このラッチにラッチされるデータのビッ
   トをそれぞれラッチする複数のＤフリップフロップ回路
   から構成され、 電源の投入時、上記複数のＤフリップフロップ回路のう
   ち、所定のＤフリップフロップ回路を、リセットパルス
   によりセットするとともに、 残るＤフリップフロップ回路を、上記リセットパルスに
   よりリセットし、 これらＤフリップフロップ回路のセットおよびリセット
   により、上記可変分周回路における分周比を規定値に設
   定するようにしたＰＬＬの分周比の設定回路。
2. 【請求項２】請求項１に記載のＰＬＬの分周比の設定回
   路において、 上記ＰＬＬが受信回路あるいは送信回路に設けられ、 上記ＰＬＬの出力信号が、上記受信回路あるいは送信回
   路の受信周波数あるいは送信周波数を決定するようにし
   たＰＬＬの分周比の設定回路。