JPH08307211A - パイプライン化適応無限インパルス応答（ｉｉｒ）フィルタ - Google Patents

パイプライン化適応無限インパルス応答（ｉｉｒ）フィルタ

Info

Publication number
JPH08307211A
JPH08307211A JP8106568A JP10656896A JPH08307211A JP H08307211 A JPH08307211 A JP H08307211A JP 8106568 A JP8106568 A JP 8106568A JP 10656896 A JP10656896 A JP 10656896A JP H08307211 A JPH08307211 A JP H08307211A
Authority
JP
Japan
Prior art keywords
signal
polynomial
filter
signals
generate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8106568A
Other languages
English (en)
Inventor
Naresh Ramnath Shanbhag
ラムナス シャンブハグ ナレシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A T and T I P M CORP
AT&T Corp
Original Assignee
A T and T I P M CORP
AT&T Corp
AT&T IPM Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A T and T I P M CORP, AT&T Corp, AT&T IPM Corp filed Critical A T and T I P M CORP
Publication of JPH08307211A publication Critical patent/JPH08307211A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H03H21/0043—Adaptive algorithms
    • H03H2021/0045—Equation error

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 【課題】 対応部分および非対応部分を含み、第一およ
び第二の入力信号に応答するパイプライン化対応無限イ
ンパルス応答（ＰＡＩＩＲ）フィルタを開示する。 【解決手段】 ＰＡＩＩＲフィルタは複数の遅延装置と
第一の多項信号ゼネレータを含んでいる。複数の遅延装
置は、第一の多項式値信号、第二の入力信号およびエラ
ー信号をリタイムするようにつくられている。第一の多
項信号ゼネレータは、対応部分内で第二の入力信号に対
してリラックスド先読み処理を行うようにつくられてい
る。第一の多項信号ゼネレータは、第一の多項加重値に
対応する第一の組の加重信号を発生し、必要に応じて更
新し、またそこから第一の多項式値信号を発生するため
に、リタイムされたエラー信号に応答する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、適応ろ過技術、特
にパイプライン化適応無限インパルス応答フィルタに関
する。
【０００２】
【従来の技術】デジタル信号処理および通信用途の分野
においては、例えば、パイプライン処理、平行処理およ
びリタイミングのような処理技術が、改良した計算方法
を使用して、処理速度を向上させるために、適応フィル
タに適用されてきた。集積回路内でのこのような計算方
法が実行できるようになったので、設計者は電力の消失
またはチップ面積と速度との間に折り合いをつけること
ができるようになった。特に、例えば、リラックスド先
読み技術のようなパイプライン処理方法が、有限パルス
応答フィルタ（ＦＩＲ）適応デジタル・フィルタに適用
され満足すべき結果を得ている。例えば、エコー打ち消
し、音声処理およびビデオ圧縮のようなビデオ処理の際
に、適応無限インパルス応答（ＡＩＩＲ）フィルタを使
用する場合がある用途の場合には、上記のパイプライン
処理方法の利点を利用するほうが得策である。
【０００３】
【発明が解決しようとする課題】しかし、リラックスド
先読み技術を適応ＩＩＲフィルタに適用するには、計算
のための時間が必要になってくるが、この場合、ＡＩＩ
Ｒフィルタの比較的長いインパルス応答およびこのよう
な信号処理にとって望ましい入力サンプル速度のために
計算上のネックが起こってくる。
【０００４】
【課題を解決するための手段】手短に説明すると、本発
明のある実施例の場合、パイプライン化適応無限インパ
ルス応答（ＰＡＩＩＲ）フィルタは、適応部分および非
適応部分を含んだ形で開示されているが、この場合、Ｐ
ＡＩＩＲフィルタは、第一および第二の入力信号に応答
する。ＰＡＩＩＲフィルタは、複数の遅延装置と第一の
多項信号ゼネレータを含んでいる。複数の遅延装置は、
第一の多項値信号、第二の入力信号およびエラー信号を
リタイムするようになっている。第一の多項信号ゼネレ
ータは、適応部分内で第二の入力信号に対してリラック
スド先読み処理を行うようにつくられている。第一の多
項信号ゼネレータは、第一の多項加重値に対応する第一
の組の加重信号を発生し、必要に応じて更新するため、
またそれから第一の多項値信号を発生するために、リタ
イムしたエラー信号に応答する。
【０００５】
【発明の実施の形態】図面の特定の詳細な部分について
説明すると、図１に示すように、類似または同一の構成
部材には識別のために類似の参照番号がつけてある。本
明細書には、本発明によるパイプライン化適応ＩＩＲ
（ＰＡＩＩＲ）フィルタのある実施例１０が開示されて
いる。この特定の実施例は、適応および非適応部分にフ
ィルタを分割することによって計算上のネックを軽減し
ている。この点については後で詳細に説明する。実施例
１０は、等式エラーによる方法を実行するように構成さ
れているパイプライン化アーキテクチャからなる。それ
故、分散先読み技術を、容易に非適応時変回帰部分に適
用することができ、またリラックスド先読み技術を容易
に適応部分に適用することができる。実際の操作の場合
には、本発明によるＰＡＩＩＲフィルタの実施例は、あ
る場合には、性能を実質的に低下させないで、周知の適
応ＩＩＲフィルタの計算速度の８倍またはそれ以上の速
度で計算を行うことができる。しかし、本発明はそれに
限定されるものではない。
【０００６】図１に示す本発明によるＰＡＩＩＲフィル
タの実施例および本発明の使用方法は、集積回路内で実
施することができ、周知のトランジスタ−折り畳み技術
は、チップ面積と速度との間の折り合いをつけるために
採用したパイプライン処理技術と一緒に実施することが
できる。しかし、本発明の範囲はそれに限定されるもの
ではない。それ故、超大規模集積回路（ＶＬＳＩ）実施
の際の重要な三つのパラメータ、すなわち、速度、電力
および面積は、本発明によるＰＡＩＩＲフィルタを、例
えば、集積回路内で使用することにより、改善すること
ができる。さらに、例えば、先行技術による方法と比較
すると、より速い計算速度で作動している実施例１０
は、例えば、参考文献として本明細書に記載した江口等
の米国特許５，３３７，３６６に開示されているエコー
打ち消しのようなＡＩＩＲの用途に使用することができ
る。しかし、もちろん、本発明の範囲がそれに限定され
るものではない。
【０００７】図１において、実施例１０は、実施例１０
もプラント１２も、図１にｘ（ｎ）で示す受信した入力
信号１４を処理することができるように、プラント１２
を含むシステム識別装置内に収容されている形で図示さ
れている。本明細書内では、「プラント」という用語
は、未知のシステムを意味する。上記のプラント１２の
一例としては、エコー源のエコー経路を無制限に含むこ
とができる。上記のプラント１２の他の例としては、音
声処理装置内の音声信号経路およびビデオ圧縮システム
のようなビデオ処理装置内のビデオ信号経路等がある。
それ故、プラント１２は決定的出力信号ｙp を発生し、
η（ｎ）で示すノイズ１６は、ｙp で示す出力信号の質
を低下させる。上記の信号の質の低下は、例えば、本発
明によるＰＡＩＩＲフィルタの実施例によって処理され
る信号ｙ（ｎ）２０を発生するため、加算器１８により
出力信号ｙp 上重畳されるノイズ１６として抽象的に表
される。出力信号ｙ（ｎ）は、加算器２２に送られ、加
算器２２は、エラー信号ｅ（ｎ）を発生するために、出
力信号ｙ（ｎ）を実施例１０が発生したフィ−ドバック
信号上に重畳する。フィ−ドバック信号は、ｗt （ｎ−
Ｄ2 ）Ｕ1 （ｎ）で表される信号値を持っている出力フ
ィ−ドバック信号に対応する。上記の出力フィ−ドバッ
ク信号は実施例１０によって発生するが、それについて
は後で詳細に説明する。
【０００８】実施例１０はまた、図１にｙ＾（ｎ−Ｍ）
で示す期待出力信号２４を発生するが、この期待出力信
号は、実施例１０の適用の際に、例えば、エコー打ち消
しの時の期待出力信号として使用することができる。出
力信号ｙ（ｎ）はまた、図１にｙ（ｎ−Ｍ）で示す遅延
信号２８を発生するために、遅延装置２６に送られ、そ
の後加算器３０は実施例１０のエコー打ち消しに使用す
るために、図１にｅ1（ｎ−Ｍ）で示す出力エラー信号
３２を発生するために、期待出力信号２４を遅延信号２
８上に重畳する。エコー打ち消しの際には、ｅ1 （ｎ−
Ｍ）をエコー打ち消しの効果を知るために使用すること
ができる。実施例１０はまた、音声処理、ビデオ処理等
の実施例１０の用途に使用するために、多項信号ゼネレ
ータ３４、４０から加重信号を発生することができる。
【０００９】実施例１０は、第一の多項信号ゼネレータ
３４、プラント１２用のパイプライン化フィルタ３６、
および加算器３８を含んでいる。第一の多項信号ゼネレ
ータ３４は、エラー信号ｅ（ｎ）を受信し、少なくとも
一部分はエラー信号ｅ（ｎ）に基づく信号の形で、第一
の加重値として、第一の係数値ａi を発生する。パイプ
ライン化フィルタ３６は、第二の多項信号ゼネレータ４
０、分母値信号ゼネレータとしてのフィルタ装置４２を
含んでいる。第二の多項信号ゼネレータ４０は、入力信
号ｘ（ｎ）を受信し、信号の形で第二の加重値として第
二の係数値ｂ1を発生する。第一および第二の多項値信
号は、上記のように加算器２２に送られるフィ−ドバッ
ク信号を発生するために、加算器３８によって重畳され
る。
【００１０】この特定の実施例の場合、本発明によるＰ
ＡＩＩＲフィルタは、等式エラー方法を使用している、
そのため第一および第二の加重信号は、多項信号ゼネレ
ータ３４、４０により、オールゼロ非回帰という形で更
新され、その後、第一の加重信号は、期待出力信号２４
を発生するために、オールポール形式を実行しているフ
ィルタ装置４２に移送またはコピーされる。
【００１１】図２Ａ、Ｂには、実施例１０の一部が詳細
に図示されているが、その中において、第一の多項信号
ゼネレータ３４は、それぞれＷＵＤＡおよびＦＡで示す
第一の加重更新ブロック４４および第一のフィルタ・ブ
ロック４６を含んでいる。第二の多項信号ゼネレータ４
０は、それぞれＷＵＤＢおよびＦＢで示す第二の加重更
新ブロック４８および第二のフィルタ・ブロック５０を
含んでいて、フィルタ装置４２は、ＦＣで示す第三のフ
ィルタ・ブロックを含んでいる。ある特定の実施例の場
合、実施例１０は、加算器５２のような複数の加算器、
マルチプライヤ５４のような複数のマルチプライヤ、図
２Ａ、Ｂ−３にＤ、Ｄ1 、Ｄ2 、Ｄ3 、Ｄ1 ＋Ｄ1'、Ｄ
1'＋Ｄ3 で示すような遅延装置５６、５８、６０、６
２、６６を含んでいる。しかし、本発明の範囲がそれに
限定されるものではない。
【００１２】各遅延装置５６、５８、６０、６２、６６
は、入力信号の遅延した形で、そこから出力を発生する
為に機能する。この場合、遅れの程度は対応する記号に
関連する遅延の数値に対応する。例えば、記号Ｄで示す
遅延装置５６は、一単位だけ遅延させ、Ｄ1 で示す遅延
装置は、例えば、後で等式で示すように、入力信号を数
値Ｄ1 だけ遅延させる。本明細書においては、例えば、
記号Ｄ1 で示す遅延装置５８および６２のように、共通
の記号を持っている別々の遅延装置は、実質的には同一
の遅延値Ｄ'1を持っているものと理解してほしい。
【００１３】この特定の実施例の場合、各フィルタ・ブ
ロック４２、４６、５０は、図２Ａ、Ｂの構成に示すよ
うに、一連の加算器、マルチプライヤおよび遅延装置か
らなっている。特に、フィルタ・ブロック４２は、後で
詳細に説明するように、分散先読み構成内に内蔵されて
いる。しかし、本発明は一つの特定の構成に限定される
ものではない。この特定の実施例の場合、各加重更新ブ
ロック４４、４８は、図２Ａ、Ｂに示す構成のように、
一連の加算器、マルチプライヤおよび遅延装置からなっ
ている。特に加重更新ブロック４４、４８および各フィ
ルタ・ブロック４６、５０は、後で詳細に説明するリラ
ックスド先読み構成内に内蔵されれいる。しかし、本発
明は一つの特定の構成に限定されるものではない。
【００１４】図２Ａ、Ｂに示す実施例においては、図１
に示した遅延装置２６は、Ｄ1'＋Ｄ3 の遅延値持ち、図
２Ａ、Ｂの記号で示されている遅延回路またはラッチで
あってもいい。この場合、Ｄ1'＋Ｄ3 ＝Ｍである。図２
Ａ、Ｂに示す追加の遅延回路５８、６０および６２は、
ブロック４４−５０を加算器２２および３８に相互接続
するためのものである。実施例１０は、当業者にとって
は周知の先読み技術を実行するように構成されている。
一般的にいって、先読み技術は、一定の直列信号処理方
法を実質的に等価のパイプライン処理方法に変換するの
に使用することができ、この場合、直列処理方法の入出
力行動は、例えば、参考文献として本明細書に引用し
た、１９８９年７月発行の音響、音声および信号処理に
関するＩＥＥＥの議事録３７巻の１０９９−１１１７ペ
ージに記載されている、Ｋ．Ｋ．パルヒ等の「回帰デジ
タル・フィルタ内のパイプライン・インターリービング
および平行度−第一部：分散先読みおよび分解」に記載
されているように、直列処理方法は実質的に維持され
る。
【００１５】先読み技術は、一般的に、ある程度のハー
ドウエアのオーバーヘッドをおこし、リラックスド先読
み技術を、例えば、格子適応フィルタおよび横方向適応
フィルタのような適応デジタル・フィルタのパイプライ
ン処理に対して実行することができる。当業者にとって
は周知の上記の技術を使用している超大規模集積回路の
実行の例としては、参考文献として本明細書に引用した
１９９２年２月発行のソリッド・ステート回路に関する
ＩＥＥＥ会誌の１７５−１８３ページに記載されている
Ｍ．ハタミアン他の「８５ＭＨｚの四次プログラマブル
ＩＩＲデジタル・フィルタ・チップ」に記載されている
先読み技術に基づく８５ＭＨｚ回帰フィルタ、参考文献
として本明細書に引用した１９９３年１０月発行のオラ
ンダ、ベルドホーベンにおけるＩＥＥＥ ＶＬＳＩ信号
処理ワークショップの議事録の１１４−１２２ページの
Ｎ．Ｒ．シャンバグ他の「１００ＭＨｚパイプライン化
ＡＤＰＣＭコデク・チップ」に記載されている１００Ｍ
Ｈｚ適応差動パルス・コード変調（ＡＤＰＣＭ）ビデオ
・コデックに基づくリラックスド先読み技術等がある。
【００１６】実施 例１０は、例えば、図１の多項信号
ゼネレータ３４、４０のような対応部分のためのリラッ
クスド先読み処理、および、例えば、図１および２のフ
ィルタ装置４２のような非対応部分に対する分散先読み
処理を使用して、等式エラーろ過に基づくパイプライン
処理を実行するように形成されている。この特定の実施
例の場合、適応部分は、例えば、参考文献として本明細
書に引用した１９７６年発行のＩＥＥＥ議事録６４巻の
１１５１−１１６２ページに記載されている、Ｂ．ウイ
ドウ等の「ＬＭＳ対応フィルタの定常および非定常学習
特性」に記載されている遅延弛緩および合計弛緩技術を
使用してパイプライン処理される。
【００１７】＜分散先読み技術＞先読み計算は、回帰固
定係数デジタル・フィルタに対してよく使用されるパイ
プライン処理技術を含んでいる。通常、直列または非パ
イプライン化回帰デジタル・フィルタ内においては、デ
ジタル・フィルタは、入力信号ｘ（ｎ）および信号の形
で現在の状態ｗ（ｎ）を受信する。例えば、信号の状態
ｗ（ｎ）は下記の式により求めることができる。
【数１】 上記の式中、信号の形でのｗpast（ｎ）は、ｗ（ｎ）の
過去の信号状態から導くことができる。
【数２】 上記の式中、信号の形でのｘpast（ｎ）は、下記の式に
よりｘ（ｎ）から導くことができる。
【数３】 上記の式中、Ｎはフィルタの位数を示す正の整数であ
り、ｆserial（．）は一次演算を表し、ｎは時間指数を
示す正の整数である。
【００１８】Ｍ段の先読みパイプライン化フィルタ内に
おいては、Ｍは正の整数である。現在の信号状態ｗ
（ｎ）はｗ（ｎ−１）、ｗ（ｎ−２）、．．．、ｗ（ｎ
−Ｍ＋１）から導いたものではない。先読み信号変換
は、集合先読みおよび分散先読みと呼ばれる二つの方
法、すなわち、プロセスの一つによって実行することが
できる。集合先読みの場合には、現在の信号状態ｗ
（ｎ）は下記の式によって求めることができる。
【数４】 上記の式中、信号の形のｗc （ｎ）は下記の式から導く
ことができる。
【数５】 上記の式中、信号の形のｘc （ｎ）は下記の式によりｘ
（ｎ）から導くことができる。
【数６】 上記の式中、ｆc,pipeは、例えば、上記のＫ．Ｋ．パル
ヒ等に記載されているように、集合先読み演算を示す。
集合先読みによる計算のオーバーヘッドは、０（Ｍ）で
ある。何故なら、Ｑ＞Ｐであるからである。
【００１９】分散先読みの場合には、現在の信号状態ｗ
（ｎ）は下記の式によって実質的に求めることができ
る。
【数７】 上記の式中、信号の形のｗs （ｎ）はｗ（ｎ）の過去の
信号状態から導くことができる。
【数８】 上記の式中、信号ｘ（ｎ）の形のｘs （ｎ）は下記の式
から導くことができる。
【数９】 上記の式中、ｆc,pipe（．）は、例えば、上記のＫ．
Ｋ．ペルヒに記載されている分散先読み演算を示す。分
散先読みによる計算のオーバーヘッドは、０（ＮＭ）で
あるが、分解により０（Ｎ ｌｏｇ2 （Ｍ））にするこ
とができる。それ故、Ｒ＞ＰおよびＲ＞Ｑである。しか
し、分散先読みの利点は、一般的にいって、安定性を維
持することであるが、一方集合先読みは、一般的に入っ
て、安定性を維持しない。
【００２０】ＩＩＲフィルタの直列実行を示す一般式Ｈ
serial（ｚ-1）の場合、Ｈserial（ｚ-1）は下記の式の
よって表すことができる。
【数１０】 Ｍ段の分散先読みパイプライン化構成は、下記式に従っ
て実行することができる。
【数１１】 ＜リラックス先読技術＞対応ろ過装置の場合、上記の先
読み技術を直接適用すると、一般に計算が非常に複雑に
なる。それがリラックスド先読み技術が開発された動機
であったと思われる。通常、リラックスド先読み技術
は、先読み技術の近似法であると見なされている。リラ
ックスド先読み技術のある種の弛緩技術は遅延および合
計弛緩という名で知られているが、この弛緩技術は、例
えば、上記のＢ．ウイドウ等に記載されている、当業者
にとっては周知の平均最小自乗（ＬＭＳ）法をパイプラ
イン処理する際に有効な場合がある。
【００２１】一次回帰は下記式で表すことができる。
【数１２】 通常のレベルの当業者なら、式１２の計算時間は単一の
ＡＤＤ演算を行う時間によってその下限が決まることが
理解できるだろう。時間の領域内において、式１２にＭ
段の先読みを適用した場合には、下記の式が得られる。
【数１３】 上記の式は、例えば、回帰ループ内でＭ個のラッチを使
用し、ＡＤＤ演算のＭ−レベルのパイプライン処理を達
成するためにリタイミングを行うことによって実行する
ことができる。Ｍ段の先読みを適用しても、入出力の行
動は変化しないが、上記のような入出力行動を前と同じ
状態に維持するには、一般的に先読みのオーバーヘッド
の項、例えば、式（１３）の第二の項を犠牲にすること
によって達成される。リラックスド先読み技術の一つの
特徴は、近似式（１３）を必要とすることである。この
場合、遅延と合計弛緩は可能な実行の二つの例である。
【００２２】この意味からいって、遅延弛緩は、式（１
３）の遅延入力ｕ（ｎ−Ｄ1 ）および遅延係数ａ（ｎ−
Ｄ1 ）の使用する必要がある。積ａ（ｎ）ｕ（ｎ）が、
Ｄ1サンプルにわたってほぼ一定であるならば、式（１
３）は下記の式によって近似することができる。
【数１４】 上記の式は、結局当業者にとっては周知の遅延ＬＭＳ法
と同じものとなる。合計弛緩を式（１３）に適用する場
合には、式（１３）にＬA 項を取る必要がある。この場
合、ＬA は、予め定めた正の整数であり、後で詳細に説
明する。ＬA ≦Ｍである場合には、下記の式が得られ
る。
【数１５】 別の方法の場合、例えば、参考文献として本明細書に引
用した１９８４年７月発行のＩＥＥＥ議事録７２巻の８
６７−８８４ページのＳ．−Ｙ．クンの「収縮／波面ア
レー・プロセッサーによる超高速計算について」に記載
されているように、積ａ（ｎ）u（ｎ）がゆっくりと変
化する場合には、合計弛緩法を使用することができる。
【００２３】＜パイプライン・システムの識別＞ＡＩＩ
Ｒろ過技術は、参考文献として本明細書に引用した１９
８９年４月発行のＩＥＥＥ ＡＳＳＰ雑誌の４−２１ペ
ージのＪ．Ｊ．シンクの「対応ＩＩＲろ過」記載のシス
テム識別を含む状況に適用することができる。この場合
潜在的な未知のプラントはポールゼロ構造を持ってい
る。従来の直列システム識別の場合、未知のプラントＨ
（ｚ-1）は、下記の式で表すことができる。
【数１６】 上記の式は、分子として多項式Ｂ（ｚ-1）、および分母
として多項式１−Ａ（ｚ-1）を持っている。しかし、特
徴を時変とするのが適当と思われるプラント内において
は、Ｈm （ｎ，ｚ-1）は、対応する分子である多項式Ｂ
m （ｎ，ｚ-1）と分母である多項式１−Ａm （ｎ，
ｚ-1）との比によって表すことができる。同様に、入力
信号ｘ（ｎ）と相関関係がない付加的な追加ノイズの特
徴はη（ｎ）であり、ｙ（ｎ）はプラント出力信号およ
び望ましい信号を示す。例えば、エコー打ち消しシステ
ムに関連するエコー源からのエコー経路、音声処理装置
内の音声信号経路、およびビデオ圧縮システムのような
ビデオ処理装置内のビデオ信号経路のような、プラント
の上記の実施の場合には、分子である多項式Ｂm （ｎ，
ｚ-1）および多項式Ａm （ｎ，ｚ-1）は、本発明による
ＰＡＩＩＲフィルタの実施例を使用して、対応処理を行
うことによって得ることができる。これについては後で
詳細に説明する。
【００２４】図１に示す実施例の場合には、分母の他項
信号は、各係数更新後に１／（１−Ａm （ｎ，ｚ-1））
を決定することにより得ることができる。Ｂm （ｎ，ｚ
-1）およびＡm （ｎ，ｚ-1）の位数が、それぞれＮB −
１およびＮA である場合には、十分に高く、適応方法が
収れんするなら、Ｂm （ｎ，ｚ-1）はＢm （ｚ-1）に近
づき、Ａm （ｎ，ｚ-1）はＡm （ｚ-1）に近づく。実施
例１０の場合には、リラックスド先読み技術を、対応部
分のパイプライン処理に適用することができ、１／（１
−Ａm （ｎ，ｚ-1））を発生する時変回帰部分も同様に
パイプライン処理することができる。固定係数回帰フィ
ルタは、安定性を維持しながら拡散先読み技術によりパ
イプライン処理することができる。それ故、実施例１０
は分散先読み形式のこの特定の実施例において、プラン
ト１２が作動しているパイプライン化システム識別構成
内で、図１に示すように構成することができる。すなわ
ち、下記の式で表すことができる。
【数１７】 上記の式中、Ｍはパイプライン処理のレベルを示す。
【００２５】任意の時間ｎに、図１の第一の多項係数ゼ
ネレータ３４は、式（１７）の分母の形で多項式Ａp
（ｎ，ｚ-1）の係数を発生する。この特定の実施例にお
いて、式（１１）の形で伝達関数で表現することができ
るプラント１２にの対しては、例えば、出力信号は、例
えば、Ｍ個のラッチの形で実施することができる遅延回
路２６によって、プラント１２の出力信号ｙ（ｎ）を遅
らせることにより、式（１７）に従って実質的に作動し
ているパイプライン化プラントと実質的に等価であると
判断することができる。
【００２６】＜パイプライン化ＡＩＩＲフィルタ・アー
キテクチャ＞実施例１０の実行は、下記の式で表される
直列ＡＩＩＲ（ＳＡＩＩＲ）フィルタ・アーキテクチャ
という観点から理解することができる。
【数１８】 上記の式中における各項は下記の通りである。
【数１９】 ｗ（ｎ）は、係数ベクトルであり、Ｂ（ｎ）およびＡ
（ｎ）はそれぞれ分子および分母の多項式の係数ベクト
ルである。パラメータμは、対応ステップ・サイズであ
り、ｅ（ｎ）は対応エラー信号であり、ｙ＾（ｎ）は対
応フィルタが発生するプラント出力信号の推定値であ
り、ｅ１（ｎ）は推定出力エラーである。さらに、式
（１８）の最初の二つの式もまたＫＭＳ法を表してい
る。
【００２７】図２Ａ、Ｂについて説明すると、ＳＡＩＩ
Ｒフィルタ・アーキテククチャはまた、式（１８）の第
二の式に従って、それぞれＢm （ｎ，ｚ-1）およびＡm
（ｎ，ｚ-1）と関連してろ過作業を行うための、記号Ｆ
Ａ、ＦＢで示すフィルタ・ブロックを含んでいる。加重
更新ブロックＷＵＤＡおよびＷＵＤＢとしての加重更新
ゼネレータ４４、４８は、式（１８）の第一の式に従っ
て、それぞれＦＡフィルタ・ブロック４６およびＦＢフ
ィルタ・ブロック５０の加重信号の形で、係数を計算す
る。ＦＣブロックは、式（１８）の第三の式に従って分
母である多項式１−Ａp （ｎ，ｚ-1）を計算する。
【００２８】都合の悪いことに、すでに説明したよう
に、適応およびろ過作業が回帰的な構成になっているた
めに、ＳＡＩＩＲフィルタ・アーキテククチャは処理能
力が低い。特に、ＳＡＩＩＲフィルタ用の重要な経路は
下記の式で表される計算時間を必要とする。
【数２０】 上記の式中、ＮB およびＮA は、それぞれＦＢおよびＦ
Ａブロック内のタップの数であり、ｍａｘ（ ）はその
アーギュメントの最大数を発生する。Ｔ1 はフィルタ・
ブロック４２、４６、５０（すなわち、ＦＢ、ＦＡおよ
びＦＣブロック）内の二つのオペランド加算器の計算時
間であり、Ｔ2 は加重更新ブロック４４、４８（すなわ
ち、ＷＵＤＢおよびＷＵＤＡ）内の加算器の計算時間で
ある。通常、精度に関する要件が有限であるので、Ｔ2
はＴ1 の約二倍である。式（２０）から、エコー打ち消
し装置のように、ＮB およびＮA の数値が大きくなくて
はならない用途の場合には、Ｔserialは比較的大きい場
合がある。
【００２９】式（１８）を使用して、計算上のネックを
解消するためのＳＡＩＩＲのパイプライン処理を、図１
に示す実施例１０のように、本発明によるパイプライン
化適応ＩＩＲフィルタ（ＰＡＩＩＲ）によって行うこと
ができる。最初に、式（１８）を図１の分散先読みに基
づくパイプライン・システム識別状況に適用できるよう
に、変形することができる。それにより、図２Ａ、Ｂに
示すＦＣブロック４２内はパイプライン化構成の形をと
る。その後、リラックスド先読み技術を、実施例１０で
示すように、適応部分に適用することができる。その結
果、例えば、図１の多項信号ゼネレータ３４、４０がで
きる。
【００３０】式（１７）は式（１８）を変形して下記の
式（２１）を得るために使用することができる。
【数２１】 ただし、
【数２２】 式（２２）を実行する場合、図２Ａ、Ｂ−３のＤ3 で示
す、例えば、遅延回路またはラッチの形で実施すること
ができる遅延装置は、図２Ａ、Ｂに示すように、ＦＣフ
ィルタ・ブロック４２の回帰ループ内に内蔵されてい
る。これらの遅延装置は、後で詳細に説明するように、
リタイミングを行うことができ、その結果、ＦＣブロッ
ク４２の動作は図２Ａ、Ｂに示すようにパイプライン処
理される。さらに、Ｂp （ｎ，ｚ-1）の位数はＮB'−１
である。この場合、ＮB'＝［ＮA （Ｄ３−１）＋ＮB ］
はＮB より大きい。分子の次数の増大は分散先読み技術
に基づくパイプライン処理方法を使用した結果である。
さらに、式（１７）および（２２）に従って、ＦＢフィ
ルタ・ブロック４０を、図２Ａ、Ｂに示すように、式
（１７）の分子全体を必要に応じて決定できるように構
成することができる。
【００３１】それ故、実施例１０の対応部分は、図２Ａ
に示すように、本発明によるリラックスド先読み技術に
よりパイプライン処理することができる。Ｄ2 段先読
み、すなわち、Ｄ2 の遅延値を持っている遅延装置を使
用する先読み技術の実行を、式（２１）に適用して、下
記の式（２３）を得ることができる。
【数２３】 遅延弛緩および合計弛緩を、式（２３）に直接適用する
ことができる。例えば、第一の遅延弛緩を、適応部分の
エラー・フィ−ドバック・ループ内へ、図２Ａ、２のＤ
1 ＋Ｄ'1で示す遅延を導入するために適用することがで
きる。この場合、Ｄ'1は追加遅延、または別の方法を使
用した場合には、Ｄ1 ＋Ｄ'1に実質的に等しい遅延値を
持っている全遅延を導入することができる。例えば、適
応部分は図２Ａ、Ｂのフィルタ装置４６、５０および加
重更新ブロック４４、４８を内蔵することができる。式
（１４）および（２３）から、下記の式（２４）を得る
ことができる。
【数２４】 この場合、勾配の推定値ｅ（ｎ）Ｕ1（ｎ） がＤ1 ＋
Ｄ'1サンプルの間実質的に変化しないことが望ましい。
【００３２】式（１５）および（２４）から、合計弛緩
を式（２４）内のＬA 項を取り出して、適応部分４４、
４８に適用して、下記式（２５）を得ることができる。
【数２５】 上記の式中、ＬA は実施例１０の構成によって決まる正
の整数である。例えば、ＬA は１からＤ2 まで変化する
ことができる。この場合、遅延値Ｄ2 は、例えば、実施
例１０のサンプル速度によって変化する。式（２５）の
式Ｗ（ｎ−１）を式（２１）に使用して、下記の式（２
６）を得ることができる。
【数２６】 比較的少ないステップ・サイズμの場合には、式（２
６）は下記の式（２７）のように近似することができ
る。
【数２７】 また、式（２１）の第三の式は下記式（２８）のように
特徴づけることができる。
【数２８】
【００３３】図１−２Ａ、Ｂに示す実施例１０は、本発
明に従って、入力信号ｘ（ｎ）に対して、パイプライン
化対応ＩＩＲろ過を行うために、開示した加算器、乗算
器および遅延装置を使用して実行することができる。こ
の場合、すでに説明したように、プラント出力信号を特
徴づけているのはｙ（ｎ）である。しかし、本発明の範
囲はこれに限定されるものではない。例えば、実施例１
０は式（２５）、（２７）−（２８）および式（２１）
の最後の式で示す方法で動作するように、上記の回路素
子を使用して構成することができる。一例として、フィ
ルタ装置４２、フィルタ装置５０および加重更新ゼネレ
ータ４８それぞれの構成を、図３により詳細に示す。
【００３４】図３に示すように、例えば、加重更新ゼネ
レ−タ４８は、すでに詳細に説明したように、入力信号
ｘ（ｎ）および発生したエラ−信号ｅ（ｎ）を受信す
る。入力信号ｘ（ｎ）は、第一の乗算器６８に送るため
の遅延入力信号を発生するために、遅延装置６６によっ
て遅延を与えられる。遅延装置６６からの遅延入力信号
は、その後、一連の単位遅延装置７０−７２に送られ、
その結果、逐次遅延入力信号が発生する。これらの連続
した遅延入力信号は、図３に７４、７６で示す逐次乗算
器に送られる。この特定の実施例内の各乗算器６８、７
４、７６は、それぞれ遅延装置６６、７０、７２からの
各遅延入力信号にエラー信号ｅ（ｎ）を掛け、その結
果、それから中間加重信号が発生する。各中間加重信号
は、上記の式（２５）を実行するために、加算器７８−
８２を含む各加算器に送られる。その後、加算器７８−
８２の出力信号は、遅延装置８４−８８によって遅延が
与えられ、その結果、遅延加重信号が発生し、この遅延
加重信号の値は、この特定の実施例内において、各加算
器７８−８２にフィ−ドバックされ、各加重信号上に重
畳され、必要に応じて乗算器６８、７４、７６からの加
重信号をそれぞれ更新する。それ故、一連の乗算器、加
算器および遅延装置は、多項式の係数を表している多項
式信号として、加重信号を、必要に応じて発生し更新す
るために、平行して作動する。加重更新ゼネレ−タ４８
について説明すると、加重信号は、実質的にはすでに説
明したのと同じように、分子である多項式Ｂp （ｎ，ｚ
-1）の係数に対応するように、必要に応じて発生され、
更新される。通常のレベルの当業者であれば、図２Ａ、
Ｂに示す加重更新ゼネレ−タ４４は、加重更新ゼネレ−
タ４８の上記の説明に従って、実質的には上記と同じ方
法で、分母である多項式Ａp（ｎ，ｚ-1）の係数に対応
する加重信号を必要に応じて発生し、更新する。
【００３５】例えば、図３に示すように、入力信号ｘ
（ｎ）および加重更新ゼネレ−タ４８の遅延装置８４−
８８からの発生加重信号は、フィルタ装置５０に送られ
る。逐次遅延入力信号を発生するために、入力信号ｘ
（ｎ）は、第一の乗算器５４および一連の遅延装置９
０、９２に送られる。多項式の各項に対応する逐次多項
式の項信号を発生するために、逐次遅延入力信号はそれ
ぞれ各乗算器９４−９６に送られる。フィルタ装置５０
の例の場合には、分子である多項式Ｂp （ｎ，ｚ-1）の
各項が発生する。その後、乗算器５４および９４−９６
からのこれらの多項式の項信号は、一連の加算器５２お
よび９８−１００に送られ、多項式の各項の追加に対応
する多項式値信号を発生するために、論理ゼロ信号上に
重畳される。多項式値信号は、後でさらに詳細に説明す
るように、遅延多項式値信号を発生するためのリタイミ
ングを行うために遅延装置６０に送られる。上記の遅延
多項式値信号は、図１−２に示す加算器３８およびフィ
ルタ装置４２のに送られる。
【００３６】例えば、図３に示すように、フィルタ装置
４２は分母の数値１−Ａp （ｎ，ｚ-1）に対応する分母
信号を発生するために、分母数値ゼネレ−タとして作動
することができる。この分母信号から逆数に対応する信
号が発生し、これに分子信号値が掛けられ、その結果、
分散先読み処理により図２Ａ、Ｂ−３にｙ＾（ｎ−Ｍ）
で示す期待出力信号２４が発生する。図３に示す例の場
合には、例えば、図２Ａ、Ｂに示す加重更新ゼネレ−タ
４４からの加重信号ａi が、フィルタ−装置４２に送ら
れる。各加重信号は、各乗算器１０２−１０６に送られ
る。遅延装置６０からの遅延多項式値信号は加算器１０
８に送られ、この加算器は遅延信号を発生させるため
に、連続的に遅延装置１１０−１１４によって遅延を与
えられた出力信号を出力する。その後、各遅延信号は各
乗算器１０２−１０６へと送られ、各加重信号ａi によ
って処理される。その後、各乗算器１０２−１０６の出
力信号は、加算器１１６−１１８によって一緒に重畳さ
れ、それから加算器１０８にフィ−ドバックされ、遅延
装置６０の出力信号上に重畳される。すでに説明したよ
うに、このようにして、フィルタ装置４２は、記号ｙ＾
（ｎ−Ｍ）で示す期待出力信号２４を発生するために、
遅延装置６０の出力に対して分散先読み処理を行う。
【００３７】実施例１０においては、図２Ａ、Ｂに示す
ように、Ｄ'1遅延装置のリタイミングはフィルタ・ブロ
ック４６、５０の出力ポートにおいて、それぞれＤ'1遅
延５８および６０を与えることにより実行することがで
きる。その後、ｅ1 （ｍ）信号は遅延装置２６内で、
Ｄ'1だけ遅延を与えられる。さらに、式（２２）の最後
の式をＤ3 サンプルの待ち時間に導入することができ、
その結果、リタイミングにより遅延装置２６内でＤ3 の
遅延を与えることができる。それ故、プラント１２の出
力信号ｙ（ｎ）は、Ｍ＝Ｄ'1＋Ｄ3 という全数値を持っ
ている遅延装置２６により遅延が与えられる。
【００３８】追加の遅延装置、例えば、図２Ａ、Ｂ−３
の記号Ｄ'1で示すＤ'1の遅延値を持っている遅延装置５
８および６０は、フィルタ・ブロック４６、５０をそれ
ぞれリタイムするのに使用することができる。追加の遅
延装置、例えば、図２Ａ、Ｂ−３の記号Ｄ1 で示すＤ1
の遅延値を持っている遅延装置６２は、加重更新ブロッ
ク４４、４８をそれぞれリタイムするのに使用すること
ができる。実施例１０の場合には、Ｄ3 の遅延値を持っ
ている追加の遅延装置、例えば、図３の記号Ｄ3 で示す
遅延装置１１０は、ＦＣフィルタ・ブロック４２をリタ
イムするのに使用することができる。それ故、実施例１
０は図に示すすべての計算ブロックのパイプライン処理
を行う。しかし、本発明はそれに限定されるものではな
い。
【００３９】本発明のＰＡＩＩＲフィルタの実施例１０
内においては、パイプライン化システム識別構成は式
（１１）のように、プラント１２を表している伝達関数
Ｈ（ｚ-1）に対して分散先読み形式を使用している。そ
れ故、実施例１０の分子である多項の位数はＮ'Bであ
る。表１に、本発明に従ってＳＡＩＩＲおよびＰＡＩＩ
Ｒを実行するために使用することができる加算器および
乗算器の相対的な数の一例を示す。この場合、Ｎ'B＝Ｎ
A （Ｄ3 −１）ＮB である。表１の第３欄は、図２Ａ、
Ｂのフィルタ・ブロック４２、４６、５０内で使用する
ことができる加算器の数を、第４欄は加重更新ブロック
４４、４８内で使用することができる加算器の数を示
す。
【表１】
【００４０】図４は、実施例の１０のような、本発明に
よるＰＡＩＩＲフィルタの操作方法の一実施例そ示す。
この実施例は、ステップ１２０における、第一および第
二の組の加重信号の初期化、例えば、分母および分子で
ある多項式の対応する第一および第二の加重値を０にセ
ットするというステップを含んでいる。その後、ステッ
プ１２２において、第一および第二の入力信号、例え
ば、ｘ（ｎ）およびｙ（ｎ）の受信が行われる。ステッ
プ１２４において、入力信号および加重信号に対して、
パイプライン化リラックスド先読み処理が行われる。ス
テップ１２６において、その結果得られた信号から、第
一および第二の多項式値信号が発生する。その後、ステ
ップ１２８において、例えば、すでに説明したように、
加算器３８を使用して、第一および第二の多項式値信号
からフィ−ドバック信号が発生する。ステップ１３０に
おいて、例えば、加算器２２を使用して、第二の入力信
号およびフィ−ドバック信号からエラー信号が発生す
る。
【００４１】その後、ステップ１３２において、加重信
号、第一および第二の入力信号およびエラー信号から、
加重信号の第一および第二の組が逐次必要に応じて発生
する。ステップ１３４においては、例えば、フィルタ装
置４２を使用して、期待出力信号ｙ＾（ｎ）を発生する
ために、第二の多項式値信号および加重信号の第一の組
に対して、パイプライン化分散先読み処理が行われる。
その後、ステップ１３６において、図１−２にｅ1 で示
す信号３２のような出力エラー信号が、期待出力信号お
よび第二の入力信号から発生する。その後、ステップ１
３８においては、加重信号の連続している第一および第
二の組は、加重信号の第一および第二の組に割り当てら
れる。実施例１０を使用するなどして、受信した入力信
号ｘ（ｎ）およびｙ（ｎ）に対して、パイプライン化対
応ＩＩＲろ過を行うために、ステップ１２２−１３８が
反復して行われる。
【００４２】本発明による実施例および操作方法を、望
ましい実施例を参照しながら詳細に図示し、説明してき
たが、当業者なら形式および詳細な点で、本発明の範囲
および精神から逸脱しないで、種々の修正を行うことが
できることを理解できると思う。従って、本発明は上記
のような修正に限定されるものではなく、それら修正は
本発明の範囲内に入るものと見なされる。
【図面の簡単な説明】
本発明のパイプライン化適応ＩＩＲ（ＰＡＩＩＲ）フィ
ルタの特徴およびその操作方法は、添付の図面ととも
に、本発明の例示としての実施例の以下の詳細な説明を
参照すれば、より容易に明らかになり、より容易に理解
できるだろう。
【図１】図１は、例えば、エコー源のエコー経路のよう
なプラントを持つシステム識別装置内の、本発明による
ＰＡＩＩＲのある実施例のブロック・ダイアグラムであ
る。
【図２Ａ】図１の実施例のブロック・ダイアグラムの詳
細図の１である。
【図２Ｂ】図１の実施例のブロック・ダイアグラムの詳
細図の２である。
【図３】図２の実施例のブロック・ダイアグラムの一部
の詳細図である。
【図４】本発明によるＰＡＩＩＲフィルタの操作方法の
ある実施例のフローチャートである。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｈ 21/00 8842−5Ｊ Ｈ０３Ｈ 21/00

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 対応部分および非対応部分を含む第一お
    よび第二の入力信号に応答するパイプライン化対応無限
    インパルス応答（ＰＡＩＩＲ）フィルタであって、 第一の多項式値信号、第二の入力信号およびエラー信号
    をリタイムするようにつくられている複数の遅延装置
    と、 対応部分において、第二の入力信号に対してリラックス
    ド先読み処理を行うことができるようにつくられてい
    て、第一の多項加重値に対応する第一の組の加重信号を
    発生し必要に応じて更新するため、またそれから第一の
    多項式値信号を発生するために、リタイムしたエラー信
    号に応答する第一の多項信号ゼネレータとを含むフィル
    タ。
  2. 【請求項２】 複数の遅延装置がさらに第二の多項式値
    信号をリタイムするようにつくられていて、 対応部分において第一の入力信号に対してリラックスド
    先読み処理を行うようにつくられていて、第二の多項加
    重値に対応する第二の組の加重信号を発生し必要に応じ
    て更新するため、またそれから第二の多項式値信号を発
    生するために、リタイムしたエラー信号に応答する第二
    の多項信号ゼネレータをさらに含む請求項１に記載のＰ
    ＡＩＩＲフィルタ。
  3. 【請求項３】 そこからフィ−ドバック信号を発生する
    ために、リタイムされた第一および第二の多項式値信号
    に応答する第一の加算器と、 そこからエラー信号を発生するために、リタイムされた
    第二の入力信号とフィ−ドバック信号に応答する第二の
    加算器とを含む請求項２に記載のＰＡＩＩＲフィルタ。
  4. 【請求項４】 期待出力信号を発生するために、非対応
    部分においてリタイムされた第二の多項式値信号および
    第一の組の加重信号に対して分散先読み処理を行うよう
    につくられている出力フィルタ装置をさらに含む請求項
    ３に記載のＰＡＩＩＲフィルタ。
  5. 【請求項５】 第一および第二の入力信号に応答するパ
    イプライン化対応無限インパルス反応（ＰＡＩＩＲ）フ
    ィルタであって、 第一の多項式値信号、第二の多項式値信号、第二の入力
    信号およびエラー信号をリタイムするようにつくられて
    いる複数の遅延装置と、 第二の入力信号に対してリラックスド先読み処理を行う
    ことができるようにつくられていて、第一の多項加重値
    に対応する第一の組の加重信号を発生し必要に応じて更
    新するため、またそれから第一の多項式値信号を発生す
    るために、リタイムしたエラー信号に応答する第一の多
    項信号ゼネレータと、 第一の入力信号に対してリラックスド先読み処理を行う
    ようにつくられていて、第二の多項加重値に対応する第
    二の組の加重信号を発生し必要に応じて更新するため、
    またそれから第二の多項式値信号を発生するために、リ
    タイムしたエラー信号に応答する第二の多項信号ゼネレ
    ータと、 そこからフィ−ドバック信号を発生するために、リタイ
    ムされた第一および第二の多項式値信号に応答する第一
    の加算器と、 そこからエラー信号を発生するために、リタイムされた
    第二の入力信号とフィ−ドバック信号に応答する第二の
    加算器と、 期待出力信号を発生するために、リタイムされた第二の
    多項式値信号および第一の組の加重信号に対して、分散
    先読み処理を行うようにつくられている出力フィルタ装
    置とを含む、第一および第二の入力信号に応答するパイ
    プライン化対応無限インパルス応答（ＰＡＩＩＲ）フィ
    ルタ。
  6. 【請求項６】 第一の多項信号ゼネレータが、必要に応
    じて第二の入力信号およびリタイムしたエラー信号から
    第一の組の加重信号を発生するようにつくられている第
    一の加重信号ゼネレ−タと、 分母値信号に対応する第一の多項式値信号を発生するた
    めに、必要に応じて発生した第一の組の加重信号を使用
    して、第二の入力信号を処理するようにつくられている
    第一のフィルタ装置とを含む請求項５に記載のＰＡＩＩ
    Ｒフィルタ。
  7. 【請求項７】 第二の多項信号ゼネレータが、必要に応
    じて第一の入力信号およびリタイムしたエラー信号から
    第二の組の加重信号を発生するようにつくられている第
    二の加重信号ゼネレ−タと、 分子値信号に対応する第二の多項式値信号を発生するた
    めに、必要に応じて発生した第二の組の加重信号を使用
    して、第一の入力信号を処理するようにつくられている
    第二のフィルタ装置とを含む請求項５に記載のＰＡＩＩ
    Ｒフィルタ。
  8. 【請求項８】 ＰＡＩＩＲフィルタが、プラント入力信
    号ｘ（ｎ）およびプラント出力信号ｙ（ｎ）を持ってい
    る外部由来のプラントを含んでいるシステム内に内蔵さ
    れていて、ＰＡＩＩＲフィルタの第一の入力信号がプラ
    ント入力信号ｘ（ｎ）からなり、ＰＡＩＩＲフィルタの
    第二の入力信号がプラント出力信号からなる請求項５記
    載のＰＡＩＩＲフィルタ。
  9. 【請求項９】 第一の加算器が、そこからフィ−ドバッ
    ク信号を発生するために、リタイムされた第一および第
    二の多項式値信号を重畳する請求項５に記載のＰＡＩＩ
    Ｒフィルタ。
  10. 【請求項１０】 第二の加算器が、そこからエラー信号
    を発生するために、リタイムされた第二の入力信号およ
    びフィ−ドバック信号を重畳する請求項５に記載のＰＡ
    ＩＩＲフィルタ。
  11. 【請求項１１】 第一および第二の各多項信号ゼネレー
    タが、オールゼロ、非回帰形式で、それぞれ第一および
    第二の組の加重信号を更新するようにつくられている請
    求項５に記載のＰＡＩＩＲフィルタ。
  12. 【請求項１２】 出力フィルタ装置が、期待出力信号を
    発生するために、オールポール形式で、第一の組の加重
    信号を処理するようにつくられている請求項５に記載の
    ＰＡＩＩＲフィルタ。
  13. 【請求項１３】 出力フィルタ装置が、第二の多項式値
    信号から遅延信号を継続的に発生するための複数の遅延
    装置と、 第一の組の加重信号および各遅延信号から各乗算器出力
    信号を発生するための複数の乗算器と、 乗算器出力信号および第二の多項式値信号から第二のフ
    ィ−ドバック信号を発生させ、第二のフィ−ドバック信
    号を使用して期待出力信号を発生させるための、乗算器
    に作動的に接続している複数の加算器とをさらに含み、
    遅延装置、乗算器および加算器が分散先読み処理構成に
    配置されている請求項５に記載のＰＡＩＩＲフィルタ。
  14. 【請求項１４】 第二の多項信号ゼネレータが、第一の
    入力信号から遅延信号を発生するための一連の遅延装置
    と、 各遅延信号から各乗算器出力信号を発生するための複数
    の乗算器と、 複数の乗算器に作動的に接続している複数の加算器とを
    さらに含み、遅延装置、乗算器および加算器が、第二の
    組の加重信号から第二の多項値信号を必要に応じて発生
    するために、リラックスド先読み構成内に配置されてい
    る請求項５に記載のＰＡＩＩＲフィルタ。
  15. 【請求項１５】 第一の多項信号ゼネレータが、第二の
    入力信号から遅延信号を発生するための一連の遅延装置
    と、 各遅延信号から各乗算器出力信号を発生するための複数
    の乗算器と、 複数の乗算器に作動的に接続している複数の加算器とを
    さらに含み、遅延装置、乗算器および加算器が、第一の
    組の加重信号を対応的に発生するために、リラックスド
    先読み構成内に配置されている請求項５に記載のＰＡＩ
    ＩＲフィルタ。
  16. 【請求項１６】 プラント入力信号およびプラント出力
    信号とを持っているプラントを含む、プラント入力信号
    からなる第一の入力信号に応答し、プラント出力信号か
    らなる第二の入力信号に応答するシステムであって、 それぞれが分子値信号、分母値信号、第二の入力信号お
    よびエラー信号をリタイムするようにつくられている複
    数のリタイミング遅延装置と、 第一の加算器を含み、そこからフィ−ドバック信号を発
    生するためにリタイムされた第一および第二の多項式値
    信号に応答するフィ−ドバック信号ゼネレ−タと、 第二の加算器を含み、そこからエラー信号を発生するた
    めにリタイムされた第二およびフィ−ドバック信号に応
    答するエラー信号ゼネレ−タと、 第一の入力信号に対してリラックスド先読み処理を行う
    ようにつくられていて、分子多項加重値に対応する一組
    の分子加重信号を発生し必要に応じて更新するため、ま
    た第一の入力信号および一組の分子加重信号から分子値
    信号を発生するために、リタイムされたエラー信号に応
    答する分子多項信号ゼネレータと、 リタイムされた第二の入力信号に対してリラックスド先
    読み処理をおこなうようにつくられていて、分母多項加
    重値に対応する一組の分母加重信号を発生し必要に応じ
    て更新するため、また第二の入力信号および一組の分母
    加重信号から分母値信号を発生するために、リタイムさ
    れたエラー信号に応答する分母多項信号ゼネレータと、 期待出力信号を発生するために、リタイムされた分子値
    信号および一組の分母加重信号に対して分散先読み処理
    をおこなうようにつくられている出力フィルタ装置とを
    含むシステム。
  17. 【請求項１７】 第二の遅延入力信号を発生するための
    第二の入力信号に応答する遅延装置と、 出力エラー信号を発生するために、第二の遅延入力信号
    と期待出力信号とを重畳するようにつくられている加算
    器を含む出力信号ゼネレ−タとをさらに含む請求項１６
    記載のシステム。
  18. 【請求項１８】 パイプライン化対応無限インパルス
    （ＰＡＩＩＲ）フィルタを使用して、第一および第二の
    入力信号を処理する方法であって、 （ａ）第一および第二の組の加重信号を初期化するステ
    ップと、 （ｂ）第一および第二の入力信号を受信するステップ
    と、 （ｃ）そこから第一および第二の多項式値信号を発生す
    るために、第一および第二の入力信号および第一および
    第二の組の加重信号に対してリラックスド先読み処理を
    行うステップと、 （ｄ）第一および第二の多項式値信号からフィ−ドバッ
    ク信号を発生するステップと、 （ｅ）第二の入力信号およびフィ−ドバック信号からエ
    ラー信号を発生するステップと、 （ｆ）第一および第二の入力信号、第一および第二の組
    の加重信号およびエラー信号から連続している第一およ
    び第二の組の加重信号を必要に応じて発生するステップ
    と、 （ｇ）第一および第二の入力信号を必要に応じて処理す
    るために、加重信号を必要に応じて更新するために、第
    一および第二の組の加重信号としての連続している第一
    および第二の組の加重信号を使用してステップ（ｂ）−
    （ｆ）を反復して行うステップとを含む方法。
  19. 【請求項１９】 第一および第二の多項式値信号を発生
    させるために、リラックスド先読み処理を行うステップ
    （ｃ）が、 （ｃ１）それぞれ第一および第二の遅延装置を使用し
    て、第一および第二の多項式値信号に対してリタイミン
    グを行うステップと、 （ｃ２）第三の遅延装置を使用して第二の入力信号にリ
    タイミングを行うステップとを含み、またエラー信号を
    発生するステップ（ｅ）が、（ｅ１）第四の遅延装置を
    使用して、エラ−信号のリタイミングを行うステップを
    含む請求項１８に記載の方法。
  20. 【請求項２０】 第一および第二の組の加重信号を必要
    に応じて更新するステップ（ｆ）が、（ｆ１）オールゼ
    ロ非回帰形式で、第一および第二の組の加重信号を対応
    的に更新するステップをさらに含む請求項１８に記載の
    方法。
  21. 【請求項２１】 （ｈ）期待出力信号を発生するため
    に、ステップ（ｂ）−（ｆ）により同時に第二の多項式
    値信号および第一の組の加重信号に対して分散先読み処
    理を行うステップをさらに含む請求項１８に記載の方
    法。
  22. 【請求項２２】 ステップ（ｆ）の後に、（ｆ１）期待
    出力信号および第二の入力信号から出力エラー信号を発
    生するステップをさらに含む請求項２１に記載の方法。
  23. 【請求項２３】 分散先読み処理を行うステップ（ｈ）
    が、（ｈ１）遅延装置を使用して第二の入力のリタイミ
    ングを行うステップを含む請求項２１に記載の方法。
  24. 【請求項２４】 分散先読み処理を行うステップ（ｈ）
    が、（ｈ１）期待エラー信号を発生するために、オール
    ポール形式で第二の多項値信号および第一の組の加重信
    号を処理するステップをさらに含む請求項２１記載の方
    法。
JP8106568A 1995-04-28 1996-04-26 パイプライン化適応無限インパルス応答（ｉｉｒ）フィルタ Withdrawn JPH08307211A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/431371 1995-04-28
US08/431,371 US5745396A (en) 1995-04-28 1995-04-28 Pipelined adaptive IIR filter

Publications (1)

Publication Number Publication Date
JPH08307211A true JPH08307211A (ja) 1996-11-22

Family

ID=23711650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8106568A Withdrawn JPH08307211A (ja) 1995-04-28 1996-04-26 パイプライン化適応無限インパルス応答（ｉｉｒ）フィルタ

Country Status (2)

Country Link
US (1) US5745396A (ja)
JP (1) JPH08307211A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585641B1 (ko) * 1999-07-12 2006-06-02 엘지전자 주식회사 무한 임펄스 응답 필터의 구조

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933797A (en) * 1997-02-28 1999-08-03 Telefonaktiebolaget Lm Ericsson (Publ) Adaptive dual filter echo cancellation
US6209014B1 (en) * 1997-04-14 2001-03-27 Lucent Technologies Inc. Look-ahead LMS technique
US6009448A (en) * 1997-08-18 1999-12-28 Industrial Technology Research Institute Pipelined parallel-serial architecture for a modified least mean square adaptive filter
WO2001069872A2 (en) * 2000-03-10 2001-09-20 Broadcom Corporation Architecture for high-speed decision feedback sequence estimation
CA2382786A1 (en) * 2001-04-30 2002-10-30 The Government Of The United States Of America, As Represented By The Se Cretary, Department Of Health And Human Services, Centers For Disease Co Auscultatory training system
US7769099B2 (en) * 2004-09-13 2010-08-03 Leanics Corporation High-speed precoders for communication systems
US7809927B2 (en) * 2007-09-11 2010-10-05 Texas Instruments Incorporated Computation parallelization in software reconfigurable all digital phase lock loop
US8135140B2 (en) * 2008-11-20 2012-03-13 Harman International Industries, Incorporated System for active noise control with audio signal compensation
US9020158B2 (en) * 2008-11-20 2015-04-28 Harman International Industries, Incorporated Quiet zone control system
US8718289B2 (en) * 2009-01-12 2014-05-06 Harman International Industries, Incorporated System for active noise control with parallel adaptive filter configuration
US8189799B2 (en) 2009-04-09 2012-05-29 Harman International Industries, Incorporated System for active noise control based on audio system output
US8199924B2 (en) * 2009-04-17 2012-06-12 Harman International Industries, Incorporated System for active noise control with an infinite impulse response filter
US8077873B2 (en) * 2009-05-14 2011-12-13 Harman International Industries, Incorporated System for active noise control with adaptive speaker selection

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038536A (en) * 1976-03-29 1977-07-26 Rockwell International Corporation Adaptive recursive least mean square error filter
US4791390A (en) * 1982-07-01 1988-12-13 Sperry Corporation MSE variable step adaptive filter
GB2181008B (en) * 1985-09-25 1989-09-20 Sony Corp Infinite impulse response filters
US5031194A (en) * 1989-08-11 1991-07-09 Bell Communications Research, Inc. Wideband digital equalizers for subscriber loops
US5119196A (en) * 1990-06-25 1992-06-02 At&T Bell Laboratories Ghost cancellation of analog tv signals
US5115452A (en) * 1990-08-02 1992-05-19 At&T Bell Laboratories Phase jitter correction arrangement
JP2842026B2 (ja) * 1991-02-20 1998-12-24 日本電気株式会社 適応フィルタの係数制御方法及び装置
US5226057A (en) * 1991-03-20 1993-07-06 Rockwell International Corporation Receiver and adaptive digital notch filter
JPH0739968B2 (ja) * 1991-03-25 1995-05-01 日本電信電話株式会社 音響伝達特性模擬方法
US5293402A (en) * 1991-05-02 1994-03-08 Bell Communications Research, Inc. Wideband digital equalizers for subscriber loops
US5206911A (en) * 1992-02-11 1993-04-27 Nelson Industries, Inc. Correlated active attenuation system with error and correction signal input
US5318036A (en) * 1992-03-17 1994-06-07 Hewlett-Packard Company Method and apparatus for removing baseline wander from an ECG signal
US5282154A (en) * 1992-06-01 1994-01-25 Thomson Consumer Electronics, Inc. System for determining and repairing instability in an IIR filter suitable for use in deghosting apparatus
DE69328851T2 (de) * 1992-07-07 2000-11-16 Sharp Kk Aktive Regelungsvorrichtung mit einem adaptiven Digitalfilter
US5386477A (en) * 1993-02-11 1995-01-31 Digisonix, Inc. Active acoustic control system matching model reference
US5329587A (en) * 1993-03-12 1994-07-12 At&T Bell Laboratories Low-delay subband adaptive filter
US5386243A (en) * 1993-07-22 1995-01-31 Zoran Corporation Ghost signal cancellation system for television signals
US5428562A (en) * 1993-09-03 1995-06-27 At&T Corp. Fast converging adaptive filter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585641B1 (ko) * 1999-07-12 2006-06-02 엘지전자 주식회사 무한 임펄스 응답 필터의 구조

Also Published As

Publication number Publication date
US5745396A (en) 1998-04-28

Similar Documents

Publication Publication Date Title
Makhoul A class of all-zero lattice digital filters: Properties and applications
Chang et al. Analysis of conjugate gradient algorithms for adaptive filtering
Sankaran et al. Convergence behavior of affine projection algorithms
JPH08307211A (ja) パイプライン化適応無限インパルス応答（ｉｉｒ）フィルタ
EP0649578B1 (en) Digital filter having high accuracy and efficiency
Papoulis et al. A normalized robust mixed-norm adaptive algorithm for system identification
Morgan et al. On a class of computationally efficient, rapidly converging, generalized NLMS algorithms
JPH11261376A (ja) 少ない乗算器によるディジタルｉｉｒフィルタ
EP0288577A1 (en) ECHOCOMPENSATOR WITH SHORT PROCESS DELAY AND REDUCED MULTIPLICATION NUMBER AND METHOD FOR ECHOCOMPENSATION.
Carini et al. Efficient adaptive identification of linear-in-the-parameters nonlinear filters using periodic input sequences
Lopes Low-delay and low-cost sigma-delta adaptive controller for active noise control
JPH10322168A (ja) 適応有限インパルス応答フィルタ集積回路
Avalos et al. Multichannel Filtered‐X Error Coded Affine Projection‐Like Algorithm with Evolving Order
Gomes et al. Array-based QR-RLS multichannel lattice filtering
Drumright Adaptive filtering
Ma et al. Pipelined CORDIC based QRD-MVDR adaptive beamforming
de Campos et al. A robust quasi-Newton adaptive filtering algorithm
Bercag et al. Recursive inverse adaptive filtering algorithm with low computational complexity on sparse system identification
BV et al. Design and Implementation of Modified Adaptive Filtering Algorithm for Noise Cancellation in Speech Signal on FPGA for Minimum Resource Usage
SZOPOS et al. COMPARISON OF LMS ALGORITHM DERIVATIVES USING LABVIEW FPGA
Zhou et al. A new rapid frequency-domain adaptation of causal FIR filters
Glentis Pipelined architectures for the TD-LMS adaptive filter
AFRIN et al. Implementation of LMS Adaptive Filter with Low Adaptation Delay for High Speed Applications
Nishikawa et al. Pipeline implementation of gradient‐type adaptive filters
Kamil et al. Development of an Adaptive IIR Filter Based on Modified Robust Mixed-Norm Algorithm for Adaptive Noise Cancellation

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030701