JPH08305547A

JPH08305547A - Ｐｌｄによるコンピュータおよびコンパイラおよびオペレーティングシステム

Info

Publication number: JPH08305547A
Application number: JP7113236A
Authority: JP
Inventors: Hiroyuki Hatanaka; 浩行畑中
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1995-05-11
Filing date: 1995-05-11
Publication date: 1996-11-22

Abstract

(57)【要約】【目的】高速処理が可能なコンピュータを提供する。【構成】ＰＬＤ（プログラム可能型論理デバイス）１
と入出力装置２でコンピュータを構成する。ＰＬＤ１の
出力端子を該ＰＬＤ１のプログラム端子に接続して、Ｐ
ＬＤ１が、プログラムを要求してこれを取り込み、自身
に書き込んで所望の処理を実行可能な論理回路を構成で
きるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータのアーキ
テクチャに関するものである。

【０００２】

【従来の技術】従来のコンピュータは、１個または数個
のＣＰＵ、メモリ、入出力装置で構成される。プログラ
ムはメモリに記憶され、ＣＰＵによって１命令ずつ読み
出され、実行される。ＣＰＵは、その命令に応じて、演
算、メモリからの読み出し、書き込み、入出力を行う。

【０００３】

【発明が解決しようとする課題】上述したコンピュータ
を高速化するためには、動作周波数を高くしてＣＰＵを
高速化したり、ＣＰＵの数を増やして並列性を高めたり
している。しかしながら、ＣＰＵの高速化には限界があ
る。動作周波数の向上等で性能を上げるためには、高度
な電子技術が必要である。また、単純な命令を１つ実行
させるために、多くの電子回路を動作させなければなら
ないことは変わらない。

【０００４】ＣＰＵの数を増やして高速化するには限界
がある。これは、同一資源に対するアクセスが複数あっ
た時の待ち合わせ時間等、並列処理を行う際のオーバヘ
ッドは、ＣＰＵの数が増えるほど増加するからである。

【０００５】

【課題を解決するための手段】上述した課題を解決する
ため、本発明は、論理回路を構成する複数の素子からな
り、素子間の接続を変えることで所望の論理回路を構成
可能なＰＬＤ（プログラム可能型論理デバイス）を用
い、ＰＬＤがプログラムを取り込んで自身に書き込み、
所望の処理を実行可能な論理回路を構成する手段を備え
たＰＬＤによるコンピュータである。

【０００６】

【作用】上述した構成を有する本発明は、ＰＬＤがプロ
グラムを取り込み、自身に書き込むことで所望の処理を
実行可能な論理回路を構成する。ＰＬＤの大きさによっ
て、複数のプログラムを取り込み、互いに干渉すること
なく並行して処理が実行可能である。所望の処理が終了
すると、取り込んだプログラムを消滅させる。

【０００７】

【実施例】図１は本発明の一実施例におけるコンピュー
タアーキテクチャを表すＰＬＤによるコンピュータのブ
ロック図である。本実施例のコンピュータは、ＰＬＤ
（Programmable Logic Device ：プログラム可能型論理
デバイス）１と、ハードディスク等の入出力装置２から
構成される。

【０００８】ＰＬＤ１は、論理回路を構成する複数の素
子からなり、素子間の接続を変えることで所望の論理回
路を構成可能なデバイスである。このＰＬＤ１の入出力
端子に入出力装置２を接続する。また、出力端子にプロ
グラム端子を接続し、ＰＬＤ１の出力によってＰＬＤ自
身のプログラムができるようにする。そして、ＰＬＤ１
は該ＰＬＤ１内のメモリや入出力装置２に対してプログ
ラムを要求し、これを取り込んで自身に書き込み、所望
の処理を実行可能な論理回路を構成できる機構を備え
る。

【０００９】従来のＣＰＵでは、１つの演算部と１つの
制御部で全ての処理を行うものであるが、本実施例のＰ
ＬＤ１では、固定された演算部や制御部は持たず、実行
する処理に応じて演算部や制御部に該当する論理回路を
構成する。次に、上述したＰＬＤ１の条件を説明する。
ＰＬＤ１は、十分に大きな規模のものとする。これによ
り、処理を実行するのに必要な論理回路をＰＬＤ１内に
複数構成することができるようになり、複数のプログラ
ムを取り込み、互いに干渉することなく並行して処理が
可能となる。規模を大きくするために、複数のＰＬＤを
接続しても構わない。

【００１０】また、高速にプログラムの書き換えができ
るように、例えば、Ｓ−ＲＡＭ方式等のＰＬＤを用い
る。さらに、ＰＬＤの出力によって、ＰＬＤ自身のプロ
グラムができるように、図１で説明したようにＰＬＤの
所定の端子間を接続するか、ＰＬＤのチップ内にそのよ
うな機能を持たせる。

【００１１】また、ＰＬＤ内部の出力であっても、その
出力情報を読むことができるようにする。例えば、プロ
グラミングの機構で、アドレスされた信号線の接続をプ
ログラムするだけではなく、その信号線の情報を読むこ
とができるようにする。また、ＰＬＤ内にメモリ機能を
持ち、それらを組み合わせ、任意の大きさのメモリを構
成できるようにする。ここで、電源投入時、本装置が動
作を開始するために、以下に説明するような機構を備え
る。

【００１２】例えば、電源投入時、入出力装置からブー
トプログラム、あるいはＯＳを読み込み、ＰＬＤに書き
込む装置を備える。この入力装置としては、ハードディ
スク、ＲＯＭ等が適用できる。また、ＰＬＤ内の一部を
不揮発として、その部分にブートプログラムあるいはＯ
Ｓをロードするための機構をプログラムしておく。

【００１３】次に、本実施例のＰＬＤによるコンピュー
タの動作例を説明する。〔電源投入時〕図２は電源投入時の動作フローチャート
である。電源投入時は、まず、ＰＬＤ１はブートプログ
ラムを入出力装置２から読み込み、ＰＬＤ自身にそれを
書き込む（図２の１）。

【００１４】次に、ＰＬＤ１はブートプログラムを実行
してＯＳを入出力装置２から読み込み、ＰＬＤ自身に書
き込む（図２の２）。そして、ＰＬＤ１はＯＳを実行す
る（図２の３）。なお、ブートプログラムを用いない場
合は、ＯＳを入出力装置から読み込み、ＰＬＤに書き込
んで、ＯＳを実行する。〔プロセスの実行〕図３はアプリケーション、ツール、
デーモン等のプロセス実行時の動作フローチャートであ
る。

【００１５】まず、ＰＬＤ１に読み込んだＯＳが実行開
始要求を受けて、プロセスを書き込むＰＬＤ内の領域を
確保する。ＰＬＤ内の領域内の領域の管理はＯＳが行う
（図３の１）。次に、ＯＳがプロセスのネットリストを
入出力装置２から読み込み、確保したＰＬＤ領域に書き
込む（図３の２）。

【００１６】そして、プロセスの書き込みが終わると、
ＯＳはプロセスを実行させる（図３の３）。プロセスは
目的の処理を行い、終了すると、ＯＳに終了したことを
伝える（図３の４）。ＯＳは、プロセスからの処理終了
通知を受けて、プロセスが使用していたＰＬＤ内の領域
を解放する（図３の５）。〔入出力〕図４は入力処理の動作フローチャートであ
る。

【００１７】入出力装置２を構成する入力装置から入力
があった場合、まず、ＰＬＤ１内のＯＳがそのデータを
入力する（図４の１）。次に、ＯＳはそのデータを渡す
べきプロセスに該データを渡す（図４の２）。そして、
プロセスはそのデータを処理する（図４の３）。図５は
出力処理の動作フローチャートである。

【００１８】プロセスが出力を要求した場合は、そのデ
ータをＰＬＤ１内のＯＳに渡し（図５の１）、ＯＳが入
出力装置２を構成する出力装置に出力する（図５の
２）。本実施例のコンピュータでは、すべてのプログラ
ムをネットリストで表し、それをＰＬＤにプログラム
し、実行する。ネットリストは、ＰＬＤ内の素子の接続
を表すデータであり、これを直接人間が作成するには多
大は労力を有する。従来のコンピュータと同様なプログ
ラミング可能を実現するためには、高級言語で書かれた
プログラムをネットリストに変換するコンパイラが必要
である。また、高度な操作環境を実現するためには、Ｏ
Ｓが必要である。

【００１９】以降、コンパイラとＯＳについて説明す
る。まず、高級言語で書かれたプログラムを、ネットリ
ストに変換するコンパイラを考える。このコンパイラ
は、高級言語のプログラムを論理回路に変換し、次にネ
ットリストに変換する。論理回路をネットリストに変換
するには、配置・配線ツールのアルゴリズムを使う。高
級言語で書かれたプログラムを論理回路に変換するため
の方法を以降に示す。〔変数〕変数は、ＰＬＤ１の一部にメモリとしての機能
を持たせ、これを組み合わせて必要な大きさのレジスタ
を構成し、これを変数とする。配列変数の場合は、添字
をアドレスとするメモリを構成し、それを利用する。レ
ジスタへのライト、メモリのアクセスにはタイミングが
必要となるが、これについては後述する。〔演算〕加減算、比較、論理演算、シフト等の演算は、
簡単な論理回路で構成できる。これらのものは、１ビッ
トにつき数ゲートで実現できるので、実行する処理に応
じて必要なビット数だけ用意する。

【００２０】乗除算、累乗等は、複雑な論理回路が必要
となるので、サブルーチン（関数）にし、システム、あ
るいはプロセスで共有する。サブルーチンコールについ
ては後述する。〔逐次処理〕演算処理の結果やレジスタの読み出しデー
タは、常に値を出力していれば良いため、実行の順序
や、そのタイミングを考える必要はない。しかし、レジ
スタへの書き込み、サブルーチンコールは、順序やタイ
ミングを考える必要がある。

【００２１】タイミングの生成には、クロック信号とＤ
−フリップフロップを使う。図６はタイミング生成回路
の一例を表すブロック図で、複数のＤ−フリップフロッ
プを直列に接続し、それぞれのＤ−フリップフロップに
同じクロック信号が入力されるようにしたものである。
まず、１段目のＤ−フリップフロップの入力（図６の
１）にｈｉｇｈを入力するとともにクロック信号を入力
すると、１段目のＤ−フリップフロップの出力（図６の
２）がｈｉｇｈになる。この時には、入力１をｌｏｗに
する。次のクロック信号が入ると、２段目のＤ−フリッ
プフロップの出力（図６の３）がｈｉｇｈになる。この
様に、クロック信号が入る度に後段にシフトしていく。
ｈｉｇｈになるタイミングは、Ｄ−フリップフロップの
段数とクロック信号の周期によって決まる。この１，
２，３・・・をタイミング信号とする。適当なタイミン
グ信号によって、レジスタのアクセス、メモリアクセ
ス、サブルーチンコールを制御すれば、それらの処理は
定められた順序、タイミングで行われる。

【００２２】また、タイミング信号を利用する、しない
に関わらず、全ての処理に、その処理時間に相当するＤ
−フリップフロップ列を用意する。１段目（図６の１）
にタイミング信号を入力することが、その処理の開始を
意味し、最終段（図６の５）にタイミング信号が現れる
ことが、その処理の終了を意味する。〔サブルーチン（関数）〕図７はサブルーチンコール回
路の一例を表すブロック図である。

【００２３】サブルーチンは、上述したタイミング信号
の機構を持つ。すなわち、複数のＤ−フリップフロップ
を直列に接続し、それぞれのＤ−フリップフロップに同
じクロック信号が入力されるようにしたものである。そ
して、１段目に信号を入力することが、サブルーチンコ
ールに対応し、最終段に信号が現れることが、リターン
に対応する。

【００２４】ｃａｌｌｅｒ（呼び出し元）のタイミング
信号をｃａｌｌｅｅ（呼び出し先）の１段目に入力す
る。ｃａｌｌｅｒがｃａｌｌｅｅの終了を待つ必要があ
る場合は、ｃａｌｌｅｅの最終段の出力によりｃａｌｌ
ｅｒのタイミング機構を再開するようにする。引数や返
却値は、ｃａｌｌｅｒとｃａｌｌｅｅを接続し、情報の
受渡しをする。

【００２５】ｃａｌｌｅｅが１つのｃａｌｌｅｒから呼
ばれる場合は、上述した方法でよいが、複数のｃａｌｌ
ｅｒから呼ばれる場合は、タイミング信号、引数、返却
値の接続を変える必要がある。その方法については、後
述する排他制御の所で説明する。〔制御構造〕プログラムの流れを制御するものには、条
件分岐、繰り返し等があるが、これらはタイミング信号
を制御するＤ−フリップフロップ列の構造で実現でき
る。

【００２６】図８は条件分岐回路の一例を表すブロック
図である。例えば、条件によって処理の流れを変えるに
は、Ｄ−フリップフロップ列を二股にする。分岐点で
は、条件に従ってどちらか一方にだけタイミング信号を
流す。タイミング信号が流れなかった方の処理では、変
数への代入、サブルーチンコール等が行われないため、
何も実行されないのと同じことになる。

【００２７】図９は繰り返し回路の一例を表すブロック
図である。繰り返しの場合は、Ｄ−フリップフロップ列
をループさせれば良い。終了条件に従って、ループの外
にタイミング信号を出せば、繰り返しは終了する。〔排他制御〕複数の箇所からアクセスされるレジスタ、
メモリ、サブルーチンの接続においては、それらは複数
の箇所から同時に行われてはならないので、排他制御が
必要である。以下に接続の方法とそれに応じた排他制御
の方法を述べる。

【００２８】１．マルチプレクサで選択する方法図１０は排他制御回路の一例として、マルチプレクサを
使う回路のブロック図である。レジスタのデータ、メモ
リのアドレスおよびデータ、サブルーチンの引数、返却
値をマルチプレクサ、デマルチプレクサを通して呼び出
し側に接続する。マルチプレクサの選択は、呼び出し側
のタイミング信号で行う。

【００２９】また、レジスタ、メモリ、サブルーチンが
使用中であることを示すＲＳ−フリップフロップと、待
ち合わせのための繰り返し処理で排他制御を行う。ＲＳ
−フリップフロップは、呼び出し側のタイミング信号が
入るとセットされ（図１０の１）、終了のタイミング信
号が入るとリセットされる（図１０の２）。ＲＳ−フリ
ップフロップがセットされている間に、他の呼び出し側
がアクセスすると、タイミング信号がループし、待ち合
わせ状態になる（図１０の３）。待ち合わせ状態は、レ
ジスタ、メモリアクセス、サブルーチンが終了するまで
続く。

【００３０】このマルチプレクサを用いる方法は高速で
ある。２．ＯＳが仲介する方法レジスタのデータ、メモリのアドレスおよびデータ、サ
ブルーチンの引数、返却値は特定の呼び出し側と接続せ
ず、必要に応じてＯＳがデータを受渡しする。呼び出し
側のタイミング信号を、ＯＳのシステムコール信号に接
続する。呼び出し時にＯＳが、プロセス内の適当な箇所
からデータを読み取り、レジスタ、メモリアクセス、サ
ブルーチンコールを行う。サブルーチンコールの場合
は、リターン時にも同様な手順で返却値の受渡しをす
る。

【００３１】排他制御をＯＳで行う場合、特別な回路は
必要なく、呼び出し側の数が増えても、多くのゲートを
必要としない。３．呼び出し元の数だけ設ける方法サブルーチン（関数）の場合は、ｃａｌｌｅｒの数だけ
ｃａｌｌｅｅを用意し、それぞれに直接接続することが
可能である。この方法は高速である。

【００３２】複数の箇所からアクセスされるレジスタ、
メモリ、サブルーチンの接続および排他制御の方法とし
ては、上述したような方法があり、条件に応じて最適な
ものをコンパイラが選択する。以上説明した方法で、高
級言語で書かれたプログラムを論理回路、ネットリスト
に変換することができる。

【００３３】変換したネットリストをＰＬＤにプログラ
ムすれば、ＰＬＤは意図した動作を行う。本コンピュー
タを利用するためには、入出力やＰＬＤ自身へのプログ
ラミング機能等を管理するプログラムが必要である。こ
の様にシステム内で共有する資源は、ＯＳが管理する。
本発明の場合、ＯＳも他のプログラムと同様にネットリ
ストである。

【００３４】以下に、ＯＳに必要な機能を説明する。〔プロセス生成、消滅〕従来のコンピュータと同様、Ｏ
Ｓの管理下で動作しているプログラムをプロセスと呼
ぶ。動作中のアプリケーションやツールは、すべてプロ
セスである。図１１はＯＳによるプロセス生成、消滅動
作を表すブロック図である。

【００３５】ＯＳは新しいプロセスを生成したり、終了
したプロセスを消滅させたりしなければならない。プロ
セスを生成するには、まず、ＰＬＤ１の空いている領域
を確保し、そこに二次記憶装置３に保存されているプロ
グラムのネットマスクをプログラムする（図１１の１，
２）。このとき、システムコールのための信号等、未接
続の配線があれば配線する。次に、プロセスを開始させ
るために、タイミング信号を入力する（図１１の３）。

【００３６】プロセスの終了は、Ｄ−フリップフロップ
の最終段の出力でわかる（図１１の４）。その時、ＯＳ
はプロセスを消滅させるため、そのプロセスが使用して
いたＰＬＤの領域等、すべての資源を解放する。〔システムコール〕プロセスがＯＳに何らかの処理を依
頼する時には、システムコールを発行する。

【００３７】図１２はＯＳによるシステムコール動作を
表すブロック図である。プロセスとＯＳはシステムコー
ル信号で接続されており、プロセスがシステムコールを
発行する時は、その信号を出力に出す。ＯＳはその信号
を受けて、引数を読み込み、処理を始める。処理が終わ
ると、ＯＳはプロセス内に返却値を設定し、終了を示す
タイミング信号を出力する。

【００３８】システムコール信号、システムコール終了
信号はプロセス生成時に接続され、プロセスが引数を設
定する箇所、返却値を設定すべき箇所も同時に登録され
る。ここで、引数の読み込みには、図１で説明したＰＬ
Ｄ内部信号の読み込み機構を使う。返却値の設定は、返
却値を設定すべき箇所に定数をプログラムすることで実
現する。〔ＰＬＤ領域管理〕ＯＳはＰＬＤ内の領域を管理しなく
てはならない。プロセス生成時や、プロセスがメモリを
要求した時のために、ＯＳはＰＬＤの空き領域を管理す
る。また、プロセス消滅時等のために、使用中の領域も
管理する。

【００３９】図１３はＯＳによるＰＬＤ領域確保動作を
表すブロック図である。ＰＬＤの空き領域が足らなくな
った時は、従来のコンピュータのスワップイン／アウト
の様に、一時的にプロセスの状態を二次記憶装置３に退
避させる（図１３の１）。この場合、ＯＳはプロセスの
スケジューリングを行う。また、空き領域よりも大きな
プロセスを動作させるために、プロセスの一部を二次記
憶装置３に退避させる（図１３の２）。これは、従来の
コンピュータのページイン／アウトと同様の概念であ
る。従来のページイン／アウトは、メモリ上にない命令
／アドレスをアクセスした時にトラップが発生すること
を利用し、ページインするが、本発明のコンピュータ
は、ＰＬＤ上にない回路へのアクセスは、システムコー
ル信号に接続されており、それの入力によってＯＳが二
次記憶装置から読み戻す。

【００４０】これらの機構が使う一時退避様の二次記憶
装置には、ハードディスクの他に、ＲＡＭも有効であ
る。〔ドライバ〕図１で説明した入出力装置２の制御は、Ｐ
ＬＤ１の入出力端子を通して行う。入出力端子へのアク
セスは、それと接続しているプログラムのみ可能であ
る。入出力装置毎にそのようなプログラムを用意し、そ
の入出力装置の管理を行う。このようなプログラムをド
ライバと呼ぶ。ドライバはＯＳの一部であり、プロセス
はシステムコールを通してドライバに処理を依頼する。

【００４１】なお、アプリケーションやツール等、ＯＳ
より上位のソフトウエアに関する概念は、従来のコンピ
ュータと同じである。また、上述したコンパイラも、自
身をコンパイルしネットリストにすると、上述したＯＳ
で動作するツールとして利用できる。以上説明した本発
明のコンピュータは、目的の処理を行う論理回路のみが
動作するため、従来のコンピュータが行っていた命令フ
ェッチ、命令デコードの時間がかからない。したがっ
て、高速に動作することができる。

【００４２】また、ＰＬＤ上の全てのプロセスは、ＣＰ
Ｕを必要とせず、独自に動作する。これにより、タイム
シェアリングの必要がないため、高速に動作することが
できる。さらに、プロセス内でも、同期を取る必要のな
い複数の処理は並行に動作させることができる。したが
って、高速に動作することができる。

【００４３】また変数毎にメモリが独立しているため、
メモリアクセスの競合が少ない。従って、高速に動作す
ることができる。また、メモリアクセスや入出力のため
にバスを使用しないため、バスの競合が起こらない。し
たがって、高速に動作することができる。さらに、割り
込みやトラップが発生しないため、それらによって処理
が中断されない。したがって、高速に動作することがで
きる。

【００４４】また、故障によってシステム全体が動作不
能になるような箇所は従来のコンピュータに比べて少な
い。このため、ＰＬＤの一部が故障しても、他の領域で
代替することができる。したがって、信頼性を向上する
ことができる。また、コンパイルしたアプリケーション
はネットリストの形になるため、これからＡＳＩＣや専
用のＬＳＩを作ることは容易である。したがって、組み
込み用途向けのチップの開発効率が上がる。

【００４５】次に本発明の利用形態を説明する。本実施
例では、高速にプログラムの書き換えができるＰＬＤの
使用を前提としたが、書き換えの低速なＰＬＤであって
も、プロセスの生成やスワップが頻繁に起こらないシス
テムであれば、適用可能である。また、図１で説明した
ように、ＰＬＤ自身でプログラムを書き込むために、Ｐ
ＬＤの出力端子とＰＬＤへのプログラム端子をチップの
外部で接続しても良いし、チップの内部で接続しても良
い。

【００４６】さらに、本実施例では、内部の出力を読み
込むような機構を持っているＰＬＤを想定していたが、
そのような機構がないＰＬＤでも、内部の出力とＯＳが
接続してからならば、その出力を読み込めるため、適用
可能である。ただし、そのＰＬＤがどのような接続も可
能であるか、読み込む出力をＯＳから接続可能な位置に
置く必要がある。

【００４７】また、本実施例では、内部にメモリを持つ
ＰＬＤを使用していたが、内部にメモリを持たないＰＬ
Ｄであっても、外部にメモリを接続すれば、適用可能で
ある。また、本実施例では、メモリを組み合わせ、任意
の大きさを構成していたが、従来のコンピュータのよう
に、単一アドレス空間のメモリを複数のプロセスで共有
しても良い。ただし、この場合はメモリアクセスの競合
が起こる。

【００４８】さらに、本実施例では、コンパイラを用い
て高級言語からネットリストへの変換をしていたが、直
接ネットリストを作成しても良いし、あるいは、論理回
路から配置・配線ツールを用いてネットリストを作成し
ても良い。また、ハードウエア記述言語からコンパイラ
を用いてネットリストを作成しても良い。また、本実施
例では、本装置上で動作するコンパイラを想定したが、
他の装置上で動作するコンパイラを用い、クロスコンパ
イルしても良い。

【００４９】さらに、本実施例では、タイミング信号の
発生機構として、Ｄ−フリップフロップを用いたが、ラ
ッチ回路を用いることもできる。また、カウンタとデコ
ーダで構成することもできる。また、本実施例では、排
他制御にＲＳ−フリップフロップを用いていたが、ＪＫ
−フリップフロップを用いることもできる。

【００５０】また、本実施例では、複数の箇所からアク
セスされるレジスタ、メモリ、サブルーチンの接続を行
う方法をコンパイラが決定していたが、ＯＳがプロセス
生成時に決定しても良い。また、条件によって変えるの
ではなく、１つの方法のみを採用しても良い。さらに、
本実施例では、プロセスの生成、消滅をＯＳで行ってい
たが、アプリケーションで行っても良い。

【００５１】また、本実施例では、ＰＬＤ領域の管理を
ＯＳが行っていたが、アプリケーションが行ってもよ
い。また、本実施例では、ＰＬＤの空き領域が不足した
時に二次記憶装置にプロセスの一部、または全部を退避
するが、この機能はなくても良い。ただし、空き領域が
不足した時には、プロセスが動作不能になる。

【００５２】さらに、本実施例では、ＰＬＤと入出力装
置のみによりコンピュータを構成したが、補助的にＣＰ
Ｕを用いても良い。例えば、ＯＳのみＣＰＵが実行して
も良い。また、電源投入時に、ブートプログラム、ＯＳ
を読み込む装置があっても良いし、その機能をＰＬＤの
一部に備えていても良い。

【００５３】さらに、電源投入時にブートプログラム、
ＯＳを読み込む入出力装置は、ハードディスク、光磁気
ディスク、ＲＯＭのいずれであっても良い。本実施例で
は、ＰＬＤの一部分を不揮発にする方法を述べたが、い
くつかのＰＬＤで装置を構成する場合は、その中のいく
つかを不揮発のＰＬＤで構成しても良い。

【００５４】電源投入時、最初にブートプログラムを読
んでも良いし、直接ＯＳを読んでも良い。本実施例で
は、電源投入時に入出力装置からＯＳを読み込んでいた
が、ＰＬＤの不揮発な部分にＯＳをプログラムしておい
ても良い。

【００５５】

【発明の効果】以上説明したように、本発明は、ＰＬＤ
がプログラムを取り込み、自身に書き込むことで所望の
処理を実行可能な論理回路を構成することとしたので、
ＰＬＤによるコンピュータが実現できる。これにより、
目的の処理を行う論理回路を構成して、この論理回路の
みを動作させて処理を行うことができるので、ＣＰＵの
ように常に多くの回路を動作させる必要がなく、また、
制御や演算を行う論理回路を複数構成して、これらを並
行して動作させて処理を行うことができるので、待ち時
間が必要なく、これにより、高速処理が可能となる。

【図面の簡単な説明】

【図１】本実施例のＰＬＤによるコンピュータのブロッ
ク図である。

【図２】電源投入時の動作フローチャートである。

【図３】プロセス実行時の動作フローチャートである。

【図４】入力処理の動作フローチャートである。

【図５】出力処理の動作フローチャートである。

【図６】タイミング生成回路の一例を表すブロック図で
ある。

【図７】サブルーチンコール回路の一例を表すブロック
図である。

【図８】条件分岐回路の一例を表すブロック図である。

【図９】繰り返し回路の一例を表すブロック図である。

【図１０】マルチプレクサを使う排他制御回路のブロッ
ク図である。

【図１１】ＯＳによるプロセス生成、消滅動作を表すブ
ロック図である。

【図１２】ＯＳによるシステムコール動作を表すブロッ
ク図である。

【図１３】ＯＳによるＰＬＤ領域確保動作を表すブロッ
ク図である。

【符号の説明】

１ＰＬＤ２入出力装置

Claims

【特許請求の範囲】

【請求項１】論理回路を構成する複数の素子からな
り、素子間の接続を変えることで所望の論理回路を構成
可能なプログラム可能型論理デバイス（ＰＬＤ）を用
い、ＰＬＤがプログラムを取り込んで自身に書き込み、
所望の処理を実行可能な論理回路を構成する手段を備え
たことを特徴とするＰＬＤによるコンピュータ。
【請求項２】高級言語で書かれたプログラムを、ＰＬ
Ｄ用のネットリストに変換する手段で構成されることを
特徴とするコンパイラ。
【請求項３】高級言語で書かれたプログラムを、論理
回路に変換する手段で構成されることを特徴とするコン
パイラ。
【請求項４】請求項１記載のＰＬＤによるコンピュー
タにおいて、前記ＰＬＤは、請求項２記載のコンパイラを介在させて
プログラムを書き込むことを特徴とするＰＬＤによるコ
ンピュータ。
【請求項５】請求項１記載のＰＬＤによるコンピュー
タにおいて、前記ＰＬＤは、請求項３記載のコンパイラを介在させて
プログラムを書き込むことを特徴とするＰＬＤによるコ
ンピュータ。
【請求項６】請求項２または３記載のコンパイラにお
いて、ＰＬＤ内のメモリ機能を用いて、必要な数のビット数の
レジスタを構成し、それを変数に割り当てることを特徴
とするコンパイラ。
【請求項７】請求項２または３記載のコンパイラにお
いて、ＰＬＤ内のメモリ機能を用いて、必要な容量のメモリを
構成し、それを配列変数に割り当てることを特徴とする
コンパイラ。
【請求項８】請求項２または３記載のコンパイラにお
いて、逐次処理、サブルーチンコール、制御構造を順序回路の
接続により実現することを特徴とするコンパイラ。
【請求項９】請求項８記載のコンパイラにおいて、前記順序回路が、Ｄ−フリップフロップ、ラッチあるい
はカウンタとデコーダの組み合わせの中から選ばれるい
ずれか１つであることを特徴とするコンパイラ。
【請求項１０】請求項２または３記載のコンパイラに
おいて、フリップフロップにより排他制御を行うことを特徴とす
るコンパイラ。
【請求項１１】請求項１０記載のコンパイラにおい
て、前記フリップフロップが、ＲＳ−フリップフロップある
いはＪＫ−フリップフロップの中から選ばれるいずれか
１つであることを特徴とするコンパイラ。
【請求項１２】請求項２または３記載のコンパイラに
おいて、オペレーティングシステムによってサブルーチンコー
ル、レジスタおよびメモリアクセスを行うことを特徴と
するコンパイラ。
【請求項１３】請求項１記載のＰＬＤによるコンピュ
ータのＰＬＤにプログラムを書き込んで所望の処理を実
行可能な論理回路を構成する手段で構成されることを特
徴とするオペレーティングシステム。
【請求項１４】請求項１３記載のオペレーティングシ
ステムにおいて、ＰＬＤ上にプロセスを生成する手段を備えたことを特徴
とするオペレーティングシステム。
【請求項１５】請求項１３記載のオペレーティングシ
ステムにおいて、システムコール信号によって、システムコールを発行す
ることを特徴とするオペレーティングシステム。
【請求項１６】請求項１３記載のオペレーティングシ
ステムにおいて、サブルーチンの引数、返却値、レジスタのデータ、メモ
リアクセスのアドレス、データを受け渡す手段を備えた
ことを特徴とするオペレーティングシステム。
【請求項１７】請求項１３記載のオペレーティングシ
ステムにおいて、ＰＬＤ上のプロセスの状態を、一時的に２次記憶装置に
退避させ、ＰＬＤに空き領域を確保することを特徴とす
るオペレーティングシステム。
【請求項１８】請求項１３記載のオペレーティングシ
ステムにおいて、ＰＬＤ上のプロセスの一部の状態を、一時的に２次記憶
装置に退避させ、ＰＬＤに空き領域を確保することを特
徴とするオペレーティングシステム。
【請求項１９】請求項１７または１８記載のオペレー
ティングシステムにおいて、前記２次記憶装置が、ハードディスク、光磁気ディスク
あるいはＲＡＭの中から選ばれる１つであることを特徴
とするオペレーティングシステム。
【請求項２０】請求項１３記載のオペレーティングシ
ステムにおいて、ＰＬＤに接続された入出力装置を制御するドライバを備
えたことを特徴とするオペレーティングシステム。
【請求項２１】請求項１記載のＰＬＤによるコンピュ
ータにおいて、電源投入時に、ブートプログラムを入出力装置から読み
込むことを特徴とするＰＬＤによるコンピュータ。
【請求項２２】請求項１記載のＰＬＤによるコンピュ
ータにおいて、電源投入時に、ブートプログラムを入出力装置から読み
込むプログラムを、不揮発な領域に持つことを特徴とす
るＰＬＤによるコンピュータ。
【請求項２３】請求項１記載のＰＬＤによるコンピュ
ータにおいて、電源投入時に、オペレーティングシステムを入出力装置
から読み込むことを特徴とするＰＬＤによるコンピュー
タ。
【請求項２４】請求項２１または２２または２３記載
のＰＬＤによるコンピュータにおいて、前記入出力装置が、ハードディスク、光磁気ディスクあ
るいはＲＯＭの中から選ばれる１つであることを特徴と
するＰＬＤによるコンピュータ。
【請求項２５】請求項１記載のＰＬＤによるコンピュ
ータにおいて、オペレーティングシステムを不揮発な領域に持つことを
特徴とするＰＬＤによるコンピュータ。