JPH0830504A - 記憶媒体の管理方法および記憶媒体管理装置 - Google Patents

Abstract

(57)【要約】 【目的】 装置の高速性が保持され、プログラミング・
モジュール毎に連続したメモリ領域を確保し、更にメモ
リの内容を壊さないように保護し、効率の良いプログラ
ミングが可能な記憶媒体の管理方法及び記憶媒体管理装
置を提供することにある。 【構成】 各々のプログラミング・モジュール毎にアド
レスが連続かつ独立な一時作業領域を配分する一時作業
領域配分工程を備えて構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータシステム
等のメモリを管理する記憶媒体の管理方法及び記憶媒体
管理装置に係り、より詳細には複数のプログラミング・
モジュールに基づいて高速でロボットのディジタル制御
を行うマイクロプロセッサおいてメモリを管理する記憶
媒体の管理方法及び記憶媒体管理装置に関する。

【０００２】最近のＦＡ（ファクトリ・オートメーショ
ン）、家電、ＯＡ（オフィス・オートメーション）、自
動車等の産業分野では、マイクロプロセッサの機能向上
に伴い、各製品のディジタル化が急速に進んでいる。こ
の様な応用製品の中に使用されるマイクロプロセッサ
は、パーソナルコンピュータ等に用いられるの汎用マイ
クロプロセッサとは異なり、大がかりなオペレーティン
グ・システム（以下「ＯＳ」という。）を持たずメモリ
の管理は成されていないのが一般的であった。

【０００３】しかし、各応用分野で要求される機能が拡
大されるに従い、このような分野でもより高機能のマイ
クロプロセッサが使用されるようになり、ＤＳＰ（Digi
talSignal Processor）等の従来は特殊用途に限定され
た特定用途向けマイクロプロセッサにおいても汎用マイ
クロプロセッサと変わらない１Ｇバイト等のような大き
なメモリ空間を持つようになった。

【０００４】このため、複雑なアプリケーション機能を
特定用途向けマイクロプロセッサ上で実現するために、
このような特定用途向けマイクロプロセッサにおいても
メモリの適切な管理機能を持たせることが望まれてい
る。

【０００５】

【従来の技術】従来、マイクロコンピュータシステムに
おけるメモリ管理は、その管理の容易さ等からＯＳや特
定のアプリケーションプログラムによってなされてい
た。

【０００６】また、マイクロコンピュータを利用した高
速処理が要求される装置については、ＯＳや特定のアプ
リケーションプログラムが動作する時間も冗長となるの
で、各プログラミング・モジュールが直接メモリ領域に
アクセスするように設計されてきた。

【０００７】図１５に、従来のＯＳによる仮想メモリを
利用したメモリ管理の概念図を示す。図１５を参照し
て、従来のメモリ管理装置は、ＲＡＭ１と、ＯＳ２２
と、を備えて構成されている。ＲＡＭ１は、物理メモリ
ｍｅｍ１、ｍｅｍ２が配分されている。物理メモリｍｅ
ｍ１は、ある演算を実行するサブルーチンｓｐ１が作業
領域としてアクセスする仮想メモリ２３に対応するメモ
リ領域である。物理メモリｍｅｍ２は、サブルーチンを
呼び出すメインプログラムｍｐが作業領域としてアクセ
スする仮想メモリ２４に対応するメモリ領域である。

【０００８】ＯＳ２２は、サブルーチンｓｐ１やメイン
プログラムｍｐの仮想メモリに対するアクセスを、物理
メモリに対するアクセスとして働く。すなわち、ユーザ
はサブルーチンｓｐ１やメインプログラムｍｐのプログ
ラミング時にＲＡＭ１上の物理メモリｍｅｍ１、ｍｅｍ
２を意識することなくプログラミングを行うことができ
る。

【０００９】次に、図１６に従来の特定のアプリケーシ
ョン・プログラムを利用したメモリ管理の概念図を示
す。図１６に示すように、従来のメモリ管理装置は、Ｒ
ＡＭ１と、メモリアクセスモジュールｍａｍと、を備え
て構成されている。ＲＡＭ１には、物理メモリｍｅｍ
１、ｍｅｍ２が配分されている。物理メモリｍｅｍ１
は、サブルーチンが実際に使用するメモリである。物理
メモリｍｅｍ２は、メインプログラムが実際に使用する
メモリである。

【００１０】メモリアクセスモジュールｍａｍは、サブ
ルーチンｓｐ１やメインプログラムｍｐの呼び出しに応
じて、各作業領域ｍｅｍ１、ｍｅｍ２をＲＡＭ１上に確
保する。また、メモリアクセスモジュールｍａｍは、サ
ブルーチンｓｐ１やメインプログラムｍｐのアクセス命
令に応じて適切なアドレスを指定しているか否かを判断
した後に、ＲＡＭ１へ実際にアクセスを行う。

【００１１】図１７に従来のマイクロコンピュータによ
る高速処理を行う場合の概念図を示す。この場合におい
て、サブルーチンｓｐ１及びメインプログラムｍｐは、
モジュール化を行わないことにより高速処理を可能とす
る。サブルーチンｓｐ１及びメインプログラムｍｐは、
ＲＡＭ１に直接アクセスすることによって装置全体の処
理速度の高速化を実現している。ＲＡＭ１の作業領域
は、サブルーチンｓｐ１がメインプログラムｍｐの使用
する作業領域へのアクセスを禁止するような特別な保護
機能を持たない。

【００１２】次に、メモリ管理装置としてのロボット制
御装置を例として具体的に説明する。図１８に従来のロ
ボット制御装置のブロック構成図を示す。

【００１３】図１８において、従来のロボット制御装置
は、ロボット制御用コントローラ・ボード２５と、ｉ／
ｏ装置２６と、ドライバ１１と、操作機構１２と、セン
サ１３と、を備えて構成されている。

【００１４】ロボット制御用コントローラ・ボード２５
は、ロボットを動作させるべく、操作機構１２からのフ
ィードバック信号ＦＢＳｉｇに対応するデータ信号Ｄａ
ｔａをｉ／ｏ装置２６から受信して、ロボットハンド等
を動作させるモータやシリンダ等の駆動量を算出してｉ
／ｏ装置２６に出力する。ｉ／ｏ装置２６は、駆動量と
なるドライブ信号ＤｒｖＳｉｇをドライバ部１１に出力
する。ドライバ部１１は、ドライブ信号ＤｒｖＳｉｇに
基づいてモータやシリンダ等を動作させ、操作機構１２
にロボットハンド等を動作させる操作信号ＯｐｅＳｉｇ
を出力する。操作機構１２は、操作信号ＯｐｅＳｉｇに
基づいてロボットハンド等を動作させるとともに、ロボ
ットハンド等の移動量をフィートバック信号ＦＢＳｉｇ
としてセンサ１３に出力する。

【００１５】この場合において、従来のロボット制御装
置は、フィードバック信号ＦＢＳｉｇが得られてから、
ドライブ信号ＤｒｖＳｉｇを高速に算出して出力するこ
とが望まれ、プログラムもモジュール化を行わず、ま
た、ＯＳや特定のメモリ管理用のアプリケーション・プ
ログラムによるメモリ管理を行わないことでその高速性
を実現している。

【００１６】図１９に従来のロボット制御用コントロー
ラ・ボードの具体的な配置図を示す。尚、図１９（ａ）
が上面図、図１９（ｂ）が側面図である。図１９におい
て、従来のロボット制御用コントローラ・ボード２５
は、メイン・ボード２７と、ドータ・ボード１５とを備
えて構成されている。

【００１７】メイン・ボード２７は、プロセッサ３と、
ＶＭＥ端子１７、１８と、各種制御回路２０と、を有し
ている。ドータ・ボード１５は、データ・メモリ１と、
プログラム・メモリ２１と、を有している。

【００１８】また、メイン・ボード２７とドータ・ボー
ド１５とは、コネクタを介してメモリ１、２１のバスラ
インや制御ライン等が接続されている。ここで、メイン
・ボード２７とドータ・ボード１５とを分割して設計し
た理由は、メモリ１、２１のバスラインや制御ライン等
が接続されているコネクタに、必要なときにプロセッサ
３のエミュレータ機能等を追加できるように意図したた
めである。

【００１９】

【発明が解決しようとする課題】しかしながら、図１５
に示すように、ＯＳ２２によるメモリ管理を行う方法で
あれば、メモリ管理に要する時間が冗長であり、高速処
理を要求されるマニュピレータ又は精密ステージ制御若
しくは画像処理等のターゲットシステム等の実時間処理
を行うマイクロプロセッシングユニットを使用するＦＡ
分野では実用性に乏しいという問題点がある。

【００２０】更に、図１６に示す特定のアプリケーショ
ン・プログラムｍａｍによるメモリ管理を行う方法で
は、ＯＳ２２によるメモリ管理を行う方法に比較すれば
高速ではあるが、さらに高速性を要求される場合に適さ
ないばかりでなく、特定のアプリケーションでしか動作
出来ないために、他のアプリケーションへの汎用性がな
いという問題が生ずる。

【００２１】また、図１７に示すように、メモリ管理を
行わない方法は、装置を高速に制御する目的のため、プ
ログラムは機能別に分割されたモジュール構造が図られ
ずに一本化されたプログラムとなり、ＲＡＭ１上のデー
タ配分についても規則性がなく、当然、誤って別のメモ
リ領域にアクセスすることも考えられ、場合によっては
メモリ内容を壊して装置の誤動作、あるいは装置の暴走
を招く結果となる。

【００２２】図２０にメモリの不正アクセスが発生する
場合を説明する概念図を示す。図２０と図１７とは構成
が同一であり、ＲＡＭ１領域にはサブルーチンｓｐ１が
使用するメモリ領域ｍｅｍ１と、メインプログラムｍｐ
が使用するメモリ領域ｍｅｍ２と、メインプログラムｍ
ｐのメッセージ・ログ・ポインタ領域ｍｅｍ２’と、が
割り当てられているものとする。

【００２３】いま、メインプログラムｍｐがメッセージ
・ログ・ポインタ領域ｍｅｍ２’の境界を誤って判断
し、メッセージ・ログ・ポインタ領域ｍｅｍ２’まで書
き込んでその内容を壊してしまったとする。ここで、メ
ッセージ・ログ・ポインタ領域ｍｅｍ２’の内容がサブ
ルーチンｓｐ１のメモリ領域ｍｅｍ１を指していたとす
れば、さらにメインプログラムｍｐがサブルーチンｓｐ
１のメモリ領域ｍｅｍ１を壊すことになり、場合によっ
ては装置全体及びその周辺にまでも被害を及ぼす結果と
なる。

【００２４】そこで、本発明の目的は、装置の高速性が
保持され、プログラミング・モジュール毎に連続したメ
モリ領域を確保し、更にメモリの内容を壊さないように
保護し、効率の良いプログラミングが可能な記憶媒体の
管理方法及び記憶媒体管理装置を提供することにある。

【００２５】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載の発明は、二以上のプログラミング
・モジュールの処理を行う情報処理装置における記憶媒
体の管理方法において、各々の前記プログラミング・モ
ジュール毎にアドレスが連続かつ独立な一時作業領域を
配分する一時作業領域配分工程を備えて構成する。

【００２６】請求項２に記載の発明は、二以上のプログ
ラミング・モジュールの処理を行う情報処理装置におけ
る記憶媒体の管理方法において、各々の前記プログラミ
ング・モジュール毎にアドレスが連続かつ独立な共有デ
ータ領域を配分する共有データ領域配分工程と、各々の
前記プログラミング・モジュールから出力される共有デ
ータ領域にアクセスするためのアドレス信号を全てのプ
ログラミング・モジュールで共有して使用する共有デー
タ領域をアクセスするためのアドレス信号に変換するア
ドレス信号変換工程と、を備えて構成する。

【００２７】請求項３に記載の発明は、二以上のプログ
ラミング・モジュールの処理を行う情報処理装置におけ
る記憶媒体の管理方法において、各々の前記プログラミ
ング・モジュール毎にアドレスが連続かつ独立なパラメ
ータ領域を配分するパラメータ領域配分工程と、一のプ
ログラミング・モジュールに呼出された他のプログラミ
ング・モジュールが出力したマップ制御信号及び当該他
のプログラミング・モジュールに対応する前記パラメー
タ領域にアクセスするためのアドレス信号に基づいて前
記他のプログラミング・モジュールが出力したアドレス
信号を前記一のプログラミング・モジュールに対応する
前記パラメータ領域にアクセスするためのアドレス信号
に変換するパラメータアドレス信号変換工程と、を備え
て構成する。

【００２８】請求項４に記載の発明は、二以上のプログ
ラミング・モジュールの処理を行う情報処理装置におけ
る記憶媒体の管理方法において、現在実行中のプログラ
ミング・モジュールが出力したプログラミング・モジュ
ール特定信号に基づいて当該プログラミング・モジュー
ルを識別するための識別信号を出力する識別工程と、前
記識別信号に基づいて当該プログラミング・モジュール
に配分された前記記憶媒体上の記憶領域に対応するアド
レス領域信号を出力するテーブルルックアップ工程と、
前記プログラミング・モジュールが前記記憶媒体をアク
セスしようとして出力したアドレス信号と前記アドレス
領域信号に基づいて、現在実行中のプログラミング・モ
ジュールが当該プログラミング・モジュールに配分され
た前記記憶媒体の記憶領域以外の記憶領域に対してアク
セスしようとした場合に当該記憶領域へのアクセスを禁
止するための記憶媒体保護信号を出力する記憶媒体保護
信号出力工程と、を備えて構成する。

【００２９】請求項５に記載の発明は、二以上のプログ
ラミング・モジュールの処理を行う情報処理装置におけ
る記憶媒体の管理装置において、各々のプログラミング
・モジュール毎に予め配分された前記記憶媒体の記憶領
域にアクセスするために各前記プログラミング・モジュ
ールにより出力されたアドレス信号を実際にアクセスす
べき前記記憶媒体の記憶領域に対応する実アドレス信号
に変換して出力するマップ回路を備えて構成する。

【００３０】請求項６に記載の発明は、二以上のプログ
ラミング・モジュールの処理を行う情報処理装置におけ
る記憶媒体の管理装置において、各プログラミング・モ
ジュールに予め割り当てられた判別信号に基づいて、現
在実行中のプログラミング・モジュールを識別して識別
信号を出力する識別手段と、前記識別信号に基づいて当
該プログラミング・モジュールに配分された前記記憶媒
体の記憶領域を示すアドレス領域信号を出力するテーブ
ルルックアップ手段と、前記プログラミング・モジュー
ルが前記記憶媒体をアクセスしようとして出力したアド
レス信号と前記アドレス領域信号とを比較することによ
り不正アクセスを検出し、当該アドレス信号に対応する
記憶領域へのアクセスを禁止するための記憶媒体保護信
号を出力する保護信号出力手段と、を備えて構成する。

【００３１】請求項７に記載の発明は、記憶媒体を有
し、二以上のプログラミング・モジュールの処理に基づ
いてロボット制御を行うロボット制御装置において、各
々のプログラミング・モジュール毎に予め配分された前
記記憶媒体の記憶領域をアクセスするために各前記プロ
グラミング・モジュールにより出力されたアドレス信号
を実際にアクセスすべき前記記憶媒体の記憶領域に対応
する実アドレス信号に変換して出力するマップ回路を備
えて構成する。

【００３２】請求項８に記載の発明は、記憶媒体を有
し、二以上のプログラミング・モジュールの処理に基づ
いてロボット制御を行うロボット制御装置において、各
プログラミング・モジュールに予め割り当てられた判別
信号に基づいて、現在実行中のプログラミング・モジュ
ールを識別して識別信号を出力する識別手段と、前記識
別信号に基づいて当該プログラミング・モジュールに配
分された前記記憶媒体の記憶領域を示すアドレス領域信
号を出力するテーブルルックアップ手段と、前記プログ
ラミング・モジュールが前記記憶媒体をアクセスしよう
として出力したアドレス信号と前記アドレス領域信号と
を比較することにより不正アクセスを検出し、記憶媒体
保護信号を出力する保護信号出力手段と、を備えて構成
する。

【００３３】

【作用】請求項１に記載の発明よれば、各々のプログラ
ミング・モジュール毎にアドレスが連続かつ独立な一時
作業領域を配分したので、アドレスを指定するプロセッ
サのレジスタ操作が簡便になり、また、読み出し専用メ
モリに冗長なプログラム・コードを加えることなく記憶
媒体の管理が可能となり、したがって、装置の高速処理
が可能となる。また、各々の一時記憶領域同士は互いに
独立することとなり、一のプログラミング・モジュール
が他のプログラミング・モジュールが使用する一時作業
領域を破壊されることがなく、したがって、メモリの記
憶内容の安全性が保証される。

【００３４】請求項２に記載の発明によれば、共有デー
タ領域配分工程によって各々のプログラミング・モジュ
ール毎にアドレスが連続かつ独立な共有データ領域が配
分され、アドレス信号変換工程によって各々のプログラ
ミング・モジュールから出力される共有データ領域にア
クセスするためのアドレス信号を全てのプログラミング
・モジュールで共有して使用する共有データ領域をアク
セスするためのアドレス信号に変換するので、読み出し
専用メモリに冗長なプログラム・コードを加える必要な
く記憶媒体の管理が行えることとなり、したがって、装
置の高速処理が可能となる。

【００３５】請求項３に記載の発明によれば、パラメー
タ領域配分工程によって各々のプログラミング・モジュ
ール毎にアドレスが連続かつ独立なパラメータ領域が配
分され、パラメータアドレス信号変換工程によって一の
プログラミング・モジュールに呼出された他のプログラ
ミング・モジュールが出力したマップ制御信号及び他の
プログラミング・モジュールに対応するパラメータ領域
にアクセスするためのアドレス信号に基づいて他のプロ
グラミング・モジュールが出力したアドレス信号を一の
プログラミング・モジュールに対応するパラメータ領域
にアクセスするためのアドレス信号に変換するので、読
み出し専用メモリに冗長なプログラム・コードを加える
必要なく記憶媒体の管理が行えることとなり、したがっ
て、装置の高速処理が可能となる。

【００３６】請求項４に記載の発明によれば、識別工程
によって現在実行中のプログラミング・モジュールが出
力したプログラミング・モジュール特定信号に基づいて
プログラミング・モジュールを識別するための識別信号
が出力され、テーブルルックアップ工程によって識別信
号に基づいてプログラミング・モジュールに配分された
記憶媒体上の記憶領域に対応するアドレス領域信号が出
力され、記憶媒体保護信号出力工程によってプログラミ
ング・モジュールが記憶媒体をアクセスしようとして出
力したアドレス信号とアドレス領域信号に基づいて、現
在実行中のプログラミング・モジュールがプログラミン
グ・モジュールに配分された記憶媒体の記憶領域以外の
記憶領域に対してアクセスしようとした場合に当該記憶
領域へのアクセスを禁止するための記憶媒体保護信号を
出力するので、実行中のプログラミング・モジュールは
他のプログラミング・モジュールが占有するメモリ領域
にアクセスすることなく、実行中のプログラミング・モ
ジュールが使用するメモリにアクセスすることができ、
したがって、ＲＡＭを確実に保護することができる。

【００３７】請求項５に記載の発明によれば、マップ回
路によって各々のプログラミング・モジュール毎に予め
配分された記憶媒体の記憶領域にアクセスするために各
プログラミング・モジュールにより出力されたアドレス
信号を実際にアクセスすべき記憶媒体の記憶領域に対応
する実アドレス信号に変換して出力するので、読み出し
専用メモリに冗長なプログラム・コードを加えることな
く記憶媒体の管理が行えることとなり、したがって、装
置の高速処理が可能となる。

【００３８】請求項６に記載の発明によれば、識別手段
によって各プログラミング・モジュールに予め割り当て
られた判別信号に基づいて、現在実行中のプログラミン
グ・モジュールを識別して識別信号を出力し、テーブル
ルックアップ手段によって識別信号に基づいて当該プロ
グラミング・モジュールに配分された記憶媒体の記憶領
域を示すアドレス領域信号を出力し、保護信号出力手段
によって前記プログラミング・モジュールが記憶媒体を
アクセスしようとして出力したアドレス信号とアドレス
領域信号とを比較することにより不正アクセスを検出
し、アドレス信号に対応する記憶領域へのアクセスを禁
止するための記憶媒体保護信号を出力するので、実行中
のプログラミング・モジュールは他のプログラミング・
モジュールが占有するメモリ領域にアクセスすることな
く、実行中のプログラミング・モジュールが使用するメ
モリにアクセスすることができ、したがって、ＲＡＭを
確実に保護することができる。

【００３９】請求項７に記載の発明によれば、マップ回
路によって各々のプログラミング・モジュール毎に予め
配分された記憶媒体の記憶領域をアクセスするために各
プログラミング・モジュールにより出力されたアドレス
信号を実際にアクセスすべき記憶媒体の記憶領域に対応
する実アドレス信号に変換して出力するので、読み出し
専用メモリに冗長なプログラム・コードを加えることな
く記憶媒体の管理が行えることとなり、したがって、ロ
ボット制御装置の高速処理が可能となる。

【００４０】請求項８に記載の発明によれば、識別手段
によって各プログラミング・モジュールに予め割り当て
られた判別信号に基づいて、現在実行中のプログラミン
グ・モジュールを識別して識別信号を出力し、テーブル
ルックアップ手段によって識別信号に基づいてプログラ
ミング・モジュールに配分された記憶媒体の記憶領域を
示すアドレス領域信号を出力し、保護信号出力手段によ
ってプログラミング・モジュールが記憶媒体をアクセス
しようとして出力したアドレス信号とアドレス領域信号
とを比較することにより不正アクセスを検出し、記憶媒
体保護信号を出力するので、実行中のプログラミング・
モジュールは他のプログラミング・モジュールが占有す
るメモリ領域にアクセスすることなく、実行中のプログ
ラミング・モジュールが使用するメモリにアクセスする
ことができ、したがって、ＲＡＭを確実に保護すること
ができる。

【００４１】

【実施例】次に、本発明の好適な実施例を図面に基づい
て説明する。第１実施例 図１に本発明の第１実施例を示す一時作業領域を管理す
る説明図を示す。

【００４２】図１において、ＲＡＭ１上には、一時作業
領域ｍｗ１と、一時作業領域ｍｗ２と、が設けられてい
る。一時作業領域ｍｗ１は、プログラミング・モジュー
ルであるサブルーチンｓｐ１が専有して使用し、アドレ
スが連続であり、且つ他のプログラミング・モジュール
が使用する一時作業領域ｍｗ２とは独立して配分され
る。一時作業領域ｍｗ２は、プログラミング・モジュー
ルであるメインプログラムｍｐが専有して使用し、アド
レスが連続であり、且つ他のプログラミング・モジュー
ルが使用する一時作業領域とは独立して配分される。

【００４３】このように、サブルーチンｓｐ１及びメイ
ンプログラムｍｐは、それぞれアドレスが連続であり、
且つ他のプログラミング・モジュールが使用する一時作
業領域とは独立して配分した一時作業領域ｍｗ１、ｍｗ
２を各々専有するので、プログラミング・モジュールｓ
ｐ１、ｍｐの一時作業領域ｍｗ１、ｍｗ２にアクセスす
るプロセッサ３のレジスタ操作が簡便になることとな
り、装置の高速処理が可能となる。更に、プログラミン
グ・モジュールｓｐ１、ｍｐが使用するＲＡＭ１上のメ
モリ管理は、各プログラミング・モジュールが個々に行
うので、ＯＳや特定のアプリケーション・プログラム等
の冗長なプログラム・コードを加えることなく行えるこ
ととなり、プログラム・コードを格納する記憶媒体の容
量を低減でき、さらに装置の高速処理が可能となる。ま
た、各々の一時作業領域ｍｗ１、ｍｗ２同士は互いに独
立することとなり、プログラミング・モジュールｓｐ１
は他のプログラミング・モジュールｍｐが使用する一時
作業領域ｍｗ２内のデータを壊すことなく、ＲＡＭ１内
のデータの安全性が保証される。第２実施例 ところで、本発明の第１実施例をそのまま複数のプログ
ラミング・モジュールｓｐ１、ｍｐ間で共通して使用す
る共有データｍｃ１、ｍｃ２について適用すると、更に
各々のプログラミング・モジュールｓｐ１、ｍｐが専有
する共有データについての整合性をとる必要が生じ処理
が複雑となる。

【００４４】そこで、これを解決すべく、共有データ領
域を管理する第２実施例を図２に示す。図２において、
ＲＡＭ１上には、共有データ領域ｍｃ１と、共有データ
領域ｍｃ２と、が設けられている。

【００４５】共有データ領域ｍｃ１は、プログラミング
・モジュールであるサブルーチンｓｐ１が専有して使用
し、アドレスが連続であり、且つ他のプログラミング・
モジュールが使用する共有データ領域とは独立して配分
される。共有データ領域ｍｃ２は、プログラミング・モ
ジュールであるメイン・プログラムｍｐが使用し、アド
レスが連続であり、全てのプログラミング・モジュール
ｓｐ１、ｍｐが共有して使用するように配分される。

【００４６】また、マップ（ｍａｐ）回路１は、各々の
プログラミング・モジュールｓｐ１、ｍｐが専有するＲ
ＡＭ１上の共有データ領域ｍｃ１、ｍｃ２のアドレスを
指定するアドレス信号Ａｄｒ１、Ａｄｒ１’に基づい
て、全てのプログラミング・モジュールｓｐ１、ｍｐが
共有して使用する共有データ領域ｍｃ２のアドレスに対
応するアドレス信号Ａｄｒ２に変換する。

【００４７】マップ回路２は、メインプログラムｍｐが
専有する共有データ領域ｍｃ２のアドレスを指定するア
ドレス信号Ａｄｒ１’を入力すると、全てのプログラミ
ング・モジュールが共有して使用するメインプログラム
ｍｐ専用の共有データ領域ｍｃ２のアドレスを指定する
アドレス信号Ａｄｒ２を出力する。また、サブルーチン
ｓｐ１が専有する共有データｍｃ１のアドレスを指定す
るアドレス信号Ａｄｒ１を入力して、同様に、共有デー
タ領域ｍｃ２のアドレスを指定するアドレス信号Ａｄｒ
２を出力する。

【００４８】なお、メインプログラムｍｐ専用の共有デ
ータ領域ｍｃ２及びサブルーチンｓｐ１専用の共有デー
タ領域ｍｃ１は、同一の構成である。更に、本実施例で
は、マップ回路２が指定する全てのプログラミング・モ
ジュールｓｐ１、ｍｐが共有して使用する共有データ領
域ｍｃ２のアドレスは、メインプログラムｍｐの共有デ
ータ領域ｍｃ２を指定しているが、他のプログラミング
・モジュールの共有データ領域であっても、また別に設
定した共有データ領域であってもかまわない。

【００４９】以上のように、プログラミング・モジュー
ルｓｐ１、ｍｐが各々の専有する共有データ領域ｍｃ
１、ｍｃ２のアドレスにアクセスしようとすると、マッ
プ回路２によって全てのプログラミング・モジュールｓ
ｐ１、ｍｐが共有して使用する共有データ領域ｍｃ２の
アドレスに変換するので、全てのプログラミング・モジ
ュールｓｐ１、ｍｐ間で使用する共有データの整合性を
とることができる。第３実施例 上記第２実施例の考え方をサブルーチン・コールを行う
ときに取り扱う引き数の受け渡しを行うパラメータにつ
いて適用すると、更に、サブルーチン・コールを行うプ
ログラミング・モジュールｍｐが専有するパラメータ領
域ｍｆ２と、呼び出されるサブルーチンｓｐ１が専有す
るパラメータ領域ｍｆ１と、の間の整合性を取る必要が
生じ処理が複雑になる。

【００５０】そこで、これを解決すべく、パラメータ領
域を管理する本発明の第３実施例を図３及び図４に示
す。まず、図３にパラメータ領域管理の説明図を示す。

【００５１】図３において、ＲＡＭ１上には、パラメー
タ領域ｍｆ０と、パラメータ領域ｍｆ１と、パラメータ
領域ｍｆ２とを備えている。パラメータ領域ｍｆ０は、
プログラミング・モジュールであるサブルーチンｓｐ０
が専有して使用し、アドレスが連続であり、且つ他のプ
ログラミング・モジュールが使用するパラメータ領域と
は独立して配分される。パラメータ領域ｍｆ１は、プロ
グラミング・モジュールであるサブルーチンｓｐ１が専
有して使用し、アドレスが連続であり、且つ他のプログ
ラミング・モジュールが使用するパラメータ領域とは独
立して配分される。パラメータ領域ｍｆ２は、プログラ
ミング・モジュールであるメインプログラムｍｐが使用
し、アドレスが連続であり、且つ他のプログラミング・
モジュールが使用するパラメータ領域とは独立して配分
される。

【００５２】また、マップ回路では、各々のサブルーチ
ンｓｐ０、ｓｐ１がサブルーチン・コールをされたとき
にマップ回路２に出力するマップ制御信号Ｃｔｒｌ０、
Ｃｔｒｌ１、サブルーチン・コール処理を行うとき、呼
び出されたサブルーチンｓｐ０、ｓｐ１がパラメータ領
域ｍｆ０、ｍｆ１にアクセスするアドレスのアドレス信
号Ａｄｒ１’、Ａｄｒ１及びサブルーチンｓｐ０、ｓｐ
１を呼び出したプログラミング・モジュールｓｐ１、ｍ
ｐのパラメータ領域ｍｆ１、ｍｆ２にアクセスするアド
レスのアドレス信号Ａｄｒ１、Ａｄｒ２とを入力してマ
ップ制御信号Ｃｔｒｌ０、Ｃｔｒｌ１を出力したサブル
ーチンｓｐ０、ｓｐ１のアドレス信号Ａｄｒ１’、Ａｄ
ｒ１をサブルーチン・コールしたプログラミング・モジ
ュールｓｐ１、ｍｐの専有するパラメータ領域ｍｆ１、
ｍｆ２のアドレス信号Ａｄｒ２’、Ａｄｒ２に変換す
る。

【００５３】次に、図４に示す本発明の第３実施例を示
すアドレス変換方法の流れ図を参照して動作を説明す
る。まず、メインプログラムｍｐがサブルーチンｓｐ１
をサブルーチン・コールするために、メインプログラム
ｍｐのパラメータ領域ｍｆ２にサブルーチンｓｐ１への
引き数を書き込む。その後、サブルーチンｓｐ１をサブ
ルーチン・コールする（ステップＳ１）。

【００５４】サブルーチン・コールされたサブルーチン
ｓｐ１は、引き数を読み出すために、まず、マップ回路
２にオン状態のマップ制御信号Ｃｔｒｌ１を送信する。
次に、サブルーチンｓｐ１のパラメータ領域ｍｆ１を指
定して引き数を読み込む。最後に、マップ回路２にオフ
状態のマップ制御信号Ｃｔｒｌ１を送信する（ステップ
Ｓ２）。この処理で、サブルーチンｓｐ１は、マップ回
路２にオン状態のマップ制御信号Ｃｔｒｌ１を送信した
ので、マップ回路２がアドレス変換を行い、メインプロ
グラムｍｐのパラメータ領域ｍｆ２を読み込むことにな
るので、ステップＳ１でメインプログラムｍｐのパラメ
ータ領域ｍｆ２に書き込んだ引き数を正確にサブルーチ
ンｓｐ１に引き渡すことができる。

【００５５】更に、サブルーチンｓｐ１の処理中にサブ
ルーチンｓｐ０をサブルーチン・コールする場合につい
て述べる。サブルーチンｓｐ１は、サブルーチンｓｐ０
を呼び出す側であるので、オフ状態のマップ制御信号Ｃ
ｔｒｌ１を送信した後にサブルーチンｓｐ０に引き渡す
ための引き数を書き込む。その後サブルーチンｓｐ０を
コールする（ステップＳ３）。

【００５６】サブルーチン・コールされたサブルーチン
ｓｐ０は、引き数を読み出すために、まず、マップ回路
２にオン状態のマップ制御信号Ｃｔｒｌ０を送信し、サ
ブルーチンｓｐ０のパラメータ領域ｍｆ０を指定して引
き数を読み込む。次に、サブルーチンｓｐ０は、サブル
ーチンｓｐ１に返り値を引き渡すためにサブルーチンｓ
ｐ０のパラメータ領域ｍｆ０に返り値を書き込む。ここ
で、マップ制御信号Ｃｔｒｌ０はオン状態のままである
ので、サブルーチンｓｐ０のパラメータ領域に書き込ま
れた返り値は、マップ回路２がアドレス変換を行ってい
る最中なので、実際には、サブルーチンｓｐ１のパラメ
ータ領域ｍｆ１に書き込まれたことになる。その後、オ
フ状態のマップ制御信号Ｃｔｒｌ０を送信して、リター
ン命令を実行する（ステップＳ４）。

【００５７】サブルーチンｓｐ１は、サブルーチンｓｐ
１のパラメータ領域ｍｆ１からサブルーチンｓｐ０の返
り値を読み込む（ステップＳ５）。なお、この時、マッ
プ制御信号Ｃｔｒｌ１はオフ状態のままである。

【００５８】サブルーチンｓｐ１は、メインプログラム
ｍｐに返り値を引き渡すために、オン状態のマップ制御
信号Ｃｔｒｌ１を送信して、サブルーチンｓｐ１のパラ
メータ領域ｍｆ１に返り値を書き込む。この時、オン状
態のマップ制御信号Ｃｔｒｌ１を送信しているので、マ
ップ回路２はメインプログラムｍｐのパラメータ領域ｍ
ｆ２にアクセスしている。その後、オフ状態のマップ制
御信号Ｃｔｒｌ１を送信して、リターン命令を実行する
（ステップＳ６）。

【００５９】メインプログラムｍｐは、メインプログラ
ムｍｐのパラメータ領域ｍｆ２からサブルーチンｓｐ１
の返り値を読み込む（ステップＳ７）。以上のように、
サブルーチン・コールを行うプログラミング・モジュー
ルｍｐはプログラミング・モジュールｍｐのパラメータ
領域ｍｆ２のアドレスにアクセスしつつ、サブルーチン
・コールされるサブルーチンｓｐ１がマップ回路２にオ
ン状態の制御信号Ｃｔｒｌ１を送信することによって、
マップ回路２がサブルーチン・コールを行うプログラミ
ング・モジュールｍｐのパラメータ領域ｍｆ２にアドレ
スに変換するので、全てのプログラミング・モジュール
間で使用する引き数の整合性をとることができる。第４実施例 図５に本発明の第４実施例を示すメモリ保護装置のブロ
ック構成図を示す。

【００６０】図５において、本実施例のメモリ保護装置
は、プロセッサ３と、実行中プログラムの識別部４と、
テーブル・ルックアップ回路５と、メモリ保護信号出力
部６と、を備えて構成する。プロセッサ３は、プログラ
ミング・モジュールｐ１が実行されると、各プログラミ
ング・モジュールで固有な固有信号ＩＤＳｉｇを識別信
号出力部４に出力するとともに、ＲＡＭ１にアクセスす
るアドレスのアドレス信号Ａｄｒ１を出力する。実行中
のプログラムの識別部４は、固有信号ＩＤＳｉｇを入力
して、実行中のプログラミング・モジュールｐ１の識別
信号Ｓｅｌｅｃｔをテーブル・ルックアップ回路５に出
力する。テーブル・ルックアップ回路５は、識別信号を
入力して、実行中のプログラミング・モジュールｐ１が
専有するＲＡＭ１上の領域を表すアドレス領域信号Ａｄ
ｒＲｎｇをメモリ保護信号出力装置６に出力する。メモ
リ保護信号出力部６は、アドレス信号Ａｄｒ１とアドレ
ス領域信号ＡｄｒＲｎｇに基づいて、プロセッサ３が指
定するアドレス信号Ａｄｒ１が誤って実行中のアドレス
を指定したときに、プロセッサ３等に所定のメモリが侵
害されたことを通知するメモリ保護信号Ｐｒｔを出力す
る。次に動作について説明する。プロセッサ３は、プロ
グラミング・モジュールｐ１が実行されると、各々のプ
ログラミング・モジュールｐ１で固有な固有信号ＩＤＳ
ｉｇを識別信号出力部４に出力すると共に、ＲＡＭ１に
アクセスするアドレスのアドレス信号Ａｄｒ１を出力す
る。実行中プログラムの識別部４は、固有信号ＩＤＳｉ
ｇを入力して、実行中のプログラミング・モジュールｐ
１の識別信号Ｓｅｌｅｃｔをテーブル・ルックアップ回
路５に出力する。テーブル・ルックアップ回路５は、識
別信号Ｓｅｌｅｃｔを入力して、実行中のプログラミン
グ・モジュールｐ１が専有するＲＡＭ１上の領域を表す
アドレス領域信号ＡｄｒＲｎｇをメモリ保護信号出力装
置６に出力する。メモリ保護信号出力部６は、アドレス
信号Ａｄｒ１及びアドレス領域信号ＡｄｒＲｎｇに基づ
いて、プロセッサ３が指定するアドレス信号Ａｄｒ１が
誤って実行中のプログラミング・モジュールｐ１が使用
するＲＡＭ１上のメモリ領域以外のアドレスを指定した
ときに、プロセッサ３等に所定のメモリ領域が侵害され
たことを通知するメモリ保護信号Ｐｒｔを出力する。

【００６１】以上のように、実行中のプログラミング・
モジュールｐ１がＲＡＭ１の領域にアクセスしようとす
るアドレス信号Ａｄｒ１と、実行中のプログラミング・
モジュールｐ１の専有するメモリのアドレス領域信号Ａ
ｄｒＲｎｇと、を比較するので、プロセッサ３が指定す
るアドレス信号Ａｄｒ１が実行中のプログラミング・モ
ジュールｐ１が使用するＲＡＭ１のメモリ領域であるか
否かを判断して、アドレス信号Ａｄｒ１がアドレス領域
信号ＡｄｒＲｎｇ以外のアドレスを指定したときにメモ
リ保護信号Ｐｒｔをプロセッサ３等に出力するので、他
のプログラミング・モジュールが使用するＲＡＭ１のメ
モリ領域を保護することができる。第５実施例 図６に本発明の第５実施例を示すアドレスマッピング機
構のブロック構成図を示す。

【００６２】図６において、本実施例のアドレスマッピ
ング機構は、プロセッサ３と、ＳＲＡＭ２と、ＲＡＭ１
と、を備えて構成する。プロセッサ３は、実行中のプロ
グラミング・モジュールが専有するメモリ領域にアクセ
スするアドレスのアドレス信号Ａｄｒ１をマップ回路２
に出力し、更に、データ信号Ｄａｔａによって物理メモ
リであるＲＡＭ１との間でデータの受け渡しを行う。Ｓ
ＲＡＭ２は、アドレス信号Ａｄｒ１を入力して、そのア
ドレス信号Ａｄｒ１が実際にＲＡＭ１にアクセスしよう
とするアドレスのアドレス信号Ａｄｒ２をＲＡＭ１に出
力する。ＲＡＭ１は、アドレス信号Ａｄｒ２が入力さ
れ、データ信号Ｄａｔａによってプロセッサ３との間で
データの受け渡しを行う。なお、本実施例でマップ回路
２は、ＳＲＡＭのデコーダ機能を利用して実現される。

【００６３】次に、動作について説明する。プログラミ
ング・モジュールの処理を実行するプロセッサ３は、プ
ログラミング・モジュールが専有する連続したアドレス
を有し、かつ、他のプログラミング・モジュールが専有
するメモリ領域とは独立したＲＡＭ１のメモリ領域を指
定するアドレス信号Ａｄｒ１をマップ回路２に出力す
る。アドレス信号Ａｄｒ１を受信したマップ回路２は、
プロセッサ３がアクセスしようとするアドレスが、一時
作業領域ｍｗであるのか、パラメータ領域ｍｆであるの
か、又は共有データ領域ｍｃであるのかを識別し、識別
した結果に基づいたアドレス信号Ａｄｒ２をＲＡＭ１へ
出力する。アドレス信号Ａｄｒ２を入力したＲＡＭ１
は、入力したアドレス信号Ａｄｒ２で指定されたアドレ
ス上でデータ信号Ｄａｔａによりプロセッサ３とのデー
タの受け渡しを行う。

【００６４】以上のように、プロセッサ３が送信するア
ドレス信号Ａｄｒ１は、マップ回路２でアドレス変換し
た後に、物理メモリであるＲＡＭ１にアクセスするの
で、ＯＳ２２等の冗長なプログラムによらずにメモリ管
理を行え、装置の高速処理が可能となり、また、プログ
ラム・コードを格納する記憶媒体の容量を低減できる。 第６実施例 図７に本発明の第６実施例を示すアドレスマッピング機
構のブロック構成図を示す。

【００６５】図７において、第６実施例のアドレスマッ
ピング機構が、本発明の第５実施例の構成と異なるの
は、ＳＲＡＭで実現したマップ回路２をデコーダ８に置
き換えて構成した点である。

【００６６】以上のように、マップ回路２をＳＲＡＭよ
りも高速に動作するデコーダ８に置き換えたので、プロ
セッサ３が指定したアドレス信号Ａｄｒ１をＳＲＡＭを
用いた場合よりも高速にアドレス変換を行え、変換され
たアドレス信号Ａｄｒ２をＲＡＭ１のメモリ領域へ出力
することとなり、更に高速処理が可能になる。第７実施例 図８、図９、図１０、図１１、図１２、図１３、図１４
に本発明の第７実施例を示す。

【００６７】まず、図８は、本発明の第７実施例を示す
ロボット制御装置のブロック構成図である。図８におい
て、本実施例のロボット制御装置は、ロボット制御用コ
ントローラ・ボード９と、ｉ／ｏ装置１０と、ドライバ
１１と、操作機構１２と、センサ１３と、を備えて構成
する。ロボット制御用コントローラ・ボード９は、ロボ
ットを制御するためにアドレス信号Ａｄｄｒｅｓｓとデ
ータ信号Ｄａｔａとによってｉ／ｏ装置１０とデータの
受け渡しを行うと共に、プロセッサ３がＲＡＭ１への不
正アクセスを認識した場合に、メモリ保護信号Ｐｒｔを
ｉ／ｏ装置１０に出力し、ＶＭＥ割り込み信号ＶＭＥＩ
ｎｔｒをホスト・コンピュータに出力する。ｉ／ｏ装置
１０は、センサ１３からセンサ信号ＳｎｓＳｉｇを受信
し処理させるべくロボット制御用コントローラ・ボード
９に送信し、ロボット制御用コントローラ・ボード９か
らの結果を受信し、ドライバ１１にモータやドライバ等
を動作させるドライブ信号ＤｒｖＳｉｇを送信する。ド
ライバ１１は、ドライブ信号ＤｒｖＳｉｇに基づいてロ
ボットハンド等を操作する操作信号ＯｐｅＳｉｇを出力
する。操作機構１２は、操作信号ＯｐｅＳｉｇに基づい
てロボットハンド等が移動した距離等を表すフィードバ
ック信号ＦＢＳｉｇを出力する。センサ１３は、フィー
ドバック信号ＦＢＳｉｇに基づいてセンサ信号ＳｎｓＳ
ｉｇを出力する。

【００６８】次に、動作について説明する。ロボット制
御用コントローラ・ボード９は、操作機構１２からのフ
ィードバック信号ＦＢＳｉｇがｉ／ｏ装置１０を介して
データ信号Ｄａｔａとして入力され、ロボットハンド等
を動作させるモータやシリンダ等の駆動量を算出してｉ
／ｏ装置１０に出力する。これにより、ｉ／ｏ装置１０
は、駆動量となるドライブ信号ＤｒｖＳｉｇをドライバ
１１に出力する。ドライバ１１は、ドライブ信号Ｄｒｖ
Ｓｉｇに基づいてモータやシリンダ等を動作させ、操作
機構１２にロボットハンド等を動作させる操作信号Ｏｐ
ｅＳｉｇを出力する。操作機構１２は、操作信号Ｏｐｅ
Ｓｉｇに基づいてロボットハンド等を動作させ、ロボッ
トハンド等の移動量をフィートバック信号ＦＢＳｉｇと
してセンサ１３に出力する。以下、同様にして、ロボッ
ト制御用コントローラ・ボード９は、センサ信号Ｓｎｓ
Ｓｉｇに基づいてドライブ信号ＤｒｖＳｉｇを出力す
る。

【００６９】また、ロボット制御用コントローラ・ボー
ドは９、ボード上のプロセッサ３のＲＡＭ１への不正ア
クセスを認識した場合に、メモリ領域が侵害されたこと
を周辺装置に知らせるために、メモリ保護信号Ｐｒｔを
ｉ／ｏ装置１０に出力し、ＶＭＥ割り込み信号ＶＭＥＩ
ｎｔｒをホスト・コンピュータに出力する。ｉ／ｏ装置
１０がメモリ保護信号Ｐｒｔを入力すると、ｉ／ｏ装置
１０をリセットしてセンサ信号ＳｎｓＳｉｇのロボット
制御用コントローラ・ボード９への出力処理を停止す
る。また、ホスト・コンピュータがＶＭＥ割り込み信号
ＶＭＥＩｎｔｒを入力すると、ホスト・コンピュータは
ＲＡＭ１への不正アクセス発生時の所定の処理を行うこ
とが出来る。

【００７０】図９に第７実施例のロボット制御用コント
ローラ・ボードの具体的な配置図を示す。尚、図９
（ａ）が上面図、図９（ｂ）が側面図である。図９にお
いて、ロボット制御用コントローラ・ボード９は、メイ
ン・ボード１４と、ドータ・ボード１５と、アドレスマ
ッピング・ボード１６と、を備えて構成する。メイン・
ボード１４は、各処理を実行するプロセッサ３と、ｉ／
ｏ装置１０等の周辺機器とのインターフェースであるＶ
ＭＥ端子１７、１８と、メモリ保護信号Ｐｒｔをホスト
・コンピュータへのＶＭＥ割り込み信号ＶＭＥＩｎｔｒ
に変換するＶＭＥインタラプタ１９と、その他メイン・
ボード１４上の各種制御回路２０と、を備えて構成され
る。ドータ・ボード１５は、プロセッサ３の処理を行う
ための作業メモリであるＲＡＭ１と、プログラム・コー
ドが入力されているＲＯＭ２１と、を備えて構成され
る。アドレスマッピング・ボード１６は、メモリの配分
を行うマップ回路２と、プロセッサ３のＲＡＭ１への不
正アクセスを認識してメモリ保護信号Ｐｒｔを出力する
メモリ保護回路７と、を備えて構成する。

【００７１】ここで、アドレスマッピング・ボード１６
をメイン・ボード１４とドータ・ボード１５との間に配
置しているので、メイン・ボード１４上のプロセッサ３
がドータ・ボード１５上のメモリ領域にアクセスするア
ドレスをモニタすることができ、マップ回路２は、プロ
セッサ３からのアドレス信号Ａｄｒ１を入力して、マッ
プ回路２にプログラミングされた論理式に基づいたアド
レス信号Ａｄｒ２をＲＡＭ１に出力することができる。

【００７２】なお、マップ回路２及びメモリ保護回路７
は、アドレス信号Ａｄｒ１等の信号を入力して、予め決
定された論理式に基づいた信号を出力するプログラマブ
ル・ロジック・デバイス（ＰＬＤ）等によって実現され
る。

【００７３】図１０に本発明の第７実施例のロボット制
御用コントローラ・ボードのブロック構成図を示す。図
１０において、本実施例のロボット制御用コントローラ
・ボード９は、プロセッサ３と、ＲＡＭ２と、マップ回
路２と、メモリ保護回路７と、ＶＭＥインタラプタ１９
と、を備えて構成する。プロセッサ３は、富士通製３２
ビットＤＳＰであり、ｉ／ｏ装置１０とＲＡＭ１とにデ
ータの受け渡しを行うデータ信号Ｄａｔａを入出力し、
ＲＡＭ１とマップ回路２とメモリ保護回路７とにアクセ
スするアドレス信号Ａ０〜Ａ１５を出力し、メモリ保護
回路７に実行中のプログラミング・モジュールを識別す
る識別信号ｐａｇ２、ｐａｇ３を出力する。ＲＡＭ２
は、データ信号Ｄａｔａによってプロセッサ３とデータ
の受け渡しを行い、１６ビットのアドレス信号Ａ０〜Ａ
１５のうち、プロセッサ３からアドレス信号Ａ０〜Ａ１
１を入力し、マップ回路２から論理信号ＭＡ１２〜ＭＡ
１５を入力する。マップ回路２は、アドレス信号Ａ１２
〜Ａ１５を入力し、予めプログラミングされた論理式に
基づいて、論理信号ＭＡ１２〜ＭＡ１５を出力する。メ
モリ保護回路７は、プロセッサ３からアドレス信号Ａ１
２〜Ａ１５と識別信号ｐａｇ２、ｐａｇ３とを入力し
て、予めプログラミングされた論理式に基づいて、メモ
リ保護信号Ｐｒｔをプロセッサ３、ＶＭＥインタラプタ
１９及びｉ／ｏ装置１０に出力する。ＶＭＥインタラプ
タ１９は、メモリ保護信号Ｐｒｔを入力して、ホスト・
コンピュータにＶＭＥ割り込み信号ＶＭＥＩｎｔｒを出
力する。

【００７４】次に、動作について説明する。まず、マッ
プ回路２は、プログラミング・モジュールｐ１の処理を
行うプロセッサ３が指定するアドレス信号Ａ０〜Ａ１５
のうちアドレス信号Ａ１２〜Ａ１５を入力して、プログ
ラミング・モジュールｐ１が独自に専有する一時作業領
域ｍｗ１のアドレスであるか、プログラミング・モジュ
ールｐ１の共有データ領域ｍｃ１のアドレスであるか、
を予めプログラミングされた論理式に基づいて識別し
て、実際にＲＡＭ１にアクセスする論理信号ＭＡ１２〜
ＭＡ１５を出力する。

【００７５】また、メモリ保護回路７は、アドレス信号
Ａ１２〜Ａ１５と識別信号ｐａｇ２、ｐａｇ３とを入力
して、識別信号ｐａｇ２、ｐａｇ３によって実行中のプ
ログラミング・モジュールｐ１が使用するＲＡＭ１中の
メモリ領域ｍｅｍ１と、プロセッサ３がＲＡＭ１にアク
セスするアドレス信号Ａ１２〜Ａ１５と、を比較して、
メモリ領域ｍｅｍ１以外のアドレス信号Ａ１２〜Ａ１５
を入力したときにメモリ保護信号Ｐｒｔを出力する。

【００７６】図１１に第７実施例のメモリ構成図を示
す。図１１において、ＲＡＭ１の容量は６４Ｋワードか
ら成り、４つのプログラミング・モジュールｐ１、ｐ
２、ｐ３、ｐ４とメモリマップトｉ／ｏとにＲＡＭ１の
メモリが配分されている。

【００７７】プログラミング・モジュールｐ１はフィー
ドバック制御演算処理を行い、４Ｋワードのメモリ領域
ｍ１が配分されている。プログラミング・モジュールｐ
２はホスト・コンピュータとのインターフェース処理を
行い、４Ｋワードのメモリ領域ｍ２が配分されている。
プログラミング・モジュールｐ３は目標軌道生成演算処
理を行い、４Ｋワードのメモリ領域ｍ３が配分されてい
る。プログラミング・モジュールｐ４はデータトレース
処理を行い、４８Ｋワードのメモリ領域ｍ４が配分され
ている。メモリマップトｉ／ｏには４Ｋワードのメモリ
領域ｍ０が配分されている。

【００７８】メモリ領域ｍ１は一時作業領域ｍｗ１と共
有データ領域ｍｃ１とを備え、メモリ領域ｍ２は一時作
業領域ｍｗ２と共有データ領域ｍｃ２とを備え、メモリ
領域ｍ３は一時作業領域ｍｗ３と共有データ領域ｍｃ３
とを備え、メモリ領域ｍ４は、一時作業領域ｍｗ４と、
共有データ領域ｍｃ４と、トレース処理領域ｔｒａｃｅ
と、を備えて構成する。

【００７９】図１２に本発明の第７実施例の共有データ
領域におけるメモリ配分図を示す。図１２において、本
実施例の共有データ領域におけるメモリは、領域ａと、
領域ｂと、領域ｃと、領域ｄと、に配分されている。領
域ａは、目標軌道生成用の共通データを取り扱う。領域
ｂは、入出力装置に関する共通データを取り扱う。領域
ｃは、サーボ関係の共通データを取り扱う。領域ｄは、
メモリマップトｉ／ｏ用の領域である。

【００８０】このように、各々のプログラミング・モジ
ュールｐ１、ｐ２、ｐ３、ｐ４が共有する共有データ領
域ｍｃを各処理の機能別にＲＡＭ１領域を配分したの
で、プログラム作成の作業性が向上する。

【００８１】図１３に本発明の第７実施例の共有データ
領域におけるアドレスマップの構成図を示す。図１３に
おいて、本実施例の共有データ領域は上述の図１２及び
図１３と同一構成であり、マップ回路によって次のよう
にアドレスを変換される。

【００８２】すなわち、各々のプログラミング・モジュ
ールｐ１、ｐ２、ｐ３、ｐ４が使用する目標軌道生成用
の共通データを取り扱う領域ａと、入出力装置に関する
共通データを取り扱う領域ｂと、サーボ関係の共通デー
タを取り扱う領域ｃと、は、マップ回路２によってメモ
リ領域ｍｃ１にアドレス変換される。また、各々のプロ
グラミング・モジュールｐ１、ｐ２、ｐ３、ｐ４が使用
するメモリマップトｉ／ｏ用の領域ｄのアドレスは、マ
ップ回路２によって実際のメモリマップトｉ／ｏ領域で
あるメモリ領域ｍ０のアドレスに変換される。

【００８３】図１４に本発明の第７実施例の実行中プロ
グラミング・モジュールの識別装置のブロック構成図を
示す。図１４において、本実施例の実行中プログラミン
グ・モジュールの識別装置は、各々のプログラミング・
モジュールｐ１、ｐ２、ｐ３、ｐ４の固有信号ＩＤＳｉ
ｇとしてアドレス信号の上位２ビットを入力し、固有信
号ＩＤＳｉｇに基づいた識別信号ｐａｇ２、ｐａｇ３を
出力する実行中プログラムの識別部４と、を備えて構成
される。

【００８４】次に、動作について説明する。各々のプロ
グラミング・モジュールｐ１、ｐ２、ｐ３、ｐ４は、プ
ロセッサ３に呼び出された時点でそのプログラミング・
モジュールが持つ固有の固有信号ＩＤＳｉｇを実行中プ
ログラムの識別部４に出力する。なお、本実施例では、
固有信号ＩＤＳｉｇは、本装置のうち未使用である上位
２ビットのアドレス信号Ａ１４〜Ａ１５を利用して４つ
のプログラミング・モジュールｐ１、ｐ２、ｐ３、ｐ４
で固有の固有信号ＩＤＳｉｇとする。

【００８５】より具体的には、プログラミング・モジュ
ールｐ１であればアドレス・ビットの上位２ビットを固
有信号ＩＤＳｉｇ［００］とし、プログラミング・モジ
ュールｐ２であればアドレスビットの上位２ビットを固
有信号ＩＤＳｉｇ［０１］とし、プログラミング・モジ
ュールｐ３であればアドレスビットの上位２ビットを固
有信号ＩＤＳｉｇ［１０］とし、プログラミング・モジ
ュールｐ４であればアドレスビットの上位２ビットを固
有信号ＩＤＳｉｇ［１１］とする。

【００８６】実行中プログラムの識別部４は、固有信号
ＩＤＳｉｇを入力して固有信号ＩＤＳｉｇに基づいた識
別信号ｐａｇ２、ｐａｇ３を出力する。以上のように、
実行中プログラムの識別部４は、プログラミング・モジ
ュールがプロセッサ３に呼び出されたときに出力する上
位２ビットのアドレス信号である固有信号ＩＤＳｉｇを
入力して、固有信号ＩＤＳｉｇに基づいた識別信号ｐａ
ｇ２、ｐａｇ３を出力するので、識別信号ｐａｇ２、ｐ
ａｇ３によって、現在どのプログラミング・モジュール
が実行中であるかを容易に知ることが出来る。

【００８７】

【発明の効果】上記本発明の構成によれば、ハードウェ
ア機構により、連続したアドレスの記憶媒体領域を各々
のプログラミング・モジュール毎に配分し、マップ回路
により、プロセッサが各々のプログラミング・モジュー
ル毎に配分されたメモリ領域にアクセスするアドレス信
号を実際に使用するメモリ領域のアドレス信号に変換
し、メモリ保護回路により、プロセッサの指定するアド
レス信号が実行中のプログラミング・モジュールの使用
する記憶媒体領域であるか否かを判断して記憶媒体領域
を保護するので、装置の高速性が保持され、プログラミ
ング・モジュール毎に連続、かつ独立したメモリ領域が
確保され、更にメモリの内容を壊さないように保護さ
れ、効率の良いプログラミングが可能な記憶媒体の管理
が可能である。

【００８８】また、ロボット制御装置においては、制御
の高速性が保持され、ロボットの誤動作及びロボットの
暴走を未然に防ぐことが可能である。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す一時作業領域を管理
する説明図である。

【図２】本発明の第２実施例を示す共有データ領域を管
理する説明図である。

【図３】本発明の第３実施例を示すパラメータ領域を管
理する説明図である。

【図４】本発明の第３実施例を示すアドレス変換方法の
流れ図である。

【図５】本発明の第４実施例を示すメモリ保護装置のブ
ロック構成図である。

【図６】本発明の第５実施例を示すアドレスマッピング
機構のブロック構成図である。

【図７】本発明の第６実施例を示すアドレスマッピング
機構のブロック構成図である。

【図８】本発明の第７実施例を示すロボット制御装置の
ブロック構成図である。

【図９】本発明の第７実施例のロボット制御用コントロ
ーラ・ボードの配置図である。

【図１０】本発明の第７実施例のロボット制御用コント
ローラ・ボードのブロック構成図である。

【図１１】本発明の第７実施例のメモリ構成図である。

【図１２】本発明の第７実施例の共有データ領域におけ
るメモリ配分図である。

【図１３】本発明の第７実施例の共有データ領域におけ
るアドレスマップの構成図である。

【図１４】本発明の第７実施例の実行中プログラミング
・モジュールの識別装置のブロック構成図である。

【図１５】従来のＯＳによる仮想メモリを利用したメモ
リ管理の概念図である。

【図１６】従来の特定のアプリケーションプログラムを
利用したメモリ管理の概念図である。

【図１７】従来のマイクロコンピュータによる高速処理
を行う概念図である。

【図１８】従来のロボット制御装置のブロック構成図で
ある。

【図１９】従来のロボット制御用コントローラボードの
配置図である。

【図２０】メモリの不正アクセスが発生する場合を説明
する概念図である。

【符号の説明】

１…ＲＡＭ ２…マップ回路 ３…プロセッサ ４…実行中プログラムの識別部 ５…テーブル・ルックアップ回路 ６…メモリ保護信号出力部 ７…メモリ保護回路 ８…デコーダ ９、２５…ロボット制御用コントローラ・ボード １０、２６…ｉ／ｏ装置 １１…ドライバ １２…操作機構 １３…センサ １４、２７…メインボード １５…ドータ・ボード １６…アドレスマッピング・ボード １７、１８…ＶＭＥ端子 １９…ＶＭＥインタラプタ ２０…各種制御回路 ２１…ＲＯＭ ２２…ＯＳ ２３、２４…仮想メモリ ｓｐ０、ｓｐ１…サブルーチン ｍｐ…メインプログラム ｐ１〜ｐ４…プログラミング・モジュール ｍａｍ…メモリアクセス・モジュール Ａｄｒ１、Ａｄｒ１’、Ａｄｒ２、Ａｄｄｒｅｓｓ、Ａ
０〜Ａ１５…アドレス信号 Ｄａｔａ…データ信号 Ｃｔｒｌ１、Ｃｔｒｌ２…マップ制御信号 ｍｅｍ０〜ｍｅｍ２、ｍ０〜ｍ４…メモリ領域 ｍｗ１〜ｍｗ４…一時作業領域 ｍｃ１〜ｍｃ４…共有データ領域 ｍｆ０〜ｍｆ２…パラメータ領域 ＩＤＳｉｇ、ｐａｇ２、ｐａｇ３…固有信号 Ｓｅｌｅｃｔ…識別信号 ＡｄｒＲｎｇ…アドレス領域信号 Ｐｒｔ…メモリ保護信号 ＶＭＥＩｎｔｒ…ＶＭＥ割り込み要求信号 ＤｒｖＳｉｇ…ドライブ信号 ＯｐｅＳｉｇ…操作信号 ＦＢＳｉｇ…フィードバック信号 ＳｎｓＳｉｇ…センサ信号 ＭＡ１２〜ＭＡ１５…論理信号

Claims (8)

【特許請求の範囲】
1. 【請求項１】 二以上のプログラミング・モジュールの
   処理を行う情報処理装置における記憶媒体の管理方法に
   おいて、 各々の前記プログラミング・モジュール毎にアドレスが
   連続かつ独立な一時作業領域を配分する一時作業領域配
   分工程を備えたことを特徴とする記憶媒体の管理方法。
2. 【請求項２】 二以上のプログラミング・モジュールの
   処理を行う情報処理装置における記憶媒体の管理方法に
   おいて、 各々の前記プログラミング・モジュール毎にアドレスが
   連続かつ独立な共有データ領域を配分する共有データ領
   域配分工程と、 各々の前記プログラミング・モジュールから出力される
   共有データ領域にアクセスするためのアドレス信号を全
   てのプログラミング・モジュールで共有して使用する共
   有データ領域をアクセスするためのアドレス信号に変換
   するアドレス信号変換工程と、 を備えたことを特徴とする記憶媒体の管理方法。
3. 【請求項３】 二以上のプログラミング・モジュールの
   処理を行う情報処理装置における記憶媒体の管理方法に
   おいて、 各々の前記プログラミング・モジュール毎にアドレスが
   連続かつ独立なパラメータ領域を配分するパラメータ領
   域配分工程と、 一のプログラミング・モジュールに呼出された他のプロ
   グラミング・モジュールが出力したマップ制御信号及び
   当該他のプログラミング・モジュールに対応する前記パ
   ラメータ領域にアクセスするためのアドレス信号に基づ
   いて前記他のプログラミング・モジュールが出力したア
   ドレス信号を前記一のプログラミング・モジュールに対
   応する前記パラメータ領域にアクセスするためのアドレ
   ス信号に変換するパラメータアドレス信号変換工程と、 を備えたことを特徴とする記憶媒体の管理方法。
4. 【請求項４】 二以上のプログラミング・モジュールの
   処理を行う情報処理装置における記憶媒体の管理方法に
   おいて、 現在実行中のプログラミング・モジュールが出力したプ
   ログラミング・モジュール特定信号に基づいて当該プロ
   グラミング・モジュールを識別するための識別信号を出
   力する識別工程と、 前記識別信号に基づいて当該プログラミング・モジュー
   ルに配分された前記記憶媒体上の記憶領域に対応するア
   ドレス領域信号を出力するテーブルルックアップ工程
   と、 前記プログラミング・モジュールが前記記憶媒体をアク
   セスしようとして出力したアドレス信号と前記アドレス
   領域信号に基づいて、現在実行中のプログラミング・モ
   ジュールが当該プログラミング・モジュールに配分され
   た前記記憶媒体の記憶領域以外の記憶領域に対してアク
   セスしようとした場合に当該記憶領域へのアクセスを禁
   止するための記憶媒体保護信号を出力する記憶媒体保護
   信号出力工程と、 を備えたことを特徴とする記憶媒体の管理方法。
5. 【請求項５】 二以上のプログラミング・モジュールの
   処理を行う情報処理装置における記憶媒体の管理装置に
   おいて、 各々のプログラミング・モジュール毎に予め配分された
   前記記憶媒体の記憶領域にアクセスするために各前記プ
   ログラミング・モジュールにより出力されたアドレス信
   号を実際にアクセスすべき前記記憶媒体の記憶領域に対
   応する実アドレス信号に変換して出力するマップ回路を
   備えたことを特徴とする記憶媒体の管理装置。
6. 【請求項６】 二以上のプログラミング・モジュールの
   処理を行う情報処理装置における記憶媒体の管理装置に
   おいて、 各プログラミング・モジュールに予め割り当てられた判
   別信号に基づいて、現在実行中のプログラミング・モジ
   ュールを識別して識別信号を出力する識別手段と、 前記識別信号に基づいて当該プログラミング・モジュー
   ルに配分された前記記憶媒体の記憶領域を示すアドレス
   領域信号を出力するテーブルルックアップ手段と、 前記プログラミング・モジュールが前記記憶媒体をアク
   セスしようとして出力したアドレス信号と前記アドレス
   領域信号とを比較することにより不正アクセスを検出
   し、当該アドレス信号に対応する記憶領域へのアクセス
   を禁止するための記憶媒体保護信号を出力する保護信号
   出力手段と、 を備えたことを特徴とする記憶媒体の管理装置。
7. 【請求項７】 記憶媒体を有し、二以上のプログラミン
   グ・モジュールの処理に基づいてロボット制御を行うロ
   ボット制御装置において、 各々のプログラミング・モジュール毎に予め配分された
   前記記憶媒体の記憶領域をアクセスするために各前記プ
   ログラミング・モジュールにより出力されたアドレス信
   号を実際にアクセスすべき前記記憶媒体の記憶領域に対
   応する実アドレス信号に変換して出力するマップ回路を
   備えたことを特徴とするロボット制御装置。
8. 【請求項８】 記憶媒体を有し、二以上のプログラミン
   グ・モジュールの処理に基づいてロボット制御を行うロ
   ボット制御装置において、 各プログラミング・モジュールに予め割り当てられた判
   別信号に基づいて、現在実行中のプログラミング・モジ
   ュールを識別して識別信号を出力する識別手段と、 前記識別信号に基づいて当該プログラミング・モジュー
   ルに配分された前記記憶媒体の記憶領域を示すアドレス
   領域信号を出力するテーブルルックアップ手段と、 前記プログラミング・モジュールが前記記憶媒体をアク
   セスしようとして出力したアドレス信号と前記アドレス
   領域信号とを比較することにより不正アクセスを検出
   し、記憶媒体保護信号を出力する保護信号出力手段と、 を備えたことを特徴とするロボット制御装置。