JPH08298416A - ゲイン調整機能付差動増幅器 - Google Patents

ゲイン調整機能付差動増幅器

Info

Publication number
JPH08298416A
JPH08298416A JP10251395A JP10251395A JPH08298416A JP H08298416 A JPH08298416 A JP H08298416A JP 10251395 A JP10251395 A JP 10251395A JP 10251395 A JP10251395 A JP 10251395A JP H08298416 A JPH08298416 A JP H08298416A
Authority
JP
Japan
Prior art keywords
current
gain
input
adjusting
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10251395A
Other languages
English (en)
Other versions
JP3499647B2 (ja
Inventor
Seiji Takeuchi
誠二 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP10251395A priority Critical patent/JP3499647B2/ja
Publication of JPH08298416A publication Critical patent/JPH08298416A/ja
Application granted granted Critical
Publication of JP3499647B2 publication Critical patent/JP3499647B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】ゲイン調整により入出力信号の帯域が制限され
ることをなく、高速信号を扱うことのできるゲイン調整
機能付差動増幅器を得る。 【構成】調整用電流源21,22及び23の各電流値を
調整することにより、入力トランジスタ13,14と並
列に極性を逆にして接続した調整用トランジスタ25,
26のドレイン電流を調整して入力トランジスタ13,
14のドレイン電流の変動量を小さくし、ロード用トラ
ンジスタ18,20のドレイン電流の変動量を小さくさ
せると、ゲインGは入力トランジスタ13,14及び調
整用トランジスタ25,26の相互コンダンクタンスの
差、GmIN−GmC とロード用トランジスタ18,20
の相互コンダクタンスGmL との比で決まり、このとき
入力トランジスタ13,14及びロード用トランジスタ
18,20のバイアス電流はゲイン調整によって影響を
受けないからこれらトランジスタのVON電圧はゲイン調
整によって変化しない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ゲインを調整すること
の可能なゲイン調整機能付差動増幅器に関し、特に、そ
のダイナミックレンジに悪影響を与えることなくゲイン
調整を行うことのできるゲイン調整機能付差動増幅器に
関する。
【0002】
【従来の技術】従来、ゲイン調整機能付差動増幅器に
は、例えば、図4に示すものがある。これは、差動信号
が入力される一対の入力FET101及び102と、こ
の入力FET101及び102の負荷である一対のロー
ド用FET103及び104と、入力FET101及び
102のドレイン電流の総量を制限する定電流源105
とから構成される差動増幅器110のゲイン調整を行う
ようにしたものであり、電源供給側電源ラインとロード
用FET103及び104のソースとの間にロード用F
ET103及び104のそれぞれと並列に調整用電流源
106及び107を接続し、これら調整用電流源106
及び107の電流値IC を調整することにより、ロード
用FET103及び104のドレイン電流を変化させ、
ロード用FET103及び104の相互コンダクタンス
GmL を調整している。
【0003】そして、このゲイン調整機能付差動増幅器
100のゲインGは、入力用FET101及び102の
相互コンダクタンスGmINと、ロード用FET103及
び104の相互コンダクタンスGmL とを用いれば、次
式(1)で表すことができるから、ロード用FET10
3及び104の相互コンダクタンスGmL を調整するこ
とによって、ゲインGが調整されるようになっている。
【0004】 G=GmIN/GmL ……(1) しかしながら、この図4に示すゲイン調整機能付差動増
幅器100では、調整用電流源106及び107の電流
値IC を、一般にはPチャネル形MOSトランジスタに
より形成しているため、このドレイン電流によってゲイ
ン調整機能付差動増幅器100の出力インピーダンスが
ロード用FET103及び104のインピーダンスより
も支配的になってしまい、よって、ゲイン調整機能付差
動増幅器100のゲインが前記(1)式で表されず、調
整用電流源106及び107の出力インピーダンスと入
力用FET101及び102の相互コンダクタンスGm
INとで決定されるため、ゲイン調整機能付差動増幅器1
00の帯域が減少し、高速信号が扱えないという問題が
ある。
【0005】この問題を回避するために、例えば、図5
に示すように、フォールデッド・カスコード形の差動増
幅器110を用いたものがある。この差動増幅器110
は、差動信号が入力される入力FET111及び112
と、これら入力FET111及び112のドレイン電流
の総量を制限する定電流源113と、入力FET111
と並列に接続される、バイアス用トランジスタ115及
びロード用FET116の直列回路と、入力FET11
2と並列に接続される、バイアス用トランジスタ117
及びロード用FET118の直列回路と、入力用FET
111及びロード用FET116のドレイン電流の総量
を制限する定電流源119と、入力FET112及びロ
ード用FET118のドレイン電流の総量を制限する定
電流源120とで差動増幅器110を構成している。そ
して、電源供給側電源ラインと定電流源119及び12
0のソースとの間に定電流源119及び120のそれぞ
れと並列に調整用電流源121及び122を接続し、調
整用電流源121及び122の電流値IC を調整するこ
とによりロード用FET116及び118のドレイン電
流を制御している。
【0006】そして、このゲイン調整機能付差動増幅器
100のゲインGは前記(1)式により求められるか
ら、ロード用FET116及び118のドレイン電流を
制御し、その相互コンダクタンスGmL を調整すること
により、ゲインGを調整することができるようになって
いる。また、例えば、図6に示すように、図5の構成に
おいて、入力FET111及び112のドレイン電流の
総量を制限する定電流源113と並列に、さらに、電流
値2IC の調整用電流源125を接続し、調整用電流源
121,122及び125の電流値を調整することによ
り、入力FET111及び112のドレイン電流の総量
を調整している。
【0007】そして、この差動増幅器110のゲインG
は上記(1)式により求められるから、入力FET11
1及び112のドレイン電流を調整することにより、そ
の相互コンダクタンスGmINを調整し、ゲインGを調整
するようになっている。そして、上述の図5又は図6に
示すような構成にすることにより、出力インピーダンス
の増加により帯域劣化がほとんど生じることなく、ゲイ
ン調整を行うことが可能となっている。
【0008】
【発明が解決しようとする課題】しかしながら、上記従
来のフォールデッド・カスコード形の差動増幅器を用い
たゲイン調整機能付差動増幅器のうち、例えば、図5の
ゲイン調整機能付差動増幅器では、ゲインGを大きくす
る場合には、調整用電流源121及び122の電流値I
C を小さくし、ロード用FET116及び118に流れ
る電流を減少させ、ロード用FET116及び118の
相互コンダクタンスGmL を減少させてゲインGを増加
させるが、このとき、ロード用FET116及び118
のドレイン電流を減少させているため、次式(2)によ
り決定されるVON電圧VONが減少する。
【0009】 VON=VGS−VTH=α・ID 1/2 ……(2) ここで、VGSはゲート・ソース間電圧、VTHはしきい値
電圧、αはMOSトランジスタのプロセス,ゲートサイ
ズ等によって決定される値、ID はドレイン電流であ
る。したがって、出力電圧の可変範囲が減少し、ゲイン
Gを大きくしようとしているのにも関わらず、VON電圧
で制限されてしまい、ゲイン調整機能付差動増幅器10
0の調整範囲が狭くなってしまうという問題がある。
【0010】また、例えば、図6のゲイン調整機能付差
動増幅器では、ゲインGを小さくする場合に、各調整用
電流源121,122,125の電流値を小さくし、入
力FET111及び112に流れる電流を減少させ、入
力FET111及び112の相互コンダクタンスGmIN
を減少させてゲインGを減少させるが、このとき、入力
FET111及び112のドレイン電流を減少させてい
るために、前記(2)式から明らかなように入力FET
111及び112のVon電圧を減少させていることにな
り、入力信号が制限されてしまうという問題がある。
【0011】そこで、この発明は上記従来の未解決の課
題に着目してなされたものであり、ゲイン調整を行うこ
とにより入力信号或いは出力信号が制限されることがな
く、且つ、高速信号に適用することのできるゲイン調整
機能付差動増幅器を提供することを目的としている。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るゲイン調整機能付差動増幅器において
は、差動信号が入力される並列関係にある一対の入力ト
ランジスタと、該一対の入力トランジスタのドレイン電
流の総量を決定する定電流源と、前記差動信号が入力さ
れる並列関係にある一対の調整用トランジスタと、該一
対の調整用トランジスタのドレイン電流の総量を決定す
る電流値可変な第1の定電流源と、並列関係にある一対
の負荷トランジスタとを備えると共に、前記一対の入力
トランジスタの一方と前記一対の調整用トランジスタの
一方と前記一対の負荷トランジスタの一方とを、電流値
可変な第2の調整用電流源に並列状態に接続し、前記一
対の入力トランジスタの他方と前記一対の調整用トラン
ジスタの他方と前記一対の負荷トランジスタの他方と
を、電流値可変な第3の調整用電流源に並列状態に接続
したことを特徴としている。
【0013】
【作用】第1,第2及び第3の調整用電流源の電流値を
調整すると、調整用トランジスタのドレイン電流が変化
し、これにより入力トランジスタのドレイン電流と、負
荷トランジスタのドレイン電流とが調整される。そし
て、並列状態にある入力トランジスタと調整用トランジ
スタとに入力される差動信号を逆極性にすれば、調整用
トランジスタのドレイン電流が入力トランジスタのドレ
イン電流の変化分を抑える方向に働くから、負荷トラン
ジスタのドレイン電流の変化分が小さくなってゲインが
減少する。逆に、並列状態にある入力トランジスタと調
整用トランジスタとに入力される差動信号を同極性にす
れば、調整用トランジスタのドレイン電流が入力トラン
ジスタのドレイン電流の変化分を増加させる方向に働く
から、負荷トランジスタのドレイン電流の変化分が大き
くなってゲインが増加する。つまり、並列状態にある入
力トランジスタ及び調整用トランジスタへの入力信号の
極性と、調整用トランジスタのドレイン電流とを調整す
ることにより、ゲインを可変にすることができる。
【0014】そして、このとき、ゲインは入力トランジ
スタ及び調整用トランジスタの相互コンダクタンスの和
(入力トランジスタ及び調整用トランジスタへの入力信
号が同極性のとき)又は差(入力トランジスタ及び調整
用トランジスタへの入力信号が逆極性のとき)と、負荷
トランジスタの相互コンダクタンスとの比で決定され
る。
【0015】また、第1,第2及び第3の調整用電流源
の電流値によって、入力トランジスタ及び負荷トランジ
スタのドレイン電流は変化しないから、ドレイン電流に
応じて決定されるVON電圧(ゲート・ソース間電圧とし
きい値電圧との差)が変化しないので、ゲイン調整によ
り帯域が変化することにより入力信号及び出力信号が制
限されることはなく、高速信号を扱うことも可能とな
る。
【0016】
【実施例】以下に、本発明の実施例を説明する。図1
は、本発明におけるゲイン調整機能付差動増幅器の第1
実施例を示す回路図である。このゲイン調整機能付差動
増幅器1は、フォールデッド・カスコード形の差動増幅
器2と、電流値可変な調整用電流源21,22及び23
と、差動増幅器2への差動信号と同一信号を入力するN
チャネル形MOSトランジスタからなる調整用FET2
5及び26とから構成されている。
【0017】そして、差動増幅器2は、電流値IB ′の
定電流源11及び12のそれぞれと直列接続された、差
動信号を入力するNチャネル形MOSトランジスタから
なる一対の入力トランジスタ13及び14とが、両電源
ライン間に並列に接続され、入力トランジスタ13及び
14のソースと接地側電源ライン間に電流値IB の定電
流源15が介挿されて形成されている。さらに、定電流
源11と入力トランジスタ13との間の電位と接地側電
源ラインとの間に、Pチャネル形MOSトランジスタか
らなるバイアス用トランジスタ17とNチャネル形MO
Sトランジスタからなる負荷トランジスタとしてのロー
ド用トランジスタ18との直列回路とが介挿され、同様
に、定電流源12と入力トランジスタ14との間の電位
と接地側電源ラインとの間に、Pチャネル形MOSトラ
ンジスタからなるバイアス用トランジスタ19とNチャ
ネル形MOSトランジスタからなる負荷としてのロード
用トランジスタ20との直列回路とが介挿されている。
そして、バイアス用トランジスタ17及び19には、共
通のバイアス電圧VBIASが印加されるようになってい
る。そして、入力トランジスタ13及び14のドレイン
電流の総量が定電流源15により制限されるようになっ
ている。
【0018】そして、上記調整用電流源21は、電源供
給側電源ラインと、定電流源11及びバイアス用トラン
ジスタ17間電位との間に定電流源11と並列に接続さ
れ、同様に、上記調整用電流源22は、電源供給側電源
ラインと、定電流源12及びバイアス用トランジスタ1
9間電位との間に定電流源12と並列に接続されてい
る。
【0019】また、上記調整用トランジスタ25は、定
電流源11及びバイアス用トランジスタ17間電位と接
地側電源ラインとの間に入力トランジスタ13と並列に
接続され、同様に、調整用トランジスタ26は、定電流
源12及びバイアス用トランジスタ19間電位と接地側
電源ラインとの間に入力トランジスタ14と並列に接続
されている。さらに、調整用トランジスタ25及び26
と接地側電源ラインとの間に電流値可変な調整用電流源
23が介挿され、調整用トランジスタ25及び26のバ
イアス電流の総量を制限している。そして、調整用電流
源21及び22の電流値をIC /2とすると、調整用電
流源23の電流値はIC となるように設定されている。
そして、調整用トランジスタ25のゲートには入力トラ
ンジスタ14への差動信号と同一信号が入力され、調整
用トランジスタ26のゲートには入力トランジスタ13
への差動信号と同一信号が入力され、調整用トランジス
タ25及び26は入力トランジスタ13及び14とは極
性的に逆に接続されている。
【0020】そして、入力トランジスタ13及び調整用
トランジスタ25の差動信号に応じたドレイン電流i13
及びi25の和と、定電流源11の電流値IB ′及び調整
用電流源21の電流値IC /2の和との差がロード用ト
ランジスタ18に流れ、バイアス用トランジスタ17と
ロード用トランジスタ18との間の電位が出力信号V
OUT - として取り出されると共に、ロード用トランジス
タ18のゲートに印加されるようになっている。
【0021】同様に、入力トランジスタ14及び調整用
トランジスタ26の差動信号に応じたドレイン電流i14
及びi26の和と、定電流源12の電流値IB ′及び調整
用電流源22の電流値IC /2の和との差がロード用ト
ランジスタ20に流れ、バイアス用トランジスタ19と
ロード用トランジスタ20との間の電位が出力信号V
OUT + として取り出されると共に、ロード用トランジス
タ20のゲートに印加されるようになっている。
【0022】ここで、調整用電流源23が第1の調整用
電流源に対応し、定電流源11及び調整用電流源21が
第2の調整用電流源に対応し、定電流源12及び調整用
電流源22が第3の調整用電流源に対応している。次
に、上記第1実施例の動作を説明する。例えば、調整用
電流源21,22及び23の電流値が全て零であるもの
とする。この状態で、入力トランジスタ13及び14の
ゲートへ差動信号VIN + 及びV IN - を印加すると、入力
信号VIN + 及びVIN - に応じたドレイン電流i13及びi
14が流れ、このときドレイン電流i13及びi14の総量は
定電流源15の電流値I B により制限される。また、ド
レイン電流i13及びi14が流れることによって、ロード
用トランジスタ18及び20には、ドレイン電流i13
びi14と定電流源11及び12の電流値IB ′との差が
それぞれ流れ、これがロード用トランジスタ18及び2
0で電圧値に変換され、出力信号VOUT - 及びVOUT +
として出力される。
【0023】このときの、ゲイン調整機能付差動増幅器
1のゲインGは、入力トランジスタ13及び14の相互
コンダクタンスをGmIN,ロード用トランジスタ18及
び20の相互コンダクタンスをGmL とすると、前記
(1)式により算出することができる。この状態から、
調整用電流源21,22及び23の電流値を増加させる
と、入力トランジスタ13及び14への差動信号VIN +
及びVIN - に応じたドレイン電流i13及びi14が流れる
と共に、調整用トランジスタ25及び26にもドレイン
電流i25及びi26が流れ、このとき、入力トランジスタ
13及び14と調整用トランジスタ25及び26とは極
性が逆になるように接続されており、調整用トランジス
タ25及び26のドレイン電流i25及びi26は入力トラ
ンジスタ13及び14のドレイン電流のi13及びi14
変動量を抑える方向に働くから、ロード用トランジスタ
18及び20のドレイン電流i18及びi20の変動量が抑
えられることになり、入力信号VIN + 及びVIN - に対す
る出力信号VOUT + 及びVOUT - の比、すなわち、ゲイ
ンGが小さくなることになる。
【0024】このときのゲインGは次式(3)により算
出されることから、調整用電流源21,22及び23の
電流値を増加させることによりゲインGが減少すること
がわかる。ここで、GmC は調整用トランジスタ25及
び26の相互コンダクタンスである。 G=(GmIN−GmC )/GmL ……(3) そして、電流値IC を零から定電流源15の電流値IB
まで増加させると、GmIN=GmC となることから、上
記(3)式は零となり、ゲインGは零となる。
【0025】そして、ゲイン調整のために電流値IC
変化させて調整用電流源21,22及び23の電流値を
変化させたとき、入力トランジスタ13及び14のドレ
イン電流は、調整用電流源21及び22の電流値の影響
は受けておらず、また、調整用電流源21及び22の電
流値は各IC /2であり、調整用電流源23の電流値は
C であるから、ロード用トランジスタ18及び20の
ドレイン電流は調整用電流源21,22の電流値の影響
を受けることはない。よって、入力トランジスタ13及
び14、ロード用トランジスタ18及び20の各VON
圧がゲイン調整によって変化することはない。
【0026】したがって、このゲイン調整機能付差動増
幅器1のゲインGは、差動増幅器2固有のゲインG2か
ら零までの間で可変となり、このとき、ゲイン調整を行
うこによって、入力トランジスタ13及び14及びロー
ド用トランジスタ18及び20の各VON電圧は変化しな
いから、ゲイン調整により入力信号及び出力信号の帯域
が制限されることはない。このとき、ゲイン調整によっ
て調整用トランジスタ25及び26のVon電圧が変化す
るが、Von電圧が増加する方向に変化するため、調整範
囲が広がる傾向になるので問題はない。
【0027】また、ゲイン調整機能付差動増幅器1の出
力インピーダンスは、各相互コンダクタンスの比によっ
て決定されるから、ゲイン調整による差動増幅器2の帯
域の劣化はほとんどなく、高速信号を扱うことも可能で
ある。次に、本発明の第2実施例について説明する。上
記第1実施例では、調整用トランジスタ25及び26は
入力トランジスタ13及び14と極性が逆になるように
接続されているが、この第2実施例では、図2に示すよ
うに、調整用トランジスタ25及び26を、入力トラン
ジスタ13及び14と極性が同一となるように接続して
おり、これ以外は上記第1実施例と同様であるのでその
説明は省略する。
【0028】第2実施例における調整用トランジスタ2
5及び26は、上記第1実施例と同様に、入力トランジ
スタ13及び14と並列に接続され、調整用トランジス
タ25は、定電流源12及びバイアス用トランジスタ1
9間電位と接地側電源ラインとの間に接続され、調整用
トランジスタ26は、定電流源11及びバイアス用トラ
ンジスタ17間電位と接地側電源ラインとの間に接続さ
れ、調整用トランジスタ25及び26と接地側電源ライ
ンとの間に調整用電流源23が介挿されている。そし
て、調整用トランジスタ25のゲートには、入力トラン
ジスタ14への差動信号と同一信号が入力され、調整用
トランジスタ26のゲートには、入力トランジスタ13
への差動信号と同一信号が入力されるようになってい
る。
【0029】したがって、調整用トランジスタ25及び
26のバイアス電流i25及びi26は、入力トランジスタ
13及び14のバイアス電流i13及びi14の変化量を増
加させる方向に働くから、ロード用トランジスタ18及
び20のバイアス電流i18及びi20の変動量が増加し、
入力信号VIN + 及びVIN - に対する出力信号VOUT +
びVOUT - の比、すなわち、ゲインGが大きくなること
になる。
【0030】そして、このゲイン調整機能付差動増幅器
1′のゲインGは次式(4)で算出することができる。 G=(GmIN+GmC )/GmL ……(4) よって、電流値IC を零から増加させることによって、
ゲイン調整機能付差動増幅器1′のゲインGは、差動増
幅器2固有のゲインG2からゲインが増加する方向に可
変となる。このとき、入力トランジスタ13及び14と
調整用トランジスタ25及び26とが同一特性を有して
いれば、電流値IC は零からIB までの範囲で可変であ
る。
【0031】したがって、上記第1実施例と同様に、ゲ
イン調整によって、入力トランジスタ13及び14及び
ロード用トランジスタ18及び20のVON電圧が変化し
ないから、入力電圧及び出力電圧の帯域が制限されるこ
となく、ゲインを増加させることが可能である。また、
上記第1実施例と同様に、出力インピーダンスは、各相
互コンダクタンスの比によって決定されるから、高速信
号でも適用することができる。
【0032】次に、本発明の第3実施例について説明す
る。この第3実施例は、上記第1実施例及び第2実施例
の、調整用トランジスタ25及び26の接続先をスイッ
チにより切り替え、差動増幅器2固有のゲインG2を基
準としてゲイン調整機能付差動増幅器1″のゲインGを
増減することができるようにし、調整範囲を広くしたも
のである。
【0033】図3に示すように、上記第1実施例及び第
2実施例の構成において、調整用トランジスタ25及び
26がスイッチSW1及びSW2を介して定電流源11
及びバイアス用トランジスタ17間又は定電流源12及
びバイアス用トランジスタ18間に接続されるようにな
っていること以外は上記第1実施例及び第2実施例と同
様であるので、同一部には同一符号を付与し、その説明
は省略する。
【0034】この第3実施例における調整用トランジス
タ25及び26は、定電流源11,12及びバイアス用
トランジスタ17,19間電位と、接地側電源ラインと
の間にスイッチSW1及びSW2を介して接続され、調
整用トランジスタ25及び26と接地側電源ラインとの
間に調整用電流源23が介挿されている。そして、調整
用トランジスタ25のゲートには、入力トランジスタ1
4への差動信号と同一信号が入力され、調整用トランジ
スタ26のゲートには、入力トランジスタ13への差動
信号と同一信号が入力されるようになっている。
【0035】そして、調整用トランジスタ25のドレイ
ンがスイッチSW1の可動接点aと接続され、スイッチ
SW1の一方の接点bが定電流源11とバイアス用トラ
ンジスタ17との間に接続され、他方の接点cが定電流
源12とバイアス用トランジスタ19との間に接続され
ている。同様に、調整用トランジスタ26のドレインが
スイッチSW2の可動接点aと接続され、スイッチSW
2の一方の接点bが定電流源12とバイアス用トランジ
スタ19との間に接続され、他方の接点cが定電流源1
1とバイアス用トランジスタ17との間に接続されてい
る。そして、このスイッチSW1及びSW2は、例え
ば、CONT信号に基づいて差動するようになってお
り、例えば、CONT信号が“H”のとき各スイッチS
W1及びSW2の可動接点aと接点bとが接続され、C
ONT信号が“L”のとき可動接点aと接点cとが接続
されるようになっている。
【0036】次に、上記第3実施例の動作を説明する。
例えば、調整用電流源21,22及び23の電流値が零
であるものとすると、この状態でのゲイン調整機能付差
動増幅器1″のゲインGは、差動増幅器2固有のゲイン
G2となっている。この状態で、例えば、出力電圧V
OUT + 及びVOUT - をモニタする等によって、ゲインG
をゲインG2よりも小さくしたい場合には、CONT信
号を“H”に設定する。これによりスイッチSW1及び
SW2の可動接点aと接点bとが接続され、このゲイン
調整機能付差動増幅器1″は図1に示す上記第1実施例
のゲイン調整機能付差動増幅器1と同一構成となる。し
たがって、この状態で電流値IC を零からIB までの範
囲で設定し、調整用電流源21,22及び23の電流値
を調整することにより、現在設定されているゲインG2
から零までの間で、ゲインGを調整することができる。
【0037】逆に、ゲインGをゲインG2よりも大きく
したい場合には、CONT信号を“L”に設定する。こ
れにより、スイッチSW1及びSW2の可動接点aと接
点cとが接続され、このゲイン調整機能付差動増幅器
1″は図2に示す上記第2実施例のゲイン調整機能付差
動増幅器1′と同一構成となる。したがって、この状態
で電流値IC を零から増加させ、調整用電流源21,2
2及び23の電流値を増加することによって、ゲインG
をゲインG2よりも増加させることができる。
【0038】したがって、この第3実施例によれば、上
記第1及び第2実施例と同等の効果を得ることができる
と共に、特に第3実施例では、スイッチSW1及びSW
2によって、調整用トランジスタ25及び26の接続先
を変更して入力トランジスタ13,14及び調整用トラ
ンジスタ25,26の極性を切り替えることによって、
ゲイン調整機能付差動増幅器1″のゲインGを上記第1
実施例及び第2実施例で設定可能なゲインの範囲を合わ
せた範囲で設定することができ、より広い範囲でゲイン
Gを設定することができる。
【0039】なお、上記第3実施例では、スイッチSW
1及びSW2により調整用トランジスタ25及び26
を、定電流源11とバイアス用トランジスタ17との間
と、定電流源12とバイアス用トランジスタ18との間
の何れに接続するかによって、極性を変更する場合につ
いて説明したが、調整用トランジスタ25及び26へ入
力する差動信号を、例えばスイッチによって切り替える
ことにより、極性を変更することも可能である。
【0040】なお、上記第1〜第3実施例では、MOS
トランジスタで構成される差動増幅器を適用した場合に
ついて説明したが、バイポーラトランジスタ等を使用し
た増幅器でも適用することができる。また、上記第1〜
第3実施例では、定電流源11と調整用電流源21とで
第2の調整用電流源を形成し、定電流源12と調整用電
流源22とで第3の調整用電流源を形成した場合につい
て説明したが、例えば、定電流源11と調整用電流源2
1とを1つの電流源で形成し、その電流値を定電流源1
1の電流値IB ′から増加させるようにした場合でも上
記第1〜第3実施例と同等の効果を得ることができ、同
様に、定電流源12と調整用電流源22とを1つの電流
源で形成し、その電流値を定電流源12の電流値IB
から増加させるようにすることも可能である。
【0041】
【発明の効果】以上説明したように、本発明に係るゲイ
ン調整機能付差動増幅器によれば、調整用電流源の電流
値を調整して調整用トランジスタのバイアス電流を調整
し、調整用トランジスタの相互コンダクタンスを変化さ
せることによりゲインを調整することができ、このとき
ゲインは入力トランジスタと調整用トランジスタとの和
又は差と負荷トランジスタとの比により決定され、ま
た、ゲイン調整により入力トランジスタ及び負荷トラン
ジスタのバイアス電流は影響を受けることはなく、その
ON電圧(ゲート・ソース間電圧としきい値電圧との
差)が変化しないから、入力信号又は出力信号の帯域が
制限されることなく、ゲイン調整を行うことができると
共に、高速信号をも扱うことができる。
【図面の簡単な説明】
【図1】本発明の第1実施例におけるゲイン調整機能付
差動増幅器の一例を示す回路図である。
【図2】本発明の第2実施例におけるゲイン調整機能付
差動増幅器の一例を示す回路図である。
【図3】本発明の第3実施例におけるゲイン調整機能付
差動増幅器の一例を示す回路図である。
【図4】従来のゲイン調整機能付差動増幅器の一例を示
す回路図である。
【図5】従来のフォールデッド・カスコード形差動増幅
器を用いたゲイン調整機能付差動増幅器の一例を示す回
路図である。
【図6】従来のフォールデッド・カスコード形差動増幅
器を用いたゲイン調整機能付差動増幅器の一例を示す回
路図である。
【符号の説明】
1,1′,1″ ゲイン調整機能付差動増幅器 2 差動増幅器 11,12,15 定電流源 13,14 入力トランジスタ 18,20 ロード用トランジスタ 21,22,23 調整用電流源 25,26 調整用トランジスタ SW1,SW2 スイッチ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 差動信号が入力される並列関係にある一
    対の入力トランジスタと、該一対の入力トランジスタの
    ドレイン電流の総量を決定する定電流源と、前記差動信
    号が入力される並列関係にある一対の調整用トランジス
    タと、該一対の調整用トランジスタのドレイン電流の総
    量を決定する電流値可変な第1の定電流源と、並列関係
    にある一対の負荷トランジスタとを備えると共に、前記
    一対の入力トランジスタの一方と前記一対の調整用トラ
    ンジスタの一方と前記一対の負荷トランジスタの一方と
    を、電流値可変な第2の調整用電流源に並列状態に接続
    し、前記一対の入力トランジスタの他方と前記一対の調
    整用トランジスタの他方と前記一対の負荷トランジスタ
    の他方とを、電流値可変な第3の調整用電流源に並列状
    態に接続したことを特徴とするゲイン調整機能付差動増
    幅器。
JP10251395A 1995-04-26 1995-04-26 ゲイン調整機能付差動増幅器 Expired - Lifetime JP3499647B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10251395A JP3499647B2 (ja) 1995-04-26 1995-04-26 ゲイン調整機能付差動増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10251395A JP3499647B2 (ja) 1995-04-26 1995-04-26 ゲイン調整機能付差動増幅器

Publications (2)

Publication Number Publication Date
JPH08298416A true JPH08298416A (ja) 1996-11-12
JP3499647B2 JP3499647B2 (ja) 2004-02-23

Family

ID=14329460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10251395A Expired - Lifetime JP3499647B2 (ja) 1995-04-26 1995-04-26 ゲイン調整機能付差動増幅器

Country Status (1)

Country Link
JP (1) JP3499647B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874451A2 (en) * 1997-04-25 1998-10-28 Kabushiki Kaisha Toshiba Variable gain amplifier
KR100567992B1 (ko) * 1998-10-29 2006-04-07 후지쯔 가부시끼가이샤 차동 증폭 회로
JP2010050686A (ja) * 2008-08-21 2010-03-04 Sharp Corp 可変利得回路
JP2014017584A (ja) * 2012-07-06 2014-01-30 Renesas Electronics Corp 増幅回路及びそれを備えたad変換回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874451A2 (en) * 1997-04-25 1998-10-28 Kabushiki Kaisha Toshiba Variable gain amplifier
EP0874451A3 (en) * 1997-04-25 2002-08-21 Kabushiki Kaisha Toshiba Variable gain amplifier
KR100567992B1 (ko) * 1998-10-29 2006-04-07 후지쯔 가부시끼가이샤 차동 증폭 회로
JP2010050686A (ja) * 2008-08-21 2010-03-04 Sharp Corp 可変利得回路
JP2014017584A (ja) * 2012-07-06 2014-01-30 Renesas Electronics Corp 増幅回路及びそれを備えたad変換回路

Also Published As

Publication number Publication date
JP3499647B2 (ja) 2004-02-23

Similar Documents

Publication Publication Date Title
US4047059A (en) Comparator circuit
EP0168198B1 (en) Cmos operational amplifier
US5642078A (en) Amplifier having frequency compensation by gain degeneration
US5381112A (en) Fully differential line driver circuit having common-mode feedback
US5568089A (en) Fully differential amplifier including common mode feedback circuit
US4377789A (en) Operational amplifier employing complementary field-effect transistors
US4069431A (en) Amplifier circuit
JPH04214297A (ja) 増幅回路
JPH0616571B2 (ja) 電流増幅装置
US6133764A (en) Comparator circuit and method
US20010020865A1 (en) Transconductor and filter circuit
US4336503A (en) Driver circuit having reduced cross-over distortion
US4749955A (en) Low voltage comparator circuit
JPH08298416A (ja) ゲイン調整機能付差動増幅器
JP2560542B2 (ja) 電圧電流変換回路
US20190260334A1 (en) Operational amplifier circuit capable of improving linearity relation between loading current and input voltage difference
US5500624A (en) Input stage for CMOS operational amplifier and method thereof
JP2877033B2 (ja) 演算増幅回路
US20020079966A1 (en) Differential amplifier having active load device scaling
US4480231A (en) Circuit for reducing offset voltage drift in differential amplifiers
JPH07112133B2 (ja) 線形増幅器
US5426396A (en) Differential amplifier multiplexer
JP3080226B2 (ja) 増幅・整流回路を備えた対数増幅回路
JP3325707B2 (ja) 演算増幅器
JPH07122950A (ja) 可変利得増幅器

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031118

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 10

EXPY Cancellation because of completion of term