JPH08292747A - Error diffusion processing device for display device - Google Patents

Error diffusion processing device for display device

Info

Publication number
JPH08292747A
JPH08292747A JP7123227A JP12322795A JPH08292747A JP H08292747 A JPH08292747 A JP H08292747A JP 7123227 A JP7123227 A JP 7123227A JP 12322795 A JP12322795 A JP 12322795A JP H08292747 A JPH08292747 A JP H08292747A
Authority
JP
Japan
Prior art keywords
adder
error diffusion
unit
coefficient
field delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7123227A
Other languages
Japanese (ja)
Other versions
JP3322073B2 (en
Inventor
Junichi Onodera
純一 小野寺
Masamichi Nakajima
正道 中島
Asao Kosakai
朝郎 小坂井
Masayuki Kobayashi
正幸 小林
Isato Denda
勇人 傳田
Seiji Matsunaga
誠司 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP12322795A priority Critical patent/JP3322073B2/en
Publication of JPH08292747A publication Critical patent/JPH08292747A/en
Application granted granted Critical
Publication of JP3322073B2 publication Critical patent/JP3322073B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: To obtain a high quality picture by suppressing the vibration of the picture in a 'gradation characteristic acquisition' to 'error diffusion' to 'gradation characteristic acquisition' loop. CONSTITUTION: The device consists of an error diffusion circuit 11 which obtains diffused output signals by adding reproducing errors, which were generated before an original picture element, to the quantized original picture element video signals and conducts a pseudo-intermediate level display and a video output monitoring section 15 which obtains a display area rate (Sk). Furthermore, the above sections are connected with a generated luminance characteristics acquisition circuit 19 to form a loop. The circuit 19 obtains the amount of luminance deviation of each level by the luminance deviation characteristics of each bit and converts the above amount into a threshold value. A loop filter 28 is inserted in the loop to suppress the vibration of the picture. Then, the vibration of the picture in the loop is suppressed and the vibrations become smoothed changes and a good quality picture is obtained without fluctuation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、映像、文字などを表示
するディスプレイ装置において、誤差拡散による擬似中
間調表示を行う誤差拡散処理装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error diffusion processing device for displaying pseudo-halftone by error diffusion in a display device for displaying images, characters and the like.

【0002】[0002]

【従来の技術】最近、薄型、軽量の表示装置として、P
DP(プラズマ・ディスプレイ・パネル)が注目されて
いる。このPDPの駆動方式は、従来のCRT駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。
2. Description of the Related Art Recently, as a thin and lightweight display device, P
Attention has been paid to DP (plasma display panel). This PDP driving method is completely different from the conventional CRT driving method and is a direct driving method using a digitized video input signal. Therefore, the brightness gradation emitted from the panel surface is determined by the number of bits of the signal to be handled.

【0003】AC型PDPでは、階調表示に関し試作レ
ベルで最大64階調表示までの報告しかなかったが、ア
ドレス・表示分離型駆動法(ADSサブフィールド法)
による将来の256階調の手法が提案されている。
In the AC type PDP, there was only a report about a gray scale display up to a maximum of 64 gray scale displays at the trial production level, but the address / display separation type driving method (ADS subfield method).
Proposed a method of 256 gradations in the future.

【0004】ADSサブフィールド法における1フレー
ムは、輝度の相対比が、たとえば1、2、4、8、1
6、32、64、ループフィルタ28の8個のサブフィ
ールドで構成され、8画面の輝度の組み合わせで256
階調の表示を行う。それぞれのサブフィールドは、リフ
レッシュした1画面分のデータの書込みを行うアドレス
期間とそのサブフィールドの輝度レベルを決めるサステ
ィン期間で構成される。アドレス期間では、最初全画面
同時に各ピクセルに初期的に壁電荷が形成され、その後
サスティンパルスが全画面に与えられ表示を行う。サブ
フィールドの明るさはサスティンパルスの数に比例し、
所定の輝度に設定される。このようにして256階調表
示が実現される。
One frame in the ADS subfield method has a relative luminance ratio of, for example, 1, 2, 4, 8, 1.
6, 32, 64, and 8 subfields of the loop filter 28, and 256 combinations of luminance of 8 screens.
The gradation is displayed. Each subfield is composed of an address period for writing refreshed data for one screen and a sustain period for determining the luminance level of the subfield. In the address period, wall charges are initially formed in each pixel at the same time on the entire screen, and then sustain pulses are applied to the entire screen for display. The brightness of the subfield is proportional to the number of sustain pulses,
It is set to a predetermined brightness. In this way, 256 gradation display is realized.

【0005】以上のようなAC駆動方式では、階調数を
増やせば増やすほど、1フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、パネ
ル面から発光される輝度階調は、扱う信号のビット数に
よって定まるため、扱う信号のビット数を増やせば、画
質は向上するが、発光輝度が低下し、逆に扱う信号のビ
ット数を減らせば、発光輝度が増加するが、階調表示が
少なくなり、画質の低下を招く。
In the AC driving method as described above, as the number of gradations is increased, the number of bits in the address period as a preparation period for lighting and emitting the panel is increased within one frame period. The period is relatively short and the maximum brightness is low. In this way, since the brightness gradation emitted from the panel surface is determined by the number of bits of the signal to be handled, if the number of bits of the signal to be handled is increased, the image quality is improved, but the light emission luminance is reduced, and conversely If the number of bits is reduced, the light emission luminance is increased, but gradation display is reduced and the image quality is deteriorated.

【0006】入力信号のビット数よりも出力駆動信号の
ビット数を低減しながら、入力信号と発光輝度との濃淡
誤差を最小にするための誤差拡散処理は、擬似中間調を
表現する処理であり、少ない階調で濃淡表現する場合に
用いられる。従来の一般的な誤差拡散回路において、映
像信号入力端子から誤差拡散回路にp(例えば8)ビット
の原画素Ai,jの映像信号が入力し、処理回路部を経
て、さらにビット数をq(例えば4)ビットに減らす処
理をしてPDPを発光する。
The error diffusion process for reducing the grayscale error between the input signal and the emission luminance while reducing the bit number of the output drive signal more than the bit number of the input signal is a process for expressing a pseudo halftone. , Used when expressing light and shade with few gradations. In a conventional general error diffusion circuit, a video signal of a p (eg, 8) -bit original pixel Ai, j is input from the video signal input terminal to the error diffusion circuit, and the number of bits is further changed to q ( For example, 4) Reduce the number of bits to emit light from the PDP.

【0007】また、ROMなどからなる発光輝度特性演
算部は、例えば図9に示すy=x(点線)にできるだけ
近似した代表的な入力データ(実線)からPDPの発光
輝度特性を測定し記憶しておく。この発光輝度特性を誤
差量演算部に送って誤差を算出し、それを処理回路部で
入力映像信号に加算し、拡散することによって擬似中間
調表示を行っていた。
Further, the light emission luminance characteristic calculation unit including a ROM or the like measures and stores the light emission luminance characteristic of the PDP from representative input data (solid line) that is as close as possible to y = x (dotted line) shown in FIG. 9, for example. Keep it. This emission luminance characteristic is sent to the error amount calculation unit to calculate the error, and the processing circuit unit adds the error to the input video signal and diffuses it to perform pseudo halftone display.

【0008】この結果、瞬間的には実線の階段状のよう
な発光輝度レベルであるにも拘らず、実際は、平均化さ
れた状態で認識され、点線y=xに似た補正輝度線とな
る。
As a result, although the light emission luminance level is like a step of a solid line in a moment, it is actually recognized in an averaged state, and a corrected luminance line similar to the dotted line y = x is obtained. .

【0009】しかし、PDPなどのディスプレイ装置の
発光輝度特性は、表示しようとするデータにより変化
し、y=x(点線)から大きく外れた図8に実線で示す
ような発光輝度特性の場合もある。このような場合、図
9に示すような代表的な発光輝度特性に合わせ込む方法
では、この代表的な特性を取得したとき以外のデータに
対しては、階調特性に適応しきれないで、階調不適応に
よる擬似輪郭が現われるという問題があった。
However, the emission luminance characteristic of a display device such as a PDP varies depending on the data to be displayed, and there is a case where the emission luminance characteristic greatly deviates from y = x (dotted line) as shown by the solid line in FIG. . In such a case, the method of adjusting to the typical emission luminance characteristic as shown in FIG. 9 cannot adapt to the gradation characteristic for the data other than when the representative characteristic is acquired. There is a problem that a pseudo contour appears due to gray scale inadequacy.

【0010】そこで、本出願人は、従来のようにROM
から与えられていた発光輝度特性の代わりに、1または
複数フレーム毎の発光輝度特性を、PDPなどのディス
プレイ装置の入力データの負荷率から求められる輝度偏
差特性に基づいて算出し、1または複数フレーム毎に発
光輝度特性を更新して誤差拡散を行い、擬似輪郭が現わ
れるのを防止するような装置を提案した。
Therefore, the applicant of the present invention has proposed that the conventional ROM
Instead of the light emission luminance characteristic given by the above, the light emission luminance characteristic for each one or a plurality of frames is calculated based on the luminance deviation characteristic obtained from the load factor of the input data of the display device such as a PDP. We have proposed a device that prevents the appearance of false contours by updating the emission luminance characteristics every time and performing error diffusion.

【0011】これを図7により説明すると、映像信号入
力端子10から量子化されて入力した原画素映像信号
に、誤差拡散回路11により原画素より過去に生じた再
現誤差を加算して拡散出力信号を得て擬似中間調表示を
行なう装置において、前記誤差拡散回路11から、映像
出力監視部15、1フィールド遅延ROM27、発生輝
度特性取得回路19、閾値転送部26を経て誤差拡散回
路11に至るループ状に接続してなり、前記映像出力監
視部15は、サンプリングクロック発生回路16と、M
ビットの映像データをそれぞれのビットに対応したM個
のカウンタで各ビットの1または複数フレーム中の表示
数をカウントするデータカウンタ17と、このデータカ
ウンタ17で計数した表示ドット数を、全ドット数で除
する演算を行い表示面積率(Sk)を求めるカウント値
選択回路18とからなり、前記発生輝度特性取得回路1
9は、各ビットの輝度偏差特性を求める偏差演算部20
と、この偏差演算部20のデータに基づき各レベルの輝
度偏差量を求める輝度特性演算部21と、閾値変換部2
2とからなり、前記演算コントロール部23は、処理サ
ブフィールドコントロール部24と処理レベルコントロ
ール部25からなる。
Explaining this with reference to FIG. 7, a reproduction output error generated by the error diffusion circuit 11 in the past from the original pixel is added to the original pixel video signal quantized and input from the video signal input terminal 10 to obtain a diffused output signal. In the device for performing pseudo-halftone display by obtaining a loop from the error diffusion circuit 11 to the error diffusion circuit 11 via the video output monitoring unit 15, the 1-field delay ROM 27, the generated luminance characteristic acquisition circuit 19, and the threshold value transfer unit 26. The video output monitoring section 15 includes a sampling clock generating circuit 16 and an M
The data counter 17 that counts the number of bits of video data displayed in one or a plurality of frames by M counters corresponding to each bit, and the number of display dots counted by the data counter 17 are the total number of dots. And a count value selection circuit 18 for calculating the display area ratio (Sk) by dividing by 1.
Reference numeral 9 denotes a deviation calculator 20 for obtaining the brightness deviation characteristic of each bit.
And a brightness characteristic calculation unit 21 for obtaining a brightness deviation amount of each level based on the data of the deviation calculation unit 20, and a threshold conversion unit 2
2, the operation control unit 23 includes a processing subfield control unit 24 and a processing level control unit 25.

【0012】以上のような構成において、誤差拡散回路
11は、誤差量演算部12と処理回路部13とにより、
与えられた発光輝度特性をもとに、誤差拡散処理を行
い、擬似中間調表示を行う。誤差拡散回路11から映像
出力監視部15へデータが伝送されてくると、データカ
ウンタ17は、Mビットの映像データをそれぞれのビッ
トに対応したM個のカウンタで各ビットの1または複数
フレーム中の表示数である「サブフィールドKの表示ド
ット数」をカウントする。カウント値選択回路18は、
前記データカウンタ17で計数した「サブフィールドK
の表示ドット数」を、「全ドット数」で除する演算を行
い表示面積率(Sk)を求める。そして、偏差演算部2
0により各ビットの輝度偏差特性が求められ、輝度特性
演算部21により各レベルの輝度偏差量が求められ、閾
値変換部22で閾値に変換されて誤差拡散回路11に戻
される。
In the configuration described above, the error diffusion circuit 11 has the error amount calculation section 12 and the processing circuit section 13,
Error diffusion processing is performed based on the given emission luminance characteristic, and pseudo halftone display is performed. When the data is transmitted from the error diffusion circuit 11 to the video output monitoring unit 15, the data counter 17 uses M counters for the M-bit video data in M number of counters corresponding to the respective bits, in one or a plurality of frames of each bit. The “display dot number of subfield K”, which is the display number, is counted. The count value selection circuit 18 is
“Subfield K counted by the data counter 17
The display area ratio (Sk) is calculated by dividing the “display dot number of” by the “total dot number”. And the deviation calculator 2
The luminance deviation characteristic of each bit is obtained by 0, the luminance deviation amount of each level is obtained by the luminance characteristic calculation unit 21, converted into a threshold value by the threshold conversion unit 22, and returned to the error diffusion circuit 11.

【0013】ここで、表示面積率(Sk)と入力データ
の負荷率から求められる輝度偏差特性(δ)は、特有の
特性線であり、このδを求める関数は、処理レベルコン
トロール部25に記憶されている。
Here, the luminance deviation characteristic (δ) obtained from the display area ratio (Sk) and the load factor of the input data is a unique characteristic line, and the function for obtaining this δ is stored in the processing level control unit 25. Has been done.

【0014】各レベルの輝度偏差量演算は、1または複
数フレーム毎に階調特性を更新して誤差拡散回路11に
伝送する。誤差拡散回路11では、この発光輝度特性に
基づき、誤差拡散の処理をしてPDP14へ出力する。
このような構成とすることにより、「階調特性取得」→
「誤差拡散」→「階調特性取得」→…のループで映像が
処理される。この結果、刻々と変化するデータに対して
も十分階調特性に適応し得るものである。
In the brightness deviation amount calculation for each level, the gradation characteristic is updated for each one or every plural frames and transmitted to the error diffusion circuit 11. The error diffusion circuit 11 performs error diffusion processing based on the light emission luminance characteristic and outputs it to the PDP 14.
With such a configuration, "gradation characteristic acquisition" →
The image is processed in a loop of “error diffusion” → “gray scale characteristic acquisition” →. As a result, it is possible to sufficiently adapt the gradation characteristic to the data that changes every moment.

【0015】[0015]

【発明が解決しようとする課題】ところが、このように
「階調特性取得」→「誤差拡散」→「階調特性取得」→
…のループで映像が振動すると、フレーム毎に白、黒の
混合割合が変わり、速い周期で変化するという問題があ
った。
However, in this way, "gradation characteristic acquisition" → "error diffusion" → "gradation characteristic acquisition" →
When the image vibrates in the loop of ..., the mixing ratio of white and black changes for each frame, and there is a problem that it changes at a fast cycle.

【0016】本発明は、1または複数フレーム毎の発光
輝度特性を、ディスプレイ装置の入力データの負荷率か
ら求められる輝度偏差特性に基づいて算出し、これを更
新して誤差拡散を行い、擬似輪郭が現われるのを防止す
るような装置において、特にループ振動による映像のち
らつきの目立たないものを得ることを目的とする。
According to the present invention, the light emission luminance characteristic for each one or a plurality of frames is calculated based on the luminance deviation characteristic obtained from the load factor of the input data of the display device, and the error is diffused by updating this to obtain the pseudo contour. It is an object of the present invention to provide a device for preventing the occurrence of noises, in particular, an inconspicuous image flickering due to loop vibration.

【0017】[0017]

【課題を解決するための手段】本発明は、量子化されて
入力した原画素映像信号に、原画素より過去に生じた再
現誤差を加算して拡散出力信号を得て擬似中間調表示を
行なう誤差拡散回路11と、表示面積率(Sk)を求め
る映像出力監視部15と、各ビットの輝度偏差特性によ
り各レベルの輝度偏差量を求め、閾値に変換する発生輝
度特性取得回路19とをループ状に接続してなる装置に
おいて、前記映像出力監視部15から誤差拡散回路11
までのループ内に、ループでの映像の振動を抑制するル
ープフィルタ28を挿入してなることを特徴とするディ
スプレイ装置の誤差拡散処理装置とからなることを特徴
とするディスプレイ装置の誤差拡散処理装置である。
According to the present invention, a pseudo error halftone display is performed by adding a reproduction error generated in the past from an original pixel to a quantized input original pixel video signal to obtain a diffused output signal. The error diffusion circuit 11, the video output monitoring unit 15 for obtaining the display area ratio (Sk), and the generated luminance characteristic acquisition circuit 19 for obtaining the luminance deviation amount at each level from the luminance deviation characteristic of each bit and converting the luminance deviation amount into a threshold value are looped. In a device that is connected in a line, the video output monitoring unit 15 to the error diffusion circuit 11
And an error diffusion processing device for a display device, wherein a loop filter 28 for suppressing image vibration in the loop is inserted in the loop. Is.

【0018】[0018]

【作用】量子化された原画素映像信号は、映像出力監視
部15で表示面積率(Sk)を求める。そして、発生輝
度特性取得回路19で各ビットの輝度偏差特性が求めら
れ、これに基づき各レベルの輝度偏差量が求められ、閾
値に変換されて誤差拡散回路11に帰還される。入力信
号に変化があると、「階調特性取得」→「誤差拡散」→
「階調特性取得」→…のループでの映像の振動するが、
ループフィルタ28を挿入してあるので、この振動が抑
制される。そのため、閾値を過去の状態を監視して徐々
に変化させることにより、急峻な変化、すなわち高い周
波数成分による変化が抑制されて滑らかな変化となり、
ちらつきのない良質な映像が得られるものである。
In the quantized original pixel video signal, the video output monitor 15 determines the display area ratio (Sk). Then, the generated luminance characteristic acquisition circuit 19 obtains the luminance deviation characteristic of each bit, and the luminance deviation amount of each level is obtained based on this, converted into a threshold value and fed back to the error diffusion circuit 11. If there is a change in the input signal, "Gradation characteristic acquisition" → "Error diffusion" →
The image vibrates in the loop of "Gradation characteristics acquisition" → ...
Since the loop filter 28 is inserted, this vibration is suppressed. Therefore, by monitoring the past state and gradually changing the threshold value, a steep change, that is, a change due to a high frequency component is suppressed and becomes a smooth change.
You can obtain high quality images without flicker.

【0019】[0019]

【実施例】以下、本発明の実施例を図1に基づき説明す
る。ディスプレイ装置として前記アドレス・表示分離型
駆動法(ADSサブフィールド法)により駆動するPD
P14に使用した場合を例として説明する。図1は、図
7の従来回路において、閾値変換部22の出力側にルー
プフィルタ28を挿入したものである。このループフィ
ルタ28は、第1実施例として図2に示すような加算器
29、係数器30(たとえば係数として1/2)および
1フィールド遅延器31からなる飽和積分型のものが用
いられる。その他の構成は、図7と同様である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. PD driven by the address / display separation type driving method (ADS subfield method) as a display device
The case of using for P14 will be described as an example. FIG. 1 shows the conventional circuit of FIG. 7 in which a loop filter 28 is inserted on the output side of the threshold value converter 22. As the loop filter 28, a saturation integral type filter including an adder 29, a coefficient unit 30 (for example, 1/2 as a coefficient) and a 1-field delay unit 31 as shown in FIG. 2 is used as the first embodiment. Other configurations are the same as those in FIG. 7.

【0020】以上のような構成による作用を説明する。
映像信号入力端子10に量子化されて入力した原画素映
像信号は、映像出力監視部15のデータカウンタ17に
送られると、このデータカウンタ17は、Mビットの映
像データをそれぞれのビットに対応したM個のカウンタ
で各ビットの1または複数フレーム中の表示数である
「サブフィールドKの表示ドット数」をカウントする。
カウント値選択回路18は、前記データカウンタ17で
計数した「サブフィールドKの表示ドット数」を、「全
ドット数」で除する演算を行い表示面積率(Sk)を求
める。そして、1フィールド遅延ROM27を介して偏
差演算部20へ送られ、この偏差演算部20により各ビ
ットの輝度偏差特性が求められ、これに基づき輝度特性
演算部21により各レベルの輝度偏差量が求められ、閾
値変換部22で閾値に変換される。
The operation of the above configuration will be described.
When the original pixel video signal quantized and input to the video signal input terminal 10 is sent to the data counter 17 of the video output monitoring unit 15, the data counter 17 corresponds the M-bit video data to each bit. The "count of display dots in subfield K", which is the display number of each bit in one or a plurality of frames, is counted by M counters.
The count value selection circuit 18 calculates the display area ratio (Sk) by dividing the "display dot number of subfield K" counted by the data counter 17 by the "total dot number". Then, it is sent to the deviation calculator 20 via the 1-field delay ROM 27, and the brightness deviation characteristic of each bit is calculated by the deviation calculator 20. Based on this, the brightness characteristic calculator 21 calculates the brightness deviation amount of each level. Then, the threshold conversion unit 22 converts the threshold value.

【0021】ここで、閾値変換部22から加算器29へ
の入力信号が、図6における(a)のように、t1時に
「0」から「1」に変化したものとする。この加算器2
9の出力に係数器30でたとえば係数1/2が掛けら
れ、その出力が1フィールド遅延器31で1フィールド
遅延されて前記加算器29に戻される。その結果、図6
(b)に示すように、t2時には、変化分の1/2だけ
が出力する。同様にして、t3時には、1/2の1/2
が1/2に加算されて3/4だけが出力し、さらに、t
4時には、1/4の1/2が3/4に加算されて7/8
だけが出力する。以下同様にして、「1」に飽和する。
Here, it is assumed that the input signal from the threshold converter 22 to the adder 29 changes from "0" to "1" at t1 as shown in (a) of FIG. This adder 2
The output of 9 is multiplied by, for example, a coefficient of 1/2 in the coefficient unit 30, and its output is delayed by 1 field in the 1-field delay unit 31 and returned to the adder 29. As a result, FIG.
As shown in (b), at t2, only 1/2 of the change is output. Similarly, at t3, 1/2 of 1/2
Is added to 1/2 and only 3/4 is output, and further, t
At 4 o'clock, 1/2 of 1/4 is added to 3/4 to 7/8
Only outputs. In the same manner, the value is saturated to "1".

【0022】以上のようにループフィルタ28を挿入す
ることにより、「階調特性取得」→「誤差拡散」→「階
調特性取得」→…のループでの映像の振動が抑制され
る。そのため、閾値を過去の状態を監視して徐々に変化
させることにより、急峻な変化、すなわち高い周波数成
分による変化が抑制されて滑らかな変化となり、ちらつ
きのない良質な映像が得られる。
By inserting the loop filter 28 as described above, the vibration of the image in the loop of “gradation characteristic acquisition” → “error diffusion” → “gradation characteristic acquisition” → ... Is suppressed. Therefore, by monitoring the past state and gradually changing the threshold value, a sharp change, that is, a change due to a high frequency component is suppressed to be a smooth change, and a high-quality image without flicker can be obtained.

【0023】前記ループフィルタ28は、第2実施例と
して図3に示すような1フィールド遅延器31、加算器
29、係数器30(たとえば係数として1/2)の順に
接続した2タップ型のものを用いることもできる。この
場合、閾値変換部22から1フィールド遅延器31への
入力信号が、前記同様、図6における(a)のように、
t1時に「0」から「1」に変化したものとすると、1
フィールド遅延器31で1フィールド遅延された信号と
遅延されない信号とが加算器29にて加算され、この加
算器29の出力に係数器30でたとえば係数1/2が掛
けられる。その結果、図6(c)に示すように、t2時
には、変化分の1/2だけが出力する。つぎに、t3時
には、「1」になる。
As the second embodiment, the loop filter 28 is of a 2-tap type in which a 1-field delay unit 31, an adder 29, and a coefficient unit 30 (for example, 1/2 as a coefficient) are connected in this order as shown in FIG. Can also be used. In this case, the input signal from the threshold conversion unit 22 to the 1-field delay unit 31 is, as described above, as shown in (a) of FIG.
If it changes from "0" to "1" at t1, 1
A signal delayed by one field in the field delay unit 31 and a signal not delayed by the field delay unit 31 are added in the adder 29, and the output of the adder 29 is multiplied by, for example, a coefficient of 1/2 in the coefficient unit 30. As a result, as shown in FIG. 6C, at t2, only 1/2 of the change is output. Next, it becomes "1" at t3.

【0024】前記ループフィルタ28は、第3実施例と
して図4に示すような加算器29と1フィールド遅延器
31だけの非飽和型のものを用いることもできる。この
場合、閾値変換部22から1フィールド遅延器31への
入力信号が、前記同様、図6における(a)のように、
t1時に「0」から「1」に変化したものとすると、1
フィールド遅延器31で1フィールド遅延された信号と
遅延されない信号とが加算器29にて加算されて出力す
る。その結果、図6(d)に示すように、t2時に
「1」になる。t3時以降にさらに増大する出力につい
ては抑制回路を設けるなどの他の回路を付加して処理を
する。
As the loop filter 28, a non-saturation type filter having only an adder 29 and a one-field delay unit 31 as shown in FIG. 4 can be used as the third embodiment. In this case, the input signal from the threshold conversion unit 22 to the 1-field delay unit 31 is, as described above, as shown in (a) of FIG.
If it changes from "0" to "1" at t1, 1
The signal delayed by one field by the field delay unit 31 and the signal not delayed by the field delay unit 31 are added by the adder 29 and output. As a result, as shown in FIG. 6D, it becomes “1” at t2. The output that further increases after t3 is processed by adding another circuit such as a suppression circuit.

【0025】前記ループフィルタ28は、第4実施例と
して図5に示すような第1の係数器30a(たとえば係
数として1/2)、加算器29、1フィールド遅延器3
1の順に接続するとともに、1フィールド遅延器31か
ら加算器29への帰還路に挿入された第2の係数器30
b(たとえば係数として1/2)からなる飽和積分型の
ものを用いることもできる。この場合、図2と同様、図
6(b)のように1/2、3/4、7/8…となり
「1」に飽和する。
The loop filter 28 includes a first coefficient unit 30a (for example, 1/2 as a coefficient), an adder 29, and a one-field delay unit 3 as shown in FIG. 5 as a fourth embodiment.
The second coefficient multiplier 30 connected in the order of 1 and inserted in the feedback path from the 1-field delay device 31 to the adder 29
It is also possible to use a saturation integral type of b (for example, 1/2 as a coefficient). In this case, similarly to FIG. 2, it becomes 1/2, 3/4, 7/8 ... As shown in FIG.

【0026】前記実施例では、ループフィルタ28を閾
値変換部22と閾値転送部26の間に挿入したが、この
例に限られるものではなく、データカウンタ17の出力
側と誤差拡散回路11の入力側との間であればどの位置
に挿入しても同様の結果が得られる。
In the above embodiment, the loop filter 28 is inserted between the threshold conversion unit 22 and the threshold transfer unit 26, but the present invention is not limited to this example, and the output side of the data counter 17 and the input of the error diffusion circuit 11 are not limited to this example. Similar results can be obtained regardless of the position of insertion between the two sides.

【0027】[0027]

【発明の効果】本発明は、以上のようにループフィルタ
28を挿入したので、「階調特性取得」→「誤差拡散」
→「階調特性取得」→…のループでの映像の振動が抑制
される。そのため、閾値を過去の状態を監視して徐々に
変化させることにより、急峻な変化、すなわち高い周波
数成分による変化が抑制されて滑らかな変化となり、ち
らつきのない良質な映像が得られるものである。
According to the present invention, since the loop filter 28 is inserted as described above, "gradation characteristic acquisition" → "error diffusion"
→ Vibration of image in the loop of “Gradation characteristic acquisition” →… is suppressed. Therefore, by monitoring the past state and gradually changing the threshold value, a sharp change, that is, a change due to a high frequency component is suppressed to be a smooth change, and a high-quality image without flicker can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるディスプレイ装置の誤差拡散処理
装置の一実施例を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of an error diffusion processing device of a display device according to the present invention.

【図2】本発明装置に用いられたループフィルタ28の
第1実施例を示すブロック図である。
FIG. 2 is a block diagram showing a first embodiment of a loop filter 28 used in the device of the present invention.

【図3】本発明装置に用いられたループフィルタ28の
第2実施例を示すブロック図である。
FIG. 3 is a block diagram showing a second embodiment of a loop filter 28 used in the device of the present invention.

【図4】本発明装置に用いられたループフィルタ28の
第3実施例を示すブロック図である。
FIG. 4 is a block diagram showing a third embodiment of a loop filter 28 used in the device of the present invention.

【図5】本発明装置に用いられたループフィルタ28の
第3実施例を示すブロック図である。
FIG. 5 is a block diagram showing a third embodiment of the loop filter 28 used in the device of the present invention.

【図6】本発明装置に用いられた異なるループフィルタ
28による動作波形図である。
FIG. 6 is an operation waveform diagram of a different loop filter 28 used in the device of the present invention.

【図7】本出願人が先に提案したディスプレイ装置の誤
差拡散処理装置を示すブロック図である。
FIG. 7 is a block diagram showing an error diffusion processing device of a display device previously proposed by the applicant.

【図8】発光輝度特性の一例を示す特性図である。FIG. 8 is a characteristic diagram showing an example of emission luminance characteristics.

【図9】発光輝度特性の代表的な一例を示す特性図であ
る。
FIG. 9 is a characteristic diagram showing a typical example of emission luminance characteristics.

【符号の説明】[Explanation of symbols]

10…映像信号入力端子、11…誤差拡散回路、12…
誤差量演算部、13…処理回路部、14…PDP、15
…映像出力監視部、16…サンプリングクロック発生回
路、17…データカウンタ、18…カウント値選択回
路、19…発生輝度特性取得回路、20…偏差演算部、
21…輝度特性演算部、22…閾値変換部、23…演算
コントロール部、24…処理サブフィールドコントロー
ル部、25…処理レベルコントロール部、26…閾値転
送部、27…1フィールド遅延ROM、28…ループフ
ィルタ、29…加算器、30、30a、30b…係数
器、31…1フィールド遅延器。
10 ... Video signal input terminal, 11 ... Error diffusion circuit, 12 ...
Error amount calculation unit, 13 ... Processing circuit unit, 14 ... PDP, 15
... video output monitoring section, 16 ... sampling clock generation circuit, 17 ... data counter, 18 ... count value selection circuit, 19 ... generated luminance characteristic acquisition circuit, 20 ... deviation calculation section,
21 ... Luminance characteristic calculation unit, 22 ... Threshold conversion unit, 23 ... Calculation control unit, 24 ... Processing subfield control unit, 25 ... Processing level control unit, 26 ... Threshold transfer unit, 27 ... 1 field delay ROM, 28 ... Loop Filter, 29 ... Adder, 30, 30a, 30b ... Coefficient multiplier, 31 ... 1-field delay device.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 正幸 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 松永 誠司 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Masayuki Kobayashi, 1116 Suenaga, Takatsu-ku, Kawasaki-shi, Kanagawa, Fujitsu General Co., Ltd. 72) Inventor Seiji Matsunaga 1116 Suenaga, Takatsu-ku, Kawasaki City, Kanagawa Prefecture Fujitsu General Limited

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 量子化されて入力した原画素映像信号
に、原画素より過去に生じた再現誤差を加算して拡散出
力信号を得て擬似中間調表示を行なう誤差拡散回路11
と、表示面積率(Sk)を求める映像出力監視部15
と、各ビットの輝度偏差特性により各レベルの輝度偏差
量を求め、閾値に変換する発生輝度特性取得回路19と
をループ状に接続してなる装置において、前記映像出力
監視部15から誤差拡散回路11までのループ内に、ル
ープでの映像の振動を抑制するループフィルタ28を挿
入してなることを特徴とするディスプレイ装置の誤差拡
散処理装置。
1. An error diffusion circuit 11 for adding a reproduction error generated in the past from an original pixel to a quantized input original pixel video signal to obtain a diffused output signal and performing pseudo halftone display.
And the video output monitoring unit 15 for obtaining the display area ratio (Sk)
And a generated luminance characteristic acquisition circuit 19 for obtaining a luminance deviation amount at each level based on the luminance deviation characteristic of each bit and converting it to a threshold value, in a device connected in a loop. An error diffusion processing device for a display device, wherein a loop filter 28 for suppressing image vibration in the loop is inserted in the loops up to 11.
【請求項2】 ループフィルタ28は、加算器29と、
係数器30と、1フィールド遅延器31とを順次接続す
るとともに、1フィールド遅延器31の出力を加算器2
9に帰還するようにした飽和積分型からなり、係数器3
0で1より小さな係数を掛け、かつ1フィールド遅延器
31で1フィールド遅延した信号を、前記加算器29で
入力信号に加算するようにした請求項1記載のディスプ
レイ装置の誤差拡散処理装置。
2. The loop filter 28 includes an adder 29,
The coefficient unit 30 and the 1-field delay unit 31 are sequentially connected, and the output of the 1-field delay unit 31 is added to the adder 2
It is composed of a saturation integral type that is fed back to 9 and has a coefficient unit 3
The error diffusion processing device for a display device according to claim 1, wherein a signal obtained by multiplying a coefficient smaller than 1 by 0 and delayed by 1 field by the 1-field delay unit 31 is added to the input signal by the adder 29.
【請求項3】 ループフィルタ28は、1フィールド遅
延器31と、この1フィールド遅延器31の出力信号と
遅延しない信号との加算器29と、この加算器29に接
続され1より小さな係数を掛けるための係数器30との
2タップ型からなる請求項1記載のディスプレイ装置の
誤差拡散処理装置。
3. The loop filter 28 includes a 1-field delay unit 31, an adder 29 for adding an output signal of the 1-field delay unit 31 and a signal that is not delayed, and is connected to the adder 29 and multiplies a coefficient smaller than 1. 2. The error diffusion processing device for a display device according to claim 1, wherein the error diffusion processing device is of a 2-tap type with a coefficient unit 30 for performing.
【請求項4】 ループフィルタ28は、加算器29と、
1フィールド遅延器31とを順次接続するとともに、1
フィールド遅延器31の出力を加算器29に帰還するよ
うにした非飽和積分型からなり、1フィールド遅延器3
1で1フィールド遅延した信号を、前記加算器29で入
力信号に加算するようにした請求項1記載のディスプレ
イ装置の誤差拡散処理装置。
4. The loop filter 28 includes an adder 29,
The 1-field delay device 31 is sequentially connected, and
The output of the field delay device 31 is fed back to the adder 29 and is of a non-saturated integral type.
2. The error diffusion processing device for a display device according to claim 1, wherein the signal delayed by 1 field by 1 is added to the input signal by the adder 29.
【請求項5】 ループフィルタ28は、第1の係数器3
0aと、加算器29と、1フィールド遅延器31とを順
次接続するとともに、1フィールド遅延器31の出力
を、第2の係数器30bを介して加算器29に帰還する
ようにした飽和積分型からなり、前記第1の係数器30
aで1より小さな係数を掛けた入力信号と、1フィール
ド遅延器31で1フィールド遅延し、かつ第2の係数器
30bで1より小さな係数を掛けた信号とを前記加算器
29で加算するようにした請求項1記載のディスプレイ
装置の誤差拡散処理装置。
5. The loop filter 28 comprises a first coefficient unit 3
0a, the adder 29, and the 1-field delay unit 31 are sequentially connected, and the output of the 1-field delay unit 31 is fed back to the adder 29 via the second coefficient unit 30b. And the first coefficient unit 30
The adder 29 adds the input signal multiplied by a coefficient smaller than 1 by a and the signal delayed by 1 field by the 1 field delay unit 31 and multiplied by a coefficient smaller than 1 by the second coefficient unit 30b. The error diffusion processing device for a display device according to claim 1.
JP12322795A 1995-04-24 1995-04-24 Error diffusion processing device for display device Expired - Fee Related JP3322073B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12322795A JP3322073B2 (en) 1995-04-24 1995-04-24 Error diffusion processing device for display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12322795A JP3322073B2 (en) 1995-04-24 1995-04-24 Error diffusion processing device for display device

Publications (2)

Publication Number Publication Date
JPH08292747A true JPH08292747A (en) 1996-11-05
JP3322073B2 JP3322073B2 (en) 2002-09-09

Family

ID=14855354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12322795A Expired - Fee Related JP3322073B2 (en) 1995-04-24 1995-04-24 Error diffusion processing device for display device

Country Status (1)

Country Link
JP (1) JP3322073B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030020210A (en) * 2001-09-03 2003-03-08 주식회사 유피디 Error Diffusion Method for display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030020210A (en) * 2001-09-03 2003-03-08 주식회사 유피디 Error Diffusion Method for display device

Also Published As

Publication number Publication date
JP3322073B2 (en) 2002-09-09

Similar Documents

Publication Publication Date Title
KR100379703B1 (en) Display method and device
EP0707302B1 (en) Gray scale processing using error diffusion
JP2001154631A (en) Method and device for controlling gradation in pdp
JP2003177697A (en) Video display device
JP3322073B2 (en) Error diffusion processing device for display device
JP2760295B2 (en) Error diffusion processing device for display device
JP3572685B2 (en) Pseudo halftone processing method and circuit
JP3414161B2 (en) Pseudo halftone image display device
JPH11119730A (en) Video display device
JPH09222870A (en) Error diffusion processing device
JP3521591B2 (en) Error diffusion processing device for display device
JP2001042814A (en) Display driving device and driving method thereof
JP3312517B2 (en) Error diffusion processing device for display device
JP3484895B2 (en) Error diffusion circuit of display device
JP3232921B2 (en) Pseudo pattern processing circuit
JP5128818B2 (en) Method and apparatus for reducing row load effect
JP3334401B2 (en) Error diffusion processing device for display device
JP3484894B2 (en) Error diffusion circuit of display device
JP3570092B2 (en) Gray scale adaptive error diffusion circuit
JP3500732B2 (en) Pseudo halftone processing circuit
JP3593799B2 (en) Error diffusion circuit of multiple screen display device
JP2820036B2 (en) Display device gradation correction circuit
JP3463380B2 (en) Image display device
JPH11327497A (en) Video signal processing device and display device
JPH09146493A (en) Error diffusion processing device for display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080628

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080628

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110628

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees