JPH08288300A - Heterojunction bipolar transistor - Google Patents

Heterojunction bipolar transistor

Info

Publication number
JPH08288300A
JPH08288300A JP8674895A JP8674895A JPH08288300A JP H08288300 A JPH08288300 A JP H08288300A JP 8674895 A JP8674895 A JP 8674895A JP 8674895 A JP8674895 A JP 8674895A JP H08288300 A JPH08288300 A JP H08288300A
Authority
JP
Japan
Prior art keywords
layer
emitter
base
bipolar transistor
heterojunction bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8674895A
Other languages
Japanese (ja)
Inventor
Tadao Ishibashi
忠夫 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP8674895A priority Critical patent/JPH08288300A/en
Publication of JPH08288300A publication Critical patent/JPH08288300A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PURPOSE: To make it possible to easily form a fine, effective protective construction for emitter.base junction. CONSTITUTION: Doping concentration for spacer layer 4 is made sufficiently lower than that of an emitter layer 3, its film thickness is made thin below 100 angstrom approximately, and its operation is set to be carried out under a depletion state. In addition, this spacer layer 4 acts as a potential barrier for a large number of carriers and a small number of carriers of a base layer 5 and loses most of its potential barrier to less than 100meV for a larger number of carriers of the emitter layer 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、化合物半導体材料を
用いて高性能化を図ったヘテロ接合バイポーラトランジ
スタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heterojunction bipolar transistor having a high performance by using a compound semiconductor material.

【0002】[0002]

【従来の技術】GaAs基板上に作成した化合物半導体
HBT(ヘテロ接合バイポーラトランジスタ)は、動作
速度,大出力動作,製造面での自由度の点で優れた素質
を持っており、次世代の超高速デバイスとして期待され
ている。他の多くのデバイスと同様に、寄生抵抗や寄生
容量を低減させるための素子の微細化は、このHBTに
おいても高速化のための基本的な手法である。微細化の
うち、ベース電極をエミッタメサに可能な限り近接させ
る技術は、ベース抵抗を低減させる上で特に重要であ
り、そのための様々なセルフアライン構造が用いられて
きた。
2. Description of the Related Art A compound semiconductor HBT (heterojunction bipolar transistor) formed on a GaAs substrate has excellent characteristics in terms of operation speed, high output operation, and degree of freedom in manufacturing. Expected as a high-speed device. Like many other devices, miniaturization of elements for reducing parasitic resistance and parasitic capacitance is a basic method for speeding up this HBT. Among the miniaturization, the technique of bringing the base electrode as close as possible to the emitter mesa is particularly important for reducing the base resistance, and various self-aligned structures have been used for that purpose.

【0003】ここで、微細化にともなって問題となるの
は、エミッタ・ベース接合の周辺に発生する過剰ベース
電流が、全ベース電流に比べて相対的に大きくなり、電
流利得が低下することである。従って、通常のHBTで
は、その接合の周辺をエミッタ層の一部を用いてカバー
するいわゆるガードリング構造とし、表面再結合による
リーク電流を抑える対策がなされている。しかしなが
ら、ベース電極/エミッタメサ間隔が一定以下に狭くな
ると、ガードリングの効果が失われる。従って、微細化
に耐える新たなエミッタ・ベース接合の保護構造や材料
構造の開発が望まれている。
Here, the problem with miniaturization is that the excess base current generated around the emitter-base junction becomes relatively larger than the total base current and the current gain decreases. is there. Therefore, in the normal HBT, a so-called guard ring structure is used in which the periphery of the junction is covered by using a part of the emitter layer, and measures are taken to suppress the leakage current due to surface recombination. However, if the base electrode / emitter mesa spacing becomes narrower than a certain value, the effect of the guard ring is lost. Therefore, it is desired to develop a new emitter / base junction protective structure and material structure that can withstand miniaturization.

【0004】材料構成の面では、AlGaAsよりも安
定と考えられるInGaPをエミッタとするInGaP
/GaAsが注目されている。すでに、寿命試験の結果
で、AlGaAs/GaAs系よりも長寿命となるとの
報告もある。しかし、InGaPをエミッタとして用い
たHBTの製造には、GaAsとInGaPとの材料の
化学的性質の違いのため、より高度な技術が要求され
る。InGaPの応用は、材料的には有利となるにもか
かわらず、一般的なトランジスタの構造を用いる限り、
微細なガードリング構造の製造は難しい。
In terms of material structure, InGaP having InGaP as an emitter, which is considered to be more stable than AlGaAs, is used.
/ GaAs is drawing attention. It has already been reported as a result of the life test that the life is longer than that of the AlGaAs / GaAs system. However, in manufacturing an HBT using InGaP as an emitter, a more advanced technique is required due to the difference in the chemical properties of the materials of GaAs and InGaP. Although the application of InGaP is advantageous in terms of materials, as long as a general transistor structure is used,
It is difficult to manufacture a fine guard ring structure.

【0005】図3は、従来の典型的なnpn型InGa
P/GaAsHBTの構成を示し、(a)は断面図、
(b)はバンドダイアグラムである。同図において、1
1はGaAsからなるエミッタキャップ層、12は組成
傾斜AlGaAsからなるエミッタキャップ層、13は
AlGaAsからなるエミッタキャップ層である。ま
た、14はn形の不純物としてシリコンが導入されたI
nGaPからなるエミッタ層、15はp形の不純物とし
て炭素が導入されたGaAsからなるベース層、16は
n形の不純物としてシリコンが導入されたGaAsから
なるコレクタ層、17はGaAsからなるサブコレクタ
層、18はAuGe合金からなるエミッタ電極、19は
TiとAuとの積層金属からなるベース電極、20はA
uGe合金からなるコレクタ電極である。
FIG. 3 shows a conventional typical npn type InGa.
The structure of P / GaAs HBT is shown, (a) is a sectional view,
(B) is a band diagram. In the figure, 1
Reference numeral 1 is an emitter cap layer made of GaAs, 12 is an emitter cap layer made of a compositionally graded AlGaAs, and 13 is an emitter cap layer made of AlGaAs. Further, 14 is an I doped with silicon as an n-type impurity.
An emitter layer made of nGaP, a base layer 15 made of GaAs in which carbon is introduced as a p-type impurity, a collector layer 16 made of GaAs in which silicon is introduced as an n-type impurity, and a subcollector layer 17 made of GaAs , 18 is an emitter electrode made of AuGe alloy, 19 is a base electrode made of a laminated metal of Ti and Au, and 20 is A
It is a collector electrode made of a uGe alloy.

【0006】図3のHBTにおいては、エミッタキャッ
プ層12,13にAlGaAsを用いるようにしている
が、エミッタ層14はInGaPであり、ガードリング
の形成は接合の周辺のエミッタ層14を薄く一定の横幅
に加工することで行われる(文献1:F.Ren et al.,IEE
E Electron Device Lett.14,p.322,1993)。InGaP
/GaAsヘテロ界面での価電子帯不連続は、AlGa
As/GaAsのそれよりも大きく、ベース中からエミ
ッタ中に逆注入するホール電流を低減する。すなわち、
電流利得の低下を防げる。これは特に、素子温度が高く
なると効果的である。なお、図3に示すHBTでは、エ
ミッタ層14の半導体材料をInGaPとするため、複
数のキャップ層を設けるようにしている。
In the HBT of FIG. 3, AlGaAs is used for the emitter cap layers 12 and 13, but the emitter layer 14 is InGaP, and the formation of the guard ring makes the emitter layer 14 around the junction thin and uniform. It is performed by processing to the width (Reference 1: F.Ren et al., IEE
E Electron Device Lett. 14, p. 322, 1993). InGaP
Valence band discontinuity at the / GaAs hetero interface is due to AlGa
It is larger than that of As / GaAs and reduces the hole current that is reversely injected from the base into the emitter. That is,
It is possible to prevent a decrease in current gain. This is particularly effective when the element temperature becomes high. In the HBT shown in FIG. 3, since the semiconductor material of the emitter layer 14 is InGaP, a plurality of cap layers are provided.

【0007】図4は、従来の他の例である、npn型I
nGaP/GaAsHBTの構成を示し、(a)は断面
図、(b)はバンドダイアグラムである。同図におい
て、21はGaAsからなるエミッタ層、22はInG
aPからなるバリア層、23はGaAsからなるベース
層、24はGaAsからなるコレクタ層、25はGaA
sからなるサブコレクタ層、26はエミッタ電極、27
はベース電極、28はコレクタ電極である。
FIG. 4 shows another conventional example, an npn type I.
The structure of nGaP / GaAsHBT is shown, (a) is sectional drawing, (b) is a band diagram. In the figure, 21 is an emitter layer made of GaAs, and 22 is InG.
aP barrier layer 23, GaAs base layer 24, GaAs collector layer 25, GaA
s subcollector layer, 26 is an emitter electrode, 27
Is a base electrode and 28 is a collector electrode.

【0008】図4の構造のHBTは、トンネルエミッタ
型と呼ばれるものであり、InGaPからなるバリア層
22は十分なトンネル電流が得られるように一定以下に
薄く、かつエミッタ・ベース耐圧が確保できるように一
定以上に厚くする必要がある。報告例では、バリア層2
2の厚さとしては200Å程度が用いられている(文献
2:H.Leier et al.,Electron.Lett.29,p.868,1993)。
このトンネルエミッタ型HBTでは、意図的にガードリ
ング構造とはしないで、バリア層22をベース層23の
全面に残して、接合の保護を行うようにしている。
The HBT having the structure shown in FIG. 4 is called a tunnel emitter type, and the barrier layer 22 made of InGaP is thinner than a certain thickness so that a sufficient tunnel current can be obtained, and an emitter-base breakdown voltage can be secured. It is necessary to make it thicker than a certain amount. In the reported example, the barrier layer 2
The thickness of 2 is about 200Å (Reference 2: H. Leier et al., Electron. Lett. 29, p. 868, 1993).
In this tunnel emitter type HBT, the barrier ring 22 is not intentionally formed into a guard ring structure, but the barrier layer 22 is left on the entire surface of the base layer 23 to protect the junction.

【0009】[0009]

【発明が解決しようとする課題】従来は以上のように構
成されていたので、以下に示すような問題点があった。
まず、図3に示したHBT構造の第1の問題は、InG
aPからなるエミッタ層14をガードリング構造とする
ための微細加工にある。材料の特質として、InGaP
のウエットエッチングは、一般的に制御性に乏しいもの
である。このため、この微細加工には、ドライエッチン
グを用いることになる。しかし、ドライエッチングの過
程では、イオン衝撃などによりInGaPの層やGaA
sの層にダメージが発生する。その結果、InGaPや
GaAsの表面/バルク中の再結合中心密度が増大し、
それがベース電流を増大したり、素子寿命を劣化させた
りする原因となりうる。
Since the conventional configuration is as described above, there are the following problems.
First, the first problem of the HBT structure shown in FIG.
This is a fine processing for forming the emitter layer 14 made of aP into a guard ring structure. InGaP as a material characteristic
The wet etching is generally poor in controllability. Therefore, dry etching is used for this fine processing. However, in the process of dry etching, the InGaP layer and the GaA layer may be damaged by ion bombardment.
Damage occurs to the s layer. As a result, the recombination center density on the surface / bulk of InGaP or GaAs increases,
It may increase the base current or deteriorate the device life.

【0010】第2の問題は、仮にガードリング構造がダ
メージを受けずに形成されたとしても、加工の制御性の
制約から、残されるガードリング部分が比較的厚くな
り、そのために、ガードリング部分に電子が注入される
電流パスが生じる点である。ここで、薄層化の必要のな
い程度にエミッタ層14をはじめから適度に薄く形成す
るようにしても、ガードリング構造形成のためのドライ
エッチングのダメージの影響は前述と同様に残る。ま
た、ガードリング中の電流パスは完全には抑えられな
い。結局、エミッタとして機能すべくドーピング濃度と
厚さが設計されたn形のInGaP層にガードリング構
造を形成しようとする限り、接合の保護構造としてのガ
ードリングの加工が難しい。そして、ドライエッチング
のダメージが残るという問題が避けられない。
The second problem is that even if the guard ring structure is formed without being damaged, the remaining guard ring portion becomes relatively thick due to the restriction of the controllability of processing, and therefore the guard ring portion is formed. This is the point where a current path in which electrons are injected occurs. Here, even if the emitter layer 14 is appropriately thinly formed from the beginning to the extent that it is not necessary to thin the layer, the influence of the damage of the dry etching for forming the guard ring structure remains as described above. Moreover, the current path in the guard ring cannot be completely suppressed. After all, as long as the guard ring structure is to be formed in the n-type InGaP layer whose doping concentration and thickness are designed to function as the emitter, it is difficult to process the guard ring as the junction protective structure. Then, the problem that the damage of dry etching remains is inevitable.

【0011】一方、トンネルエミッタ型HBTの問題
は、第1に、バリア層22が比較的薄いので、エミッタ
・ベース耐圧が十分でないことである。第2に、バリア
層22上に形成した金属をこのバリア層22を通して合
金化することでベース電極27を形成する。このため、
その合金深さの制御が必要になるとともに、ベース層2
3との接触抵抗が必ずしも低くならない。これに対し
て、バリア層22を薄くすれば、エミッタ容量の増大と
エミッタ・ベース耐圧の低下を招くという問題が起こ
る。
On the other hand, the problem of the tunnel emitter type HBT is that, firstly, the barrier voltage of the barrier layer 22 is relatively thin, and therefore the breakdown voltage of the emitter / base is not sufficient. Secondly, the metal formed on the barrier layer 22 is alloyed through the barrier layer 22 to form the base electrode 27. For this reason,
It is necessary to control the alloy depth, and the base layer 2
The contact resistance with 3 is not necessarily low. On the other hand, if the barrier layer 22 is made thin, there arises a problem that the emitter capacitance increases and the emitter-base breakdown voltage decreases.

【0012】この発明は、以上のような問題点を解消す
るためになされたものであり、微細で有効な、エミッタ
・ベース接合の保護構造を容易に形成できるようにする
ことを目的とする。
The present invention has been made to solve the above problems, and it is an object of the present invention to easily form a fine and effective protective structure for an emitter-base junction.

【0013】[0013]

【課題を解決するための手段】この発明のヘテロ接合バ
イポーラトランジスタは、第1導電形のコレクタ層、こ
の上に形成された第2導電形のベース層、この上に形成
された第1導電形のエミッタ層から構成された積層構造
を含み、それぞれの層に接続する電極が設けられ、ベー
ス層がエミッタ層下の領域より延長している外部ベース
領域にこのベース層に接続する電極が形成されている。
そして、以下に示すようにして、ベース層上にスペーサ
層が形成されていることを特徴とする。まず、第1に、
そのスペーサ層は、エミッタ層にドーピングされている
不純物濃度以下の不純物濃度を有する。第2に、ベース
層の多数キャリアおよび少数キャリアに対してポテンシ
ャル障壁として働く。第3に、そのベース層の多数キャ
リアに対するポテンシャル障壁はエミッタ層のポテンシ
ャル障壁よりも高く、エミッタ層の多数キャリアに対し
ては100meV以下の障壁として働く。第4に、ヘテ
ロ接合バイポーラトランジスタの動作状態では空乏化す
る。また、このスペーサ層は、そのバンドギャップエネ
ルギーがエミッタ層側ほど大きいことを特徴とする。そ
して、そのスペーサ層は、そのバンドギャップエネルギ
ーがベース層側よりエミッタ層側に向かって階段的に増
大していることを特徴とする。
A heterojunction bipolar transistor according to the present invention comprises a collector layer of a first conductivity type, a base layer of a second conductivity type formed on the collector layer, and a first conductivity type formed on the collector layer. An electrode connected to each layer is provided, and an electrode connected to this base layer is formed in an external base region where the base layer extends beyond the region under the emitter layer. ing.
Then, as described below, a spacer layer is formed on the base layer. First of all,
The spacer layer has an impurity concentration equal to or lower than the impurity concentration doped in the emitter layer. Secondly, it acts as a potential barrier against majority and minority carriers in the base layer. Third, the potential barrier for majority carriers in the base layer is higher than the potential barrier for the emitter layer, and acts as a barrier of 100 meV or less for majority carriers in the emitter layer. Fourth, depletion occurs in the operating state of the heterojunction bipolar transistor. Further, this spacer layer is characterized in that its band gap energy is larger toward the emitter layer side. The spacer layer is characterized in that the band gap energy thereof increases stepwise from the base layer side toward the emitter layer side.

【0014】[0014]

【作用】スペーサ層は、ベース層の多数キャリアに対し
てエミッタ層よりポテンシャル障壁が高く、かつエミッ
タ層の多数キャリアに対してはほとんど障壁とならない
ので、トランジスタの動作に大きな変化を起こすことが
ない。そして、このスペーサ層は、ベース層の多数キャ
リアキャリアおよび少数キャリアに対してポテンシャル
障壁として働くので、ベース層が露出する場合に比べて
表面再結合を抑えられる.
The spacer layer has a higher potential barrier than the emitter layer for majority carriers in the base layer and hardly acts as a barrier for majority carriers in the emitter layer, so that it does not cause a large change in the operation of the transistor. . Since this spacer layer acts as a potential barrier against majority carrier and minority carrier of the base layer, surface recombination can be suppressed as compared with the case where the base layer is exposed.

【0015】[0015]

【実施例】まず、この発明の実施例を説明する前に、発
明の概要について説明する。この発明においては、HB
T構造に、エミッタ層あるいは接合のバリア層としては
機能せず、一方で、ベース層の表面保護としては有効に
働く「スペーサ層」を新たに導入するようにしたところ
に特徴がある。そして、このベース層に隣接するスペー
サ層が、注入電流の制御に直接寄与していない点が特徴
である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, an outline of the invention will be described before describing embodiments of the present invention. In this invention, HB
A feature of the T structure is that a "spacer layer" is newly introduced, which does not function as an emitter layer or a barrier layer of a junction, but works effectively as a surface protection of the base layer. The spacer layer adjacent to the base layer does not directly contribute to the control of the injection current.

【0016】以下この発明の1実施例を図を参照して説
明する。 実施例1.図1は、この発明の1実施例であるnpn型
のAlGaAs/GaAsHBTの構成を示す断面図
(a)とバンドダイアグラム(b)である。同図におい
て、1はGaAsからなるエミッタキャップ層、2はA
lの組成比がエミッタキャップ層1側より徐々に増大し
ていく組成傾斜したAlGaAsからなるエミッタキャ
ップ層である。また、3はAlGaAsからなるエミッ
タ層、4はInGaPからなるスペーサ層、5はGaA
sからなるベース層、6はGaAsからなるコレクタ
層、7はGaAsからなるサブコレクタ層、8はエミッ
タ電極、9はベース電極、10はコレクタ電極である。
An embodiment of the present invention will be described below with reference to the drawings. Example 1. FIG. 1 is a sectional view (a) and a band diagram (b) showing a structure of an npn type AlGaAs / GaAs HBT which is one embodiment of the present invention. In the figure, 1 is an emitter cap layer made of GaAs, and 2 is A.
This is an emitter cap layer made of AlGaAs having a composition gradient in which the composition ratio of 1 gradually increases from the emitter cap layer 1 side. Further, 3 is an emitter layer made of AlGaAs, 4 is a spacer layer made of InGaP, and 5 is GaA.
s is a base layer, 6 is a GaAs collector layer, 7 is a GaAs subcollector layer, 8 is an emitter electrode, 9 is a base electrode, and 10 is a collector electrode.

【0017】この、スペーサ層4は、ドーピング濃度を
エミッタ層3よりも十分に低くし、その膜厚を100Å
程度以下に薄くして動作状態では空乏化下状態となるよ
うにする。また、このスペーサ層4は、ベース層5の多
数キャリアおよび少数キャリアに対してはポテンシャル
障壁として働き、エミッタ層3の多数キャリアに対して
はポテンシャル障壁が100meV以下とほとんどない
状態とする。そして、この実施例の構造では、エミッタ
層3の一部を加工したガードリング構造は形成せず、ベ
ース層5の表面保護層としてスペーサ層4をベース層5
全域に形成するようにした。
The spacer layer 4 has a doping concentration sufficiently lower than that of the emitter layer 3 and has a film thickness of 100Å.
The thickness is made less than or equal to a certain level so that it is in a depleted state in an operating state. The spacer layer 4 acts as a potential barrier for the majority carriers and minority carriers of the base layer 5, and has a potential barrier of 100 meV or less for the majority carriers of the emitter layer 3. In the structure of this embodiment, the guard ring structure in which a part of the emitter layer 3 is processed is not formed, and the spacer layer 4 is used as the surface protection layer of the base layer 5.
It was formed over the entire area.

【0018】ここで、ベース層5のエミッタ層3下より
はみ出ている部分(外部ベース)のバンドエネルギー状
態は、この層の結晶の構造やドーピング構造だけでは決
まらない。ここで問題となるのは、表面の電荷である。
表面準位密度が高いと、外部ベース表面の準位に蓄積さ
れるプラス電荷(npn型の場合)は、表面のバンドエ
ネルギーを下げる働きをする。この結果、外部ベースの
表面には、電子にとってポテンシャルの低い部分(電子
チャネル)が形成される。これらが注入電子のリークパ
スであり、過剰ベース電流の原因となる。
Here, the band energy state of the portion (external base) of the base layer 5 protruding from below the emitter layer 3 is not determined only by the crystal structure or doping structure of this layer. The problem here is the surface charge.
When the surface state density is high, the positive charge (in the case of npn type) accumulated on the level of the surface of the external base serves to lower the band energy of the surface. As a result, a portion (electron channel) having a low potential for electrons is formed on the surface of the external base. These are the leak paths of injected electrons, and cause excess base current.

【0019】これに対して、スペーサ層4に用いられて
いるInGaPは、GaAsとの伝導帯不連続がAlG
aAs/GaAsの場合よりも小さく、かつGaAsと
の価電子帯不連続がAlGaAs/GaAsの場合より
十分に大きい。そして、スペーサ層4は、材料的にも、
GaAsからなるベース層5や、AlGaAsからなる
エミッタ層3よりも、表面準位密度が低いという特徴が
ある。そして、このスペーサ層4は、ベース層5のキャ
リアに対してポテンシャル障壁として働くので、表面再
結合を防ぐことができる。
On the other hand, in InGaP used for the spacer layer 4, the conduction band discontinuity with GaAs is AlG.
It is smaller than the case of aAs / GaAs, and the valence band discontinuity with GaAs is sufficiently larger than that of AlGaAs / GaAs. And the spacer layer 4 is
The surface level density is lower than the base layer 5 made of GaAs and the emitter layer 3 made of AlGaAs. Since the spacer layer 4 acts as a potential barrier against the carriers of the base layer 5, surface recombination can be prevented.

【0020】ところで、前述した従来の構造(図3)で
も、GaAsからなるベース層15上にInGaPから
なるエミッタ層14があり、そしてこの上にAlGaA
sからなるエミッタキャップ層13が形成された構成と
なっている。すなわち、GaAs(ベース層)−InG
aP−AlGaAsの層構成となっており、この実施例
のからなるエミッタ層3(AlGaAs),スペーサ層
4(InGaP),ベース層5(GaAs)の構成と類
似している。しかし、図3に示す構造では、電子注入を
制御するエミッタ層14はInGaPであり、この層の
一部に動作状態で中性領域、すなわち空乏化する領域が
残る点で、前述したこの実施例の構造とは全く異なる。
By the way, also in the above-mentioned conventional structure (FIG. 3), the emitter layer 14 made of InGaP is provided on the base layer 15 made of GaAs, and the AlGaA is provided thereon.
The emitter cap layer 13 made of s is formed. That is, GaAs (base layer) -InG
The layer structure of aP-AlGaAs is similar to the structure of the emitter layer 3 (AlGaAs), spacer layer 4 (InGaP), and base layer 5 (GaAs) of this embodiment. However, in the structure shown in FIG. 3, the emitter layer 14 for controlling the electron injection is InGaP, and a neutral region, that is, a depleted region in the operating state remains in a part of this layer, which is the same as that of the above-described embodiment. The structure is completely different.

【0021】図3に示す構造では、InGaPからなる
エミッタ層14がエミッタとして機能すること、すなわ
ちトランジスタを構成するエミッタの電位がこのエミッ
タ層14の部分で規定されることを意図している。この
ため、中性部分が存在すること、すなわちキャリアが存
在することが本質的に必要なこととなり、この実施例の
構造とは全く異なることになる。また、前述した従来の
トンネルエミッタ型HBT(図4)では、バリア層22
に一定以上の厚さが必要であり、また、このバリア層2
2が注入電流を制御している。
In the structure shown in FIG. 3, it is intended that the emitter layer 14 made of InGaP functions as an emitter, that is, the potential of the emitter constituting the transistor is defined by this emitter layer 14. Therefore, the existence of the neutral portion, that is, the existence of the carrier is essentially required, which is completely different from the structure of this embodiment. Further, in the conventional tunnel emitter type HBT (FIG. 4) described above, the barrier layer 22
Needs to have a certain thickness or more, and this barrier layer 2
2 controls the injection current.

【0022】このことに対し、この実施例におけるスペ
ーサ層4(図1)は、より薄い状態とし、また、注入電
流の制御に直接寄与しない。この実施例におけるスペー
サ層4のエミッタ層3下よりはみ出している領域(外部
ベース)での役割は、GaAsからなるベース層5の表
面準位密度の低減が主目的である。スペーサ層4は、動
作状態で空乏化するように薄くしてあるが、その表面準
位密度の低減は達成される。そして、このように、スペ
ーサ層4が薄いので、「ガードリング中のポテンシャル
サドルポイント」に起因する電流パスを断つことができ
る。そして、有限の表面空間電荷によるベース層5表面
のバンドベンディングが小さくなり、ベース層5の表面
チャネルに蓄積されるキャリア濃度を抑制することがで
きる。
On the other hand, the spacer layer 4 (FIG. 1) in this embodiment is made thinner and does not directly contribute to the control of the injection current. The role of the spacer layer 4 in the region (external base) protruding from below the emitter layer 3 in this embodiment is mainly to reduce the surface state density of the base layer 5 made of GaAs. Although the spacer layer 4 is thin so as to be depleted in the operating state, the reduction of its surface state density is achieved. Since the spacer layer 4 is thin in this way, the current path due to the “potential saddle point in the guard ring” can be cut off. Then, the band bending on the surface of the base layer 5 due to the finite surface space charge becomes small, and the carrier concentration accumulated in the surface channel of the base layer 5 can be suppressed.

【0023】実施例2.図2(a)は、この発明の他の
実施例であるHBTの構成を示すバンドダイアグラムで
ある。同図において、31はAlGaAsからなるエミ
ッタ層、32はAlGaInPからなりAlの組成比が
エミッタ層31側ほど高くなっているスペーサ層、33
はGaAsからなるベース層である。スペーサ層32は
Alの組成比がエミッタ層31側で増大するバンドギャ
ップ・プロファイルをとるようにしているので、この中
では電子に対する加速電界が生じる。このため、エミッ
タ層31から注入され、ベース層33中で後方散乱によ
り逆戻りした電子の一部が、エミッタ層31とスペーサ
層32の界面に蓄積するのを防ぐことができる。
Embodiment 2 FIG. FIG. 2A is a band diagram showing the configuration of the HBT which is another embodiment of the present invention. In the figure, 31 is an emitter layer made of AlGaAs, 32 is a spacer layer made of AlGaInP, and the composition ratio of Al is higher toward the emitter layer 31 side, 33
Is a base layer made of GaAs. Since the spacer layer 32 has a bandgap profile in which the Al composition ratio increases on the side of the emitter layer 31, an accelerating electric field for electrons is generated in this. Therefore, it is possible to prevent a part of the electrons injected from the emitter layer 31 and returned in the base layer 33 due to backscattering from accumulating at the interface between the emitter layer 31 and the spacer layer 32.

【0024】実施例3.図2(b)は、この発明の第3
の実施例である、npn型のHBTの構成を示すバンド
ダイアグラムである。同図において、41はAlGaA
sからなるエミッタ層、42はAlGaInPからなる
エミッタ層41側のスペーサ層、43はGaInPから
なるスペーサ層、44はGaAsからなるベース層であ
る。この実施例においては、エミッタ層41側のスペー
サ層42の方がバンドギャップが大きく、スペーサ層4
2,43の厚さが、ポテンシャルノッチができないよう
に十分薄いものとなっている。このため、エミッタ層4
1から注入され、ベース層44中で後方散乱により逆戻
りした電子の一部が、エミッタ層41とスペーサ層42
の界面に蓄積するのを防ぐことができる。
Example 3. FIG. 2B shows a third embodiment of the present invention.
3 is a band diagram showing the configuration of an npn-type HBT, which is the example of FIG. In the figure, 41 is AlGaA.
s is an emitter layer made of s, 42 is a spacer layer made of AlGaInP on the side of the emitter layer 41, 43 is a spacer layer made of GaInP, and 44 is a base layer made of GaAs. In this embodiment, the spacer layer 42 on the side of the emitter layer 41 has a larger band gap, and the spacer layer 4
The thicknesses of 2, 43 are sufficiently thin so that a potential notch cannot be formed. Therefore, the emitter layer 4
A part of the electrons injected from 1 and returned in the base layer 44 due to backscattering is partially emitted.
Can be prevented from accumulating at the interface.

【0025】なお、上記実施例においては、npn型A
lGaAs/GaAsHBTに関して説明したが、これ
に限るものではない。例えば、InAlAs/InGa
AsHBTであってもよく、他のHBTであってもよ
い。また、pnp型のHBTにも適用できる。
In the above embodiment, the npn type A
Although the description has been made on the 1GaAs / GaAsHBT, the invention is not limited to this. For example, InAlAs / InGa
It may be AsHBT or another HBT. It can also be applied to a pnp type HBT.

【0026】[0026]

【発明の効果】以上説明したように、この発明によれ
ば、ベース層の多数キャリアおよび少数キャリアに対し
てポテンシャルバリアとして働き、そのベース中の多数
キャリアに対するポテンシャル障壁はエミッタ層より高
く、同時にエミッタ層の多数キャリアに対してはポテン
シャル障壁がほぼ無く、動作状態では空乏化する状態と
したスペーサ層をベース層上に形成するようにした。こ
のため、トランジスタのバイアス条件は、通常のHBT
と基本的には同一であるものの、過剰ベース電流の低減
と、素子加工の点で、以下に示すような優れた効果があ
る。
As described above, according to the present invention, the majority barrier and the minority carrier in the base layer act as a potential barrier, and the potential barrier for the majority carrier in the base is higher than that in the emitter layer, and at the same time, the emitter barrier. There is almost no potential barrier for majority carriers in the layer, and a spacer layer that is depleted in the operating state is formed on the base layer. Therefore, the bias condition of the transistor is the normal HBT.
Although it is basically the same as the above, it has the following excellent effects in terms of reduction of excess base current and element processing.

【0027】まず、スペーサ層は動作状態では空乏化す
るように薄く、また、このように薄くても、ベース層の
多数キャリアおよび少数キャリアに対してポテンシャル
バリアとして働き、外部ベースにおける表面再結合を低
減することができる。このように、スペーサ層が薄いの
で、従来の構造に見られる「ガードリング中のポテンシ
ャルサドルポイント」に起因する電流パスを断つことが
できる。これは、結果的には、エミッタ層下よりはみ出
している外部ベース上の表面チャネルに注入キャリアが
流れ込むのを防ぐものであり、過剰ベース電流を低減さ
せる。また、スペーサ層が薄いことにより、有限の表面
空間電荷によるベース層表面のバンドベンディングが小
さくなり、ベース層の表面チャネルに蓄積されるキャリ
ア濃度を低減させる。これは、表面再結合を抑えること
になり、やはり過剰ベース電流を低減する。
First, the spacer layer is thin so as to be depleted in the operating state, and even if it is thin like this, it acts as a potential barrier against majority carriers and minority carriers of the base layer, and causes surface recombination in the external base. It can be reduced. As described above, since the spacer layer is thin, it is possible to cut off the current path due to the “potential saddle point in the guard ring” that is found in the conventional structure. As a result, this prevents the injected carriers from flowing into the surface channel on the outer base protruding from below the emitter layer, and reduces the excess base current. Further, since the spacer layer is thin, band bending on the surface of the base layer due to finite surface space charge is reduced, and carrier concentration accumulated in the surface channel of the base layer is reduced. This will reduce surface recombination and again reduce excess base current.

【0028】そして、ガードリング構造を設けないの
で、加工マージンが大きくなり、ベース電極をエミッタ
メサに近接させて形成することがでる。このため、ベー
ス抵抗を低減するとともに、ベース・コレクタ接合面積
を縮小し、コレクタ容量の低減を図ることができる。以
上のことは、HBTを用いた集積回路の高速化および低
電力化に寄与するものである。また、スペーサ層が存在
しても、エミッタ層はドーピング濃度や厚さを通常のH
BT構造とほぼ同様に設定できるので、必要十分なエミ
ッタ・ベース耐圧が得られる。
Since the guard ring structure is not provided, the processing margin becomes large, and the base electrode can be formed close to the emitter mesa. Therefore, it is possible to reduce the base resistance, reduce the base-collector junction area, and reduce the collector capacitance. The above contributes to high speed and low power consumption of the integrated circuit using the HBT. Even if the spacer layer is present, the emitter layer has the same doping concentration and thickness as the normal H
Since it can be set almost in the same manner as the BT structure, a necessary and sufficient emitter-base breakdown voltage can be obtained.

【0029】また、スペーサ層のバンドギャップエネル
ギーをエミッタ側ほど大きくなるようにしたので、この
中では電子に対する加速電界が生じる。このため、エミ
ッタ層から注入され、ベース層で後方散乱により逆戻り
した電子の一部が、エミッタ層とスペーサ層の界面に蓄
積するのを防ぐことができる。また、スペーサ層に、I
nAlGaPやInGaAsPを用いるようにしたの
で、外部ベースにおける表面準位密度をより低減するこ
とができ、上述した効果をより発揮するものとなる。
Further, since the bandgap energy of the spacer layer is made larger toward the emitter side, an accelerating electric field for electrons is generated in this. Therefore, it is possible to prevent a part of the electrons injected from the emitter layer and returned by the backscattering in the base layer from accumulating at the interface between the emitter layer and the spacer layer. In addition, I
Since nAlGaP or InGaAsP is used, the surface state density in the external base can be further reduced, and the above-mentioned effects can be further exerted.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の1実施例であるnpn型のAlG
aAs/GaAsHBTの構成を示す断面図(a)とバ
ンドダイアグラム(b)である。
FIG. 1 is an npn-type AlG according to one embodiment of the present invention.
It is sectional drawing (a) and band diagram (b) which show the structure of aAs / GaAsHBT.

【図2】 この発明の他の実施例であるHBTの構成を
示すバンドダイアグラムである。
FIG. 2 is a band diagram showing the configuration of an HBT that is another embodiment of the present invention.

【図3】 従来の典型的なnpn型InGaP/GaA
sHBTの構成を示し、(a)は断面図、(b)はバン
ドダイアグラムである。
FIG. 3 Conventional typical npn-type InGaP / GaA
The structure of sHBT is shown, (a) is sectional drawing, (b) is a band diagram.

【図4】 従来の他の例である、npn型InGaP/
GaAsHBTの構成を示し、(a)は断面図、(b)
はバンドダイアグラムである。
FIG. 4 is another example of conventional npn-type InGaP /
The structure of GaAs HBT is shown, (a) is a sectional view, (b)
Is a band diagram.

【符号の説明】[Explanation of symbols]

1…エミッタキャップ層、2…エミッタキャップ層、3
…エミッタ層、4…スペーサ層、5…ベース層、6…コ
レクタ層、7…サブコレクタ層、8…エミッタ電極、9
…ベース電極、10…コレクタ電極。
1 ... Emitter cap layer, 2 ... Emitter cap layer, 3
... emitter layer, 4 ... spacer layer, 5 ... base layer, 6 ... collector layer, 7 ... subcollector layer, 8 ... emitter electrode, 9
... base electrode, 10 ... collector electrode.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 第1導電形のコレクタ層、この上に形成
された第2導電形のベース層、この上に形成された第1
導電形のエミッタ層から構成された積層構造を含み、そ
れぞれの層に接続する電極が設けられ、前記ベース層が
エミッタ層下の領域より延長している外部ベース領域に
このベース層に接続する電極が形成されたヘテロ接合バ
イポーラトランジスタにおいて、 前記ベース層上全面に形成されたスペーサ層を有し、 このスペーサ層は、 前記エミッタ層にドーピングされている不純物濃度以下
の不純物濃度を有し、 前記ベース層の少数キャリアおよび多数キャリアに対し
てポテンシャル障壁として働き、 前記ベース層の多数キャリアに対するポテンシャル障壁
は前記エミッタ層のポテンシャル障壁よりも高く、前記
エミッタ層の多数キャリアに対しては100meV以下
の障壁として働き、 前記ヘテロ接合バイポーラトランジスタの動作状態では
空乏化するように形成されたことを特徴とするヘテロ接
合バイポーラトランジスタ。
1. A collector layer of a first conductivity type, a base layer of a second conductivity type formed on the collector layer, and a first layer formed on the base layer of the second conductivity type.
An electrode including a laminated structure composed of conductive type emitter layers, electrodes for connecting to the respective layers being provided, and electrodes for connecting the base layer to an external base region extending from a region below the emitter layer. Wherein the spacer layer is formed on the entire surface of the base layer, the spacer layer having an impurity concentration equal to or lower than the impurity concentration doped in the emitter layer, It acts as a potential barrier for minority carriers and majority carriers in the layer, the potential barrier for majority carriers in the base layer is higher than the potential barrier for the emitter layer, and as a barrier of 100 meV or less for majority carriers in the emitter layer. Working, in the operating state of the heterojunction bipolar transistor Heterojunction bipolar transistor, characterized in that it is formed so as depleted.
【請求項2】 請求項1記載のヘテロ接合バイポーラト
ランジスタにおいて、 前記スペーサ層は、そのバンドギャップエネルギーが前
記エミッタ層側ほど大きいことを特徴とするヘテロ接合
バイポーラトランジスタ。
2. The heterojunction bipolar transistor according to claim 1, wherein the spacer layer has a larger bandgap energy toward the emitter layer side.
【請求項3】 請求項1記載のヘテロ接合バイポーラト
ランジスタにおいて、 前記スペーサ層は、そのバンドギャップエネルギーが前
記ベース層側より前記エミッタ層側に向かって階段的に
増大していることを特徴とするヘテロ接合バイポーラト
ランジスタ。
3. The heterojunction bipolar transistor according to claim 1, wherein the band gap energy of the spacer layer increases stepwise from the base layer side toward the emitter layer side. Heterojunction bipolar transistor.
【請求項4】 請求項1から3いずれか1項記載のヘテ
ロ接合バイポーラトランジスタにおいて、 前記エミッタ層はn形のAlGaAsで構成し、前記ス
ペーサ層はInAlGaPで構成したことを特徴とする
ヘテロ接合バイポーラトランジスタ。
4. The heterojunction bipolar transistor according to claim 1, wherein the emitter layer is made of n-type AlGaAs and the spacer layer is made of InAlGaP. Transistor.
【請求項5】 請求項1から3いずれか1項記載のヘテ
ロ接合バイポーラトランジスタにおいて、 前記エミッタ層はn形のInAlGaAsで構成し、前
記スペーサ層はInGaAsPで構成したことを特徴と
するヘテロ接合バイポーラトランジスタ。
5. The heterojunction bipolar transistor according to claim 1, wherein the emitter layer is made of n-type InAlGaAs and the spacer layer is made of InGaAsP. Transistor.
JP8674895A 1995-04-12 1995-04-12 Heterojunction bipolar transistor Pending JPH08288300A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8674895A JPH08288300A (en) 1995-04-12 1995-04-12 Heterojunction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8674895A JPH08288300A (en) 1995-04-12 1995-04-12 Heterojunction bipolar transistor

Publications (1)

Publication Number Publication Date
JPH08288300A true JPH08288300A (en) 1996-11-01

Family

ID=13895402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8674895A Pending JPH08288300A (en) 1995-04-12 1995-04-12 Heterojunction bipolar transistor

Country Status (1)

Country Link
JP (1) JPH08288300A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068480A (en) * 1999-06-23 2001-03-16 Hitachi Ltd Semiconductor device and semiconductor integrated circuit
US6462362B1 (en) 1999-11-15 2002-10-08 Nec Corporation Heterojunction bipolar transistor having prevention layer between base and emitter
JP2008153613A (en) * 2006-09-28 2008-07-03 Sanyo Electric Co Ltd Semiconductor device
CN100454573C (en) * 2003-11-18 2009-01-21 恩益禧电子股份有限公司 Semiconductor device
US8866194B2 (en) 2006-09-28 2014-10-21 Semiconductor Components Industries, Llc Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068480A (en) * 1999-06-23 2001-03-16 Hitachi Ltd Semiconductor device and semiconductor integrated circuit
US6462362B1 (en) 1999-11-15 2002-10-08 Nec Corporation Heterojunction bipolar transistor having prevention layer between base and emitter
CN100454573C (en) * 2003-11-18 2009-01-21 恩益禧电子股份有限公司 Semiconductor device
JP2008153613A (en) * 2006-09-28 2008-07-03 Sanyo Electric Co Ltd Semiconductor device
US8866194B2 (en) 2006-09-28 2014-10-21 Semiconductor Components Industries, Llc Semiconductor device

Similar Documents

Publication Publication Date Title
TWI695504B (en) Heterojunction bipolar transistor
US7067858B2 (en) Heterojunction bipolar transistor with a base layer that contains bismuth
US7821037B2 (en) Heterojunction bipolar transistor
US6147371A (en) Bipolar transistor and manufacturing method for same
US5814843A (en) Heterojunction bipolar transistor having a graded-composition base region
JPH08288300A (en) Heterojunction bipolar transistor
WO2003085743A1 (en) Structure and method for an emitter ballast resistor in an hbt
CA1237538A (en) Lateral bipolar transistor
JP5329315B2 (en) Heterojunction bipolar transistor
JP3303815B2 (en) Bipolar transistor
JPH0492434A (en) Manufacture of heterojunction bipolar transistor
JP4092597B2 (en) Semiconductor device and manufacturing method thereof
JP2001230261A (en) Semconductor device and its manufacturing method
JP4861556B2 (en) Heterostructure bipolar transistor and manufacturing method thereof
JP3044398B2 (en) Bipolar transistor
JP2005159112A (en) Semiconductor device and manufacturing method thereof
JP2010287603A (en) Compound semiconductor element, and method of manufacturing the same
JPH06310521A (en) Bipolar transistor
JPH08107116A (en) Heterojunction bipolar transistor
JP2001176881A (en) Heterojunction bipolar transistor
JP2001077125A (en) Hetero junction bipolar transistor
JP2003209117A (en) Hetero-junction bipolar transistor
JP2004281950A (en) Hetero-junction bipolar transistor
JPH09102501A (en) Multi-emitter-type hetero bipolar transistor
JP2004247362A (en) Hetero-junction bipolar transistor and its manufacturing method