JPH0828527B2 - Light receiving element with built-in circuit - Google Patents

Light receiving element with built-in circuit

Info

Publication number
JPH0828527B2
JPH0828527B2 JP63329592A JP32959288A JPH0828527B2 JP H0828527 B2 JPH0828527 B2 JP H0828527B2 JP 63329592 A JP63329592 A JP 63329592A JP 32959288 A JP32959288 A JP 32959288A JP H0828527 B2 JPH0828527 B2 JP H0828527B2
Authority
JP
Japan
Prior art keywords
photodiode
diffusion layer
type
circuit
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63329592A
Other languages
Japanese (ja)
Other versions
JPH02174154A (en
Inventor
勝 久保
清 熊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63329592A priority Critical patent/JPH0828527B2/en
Publication of JPH02174154A publication Critical patent/JPH02174154A/en
Publication of JPH0828527B2 publication Critical patent/JPH0828527B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ノイズに対する抵抗力の大きい、例えばホ
トダイオードを使用した差動増幅器を有する集積回路の
改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in an integrated circuit having a large noise resistance, for example, a differential amplifier using a photodiode.

(従来の技術) 一般に外来ノイズによる影響を少なくするために差動
増幅器が用いられる。その場合、一対の同様な回路を有
する増幅器が使用される。
(Prior Art) Generally, a differential amplifier is used to reduce the influence of external noise. In that case, an amplifier with a pair of similar circuits is used.

第4図は、回路内蔵受光素子を使用する回路の電源ラ
インノイズに対する耐性を向上するために、差動増幅器
を用いた一例である。ホトダイオードD1で検出された光
電流は第1の増幅器AMP1で増幅され、容量C1,抵抗R1
介して第3の増幅器AMP3で増幅され、その出力はコンパ
レータCOMPに入力される。一方、これを対称に、ホトダ
イオードD1と同じ容量値の遮光した接合容量素子である
ダミーホトダイオードD2を第2の増幅器AMP2に接続し、
更に容量C2,抵抗R2を介して第4の増幅器AMP4に接続
し、その出力をコンパレータCOMPに入力する。第1の増
幅器AMP1及び第2の増幅器AMP2は定電圧ラインVSに接続
されている。電源ラインにノイズが入ると、定電圧ライ
ンVSにもノイズが入り、第1の増幅器AMP1及び第2の増
幅器AMP2にもノイズが入る。このとき、双方の増幅器の
系によって構成される差動回路が全く対称であれば、そ
のノイズはコンパレータCOMPにおいて打ち消され、出力
には影響しない。所が差動回路の対称性がくずれると、
第1の増幅器AMP1と第2の増幅器AMP2に入ったノイズ
は、互にキャンセルできず、コンパレータCOMPの出力に
はノイズが混入し、誤動作し易くなる。
FIG. 4 shows an example in which a differential amplifier is used in order to improve the resistance to power line noise of a circuit using a light receiving element with a built-in circuit. The detected photocurrent photodiode D1 is amplified by the first amplifier AMP1, it is amplified by the third amplifier AMP3 through capacitor C1, a resistor R 1, the output of which is input to the comparator COMP. On the other hand, symmetrically, a dummy photodiode D2, which is a light-shielded junction capacitive element having the same capacitance value as the photodiode D1, is connected to the second amplifier AMP2,
Further capacity C2, through a resistor R 2 connected to a fourth amplifier AMP4, and inputs the output to the comparator COMP. The first amplifier AMP1 and the second amplifier AMP2 are connected to the constant voltage line V S. When noise enters the power supply line, noise also enters the constant voltage line V S , and noise also enters the first amplifier AMP1 and the second amplifier AMP2. At this time, if the differential circuit formed by both amplifier systems is completely symmetrical, the noise is canceled in the comparator COMP and does not affect the output. If the symmetry of the differential circuit breaks down,
The noises that have entered the first amplifier AMP1 and the second amplifier AMP2 cannot be canceled by each other, and noise is mixed in the output of the comparator COMP, so that malfunction easily occurs.

前記のダミーホトダイオードD2は、ホトダイオードD1
と全く同じ構造とすれば、全く対称な差動回路となる筈
であるから、電源ラインのノイズに対する耐性は良くな
るが、その場合、ダミーホトダイオードD2はホトダイオ
ードD1と同じサイズとなるため、チップサイズは2倍近
くなり、コストが高くなる。第5図は典型的なホトダイ
オードの一例の断面図であって、例えばP型半導体基板
1の表面にN型エピタキシャル層2を形成し、その一部
に設けられたN+型拡散層4から一方の電極を取り出し、
さらにN型エピタキシャル層2を他の部分から分離する
P型分離拡散層3,3を設け、その一つから他方の電極を
取り出している。
The dummy photodiode D2 is the photodiode D1
If it has the same structure as the above, it should be a completely symmetrical differential circuit, so the resistance to power line noise will be better, but in that case, the dummy photodiode D2 has the same size as the photodiode D1, so the chip size Is almost doubled and the cost is high. FIG. 5 is a cross-sectional view of an example of a typical photodiode. For example, an N-type epitaxial layer 2 is formed on the surface of a P-type semiconductor substrate 1 and one of the N + -type diffusion layers 4 is provided on one side of the N-type epitaxial layer 2. Take out the electrode of
Further, P-type isolation diffusion layers 3 and 3 for separating the N-type epitaxial layer 2 from other portions are provided, and the other electrode is taken out from one of them.

このチップサイズを小さくするため、通常ダミーホト
ダイオードD2には、接合容量素子が使用されていた。第
6図(a)は接合容量素子の一例の平面図であり、同図
(b)はその中央部付近の要部の断面図である。図に示
されるようにP型半導体基板1の表面にN+型埋込拡散層
5を設け、その上にN型エピタキシャル層2を成長させ
る。次にその一部をP型分離拡散層3で包囲し、その内
側にP+型拡散層7を形成し、それに重なるようにN+型拡
散層4を形成してある。
In order to reduce the chip size, a junction capacitance element is usually used for the dummy photodiode D2. FIG. 6A is a plan view of an example of the junction capacitance element, and FIG. 6B is a cross-sectional view of the main part near the center thereof. As shown in the figure, an N + type buried diffusion layer 5 is provided on the surface of a P type semiconductor substrate 1, and an N type epitaxial layer 2 is grown thereon. Next, a part thereof is surrounded by the P-type separation diffusion layer 3, the P + -type diffusion layer 7 is formed inside the P-type separation diffusion layer 3, and the N + -type diffusion layer 4 is formed so as to overlap therewith.

(発明が解決しようとする課題) 前述のような第5図に示されるホトダイオードと、こ
れと同じ容量の第6図に示されるようなダミーホトダイ
オードを使用した場合、電源ラインのノイズに対する耐
性は、十分なレベルには達しなかった。この原因を調査
した所、これは、ホトダイオードとダミーホトダイオー
ドのそれぞれの直列抵抗の抵抗値の相違により、それぞ
れの周波数特性が異なっているため、差動回路の対称性
がくずれたためである。この状態を第7図に示す。実線
d1は、ホトダイオードD1の特性曲線であって、その直列
抵抗は約2KΩである。実線d2は、ダミーホトダイオード
D2の特性曲線であって、その直列抵抗は約200Ωであ
る。実線d1とd2は、周波数が高くなるに従って、容量値
が大きく相違している。一方、低周波では殆んど一致し
ている。
(Problems to be Solved by the Invention) When the photodiode shown in FIG. 5 and the dummy photodiode having the same capacitance as that shown in FIG. 6 are used, the resistance to the noise of the power supply line is Did not reach a sufficient level. When the cause of this is investigated, this is because the frequency characteristics of the photodiode and the dummy photodiode are different due to the difference in the resistance value of the series resistance, and the symmetry of the differential circuit is broken. This state is shown in FIG. solid line
d1 is the characteristic curve of the photodiode D1, whose series resistance is about 2 KΩ. The solid line d2 is a dummy photodiode
It is a characteristic curve of D2, and its series resistance is about 200Ω. The solid lines d1 and d2 greatly differ in capacitance value as the frequency increases. On the other hand, they are almost the same at low frequencies.

本発明は、ホトダイオードとダミーホトダイオードと
の周波数特性を一致させることにより、差動回路の対称
性を改善し、電源ラインのノイズに対して十分なレベル
に、耐ノイズ性を向上させることを目的としている。
An object of the present invention is to improve the symmetry of the differential circuit by matching the frequency characteristics of the photodiode and the dummy photodiode and to improve the noise resistance to a level sufficient for the noise of the power supply line. There is.

(課題を解決するための手段) 上記目的を達成するために、本発明は、ホトダイオー
ドと、該ホトダイオードと同じ容量値を有し、かつ遮光
されたダミーホトダイオードと、前記両ホトダイオード
の出力を比較するコンパレータとを有してなる回路内蔵
受光素子において、前記両ホトダイオードのいずれか
に、前記両ホトダイオードの高周波特性を一致させるた
めの直列抵抗加減手段を有してなる。具体的には、ダミ
ーホトダイオードの高周波特性を低下させることによっ
ても、ホトダイオードの高周波特性と一致させることが
できるが、プロセスのばらつきを考えると安定性に欠け
る。従ってホトダイオードの直列抵抗を減少させること
により、高周波における高周波特性を向上させる手段を
講じてダミーホトダイオードの高周波特性と一致させる
ことにより、低周波から高周波にわたり全体の周波数特
性を一致させることができる。然しながら、用途によっ
ては、ダミーホトダイオードの高周波特性を低下させて
もよい。
(Means for Solving the Problems) In order to achieve the above object, the present invention compares the outputs of a photodiode, a dummy photodiode having the same capacitance value as that of the photodiode and shielded from light, and both the photodiodes. In a light receiving element with a built-in circuit including a comparator, a series resistance adjusting means for matching the high frequency characteristics of the two photodiodes is provided in one of the two photodiodes. Specifically, it is possible to match the high-frequency characteristics of the dummy photodiode by lowering the high-frequency characteristics of the dummy photodiode, but it is not stable in view of process variations. Therefore, by reducing the series resistance of the photodiode, by taking measures to improve the high frequency characteristics at high frequencies, and by matching the high frequency characteristics of the dummy photodiodes, it is possible to match the overall frequency characteristics from low frequencies to high frequencies. However, the high frequency characteristics of the dummy photodiode may be reduced depending on the application.

(作用) ホトダイオードとダミーホトダイオードの周波数特性
が一致するから、差動回路の対称性が高周波帯域におい
ても損われることがない。
(Operation) Since the frequency characteristics of the photodiode and the dummy photodiode match, the symmetry of the differential circuit is not impaired even in the high frequency band.

(実施例) ホトダイオードの直列抵抗を減少させるには、これを
構成する材料の抵抗値を低下させるか、電極を複数の個
所から取り出し、直列抵抗を並列抵抗とするか、又はこ
れらを併用することによって、減少させることができ
る。
(Example) In order to reduce the series resistance of the photodiode, the resistance value of the material forming the photodiode should be decreased, or the electrodes should be taken out from a plurality of points and the series resistance should be set to the parallel resistance, or they should be used in combination. Can be reduced by

第1図(a)は、本発明の一実施例の平面図、同図
(b)はその略断面図である。第1の導電型たとえば、
P型半導体基板1の一方の面には、格子状の第2の導電
型たとえばN型で不純物濃度の高いN+型埋込拡散層5を
設け、その上にエピタキシャル層2を成長させ、P型分
離拡散層3によりホトダイオードの周囲を取巻いてい
る。これは一方の電極となる。また、N+型埋込拡散層5
から表面に達するN+型拡散層8を形成し他方の電極とす
る。同図(a)は、同図(b)のP型分離拡散層3で包
囲されている部分のみを示している。この構成により、
ホトダイオードの直列抵抗は200Ω程度に低減され、ホ
トダイオードの容量の周波数特性は、ダミーホトダイオ
ードと同様に、高周波の部分まで向上する。
FIG. 1 (a) is a plan view of an embodiment of the present invention, and FIG. 1 (b) is a schematic sectional view thereof. First conductivity type, for example,
On one surface of the P-type semiconductor substrate 1, an N + -type buried diffusion layer 5 having a second conductivity type of a lattice type, for example, N-type and having a high impurity concentration is provided, and the epitaxial layer 2 is grown thereon to The mold separation diffusion layer 3 surrounds the photodiode. This will be one electrode. In addition, the N + type buried diffusion layer 5
An N + type diffusion layer 8 reaching the surface from is formed and used as the other electrode. FIG. 11A shows only the portion surrounded by the P-type separation diffusion layer 3 of FIG. With this configuration,
The series resistance of the photodiode is reduced to about 200Ω, and the frequency characteristic of the capacitance of the photodiode is improved up to the high frequency part, like the dummy photodiode.

前述のN+型埋込拡散層5及びN+型拡散層8は、エピタ
キシャル層2の直列抵抗を減少させるもので、その配列
には、その他の配列もあり得る。その場合、直列抵抗が
1KΩ程度以下であれば、電源ラインノイズ耐性が実用上
問題のないレベルにできることが判明している。従っ
て、この範囲でホトダイオードの構造も各種の構成とす
ることができる。
The N + type buried diffusion layer 5 and the N + type diffusion layer 8 described above reduce the series resistance of the epitaxial layer 2, and other arrangements are possible. In that case, the series resistance is
It has been found that the resistance to power line noise can be set to a level at which there is no practical problem if it is approximately 1 KΩ or less. Therefore, the structure of the photodiode can be variously configured within this range.

第2図は、本実施例と従来例との特性の比較を示すも
ので、実線Aは本実施例のものであり、実線Bは従来例
のものである。縦軸は、出力の誤動作を生ずるノイズレ
ベルを示し、横軸は周波数を示す。図から明らかなよう
に、従来例では、容量のバランスが取れないことによ
り、100KHz前後から誤動作し易くなっていたが、本実施
例では、誤動作ノイズレベルの変化は小さい。所で、実
線A,B共に1MHzを超えた部分で誤動作ノイズレベルが上
昇しているのは、増幅器の応答が追随できなくなるため
である。
FIG. 2 shows a comparison of the characteristics between the present embodiment and the conventional example. The solid line A is that of this embodiment and the solid line B is that of the conventional example. The vertical axis represents the noise level causing the output malfunction, and the horizontal axis represents the frequency. As is apparent from the figure, in the conventional example, the capacitance is not balanced, so that the malfunction tends to occur from around 100 KHz, but in the present embodiment, the change in the malfunction noise level is small. Here, the reason why the malfunction noise level rises in the part where both solid lines A and B exceed 1 MHz is that the response of the amplifier cannot follow.

なお、本実施例では、N+型埋込拡散層5を格子状に設
けたが、これは、その面積を大きくすると、ホトダイオ
ード容量値が大きくなり、それに伴なってダミーホトダ
イオードの容量値を上げる必要が生ずる,すなわち、ダ
ミーホトダイオードの面積を大きくし、チップサイズの
増大につながるからである。用途により、チップサイズ
への影響が小さければ、N+型埋込拡散層5は、ホトダイ
オード部のエピタキシャル層2の下部全面に設けること
もできる。
In the present embodiment, the N + type buried diffusion layer 5 is provided in a lattice shape. However, the larger the area, the larger the photodiode capacitance value, and accordingly the dummy photodiode capacitance value is increased. This is because the necessity arises, that is, the area of the dummy photodiode is increased and the chip size is increased. If the influence on the chip size is small depending on the application, the N + type buried diffusion layer 5 can be provided on the entire lower surface of the epitaxial layer 2 in the photodiode section.

ホトダイオードの直列抵抗が十分低減した場合には、
これと整合するようにダミーホトダイオードの直列抵抗
をさらに低減する必要がある。第3図はそれに対応する
ものである。
If the series resistance of the photodiode is sufficiently reduced,
To match this, it is necessary to further reduce the series resistance of the dummy photodiode. FIG. 3 corresponds to that.

第3図(a)は、本発明の他の実施例の平面図、同図
(b)はその略断面図である。第3図の素子は、接合容
量型の素子であって、P型半導体基板1の表面にN+型埋
込拡散層5を設け、その上にN型エピタキシャル層2を
成長させる。次にP型分離拡散層3で包囲された部分の
一部にP+型拡散層7を設け、それに重なるように複数の
N+型拡散層4,4…を設けてある。同図(a)は同図
(b)のP型分離拡散層3で包囲された部分のみを示し
ている。
FIG. 3 (a) is a plan view of another embodiment of the present invention, and FIG. 3 (b) is a schematic sectional view thereof. The element shown in FIG. 3 is a junction capacitance type element, in which an N + type buried diffusion layer 5 is provided on the surface of a P type semiconductor substrate 1, and an N type epitaxial layer 2 is grown thereon. Next, a P + -type diffusion layer 7 is provided in a part of the portion surrounded by the P-type separation diffusion layer 3, and a plurality of P + -type diffusion layers 7 are formed so as to overlap with the P + -type diffusion layer 7.
N + type diffusion layers 4, 4 ... Are provided. The figure (a) shows only the part surrounded by the P-type separation diffusion layer 3 of the figure (b).

従来の接合容量型の素子は、N+型拡散層4が、例えば
第6図(a),(b)に示されるように連続していたか
ら、N+型拡散層4直下のP+型拡散層7の部分の抵抗値が
大きく、容量値は高周波側で低下していた。本実施例で
は、N+型拡散層4を分割し、その間隙を利用してP+型拡
散層7の電極の取出口を複数個設けてある。この構成に
よれば、直列抵抗が減少し、容量値の周波数特性の低下
が改良され、第1図の実施例と同様に、電源ラインのノ
イズに対する耐性を向上できる。
In the conventional junction capacitance type element, since the N + type diffusion layer 4 is continuous as shown in FIGS. 6A and 6B, the P + type diffusion layer immediately below the N + type diffusion layer 4 is formed. The resistance value of portion 7 was large, and the capacitance value was low on the high frequency side. In the present embodiment, the N + type diffusion layer 4 is divided, and a plurality of electrode outlets of the P + type diffusion layer 7 are provided by utilizing the gaps. According to this configuration, the series resistance is reduced, the deterioration of the frequency characteristic of the capacitance value is improved, and the resistance to the noise of the power supply line can be improved as in the embodiment of FIG.

なおダミーホトダイオードの直列抵抗を増加させる場
合は、材料を変更するか、又はこれに抵抗を接続する等
の手段により容易に調節できる。
When increasing the series resistance of the dummy photodiode, it can be easily adjusted by changing the material or connecting a resistance to the material.

(発明の効果) 本発明によれば、差動増幅器の回路の高周波における
対称性を改善できるので、電源ラインノイズに対する耐
性の高い回路内蔵受光素子を提供できる。
(Effect of the Invention) According to the present invention, since the symmetry of the circuit of the differential amplifier at high frequencies can be improved, it is possible to provide a light receiving element with a built-in circuit having high resistance to power line noise.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)は本発明の一実施例の平面図、同図(b)
はその略断面図、第2図は本発明の一実施例と従来例と
の出力誤動作レベルと周波数との関係を示すグラフ、第
3図(a)は本発明の他の実施例の平面図、同図(b)
はその略断面図、第4図は差動増幅器の一例の回路図、
第5図はホトダイオードの略断面図、第6図(a)は接
合容量素子の一例の平面図、同図(b)はその略断面
図、第7図は従来の例におけるホトダイオードとダミー
ホトダイオードとの特性の比較を示すグラフである。 1……P型半導体基板、2……N型エピタキシャル層、
3……P型分離拡散層、4……N+型拡散層、5……N+
埋込拡散層、6……P型拡散層、7……P+型拡散層、
FIG. 1 (a) is a plan view of an embodiment of the present invention, and FIG. 1 (b).
Is a schematic cross-sectional view thereof, FIG. 2 is a graph showing the relationship between output malfunction level and frequency between one embodiment of the present invention and a conventional example, and FIG. 3 (a) is a plan view of another embodiment of the present invention , The figure (b)
Is a schematic sectional view thereof, and FIG. 4 is a circuit diagram of an example of a differential amplifier,
FIG. 5 is a schematic sectional view of a photodiode, FIG. 6 (a) is a plan view of an example of a junction capacitive element, FIG. 6 (b) is a schematic sectional view thereof, and FIG. 7 is a photodiode and a dummy photodiode in a conventional example. 5 is a graph showing a comparison of the characteristics of FIG. 1 ... P-type semiconductor substrate, 2 ... N-type epitaxial layer,
3 ... P-type isolation diffusion layer, 4 ... N + -type diffusion layer, 5 ... N + -type buried diffusion layer, 6 ... P-type diffusion layer, 7 ... P + -type diffusion layer,

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】第1の導電型の半導体基板とその表面に形
成された第2の導電型の半導体層により構成されるホト
ダイオードと、ホトダイオードと共通の半導体基板に形
成されたホトダイオードと容量値の等しい接合容量素子
による遮光されたダミーホトダイオードと、前記両ホト
ダイオードの出力を比較する差動増幅器とを有する回路
内蔵受光素子において、 ホトダイオード部分の第1の導電型の半導体基板とその
表面に形成された第2の導電型の半導体層の境界に、前
記の半導体層より不純物濃度の高い第2の導電型の埋込
拡散層を形成し、前記両ホトダイオードの直列抵抗を整
合させ高周波特性を向上させることを特徴とする回路内
蔵受光素子。
1. A photodiode composed of a semiconductor substrate of a first conductivity type and a semiconductor layer of a second conductivity type formed on the surface thereof, and a photodiode formed on a semiconductor substrate common to the photodiode and having a capacitance value In a light receiving element with a built-in circuit, which has a dummy photodiode shielded by an equal junction capacitance element and a differential amplifier comparing the outputs of the two photodiodes, the photodiode portion is formed on a first conductive type semiconductor substrate and its surface. Forming a second conductivity type buried diffusion layer having an impurity concentration higher than that of the semiconductor layer at a boundary between the second conductivity type semiconductor layers, and matching the series resistances of the two photodiodes to improve high frequency characteristics. A light receiving element with a built-in circuit.
【請求項2】第2の導電型の埋込拡散層は半導体基板の
面に沿って格子状であることを特徴とする請求項1記載
の回路内蔵受光素子。
2. The light receiving element with a built-in circuit according to claim 1, wherein the second conductive type buried diffusion layer has a lattice shape along the surface of the semiconductor substrate.
JP63329592A 1988-12-26 1988-12-26 Light receiving element with built-in circuit Expired - Lifetime JPH0828527B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63329592A JPH0828527B2 (en) 1988-12-26 1988-12-26 Light receiving element with built-in circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63329592A JPH0828527B2 (en) 1988-12-26 1988-12-26 Light receiving element with built-in circuit

Publications (2)

Publication Number Publication Date
JPH02174154A JPH02174154A (en) 1990-07-05
JPH0828527B2 true JPH0828527B2 (en) 1996-03-21

Family

ID=18223072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63329592A Expired - Lifetime JPH0828527B2 (en) 1988-12-26 1988-12-26 Light receiving element with built-in circuit

Country Status (1)

Country Link
JP (1) JPH0828527B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531070B2 (en) * 1992-11-18 1996-09-04 日本電気株式会社 Photo coupler
JP5734784B2 (en) * 2011-08-05 2015-06-17 株式会社東芝 Optical coupling device
JP2017152776A (en) * 2016-02-22 2017-08-31 技術研究組合光電子融合基盤技術研究所 Light receiving circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5245889A (en) * 1975-10-08 1977-04-11 Matsushita Electric Ind Co Ltd Photoelectric onversion circuit

Also Published As

Publication number Publication date
JPH02174154A (en) 1990-07-05

Similar Documents

Publication Publication Date Title
US4314268A (en) Integrated circuit with shielded lead patterns
JPH0828527B2 (en) Light receiving element with built-in circuit
US5416357A (en) Semiconductor integrated circuit device
JPS5814569A (en) Color image pickup device
JPH05235266A (en) Semiconductor integrated circuit device
CA1160360A (en) Gain-controlled amplifier using a controllable alternating-current resistance
JP3129801B2 (en) Light receiving element and how to use the light receiving element
JP2670634B2 (en) Photodetector with built-in circuit
JPH01268049A (en) Diffused resistor element
JP3027681B2 (en) Silicon monolithic sensor
JP2563456B2 (en) MIS type capacitive element
JPH05304280A (en) Semiconductor integrated circuit device
JPS59229857A (en) Resistor circuit
JPH07106524A (en) Semiconductor integrated circuit device
KR940006366B1 (en) Diff amplifier
JPH03203266A (en) Semiconductor device
JPS58125872A (en) Charge coupled device
JP3038723B2 (en) Semiconductor circuit device
JPH0453103B2 (en)
JPH04354379A (en) Photocoupler
JPH027553A (en) Semiconductor integrated circuit device
JPS60235452A (en) Semiconductor integrated circuit device
JPS6216567A (en) Light-receiving element incorporated in circuit
GB1389350A (en) Integrated attenuation elements
JPS5918690Y2 (en) Variable capacitance diode device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080321

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090321

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090321

Year of fee payment: 13