JPH0827790B2 - １チップマイクロプロセッサ - Google Patents
１チップマイクロプロセッサInfo
- Publication number
- JPH0827790B2 JPH0827790B2 JP2045440A JP4544090A JPH0827790B2 JP H0827790 B2 JPH0827790 B2 JP H0827790B2 JP 2045440 A JP2045440 A JP 2045440A JP 4544090 A JP4544090 A JP 4544090A JP H0827790 B2 JPH0827790 B2 JP H0827790B2
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- control
- cpu
- processing
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は中央処理装置（CPU）を搭載するLSIと同一チ
ップ上に、独自プロセッサで動作する１個もしくは複数
のI/Oコントローラを取込み、CPUのマイクロプログラム
を利用してこれらのコントローラを制御するワンチップ
マイクロプロセッサ方式に関するものである。
ップ上に、独自プロセッサで動作する１個もしくは複数
のI/Oコントローラを取込み、CPUのマイクロプログラム
を利用してこれらのコントローラを制御するワンチップ
マイクロプロセッサ方式に関するものである。
メインボード上のICチップ数の削減を図り、システム
装置の小型化を行なう為、現在まで数多くの方式が提案
されてきている。例えば、特開昭62−107361号「CPUの
周辺回路用LSI」や特開昭62−107362号「システム構成
用LSI」のように、CPU周辺論理（DMAコントローラ、割
込コントローラ、インタバルタイマ等）の１チップ化を
推進し、ボード上の実装密度の緩和を図り、コスト低減
を行なう方式を開示している。
装置の小型化を行なう為、現在まで数多くの方式が提案
されてきている。例えば、特開昭62−107361号「CPUの
周辺回路用LSI」や特開昭62−107362号「システム構成
用LSI」のように、CPU周辺論理（DMAコントローラ、割
込コントローラ、インタバルタイマ等）の１チップ化を
推進し、ボード上の実装密度の緩和を図り、コスト低減
を行なう方式を開示している。
また、CPU LSIまでを含めたICチップ数の削減を行う
為、特開昭62−152001号「マイクロプロセッサ」に示さ
れるように、CPUと同一チップ上にDMAコントローラまで
取込み、ハードウェアの効率的な利用を図る方式があ
る。又、ワンチップ内に複数のCPUやコプロセッサを内
臓させ動作させる特開昭62−295168号「機器制御装置」
や特開昭62−150459号「シングルチップマイクロコンピ
ュータ」等の方式も提案されてきた。
為、特開昭62−152001号「マイクロプロセッサ」に示さ
れるように、CPUと同一チップ上にDMAコントローラまで
取込み、ハードウェアの効率的な利用を図る方式があ
る。又、ワンチップ内に複数のCPUやコプロセッサを内
臓させ動作させる特開昭62−295168号「機器制御装置」
や特開昭62−150459号「シングルチップマイクロコンピ
ュータ」等の方式も提案されてきた。
さらに最近では、特開昭63−41970号「マイクロコン
ピュータシステム」に示されるように、演算やデータ処
理機能を主とするマイクロコンピュータと周辺機器の制
御を行なうマイクロコンピュータを同一チップ上に格納
し、ICチップ数を減らし、小型化を図る方法も提案され
ている。
ピュータシステム」に示されるように、演算やデータ処
理機能を主とするマイクロコンピュータと周辺機器の制
御を行なうマイクロコンピュータを同一チップ上に格納
し、ICチップ数を減らし、小型化を図る方法も提案され
ている。
さらに高度なコンピュータシステムやマイクロプログ
ラム制御に基づき動作する複数かつ高機能な周辺機器の
制御を行なうような場合には、単純な機能の統合のみに
よる１チップ化では、１チップ化の為のプロセッサ数増
加によるLSI内ゲート数増大や制御用メモリ容量の増加
あるいはメモリ容量増加によりLSI内に取込めなくな
り、LSI外部へ出した時の制御メモリインタフェース信
号のピンネックというような問題も新たに発生する為、
１チップ化の為さらに効率的な手法の検討が必要となっ
てきている。
ラム制御に基づき動作する複数かつ高機能な周辺機器の
制御を行なうような場合には、単純な機能の統合のみに
よる１チップ化では、１チップ化の為のプロセッサ数増
加によるLSI内ゲート数増大や制御用メモリ容量の増加
あるいはメモリ容量増加によりLSI内に取込めなくな
り、LSI外部へ出した時の制御メモリインタフェース信
号のピンネックというような問題も新たに発生する為、
１チップ化の為さらに効率的な手法の検討が必要となっ
てきている。
本発明の目的は１個のプロセッサと１つのマイクロプ
ログラムシーケンサのみ動作するマイクロプログラムに
より、CPU及び周辺I/Oを制御させるようなワンチップマ
イクロプロセッサを提供することにある。
ログラムシーケンサのみ動作するマイクロプログラムに
より、CPU及び周辺I/Oを制御させるようなワンチップマ
イクロプロセッサを提供することにある。
上記目的は、専用のプロセッサを持ち、マイクロプロ
グラム制御で動作するような周辺I/O装置に対し、I/Oコ
ントローラの機能をCPUと同一チップ上で実現させ、I/O
コントローラ独自のプロセッサは使用せずCPU用プロセ
ッサを共用して制御すると同時に、マイクロプログラム
についても周辺I/O専用のものを使用せず、CPUのマイク
ロシーケンサで制御されるマイクロプログラムのみにて
制御することにより実現される。
グラム制御で動作するような周辺I/O装置に対し、I/Oコ
ントローラの機能をCPUと同一チップ上で実現させ、I/O
コントローラ独自のプロセッサは使用せずCPU用プロセ
ッサを共用して制御すると同時に、マイクロプログラム
についても周辺I/O専用のものを使用せず、CPUのマイク
ロシーケンサで制御されるマイクロプログラムのみにて
制御することにより実現される。
〔作用〕 複雑、高機能な周辺I/Oを制御するようなI/Oコントロ
ーラは、一般的に、汎用あるいは専用のプロセッサを持
ち、マイクロプログラムにより制御される為、I/Oコン
トローラの機能を、CPUと同一チップ上に取込み、本来C
PUとして機能する制御部の一部を改造し、これらI/Oコ
ントロール部を直接制御することにより、I/O独自のプ
ロセッサを削除し、動作させることができる。又、同時
に、CPUを制御するマイクロプログラム格納領域の一部
にI/Oコントロール部への起動や割込処理ルーチンを埋
め込んでおくことにより、CPUやフェッチした命令がこ
れらI/Oコントローラに対する入出力命令であった場合
には、指定処理ルーチンにブランチさせ、起動手続きを
行ない、その後、再度本来のCPUの命令処理に戻すこと
により、CPUを制御する１つもマイクロプログラムシー
ケンサで動作するマイクロプログラムのみで周辺I/Oコ
ントローラ制御を誤動作することなく行なうことができ
る。
ーラは、一般的に、汎用あるいは専用のプロセッサを持
ち、マイクロプログラムにより制御される為、I/Oコン
トローラの機能を、CPUと同一チップ上に取込み、本来C
PUとして機能する制御部の一部を改造し、これらI/Oコ
ントロール部を直接制御することにより、I/O独自のプ
ロセッサを削除し、動作させることができる。又、同時
に、CPUを制御するマイクロプログラム格納領域の一部
にI/Oコントロール部への起動や割込処理ルーチンを埋
め込んでおくことにより、CPUやフェッチした命令がこ
れらI/Oコントローラに対する入出力命令であった場合
には、指定処理ルーチンにブランチさせ、起動手続きを
行ない、その後、再度本来のCPUの命令処理に戻すこと
により、CPUを制御する１つもマイクロプログラムシー
ケンサで動作するマイクロプログラムのみで周辺I/Oコ
ントローラ制御を誤動作することなく行なうことができ
る。
以下本発明の一実施例について図に従い説明する。
第１図は本発明の一実施例を示すワンチップ処理装置
の詳細ブロック図である。１はALU演算機能と、ディス
クコントローラDKC30,プリンタコントローラPRC40の機
能を同一チップ上に設け、CPUのマイクロプログラムの
みで各種機能の制御を行うことを特徴とするワンチップ
マイクロプロセッサである。通常、命令フェッチ動作を
行なう場合、演算器ALU13の演算結果をALU出力バス（Ｃ
バス）16からプログラムカウンタPC8に格納し、PC8のア
ドレスをローカルアドレス18から主メモリ５に送り、命
令コードをローカルデータバス19から読出し、命令レジ
スタIR6に格納する。IR6に格納した命令コードは、デコ
ーダ７によりデコードされ、マイクロシーケンサ２のア
ドレスを切替え、指定のマイクロプログラムの先頭へブ
ランチさせる。３はマイクロプログラムを格納するROM/
RAMであり、マイクロシーケンサ２のアドレスによりデ
ータを読出し、マイクロデータレジスタEMB4に格納し、
EMB4に読出されたマイクロプログラムはDKC30,PRC40の
制御及びALU13の制御等、一連のコントローラ制御を行
なう。DKC30とPRC40はそれぞれDK装置22及びプリンタ23
を制御する為のハードウェアであり、これらはALU入力
バス（Ａバス）14とALU出力バス（Ｃバス）16に接続さ
れ、CPUの制御部と同様に、マイクロプログラムの指定
により自在にデータの格納、読出し、演算を行なうこと
ができるようになっている。
の詳細ブロック図である。１はALU演算機能と、ディス
クコントローラDKC30,プリンタコントローラPRC40の機
能を同一チップ上に設け、CPUのマイクロプログラムの
みで各種機能の制御を行うことを特徴とするワンチップ
マイクロプロセッサである。通常、命令フェッチ動作を
行なう場合、演算器ALU13の演算結果をALU出力バス（Ｃ
バス）16からプログラムカウンタPC8に格納し、PC8のア
ドレスをローカルアドレス18から主メモリ５に送り、命
令コードをローカルデータバス19から読出し、命令レジ
スタIR6に格納する。IR6に格納した命令コードは、デコ
ーダ７によりデコードされ、マイクロシーケンサ２のア
ドレスを切替え、指定のマイクロプログラムの先頭へブ
ランチさせる。３はマイクロプログラムを格納するROM/
RAMであり、マイクロシーケンサ２のアドレスによりデ
ータを読出し、マイクロデータレジスタEMB4に格納し、
EMB4に読出されたマイクロプログラムはDKC30,PRC40の
制御及びALU13の制御等、一連のコントローラ制御を行
なう。DKC30とPRC40はそれぞれDK装置22及びプリンタ23
を制御する為のハードウェアであり、これらはALU入力
バス（Ａバス）14とALU出力バス（Ｃバス）16に接続さ
れ、CPUの制御部と同様に、マイクロプログラムの指定
により自在にデータの格納、読出し、演算を行なうこと
ができるようになっている。
DKC30は汎用LSIHDC21を制御し、DK装置22に起動をか
ける。ここで、汎用LSIHDC21の論理をLSI中DKC部30に取
込むことができるなら、チップ内のDK制御部30で直接DK
装置22を制御することも可能である。また、PRC40はプ
リンタ23を直接制御し、起動をかける。
ける。ここで、汎用LSIHDC21の論理をLSI中DKC部30に取
込むことができるなら、チップ内のDK制御部30で直接DK
装置22を制御することも可能である。また、PRC40はプ
リンタ23を直接制御し、起動をかける。
DKC30・PRC40が起動をかけたDK装置22、あるいはプリ
ンタ23の動作が終了すると、ハード的な割込がCPUに報
告される。報告のしかたには２通りの方法があり、通常
のCPUへの割込という形で報告され、受付けたマイクロ
プログラムが一連の割込処理ルーチンを実行する方法
と、サイクルスチール処理によりその時に実行している
プログラムを中断し、マイクロ実行番地をハード的に別
のプログラムに切替えて実行する方法を採っている。
ンタ23の動作が終了すると、ハード的な割込がCPUに報
告される。報告のしかたには２通りの方法があり、通常
のCPUへの割込という形で報告され、受付けたマイクロ
プログラムが一連の割込処理ルーチンを実行する方法
と、サイクルスチール処理によりその時に実行している
プログラムを中断し、マイクロ実行番地をハード的に別
のプログラムに切替えて実行する方法を採っている。
又、前述したマイクロプログラム格納用ROM/RAM3の中
には、これら一連の制御を行なう為のマイクロプログラ
ムが格納されており、そのメモリマップ50に示す様に、
CPUの命令処理部や割込処理、DKやPRに対する起動ルー
チンや解析処理部等が順次格納されており、主メモリか
ら読出された命令コードに従い任意のマイクロアドレス
の制御部を実行するとともに、終了応答や割込報告があ
った場合に各種処理ルーチンにて対応することを可能と
している。
には、これら一連の制御を行なう為のマイクロプログラ
ムが格納されており、そのメモリマップ50に示す様に、
CPUの命令処理部や割込処理、DKやPRに対する起動ルー
チンや解析処理部等が順次格納されており、主メモリか
ら読出された命令コードに従い任意のマイクロアドレス
の制御部を実行するとともに、終了応答や割込報告があ
った場合に各種処理ルーチンにて対応することを可能と
している。
第３図は、第１図に対して通常のCPUと周辺I/O装置と
の一般的な接続手法の１例を示す図である。CPU60はCPU
制御用マイクロプログラム格納用メモリ61を持ち、周辺
I/O装置の１例として示すディスクコントローラDKC62と
プリンタコントローラPRC65とは共通IOバス68で接続さ
れている。DKC62は専用のプロセッサ64とディスク制御
用マイクロプログラム格納用メモリ63を持ち、マイクロ
プログラムの制御により、汎用LSIHDC21を制御し、ディ
スク装置22を動作させる。またPRC65もDKC62と同様、専
用のプロセッサ67と、プリンタ制御用マイクロプログラ
ム格納用メモリ66を持ち、マイクロプログラム制御によ
りプリンタ23を動作させる。DK装置22あるいはプリンタ
23はそれぞれ独自のマイクロプリンタ制御で動作できる
為、CPUはDKC62あるいはPRC65に起動をかけた後はハー
ドウェア割込がDK装置22あるいはプリンタ23から報告さ
れるまでCPUの命令処理を実行することができる。しか
しながら、本システム構成では、１チップ化によるLSI/
IC数の削減は実装面積の縮小，原価低減という面から考
えた場合、複数の周辺I/O装置を複数のプロセッサ、複
数種類のマイクロプログラムで制御することになってお
り、制御用ROM/RAM等の物量まで考えると非常に実装効
率の悪いものになっている。さらには、CPU60とCPU制御
用マイクロプログラム格納用メモリも持っており、シス
テム全体のLSI化を進める為にはさらに効果的な制御手
法が必要となる。
の一般的な接続手法の１例を示す図である。CPU60はCPU
制御用マイクロプログラム格納用メモリ61を持ち、周辺
I/O装置の１例として示すディスクコントローラDKC62と
プリンタコントローラPRC65とは共通IOバス68で接続さ
れている。DKC62は専用のプロセッサ64とディスク制御
用マイクロプログラム格納用メモリ63を持ち、マイクロ
プログラムの制御により、汎用LSIHDC21を制御し、ディ
スク装置22を動作させる。またPRC65もDKC62と同様、専
用のプロセッサ67と、プリンタ制御用マイクロプログラ
ム格納用メモリ66を持ち、マイクロプログラム制御によ
りプリンタ23を動作させる。DK装置22あるいはプリンタ
23はそれぞれ独自のマイクロプリンタ制御で動作できる
為、CPUはDKC62あるいはPRC65に起動をかけた後はハー
ドウェア割込がDK装置22あるいはプリンタ23から報告さ
れるまでCPUの命令処理を実行することができる。しか
しながら、本システム構成では、１チップ化によるLSI/
IC数の削減は実装面積の縮小，原価低減という面から考
えた場合、複数の周辺I/O装置を複数のプロセッサ、複
数種類のマイクロプログラムで制御することになってお
り、制御用ROM/RAM等の物量まで考えると非常に実装効
率の悪いものになっている。さらには、CPU60とCPU制御
用マイクロプログラム格納用メモリも持っており、シス
テム全体のLSI化を進める為にはさらに効果的な制御手
法が必要となる。
第２図に第１図で示したワンチップマイクロプロセッ
サにおける処理手順を説明する。
サにおける処理手順を説明する。
まず、プログラムカウンタPC8のメモリアドレスに従
い、主メモリ５から命令をフェッチし、命令レジスタIR
6に格納された命令コードのデコード100を行ない、この
命令がIO命令でなければそのままCPUの命令処理102を実
行する。IO命令であれば、そのデバイスナンバーが、デ
ィスクコントローラ（DKC）103からプリンタコントロー
ラ（PRC）104か、あるいはその他のIOに対する起動105
なのかをマイクロプログラムにより切分け、指定された
デバイスに対しての起動ルーチン106にマイクロアドレ
スをブランチさせる。実際にハードウェアに対して起動
をかけると直ちに元のマイクロメインルーチンにリタン
107し、CPUの命令処理を継続108する。
い、主メモリ５から命令をフェッチし、命令レジスタIR
6に格納された命令コードのデコード100を行ない、この
命令がIO命令でなければそのままCPUの命令処理102を実
行する。IO命令であれば、そのデバイスナンバーが、デ
ィスクコントローラ（DKC）103からプリンタコントロー
ラ（PRC）104か、あるいはその他のIOに対する起動105
なのかをマイクロプログラムにより切分け、指定された
デバイスに対しての起動ルーチン106にマイクロアドレ
スをブランチさせる。実際にハードウェアに対して起動
をかけると直ちに元のマイクロメインルーチンにリタン
107し、CPUの命令処理を継続108する。
DMA転送等CPUの命令動作とは独立したIO動作や割込処
理が終了し、IOより終了割込109が返されると、マイク
ロプログラムは割込処理110を開始し、例えばディスクD
Kからの割込み111ならばDKの割込処理ルーチン112にマ
イクロアドレスをブランチさせ、プリンタPRからの割込
み113ならばPRの割込処理ルーチン114にマイクロアドレ
スをブランチさせ、それぞれの割込処理を行ない、解析
終了後直ちに元のマイクロメインルーチンにリンタ115
し、さらにCPUの命令処理を継続116していく。一方、高
速な割込処理が必要な場合、入データ装置に対する起動
に対して、先記したサイクルルーチンの方法で処理が行
なわれる。現在実行中のCPUの命令処理108に対し、終了
割込109を返さず、サイクルスチールリクエスト117を報
告することにより、実行中のマイクロプログラムには全
く割込を意識させず、ハード的に実行番地を変更し、引
き続きサイクルスチールリクエストされたI/O割込処理
ルーチンのマイクロプログラムを実行させることになる
112,114。当然今まで実行されていたCPUの命令処理は中
断された形となっており、割込ルーチン112,114の終了
とともに、プログラムに意識させることなく再度、ハー
ド的にスチール開始番地に実行アドレスが戻されること
になる。
理が終了し、IOより終了割込109が返されると、マイク
ロプログラムは割込処理110を開始し、例えばディスクD
Kからの割込み111ならばDKの割込処理ルーチン112にマ
イクロアドレスをブランチさせ、プリンタPRからの割込
み113ならばPRの割込処理ルーチン114にマイクロアドレ
スをブランチさせ、それぞれの割込処理を行ない、解析
終了後直ちに元のマイクロメインルーチンにリンタ115
し、さらにCPUの命令処理を継続116していく。一方、高
速な割込処理が必要な場合、入データ装置に対する起動
に対して、先記したサイクルルーチンの方法で処理が行
なわれる。現在実行中のCPUの命令処理108に対し、終了
割込109を返さず、サイクルスチールリクエスト117を報
告することにより、実行中のマイクロプログラムには全
く割込を意識させず、ハード的に実行番地を変更し、引
き続きサイクルスチールリクエストされたI/O割込処理
ルーチンのマイクロプログラムを実行させることになる
112,114。当然今まで実行されていたCPUの命令処理は中
断された形となっており、割込ルーチン112,114の終了
とともに、プログラムに意識させることなく再度、ハー
ド的にスチール開始番地に実行アドレスが戻されること
になる。
第４図にマイクロプログラムの切替えタイミングチャ
ートを示す。第４図は一例としてDKに対する起動の手順
に従い、処理を時間軸で表わした図である。CPU処理マ
イクロ,DK処理マイクロ200は共に、ワンチップマイクロ
プロセッサ内の共通マイクロシーケンサ２で制御され
る。CPU処理マイクロは、CPUの命令処理を行なうマイク
ロプログラム群を示し、DK処理マイクロはDKの起動，割
込処理を行なうマイクロプログラム群を示す。
ートを示す。第４図は一例としてDKに対する起動の手順
に従い、処理を時間軸で表わした図である。CPU処理マ
イクロ,DK処理マイクロ200は共に、ワンチップマイクロ
プロセッサ内の共通マイクロシーケンサ２で制御され
る。CPU処理マイクロは、CPUの命令処理を行なうマイク
ロプログラム群を示し、DK処理マイクロはDKの起動，割
込処理を行なうマイクロプログラム群を示す。
方式（ａ）と（ｂ）との大きな相違を示す。
（ａ）方式はDK起動後の割込みに対し、CPUのマイク
ロプログラムが介在し、判定処理を経てDK処理マイクロ
へ意識的にブランチさせることに特長がある。一方、
（ｂ）方式は本発明において割込、応答処理の高速化を
狙ったものであり、サイクルスチールリクエストと称す
る割込みをCPU処理部実行中のマイクロプログラムは全
く意識する必要がなく、サイクルスチールにより実行中
の処理が中断され、ハード的にマイクロシーケンサをDK
のマイクロアドレスに切替え、DKの割込処理を行なわせ
る方式である。よって割込処理が終了すると再度、サイ
クルスチールで中断したCPU処理マイクロ部から実行再
開始されるため、この時もCPU処理マイクロプログラム
は全く意識せず、割込がなかった時と同じシーケンスで
動作し処理を継続する。
ロプログラムが介在し、判定処理を経てDK処理マイクロ
へ意識的にブランチさせることに特長がある。一方、
（ｂ）方式は本発明において割込、応答処理の高速化を
狙ったものであり、サイクルスチールリクエストと称す
る割込みをCPU処理部実行中のマイクロプログラムは全
く意識する必要がなく、サイクルスチールにより実行中
の処理が中断され、ハード的にマイクロシーケンサをDK
のマイクロアドレスに切替え、DKの割込処理を行なわせ
る方式である。よって割込処理が終了すると再度、サイ
クルスチールで中断したCPU処理マイクロ部から実行再
開始されるため、この時もCPU処理マイクロプログラム
は全く意識せず、割込がなかった時と同じシーケンスで
動作し処理を継続する。
以上の様な特長を持たせながら、ワンチップマイクロ
プロセッサとして複雑かつ高機能な周辺I/Oまでも同一
チップ上に取込み、CPUのマイクロプロセッサ及び演算
器を使ってIOまでも動作させるという手法をとることに
より、システムボード上のI/Oコントロール用マイクロ
プログラムの格納用ROM/RAM及びI/O制御専用に設けた汎
用プロセッサ等の大幅な削減が実現でき、装置の小型化
を図ることが可能となった。
プロセッサとして複雑かつ高機能な周辺I/Oまでも同一
チップ上に取込み、CPUのマイクロプロセッサ及び演算
器を使ってIOまでも動作させるという手法をとることに
より、システムボード上のI/Oコントロール用マイクロ
プログラムの格納用ROM/RAM及びI/O制御専用に設けた汎
用プロセッサ等の大幅な削減が実現でき、装置の小型化
を図ることが可能となった。
本発明によれば、複雑かつ高機能な周辺I/Oを持つよ
うなシステムの場合でも、CPUと同一チップ内にI/Oコン
トローラを取込み、CPUのマイクロプログラムで制御す
ることが可能となり、システムボード上の周辺I/O用LSI
や制御用マイクロプログラム格納用ROM/RAM等の部品を
削減することが可能となり、装置の大幅な小型化及び原
価低減を図ることができる。
うなシステムの場合でも、CPUと同一チップ内にI/Oコン
トローラを取込み、CPUのマイクロプログラムで制御す
ることが可能となり、システムボード上の周辺I/O用LSI
や制御用マイクロプログラム格納用ROM/RAM等の部品を
削減することが可能となり、装置の大幅な小型化及び原
価低減を図ることができる。
又、本方式の実現にあたっては、LSI化技術の進歩に
よるチップ内ゲート数の大規模化や制御記用ROM/RAM容
量の増大により、CPUと同一チップ上に取込むべき周辺I
/Oの数が増加しても本方式の延長線上で対処でき、将来
への拡張性も有るという利点がある。
よるチップ内ゲート数の大規模化や制御記用ROM/RAM容
量の増大により、CPUと同一チップ上に取込むべき周辺I
/Oの数が増加しても本方式の延長線上で対処でき、将来
への拡張性も有るという利点がある。
第１図は本発明の一実施例を示す中央処理装置のブロッ
ク図、第２図は第１図で示したワンチップマイクロプロ
セッサにおける処理手順を示す図、第３図は従来例を示
す図、第４図はDKアクセス時の応答処理方式を説明する
図である。 １…ワンチップマイクロプロセッサ、２…マイクロシー
ケンサ、３…マイクロプログラム格納用ROM/RAM、４…
マイクロデータレジスタ、５…主メモリ、６…命令レジ
スタ、８…プログラムカウンタ、30…ディスクコントロ
ーラ、40…プリンタコントローラ。
ク図、第２図は第１図で示したワンチップマイクロプロ
セッサにおける処理手順を示す図、第３図は従来例を示
す図、第４図はDKアクセス時の応答処理方式を説明する
図である。 １…ワンチップマイクロプロセッサ、２…マイクロシー
ケンサ、３…マイクロプログラム格納用ROM/RAM、４…
マイクロデータレジスタ、５…主メモリ、６…命令レジ
スタ、８…プログラムカウンタ、30…ディスクコントロ
ーラ、40…プリンタコントローラ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 勇 恵一 愛知県尾張旭市晴丘町池上１番地 株式会 社日立製作所旭工場内 (72)発明者 近藤 伸和 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 林 逸樹 愛知県名古屋市中区栄３丁目10番22号 日 立中部ソフトウェア株式会社内 (56)参考文献 特開 平１−298458（ＪＰ，Ａ) 特開 昭62−1031（ＪＰ，Ａ) 特開 昭52−40037（ＪＰ，Ａ)
Claims (1)
- 【請求項１】マイクロ命令列であるマイクロプログラム
を格納する制御用メモリと接続し、 動作命令を解析して前記マイクロプログラムの読出しア
ドレスを決定する命令解析手段と、 該マイクロプログラムの読出しアドレスを格納するシー
ケンサと、 前記制御用メモリから読みだされたマイクロ命令を一時
保持するマイクロデータレジスタと、 該マイクロ命令を実行する演算器とを有し、マイクロプ
ログラム制御で動作する１チップマイクロプロセッサに
おいて、 当該マイクロコンピュータのチップ内に更に、周辺デバ
イスを制御する周辺デバイスコントローラを、 前記制御用メモリに格納される前記マイクロプログラム
に、前記周辺デバイスコントローラの制御ルーチンをそ
れぞれ含ませ、 前記解析手段は、前記動作命令が周辺デバイスの動作に
関するときには該当する周辺周辺デバイスの制御ルーチ
ンが格納される読出しアドレスを決定して前記シーケン
サに格納し、 読みだされた前記周辺デバイスの制御ルーチンのマイク
ロ命令を前記マイクロデータレジスタに一時保持し、前
記演算器により実行することを特徴とする１チップマイ
クロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045440A JPH0827790B2 (ja) | 1990-02-28 | 1990-02-28 | １チップマイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045440A JPH0827790B2 (ja) | 1990-02-28 | 1990-02-28 | １チップマイクロプロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03250275A JPH03250275A (ja) | 1991-11-08 |
| JPH0827790B2 true JPH0827790B2 (ja) | 1996-03-21 |
Family
ID=12719384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2045440A Expired - Fee Related JPH0827790B2 (ja) | 1990-02-28 | 1990-02-28 | １チップマイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0827790B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240037A (en) * | 1975-09-25 | 1977-03-28 | Nec Corp | Processing equipment for microprogram control data |
| KR860007588A (ko) * | 1985-03-25 | 1986-10-15 | 미쓰다 가쓰시게 | 데이터 처리장치 |
| JPH01298458A (ja) * | 1988-05-26 | 1989-12-01 | Rohm Co Ltd | １チップマイクロコンピュータ |
-
1990
- 1990-02-28 JP JP2045440A patent/JPH0827790B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03250275A (ja) | 1991-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4547849A (en) | Interface between a microprocessor and a coprocessor | |
| EP0313848B1 (en) | Data processor with development support features | |
| US5329630A (en) | System and method using double-buffer preview mode | |
| US5361337A (en) | Method and apparatus for rapidly switching processes in a computer system | |
| US5056015A (en) | Architectures for serial or parallel loading of writable control store | |
| JPH0430053B2 (ja) | ||
| US4731736A (en) | Method and apparatus for coordinating execution of an instruction by a selected coprocessor | |
| EP0334627A2 (en) | Multiprocessor architecture | |
| US4701847A (en) | Adaptive instruction sequence synthesizer and process | |
| US4758950A (en) | Method and apparatus for selectively delaying an interrupt of a coprocessor | |
| EP0123337A2 (en) | A method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US5948093A (en) | Microprocessor including an interrupt polling unit configured to poll external devices for interrupts when said microprocessor is in a task switch state | |
| Toong et al. | An architectural comparison of contemporary 16-bit microprocessors | |
| US5499363A (en) | Microprocessor coupled to coprocessor by coprocessor bus separate from system bus to external memory for increased efficiency | |
| US5761492A (en) | Method and apparatus for uniform and efficient handling of multiple precise events in a processor by including event commands in the instruction set | |
| EP0301707B1 (en) | Apparatus and method for providing an extended processing environment on nonmicrocoded data processing system | |
| JPH0827790B2 (ja) | １チップマイクロプロセッサ | |
| US4758978A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPH0552535B2 (ja) | ||
| JP2003196251A (ja) | マルチｃｐｕシステム | |
| JPS6352240A (ja) | デ−タ処理装置 | |
| GB2217064A (en) | Interfacing asynchronous processors | |
| EP0334621A2 (en) | System with improved instruction execution | |
| JPH02252044A (ja) | コプロセッサ及びデータ転送制御方式 | |
| US4811274A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |