JPH08275522A - Dc-dc converter - Google Patents
Dc-dc converterInfo
- Publication number
- JPH08275522A JPH08275522A JP7522095A JP7522095A JPH08275522A JP H08275522 A JPH08275522 A JP H08275522A JP 7522095 A JP7522095 A JP 7522095A JP 7522095 A JP7522095 A JP 7522095A JP H08275522 A JPH08275522 A JP H08275522A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- coil
- switch circuit
- converter
- primary winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はＤＣ−ＤＣコンバ−タに
関し、より詳細には、センタ−タップ付きの一次巻線を
有するトランスを用いたプッシュプル型ＤＣ−ＤＣコン
バ−タに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter, and more particularly to a push-pull DC-DC converter using a transformer having a center-tapped primary winding.
【０００２】[0002]
【従来の技術及び発明が解決しようとする課題】前記Ｄ
Ｃ−ＤＣコンバ−タを構成するトランスの一次側電源を
スイッチングさせると、一次側コイルに磁気エネルギ−
が蓄積する。その場合、該蓄積された磁気エネルギ−を
放出する手段が設けられていなければ、スイッチング素
子がオフした時にサ−ジ電圧が発生して前記スイッチン
グ素子にかかる電圧が急激に上昇し、前記スイッチング
素子が破壊されてしまうことがある。該素子の破壊を防
止するために、従来の各種ＤＣ−ＤＣコンバ−タにあっ
ては種々の手段が採られている。以下、従来の各種ＤＣ
−ＤＣコンバ−タにおいて採られている種々の手段とそ
の課題とについて簡単に説明する。PRIOR ART AND PROBLEM TO BE SOLVED BY THE INVENTION
When the primary side power supply of the transformer that constitutes the C-DC converter is switched, magnetic energy is generated in the primary side coil.
Accumulates. In that case, if a means for releasing the accumulated magnetic energy is not provided, a surge voltage is generated when the switching element is turned off, and the voltage applied to the switching element rises sharply. May be destroyed. In order to prevent the destruction of the device, various means have been adopted in various conventional DC-DC converters. Below, various conventional DC
-A brief description will be given of various means adopted in the DC converter and their problems.
【０００３】図５はシングル型ＤＣ−ＤＣコンバ−タの
一次側を概略的に示した回路構成図である。図中、Ｌ5
は一次側のコイルを示し、Ｌ6 は２次側のコイルを示し
ている。一次側コイルＬ5 の一端は電源Ｅのプラス側に
接続され、他端はスイッチングトランジスタＱ5 を介し
て電源Ｅのマイナス側に接続されている。また、一次側
コイルＬ5 の両端には前記蓄積された磁気エネルギ−を
放出する手段としてダイオ−ドＤ5 が介装されている。FIG. 5 is a circuit diagram schematically showing the primary side of a single type DC-DC converter. L 5 in the figure
Indicates a coil on the primary side, and L 6 indicates a coil on the secondary side. One end of the primary coil L 5 is connected to the plus side of the power source E, and the other end is connected to the minus side of the power source E via the switching transistor Q 5 . Further, a diode D 5 is interposed at both ends of the primary coil L 5 as a means for releasing the accumulated magnetic energy.
【０００４】図５において、スイッチングトランジスタ
Ｑ5 がオフした場合、コイルＬ5 を流れていた電流はダ
イオ−ドＤ5 を通って徐々に減衰する（二次側に伝達さ
れる）。したがって、この場合、スイッチングトランジ
スタＱ5 のコレクタ電位は電源電圧Ｅまでしか上昇しな
い。In FIG. 5, when the switching transistor Q 5 is turned off, the current flowing through the coil L 5 is gradually attenuated through the diode D 5 (transmitted to the secondary side). Therefore, in this case, the collector potential of the switching transistor Q 5 rises only to the power supply voltage E.
【０００５】このように図５に示したシングル型ＤＣ−
ＤＣコンバ−タにあっては、一次側コイルＬ5 の両端に
ダイオ−ドＤ5 が介装されているので、スイッチングト
ランジスタＱ5 のコレクタ・エミッタ間にかかる電圧を
電源電圧Ｅ以下に抑えることができる。しかし、シング
ル型ＤＣ−ＤＣコンバ−タの場合、一次側コイルＬ５に
は常に一方向の電流しか流れないので、トランスコアの
偏磁が生じ、十分な電力が得られなくなり、効率が低下
してしまうという課題がある。この課題は大電流タイプ
のものになるほど大きくなる。このため、大電流タイプ
のものが必要な場合には、以下に示すプッシュプル型の
ＤＣ−ＤＣコンバ−タが用いられる。プッシュプル型Ｄ
Ｃ−ＤＣコンバ−タには、ブリッジ構成のプッシュプル
型とセンタ−タップ付きの一次巻線を有するトランスを
用いたプッシュプル型（以下、このプシュプル型を通常
のプッシュプル型と記す）とがある。As described above, the single type DC-- shown in FIG.
In the DC converter, since the diode D 5 is provided at both ends of the primary side coil L 5 , the voltage applied between the collector and the emitter of the switching transistor Q 5 should be suppressed to the power supply voltage E or less. You can However, single-type DC-DC converter - For data, since only always flows in one direction of the current in the primary side coil L 5, occurs biased magnetization of the transformer core, it can not provide enough power, efficiency decreases There is a problem that it will end up. This problem becomes larger as the type becomes larger. Therefore, when a large current type is required, the push-pull type DC-DC converter shown below is used. Push-pull type D
The C-DC converter includes a push-pull type having a bridge structure and a push-pull type using a transformer having a primary winding with a center tap (hereinafter, this push-pull type is referred to as a normal push-pull type). is there.
【０００６】図６はブリッジ構成のプッシュプル型ＤＣ
−ＤＣコンバ−タの一次側を概略的に示した回路構成図
である。スイッチングトランジスタＱ６１のエミッタと
スイッチングトランジスタＱ63のコレクタとが接続さ
れ、スイッチングトランジスタＱ61のコレクタは電源Ｅ
のプラス側に接続され、スイッチングトランジスタＱ63
のエミッタは電源Ｅのマイナス側に接続されている。ま
た、スイッチングトランジスタＱ62のエミッタとスイッ
チングトランジスタＱ64のコレクタとが接続され、スイ
ッチングトランジスタＱ62のコレクタは電源Ｅのプラス
側に接続され、スイッチングトランジスタＱ64のエミッ
タは電源Ｅのマイナス側に接続されている。スイッチン
グトランジスタＱ61のコレクタ・エミッタ間にはダイオ
−ドＤ61が介装され、スイッチングトランジスタＱ62の
コレクタ・エミッタ間にはダイオ−ドＤ62が介装され、
スイッチングトランジスタＱ63のコレクタ・エミッタ間
にはダイオ−ドＤ63が介装され、スイッチングトランジ
スタＱ64のコレクタ・エミッタ間にはダイオ−ドＤ64が
介装されている。また、スイッチングトランジスタＱ61
のエミッタとスイッチングトランジスタＱ62のエミッタ
との間には一次側コイルＬ5 が介装されている。なお、
Ｌ6 は二次側コイルを示している。FIG. 6 shows a push-pull type DC having a bridge structure.
FIG. 3 is a circuit configuration diagram schematically showing a primary side of a DC converter. The emitter of the switching transistor Q 61 and the collector of the switching transistor Q 63 are connected, and the collector of the switching transistor Q 61 is the power source E.
Connected to the positive side of the switching transistor Q 63
The emitter of is connected to the negative side of the power source E. Further, the collector of the emitter and the switching transistor Q 64 of the switching transistor Q 62 is connected, the collector of the switching transistor Q 62 is connected to the positive side of the power source E, connected to the negative side of the emitter of the switching transistor Q 64 is the power supply E Has been done. A diode D 61 is provided between the collector and the emitter of the switching transistor Q 61 , and a diode D 62 is provided between the collector and the emitter of the switching transistor Q 62 .
A diode D 63 is interposed between the collector and the emitter of the switching transistor Q 63 , and a diode D 64 is interposed between the collector and the emitter of the switching transistor Q 64 . Also, the switching transistor Q 61
A primary side coil L 5 is interposed between the emitter of the switching transistor Q 62 and the emitter of the switching transistor Q 62 . In addition,
L 6 indicates a secondary coil.
【０００７】図６に示したブリッジ構成のプッシュプル
型ＤＣ−ＤＣコンバ−タにおいて、スイッチングトラン
ジスタＱ61及びＱ64がオンするモ−ドをプッシュモ−ド
とし、スイッチングトランジスタＱ62及びＱ63がオンす
るモ−ドをプルモ−ドとし、プッシュモ−ドとプルモ−
ドとの間には、Ｑ61〜Ｑ64のすべてのスイッチングトラ
ンジスタがオフするデッドタイムが存在するとする。In the push-pull type DC-DC converter having the bridge structure shown in FIG. 6, the mode in which the switching transistors Q 61 and Q 64 are turned on is a push mode, and the switching transistors Q 62 and Q 63 are turned on. Push mode and pull mode
It is assumed that there is a dead time in which all the switching transistors Q 61 to Q 64 are turned off.
【０００８】前記プッシュモ−ドからデッドタイムに入
ると、一次側コイルＬ5 を矢印Ａ方向に流れていた電流
は、ダイオ−ドＤ62及びＤ63を通って電源Ｅに回生され
る（と共に二次側に伝達される）。また、前記プルモ−
ドからデッドタイムに入ると、一次側コイルＬ5 を矢印
Ｂ方向に流れていた電流は、ダイオ−ドＤ61及びダイオ
−ドＤ64を通って電源Ｅに回生される（と共に二次側に
伝達される）。したがって、この場合、前記モ−ドの切
り替わりの際に、スイッチングトランジスタＱ61、
Ｑ62、Ｑ63及びＱ64のコレクタの電位が電源電圧Ｅを超
えることはない。When the dead time is entered from the push mode, the current flowing through the primary coil L 5 in the direction of arrow A is regenerated by the power source E through the diodes D 62 and D 63 (and the Transmitted to the next side). In addition, the
When the dead time is entered from the charge mode, the current flowing through the primary side coil L 5 in the direction of the arrow B is regenerated to the power source E through the diode D 61 and the diode D 64 (and also to the secondary side). Transmitted). Therefore, in this case, when the mode is switched, the switching transistor Q 61 ,
The collector potentials of Q 62 , Q 63 and Q 64 never exceed the power supply voltage E.
【０００９】以上説明したようにブリッジ構成のプッシ
ュプル型ＤＣ−ＤＣコンバ−タにあっては、図６に示し
たようにダイオ−ドＤ61〜Ｄ64を介装することで一次側
コイルＬ5 に蓄積されたエネルギ−を電源Ｅに回生する
ことができるので、前記モ−ドの切り替わり時にスイッ
チングトランジスタＱ61、Ｑ62、Ｑ63及びＱ64のコレク
タ・エミッタ間にかかる電圧を電源電圧Ｅ以下に抑える
ことができる。しかし、この場合、Ｑ61〜Ｑ64の同一電
流容量のスイッチングトランジスタを４個使用しなけれ
ばならず、コストアップになるという課題がある。これ
に対して、以下に示す通常のプッシュプル型ＤＣ−ＤＣ
コンバ−タの場合、使用するスイッチングトランジスタ
を２個で済ますことができるという利点を有している。As described above, in the push-pull type DC-DC converter having the bridge structure, as shown in FIG. 6, by installing the diodes D 61 to D 64 , the primary side coil L is inserted. Since the energy stored in 5 can be regenerated to the power supply E, the voltage applied between the collector and emitter of the switching transistors Q 61 , Q 62 , Q 63 and Q 64 at the time of switching the mode is the power supply voltage E. It can be suppressed to the following. However, in this case, four switching transistors having the same current capacity of Q 61 to Q 64 must be used, which causes a problem of cost increase. On the other hand, the following normal push-pull type DC-DC
In the case of a converter, there is an advantage that only two switching transistors can be used.
【００１０】図７（ａ）は通常のプッシュプル型ＤＣ−
ＤＣコンバ−タの一次側を概略的に示した回路構成図で
あり、（ｂ）図はスナバ回路が介装された通常のプッシ
ュプル型ＤＣ−ＤＣコンバ−タの一次側を概略的にした
回路構成図である。FIG. 7A shows an ordinary push-pull type DC-
FIG. 1 is a circuit configuration diagram schematically showing a primary side of a DC converter, and FIG. 6B is a schematic diagram of a primary side of a normal push-pull type DC-DC converter in which a snubber circuit is interposed. It is a circuit block diagram.
【００１１】図７においてＬ71及びＬ72はセンタ−タッ
プＡで２分割された一次側コイルを示している。一次側
コイルＬ71の一端はスイッチングトランジスタＱ71のコ
レクタに接続され、他端はセンタ−タップＡに接続され
ており、一次側コイルＬ72の一端はセンタ−タップＡに
接続され、他端はスイッチングトランジスタＱ72のコレ
クタに接続されている。スイッチングトランジスタＱ71
のエミッタ及びスイッチングトランジスタＱ72のエミッ
タは共に電源Ｅのマイナス側に接続され、電源Ｅのプラ
ス側はセンタ−タップＡに接続されている。In FIG. 7, L 71 and L 72 denote primary side coils divided by a center tap A. One end of the primary coil L 71 is connected to the collector of the switching transistor Q 71 , the other end is connected to the center tap A, one end of the primary coil L 72 is connected to the center tap A, and the other end is It is connected to the collector of the switching transistor Q 72 . Switching transistor Q 71
And the emitter of the switching transistor Q 72 are both connected to the negative side of the power source E, and the positive side of the power source E is connected to the center tap A.
【００１２】図７（ａ）において、スイッチングトラン
ジスタＱ71がオンする場合をプッシュモ−ドとし、スイ
ッチングトランジスタＱ72がオンする場合をプルモ−ド
とする。プッシュモ−ドでは一次側コイルＬ71を通じて
電流ｉ71が流れ、プルモ−ドでは一次側コイルＬ72を通
じて電流ｉ72が流れる。例えば、前記プッシュモ−ド
（あるいはプルモ−ド）からデッドタイムに入ると、そ
れまで一次側コイルＬ71（あるいは一次側コイルＬ72）
に流れていた電流ｉ71（あるいは電流ｉ72）がカットさ
れるが、一次側コイルＬ71（あるいは一次側コイル
Ｌ72）に蓄積された磁気エネルギ−により電流ｉ71（あ
るいは電流ｉ72）が流れ続けようとしてスイッチングト
ランジスタＱ71（あるいはＱ72）のコレクタの電位が急
激に上昇する。その場合、該電位の上昇により生ずるス
イッチングトランジスタＱ71（あるいはＱ72）における
コレクタ・エミッタ間の電位差がスイッチングトランジ
スタＱ71（あるいはＱ72）の耐圧を超えればスイッチン
グトランジスタＱ71（あるいはＱ72）が破壊されてしま
う。In FIG. 7A, the case where the switching transistor Q 71 is turned on is referred to as push mode, and the case where the switching transistor Q 72 is turned on is referred to as pull mode. In push mode, the current i 71 flows through the primary coil L 71 , and in pull mode, the current i 72 flows through the primary coil L 72 . For example, when the dead time is entered from the push mode (or pull mode), the primary side coil L 71 (or the primary side coil L 72 ) is until then.
Although flows have current i 71 (or current i 72) to be cut, stored magnetic energy in the primary coil L 71 (or primary coil L 72) - is the current i 71 (or current i 72) The potential of the collector of the switching transistor Q 71 (or Q 72 ) suddenly rises in an attempt to keep flowing. In that case, the switching transistor Q 71 (or Q 72) if it exceeds the potential difference between the collector and emitter of the switching transistor Q 71 caused by the rise of said potential (or Q 72) is the breakdown voltage of the switching transistor Q 71 (or Q 72) is It will be destroyed.
【００１３】図６に示したブリッジ構成のプッシュプル
型ＤＣ−ＤＣコンバ−タの場合と同様に考えれば、前記
破壊を防止するためには、図７（ａ）の破線で示したよ
うに一次側コイルＬ71の両端にダイオ−ドＤ71を介装
し、一次側コイルＬ72の両端にダイオ−ドＤ72を介装す
れば良いことになる。しかし、その場合には以下の課題
がある。Considering the same way as in the case of the push-pull type DC-DC converter having the bridge structure shown in FIG. 6, in order to prevent the destruction, as shown by the broken line in FIG. diode across the first side coil L 71 - interposed the de D 71, at both ends of the primary coil L 72 diode - thus the de D 72 may be interposed. However, in that case, there are the following problems.
【００１４】例えば、スイッチングトランジスタＱ
71（あるいはＱ72）がオンしている場合、トランスの巻
線の関係でスイッチングトランジスタＱ72（あるいはＱ
71）のコレクタの電位は電源電圧Ｅの２倍の電位となる
ので、ダイオ−ドＤ72（あるいはダイオ−ドＤ71）の順
方向に電源電圧Ｅが印加されることになる。これによ
り、ダイオ−ドＤ72（あるいはダイオ−ドＤ71）にショ
−ト電流が流れてしまい、コンバ−タとしての機能を果
たさなくなってしまうという問題が生じる。そこで通常
のプッシュプル型ＤＣ−ＤＣコンバ−タの場合、図７
（ｂ）に示したように一次側コイルＬ71及びＬ72の両端
に抵抗Ｒと容量Ｃとからなるスナバ回路が介装される。For example, the switching transistor Q
When 71 (or Q 72 ) is on, switching transistor Q 72 (or Q 72 )
Since the collector potential of 71 ) is twice as high as the power source voltage E, the power source voltage E is applied in the forward direction of the diode D 72 (or the diode D 71 ). As a result, a short-circuit current flows through the diode D 72 (or the diode D 71 ) and the converter function is no longer achieved. Therefore, in the case of a normal push-pull type DC-DC converter, FIG.
As shown in (b), a snubber circuit composed of a resistor R and a capacitor C is provided at both ends of the primary side coils L 71 and L 72 .
【００１５】図７（ｂ）において、一次側コイルＬ71の
両端には抵抗Ｒ81と容量Ｃ81とからなるスナバ回路が介
装され、一次側コイルＬ72の両端には 抵抗Ｒ82と容量
Ｃ82とからなるスナバ回路が介装されている。しかし、
スナバ回路を介装する場合にも問題がある。すなわち、
サ−ジ電圧を吸収する際に抵抗Ｒ81あるいは抵抗Ｒ82で
電力が消費されるので、エネルギ−損失が生じ、エネル
ギ−伝達効率が低下するという課題がある。In FIG. 7B, a snubber circuit composed of a resistor R 81 and a capacitor C 81 is provided at both ends of the primary coil L 71 , and a resistor R 82 and a capacitor are provided at both ends of the primary coil L 72. A snubber circuit composed of C 82 is interposed. But,
There is also a problem when interposing a snubber circuit. That is,
Since electric power is consumed by the resistor R 81 or the resistor R 82 when absorbing the surge voltage, there is a problem that energy loss occurs and energy transfer efficiency decreases.
【００１６】本発明は上記課題に鑑みなされたものであ
り、スイッチング時に発生するサ−ジ電圧を十分抑制す
ることができると共に、エネルギ−伝達効率を向上させ
ることができるＤＣ−ＤＣコンバ−タを提供することを
目的としている。The present invention has been made in view of the above problems, and provides a DC-DC converter capable of sufficiently suppressing the surge voltage generated at the time of switching and improving the energy transfer efficiency. It is intended to be provided.
【００１７】[0017]
【課題を解決するための手段】上記目的を達成するため
に本発明に係るＤＣ−ＤＣコンバ−タ（１）は、センタ
−タップ付きの一次巻線を有するトランスを用いたプッ
シュプル型ＤＣ−ＤＣコンバ−タにおいて、前記一次巻
線の一端と前記センタ−タップとの間に、抵抗、トラン
ジスタ、定電圧素子及びダイオ−ド等を含み、前記一次
巻線の一端と前記センタ−タップとの間の電位差が電源
電圧を超えると導通するように構成された第１のスイッ
チ回路が介装され、前記一次巻線の他端と前記センタ−
タップとの間に、抵抗、トランジスタ、定電圧素子及び
ダイオ−ド等を含み、前記一次巻線の他端と前記センタ
−タップとの間の電位差が電源電圧を超えると導通する
ように構成された第２のスイッチ回路が介装されている
ことを特徴としている。To achieve the above object, a DC-DC converter (1) according to the present invention is a push-pull DC-type converter using a transformer having a center-tapped primary winding. In the DC converter, a resistor, a transistor, a constant voltage element, a diode and the like are included between one end of the primary winding and the center tap, and one end of the primary winding and the center tap are connected. A first switch circuit configured to conduct when a potential difference between them exceeds a power supply voltage is interposed, and the other end of the primary winding and the center are connected.
A resistor, a transistor, a constant voltage element, a diode, etc. are included between the tap and the tap, and are configured to conduct when the potential difference between the other end of the primary winding and the center tap exceeds the power supply voltage. The second switch circuit is interposed.
【００１８】また本発明に係るＤＣ−ＤＣコンバ−タ
（２）は、センタ−タップ付きの一次巻線を有するトラ
ンスを用いたプッシュプル型ＤＣ−ＤＣコンバ−タにお
いて、前記一次巻線の一端と前記センタ−タップとの間
に、抵抗、トランジスタ及びダイオ−ド等を含んだ第３
のスイッチ回路が介装され、該第３のスイッチ回路と電
源のマイナス側との間に、抵抗及びトランジスタ等で構
成され前記スイッチ回路のオン・オフを制御する第１の
制御回路が介装され、前記一次巻線の他端と前記センタ
−タップとの間に、抵抗、トランジスタ及びダイオ−ド
等を含んだ第４のスイッチ回路が介装され、該第４のス
イッチ回路と電源のマイナス側との間に、抵抗及びトラ
ンジスタ等で構成され前記第４のスイッチ回路のオン・
オフを制御する第２の制御回路が介装され、メインスイ
ッチング素子が双方ともオフしている時に、前記第１の
制御回路あるいは前記第２の制御回路の一方を駆動する
駆動回路を備えていることを特徴としている。The DC-DC converter (2) according to the present invention is a push-pull DC-DC converter using a transformer having a center-tapped primary winding, wherein one end of the primary winding is used. A resistor, a transistor, a diode, etc. between the center and the center tap.
Switch circuit is interposed, and a first control circuit configured by a resistor, a transistor, etc. for controlling ON / OFF of the switch circuit is interposed between the third switch circuit and the minus side of the power supply. A fourth switch circuit including a resistor, a transistor, a diode, and the like is interposed between the other end of the primary winding and the center tap, and the fourth switch circuit and the negative side of the power source. Between the fourth switch circuit and a resistor, a transistor, etc.
A second control circuit for controlling off is provided, and a drive circuit for driving one of the first control circuit and the second control circuit is provided when both of the main switching elements are off. It is characterized by that.
【００１９】[0019]
ＤＣ−ＤＣコンバ−タ（１） 前記第１のスイッチ回路は、前記一次巻線の一端と前記
センタ−タップとの間の電位差が電源電圧を超えると導
通するように構成されているので、例えば、プッシュモ
−ドからプルモ−ドに切り替わる際のデッドタイムにお
いて、サ−ジ電圧が発生して前記一次巻線の一端と前記
センタ−タップ（＝電源のプラス側）との間の電位差が
急激に上昇した場合、前記第１のスイッチ回路が導通
し、前記第１のスイッチ回路と前記一次巻線とで閉ル−
プが構成される。これにより、前記一次巻線の一端の電
位（電源のマイナス側を基準にした電位）が最大でも電
源電圧の２倍を超えないようにすることができ、メイン
スイッチング素子を保護することが可能になる。また、
前記一次巻線に蓄積されたエネルギ−により前記閉ル−
プ内を電流が流れ、前記蓄積されたエネルギ−が二次側
に伝達される。これにより、エネルギ−の伝達効率が向
上される。なお、前記第２のスイッチ回路の場合も上記
第１のスイッチ回路の場合と同様である。DC-DC converter (1) The first switch circuit is configured to conduct when the potential difference between the one end of the primary winding and the center tap exceeds the power supply voltage. During the dead time when the push mode is switched to the pull mode, a surge voltage is generated and the potential difference between one end of the primary winding and the center tap (= the positive side of the power supply) is suddenly increased. When the voltage rises, the first switch circuit becomes conductive, and the first switch circuit and the primary winding are closed.
Is configured. This makes it possible to prevent the potential at one end of the primary winding (potential based on the negative side of the power source) from exceeding twice the power source voltage even at maximum, and to protect the main switching element. Become. Also,
The closed loop is generated by the energy stored in the primary winding.
A current flows in the pump, and the stored energy is transferred to the secondary side. As a result, the energy transfer efficiency is improved. The case of the second switch circuit is the same as that of the first switch circuit.
【００２０】ＤＣ−ＤＣコンバ−タ（２） 例えば、前記駆動回路によりプッシュモ−ドからプルモ
−ドに切り替わる際のデッドタイムに前記第１の制御回
路が駆動されるとする。前記駆動回路により前記第１の
制御回路が駆動されると、次に、該第１の制御回路によ
り前記一次巻線の一端と前記センタ−タップとの間に介
装された前記第３のスイッチ回路がオンされる。該第３
のスイッチ回路がオンすると、上記ＤＣ−ＤＣコンバ−
タ（１）の場合と同様に、前記第３のスイッチ回路と前
記一次巻線とで閉ル−プが構成される。これにより、プ
ッシュモ−ド時に前記一次巻線に蓄積されたエネルギ−
を前記閉ル−プにより２次側に伝達することができ、エ
ネルギ−の伝達効率を向上させることが可能になる。ま
た、前記デッドタイムに入ると同時に前記第３のスイッ
チ回路がオンされるので、サ−ジ電圧の発生そのものを
抑制することができ、メインスイッチング素子を保護す
ることが可能である。プルモ−ドからプッシュモ−ドに
切り替わる際も同様であるDC-DC converter (2) For example, it is assumed that the drive circuit drives the first control circuit at a dead time when the push mode is switched to the pull mode. When the first control circuit is driven by the drive circuit, then the third switch is interposed between the one end of the primary winding and the center tap by the first control circuit. The circuit is turned on. The third
When the switch circuit of is turned on, the above DC-DC converter
As in the case of the switch (1), the third switch circuit and the primary winding form a closed loop. As a result, the energy stored in the primary winding during push mode
Can be transmitted to the secondary side by the closed loop, and the energy transmission efficiency can be improved. Further, since the third switch circuit is turned on at the same time when the dead time is entered, it is possible to suppress the generation of surge voltage itself and protect the main switching element. The same is true when switching from pull mode to push mode.
【００２１】[0021]
【実施例】以下、本発明に係るＤＣ−ＤＣコンバ−タの
実施例を図面に基づいて説明する。図１は実施例１に係
るＤＣ−ＤＣコンバ−タの一次側を概略的に示した回路
構成図である。図１において１０は一次巻線を示してお
り、一次巻線１０はセンタ−タップＡでコイルＬ21とコ
イルＬ22とに分割されている。一次巻線１０の一端１０
ａはメインスイッチング素子であるトランジスタＱ21の
コレクタに接続され、一次巻線１０の他端１０ｂはメイ
ンスイッチング素子であるトランジスタＱ22のコレクタ
に接続されている。トランジスタＱ21のエミッタ及びト
ランジスタＱ22のエミッタは共に電源Ｅのマイナス側に
接続され、電源Ｅのプラス側はセンタ−タップＡに接続
されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of a DC-DC converter according to the present invention will be described below with reference to the drawings. FIG. 1 is a circuit configuration diagram schematically showing the primary side of the DC-DC converter according to the first embodiment. In FIG. 1, reference numeral 10 denotes a primary winding, and the primary winding 10 is divided by a center tap A into a coil L 21 and a coil L 22 . One end 10 of the primary winding 10
a is connected to the collector of the transistor Q 21 is a main switching element, the other end 10b of the primary winding 10 is connected to the collector of the transistor Q 22 is a main switching element. The emitter of the transistor Q 21 and the emitter of the transistor Q 22 are both connected to the negative side of the power source E, and the positive side of the power source E is connected to the center tap A.
【００２２】センタ−タップＡと一次巻線１０の一端１
０ａとの間には、第１のスイッチ回路１１が介装されて
いる。第１のスイッチ回路１１はＰ型のＭＯＳトランジ
スタＦ21、抵抗Ｒ21、定電圧ダイオ−ドＺＤ21及び逆バ
イアス防止用のダイオ−ドＤ21等を含んで構成されてお
り、ダイオ−ドＤ21のカソ−ド側はセンタ−タップＡに
接続され、アノ−ド側はＭＯＳトランジスタＦ21のドレ
インに接続されると共に定電圧ダイオ−ドＺＤ21を介し
てＭＯＳトランジスタＦ21のゲ−トに接続されている。
ＭＯＳトランジスタＦ21のソ−スは一次巻線１０の一端
１０ａに接続され、ゲ−トは抵抗Ｒ21を介して一次巻線
１０の一端１０ａに接続されている。なお、定電圧ダイ
オ−ドＤ21の電圧値は、電源Ｅのプラス側とＭＯＳトラ
ンジスタＦ21のゲ−トとの間の電位差が電源電圧Ｅより
も若干高めとなるように、すなわちＭＯＳトランジスタ
Ｆ21のゲ−トの電位が２倍のＥよりも若干高めとなるよ
うに設定されている。The center tap A and one end 1 of the primary winding 10
The first switch circuit 11 is interposed between the first switch circuit 11 and 0a. The first switch circuit 11 is P-type MOS transistor F 21, resistor R 21, a constant voltage diode - de ZD 21 and diode for reverse bias preventing - is configured to include a de-D 21, etc., diode - de D 21 of cathode - de side center - is connected to the tap a, anode - constant voltage diode with de-side is connected to the drain of the MOS transistor F 21 - via the de ZD 21 of the MOS transistor F 21 gate - Doo It is connected.
The source of the MOS transistor F 21 is connected to one end 10 a of the primary winding 10, and the gate is connected to one end 10 a of the primary winding 10 via a resistor R 21 . The voltage value of the constant voltage diode D 21 is set so that the potential difference between the positive side of the power source E and the gate of the MOS transistor F 21 is slightly higher than the power source voltage E, that is, the MOS transistor F 21. The potential of the 21 gate is set to be slightly higher than the double E.
【００２３】また、センタ−タップＡと一次巻線１０の
他端１０ｂとの間には、第２のスイッチ回路１２が介装
されている。第２のスイッチ回路１２はＰ型のＭＯＳト
ランジスタＦ22、抵抗Ｒ22、定電圧ダイオ−ドＺＤ22及
び逆バイアス防止用のダイオ−ドＤ22等を含んで構成さ
れており、ダイオ−ドＤ22のカソ−ド側はセンタ−タッ
プＡに接続され、アノ−ド側はＭＯＳトランジスタＦ22
のドレインに接続されると共に定電圧ダイオ−ドＺＤ22
を介してＭＯＳトランジスタＦ22のゲ−トに接続されて
いる。ＭＯＳトランジスタＦ22のソ−スは一次巻線１０
の他端１０ｂに接続され、ゲ−トは抵抗Ｒ22を介して一
次巻線１０の他端１０ｂに接続されている。なお、定電
圧ダイオ−ドＺＤ22の電圧値は、電源Ｅのプラス側とＭ
ＯＳトランジスタＦ22のゲ−トとの間の電位差が電源電
圧Ｅよりも若干高めとなるように、すなわちＭＯＳトラ
ンジスタＦ22のゲ−トの電位が２倍のＥよりも若干高め
となるように設定されている。A second switch circuit 12 is interposed between the center tap A and the other end 10b of the primary winding 10. The second switch circuit 12 includes a P-type MOS transistor F 22 , a resistor R 22 , a constant voltage diode ZD 22 and a reverse bias preventing diode D 22, and the like. The cathode side of 22 is connected to the center tap A, and the anode side is a MOS transistor F 22.
Connected to the drain of a constant voltage diode ZD 22
It is connected to the gate of the MOS transistor F 22 via. The source of the MOS transistor F 22 is the primary winding 10
It is connected to the other end 10b, gate - DOO is connected to the other end 10b of the primary winding 10 via the resistor R 22. The voltage value of the constant voltage diode ZD 22 is the positive side of the power source E and M
The potential difference between the gate of the OS transistor F 22 and the gate is slightly higher than the power supply voltage E, that is, the potential of the gate of the MOS transistor F 22 is slightly higher than the double E. It is set.
【００２４】上記の如く構成された実施例１に係るＤＣ
−ＤＣコンバ−タの動作を図２に基づいて説明する。図
２（ａ）はメインスイッチング素子であるトランジスタ
Ｑ21のコレクタ電位の変化を概略的に示したグラフであ
り、図２（ｂ）はメインスイッチング素子であるトラン
ジスタＱ22のコレクタ電位の変化を概略的に示したグラ
フである。図１に示した実施例１に係るＤＣ−ＤＣコン
バ−タにおいて、メインスイッチング素子のうちトラン
ジスタＱ21がオンし、トランジスタＱ22がオフするモ−
ドをプッシュモ−ドとし、トランジスタＱ22がオンし、
トランジスタＱ21がオフするモ−ドをプルモ−ドとす
る。また、トランジスタＱ21及びトランジスタＱ22が共
にオフしている時間をデッドタイムとする。DC according to the first embodiment configured as described above
The operation of the DC converter will be described with reference to FIG. FIG. 2A is a graph schematically showing a change in collector potential of the transistor Q 21 which is a main switching element, and FIG. 2B is a graph schematically showing change in collector potential of the transistor Q 22 which is a main switching element. It is the graph which showed typically. In the DC-DC converter according to the first embodiment shown in FIG. 1, in the main switching element, the transistor Q 21 is turned on and the transistor Q 22 is turned off.
The push mode, the transistor Q 22 turns on,
The de Purumo - - mode in which the transistor Q 21 is turned off and de. The dead time is the time when both the transistor Q 21 and the transistor Q 22 are off.
【００２５】〈プッシュモ−ド〉トランジスタＱ21がオ
ンすると、コイルＬ21には電源電圧Ｅと逆向きの起電力
が生じるので、一次巻線１０の一端１０ａに接続された
トランジスタＱ21のコレクタの電位は０Ｖになる。しか
し、この時、コイルＬ22にもコイルＬ21に生じる起電力
と同方向の起電力が生じるので、一次巻線１０の他端１
０ｂに接続されたトランジスタＱ22のコレクタの電位は
２Ｅになる。図２のグラフではＴ1 、Ｔ2で示した時間
がプッシュモ−ド時間に相当する。[0025] - When <Pusshumo de> transistor Q 21 is turned on, the coil L 21 since the electromotive force of the power supply voltage E and opposite occurs, the collector of the transistor Q 21 which is connected to one end 10a of the primary winding 10 The potential becomes 0V. However, at this time, an electromotive force in the same direction as the electromotive force generated in the coil L 21 is also generated in the coil L 22 , so that the other end 1 of the primary winding 10 is
The potential of the collector of the transistor Q 22 connected to 0b becomes 2E. In the graph of FIG. 2, the time indicated by T 1 and T 2 corresponds to the push mode time.
【００２６】〈プルモ−ド〉トランジスタＱ22がオンす
ると、コイルＬ22には電源電圧Ｅと逆向きの起電力が生
じるので、一次巻線１０の他端１０ｂに接続されたトラ
ンジスタＱ22のコレクタの電位は０Ｖになる。しかし、
この時、コイルＬ21にもコイルＬ22に生じる起電力と同
方向の起電力が生じるので、一次巻線１０の一端１０ａ
に接続されたトランジスタＱ21のコレクタの電位は２Ｅ
になる。図２のグラフではｔ1 、ｔ2で示した時間がプ
ルモ−ド時間に相当する。<Pull mode> When the transistor Q 22 is turned on, an electromotive force in the opposite direction to the power supply voltage E is generated in the coil L 22 , so that the collector of the transistor Q 22 connected to the other end 10b of the primary winding 10 is generated. Becomes 0V. But,
At this time, an electromotive force in the same direction as the electromotive force generated in the coil L 22 is also generated in the coil L 21 , so that one end 10a of the primary winding 10 is
The collector potential of the transistor Q 21 connected to is 2E
become. Time indicated by t 1, t 2 is the graph of Figure 2 is Purumo - corresponds to de time.
【００２７】〈デッドタイム〉トランジスタＱ21及びト
ランジスタＱ22が共にオフすると、トランジスタＱ21の
コレクタにはコイルＬ21を介して電源電圧Ｅが印加さ
れ、トランジスタＱ22のコレクタにはコイルＬ22を介し
て電源電圧Ｅが印加される。したがって、デッドタイム
におけるトランジスタＱ21及びトランジスタＱ22のコレ
クタ電位は、電源電圧Ｅに等しい。図２のグラフではＤ
1 、Ｄ2 、・・・、Ｄ5 で示した時間がデッドタイムに
相当する。<Dead Time> When both the transistor Q 21 and the transistor Q 22 are turned off, the power supply voltage E is applied to the collector of the transistor Q 21 via the coil L 21 , and the coil L 22 is connected to the collector of the transistor Q 22. The power supply voltage E is applied via the. Therefore, the collector potentials of the transistors Q 21 and Q 22 at the dead time are equal to the power supply voltage E. In the graph of FIG. 2, D
The time indicated by 1 , D 2 , ..., D 5 corresponds to the dead time.
【００２８】次に、スイッチ回路１１及び１２の動作を
説明する。例えば、プッシュモ−ドＴ1 からデッドタイ
ムＤ3 に入る際にサ−ジ電圧Ｖｓが発生し、コイルＬ21
両端の電位差が電源電圧Ｅを超えた場合、図２（ａ）に
示したように、トランジスタＱ21のコレクタ電位（＝一
次巻線１０の一端１０ａの電位）が電源電圧Ｅの２倍を
超える。該一端１０ａの電位が２Ｅを超えるとＭＯＳト
ランジスタＦ21におけるソ−スの電位がゲ−トの電位よ
りも高くなるので、前記電位が２Ｅを超えた時点でＭＯ
ＳトランジスタＦ21がオンする（∵ 上述したように、
ＭＯＳトランジスタＦ21におけるゲ−トの電位は電源電
圧Ｅの２倍よりも若干高めとなるように定電圧ダイオ−
ドＺＤ21の電圧値が設定されているので）。これによ
り、スイッチ回路１１がオンし、コイルＬ21とスイッチ
回路１１とで閉ル−プが形成される。該閉ル−プが形成
されると、プッシュモ−ドＴ1 の期間中にコイルＬ21に
蓄積されたエネルギ−による電流が前記閉ル−プ内を流
れ、該エネルギ−が２次側に伝達される。上記した動作
は、スイッチ回路１２がオンする場合も同様である。Next, the operation of the switch circuits 11 and 12 will be described. For example, when the dead time D 3 is entered from the push mode T 1 , a surge voltage Vs is generated and the coil L 21
When the potential difference between both ends exceeds the power supply voltage E, as shown in FIG. 2A, the collector potential of the transistor Q 21 (= the potential of one end 10a of the primary winding 10) exceeds twice the power supply voltage E. . Source of the MOS transistor F 21 when the potential of the one end 10a is more than 2E - scan the potential gain - since higher than DOO potential, MO at time when the potential exceeds 2E
The S transistor F 21 turns on (∵ As described above,
The constant voltage diode is set so that the gate potential of the MOS transistor F 21 is slightly higher than twice the power supply voltage E.
Since the voltage value of ZD 21 is set). As a result, the switch circuit 11 is turned on, and the coil L 21 and the switch circuit 11 form a closed loop. When the closed loop is formed, a current due to the energy stored in the coil L 21 during the push mode T 1 flows through the closed loop, and the energy is transmitted to the secondary side. To be done. The above operation is the same when the switch circuit 12 is turned on.
【００２９】以上説明したように実施例１に係るＤＣ−
ＤＣコンバ−タにあっては、メインスイッチング素子で
あるトランジスタＱ21及びＱ22のコレクタ電位を電源電
圧Ｅの２倍程度に抑えることができるので、トランジス
タＱ21及びＱ22としてコレクタ・エミッタ間耐圧ＶCED
が電源電圧Ｅの２倍以上であるトランジスタを用いれば
よい。また、コイルＬ21及びコイルＬ22に蓄積されたエ
ネルギ−を２次側に伝達することができ、エネルギ−伝
達効率を向上させることができる。As described above, the DC-according to the first embodiment
In the DC converter, since the collector potentials of the transistors Q 21 and Q 22 which are the main switching elements can be suppressed to about twice the power supply voltage E, the transistors Q 21 and Q 22 have a collector-emitter breakdown voltage. V CED
It suffices to use a transistor whose voltage is at least twice the power supply voltage E. Further, the energy stored in the coils L 21 and L 22 can be transmitted to the secondary side, and the energy transmission efficiency can be improved.
【００３０】次に、実施例２に係るＤＣ−ＤＣコンバ−
タを説明する。図３（ａ）は実施例２に係るＤＣ−ＤＣ
コンバ−タの一次側の主要部を概略的に示した回路構成
図であり、図３（ｂ）は制御回路を駆動する駆動回路を
概略的に示したブロック図である。Next, the DC-DC converter according to the second embodiment.
Explain the data. FIG. 3A is a DC-DC according to the second embodiment.
FIG. 3 is a circuit configuration diagram schematically showing a primary part of a converter, and FIG. 3B is a block diagram schematically showing a drive circuit for driving a control circuit.
【００３１】図３（ａ）において１００は一次巻線を示
しており、一次巻線１００はセンタ−タップＡでコイル
Ｌ31とコイルＬ32とに２分割されている。一次巻線１０
０の一端１００ａはメインスイッチング素子であるトラ
ンジスタＱ31のコレクタに接続され、他端１００ｂはメ
インスイッチング素子であるトランジスタＱ32のコレク
タに接続され、トランジスタＱ31及びトランジスタＱ32
のエミッタは共に電源Ｅのマイナス側に接続され、電源
Ｅのプラス側は一次巻線１００のセンタ−タップＡに接
続されている。一次巻線１００の一端１００ａとセンタ
−タップＡとの間には第３のスイッチ回路１１０が介装
され、第３のスイッチ回路１１０と電源Ｅのマイナス側
との間には第１の制御回路１３０が介装され、一次巻線
１００の他端１００ｂとセンタ−タップＡとの間には第
４のスイッチ回路１２０が介装され、第４のスイッチ回
路１２０と電源Ｅとの間には第２の制御回路１４０が介
装されている。In FIG. 3 (a), reference numeral 100 denotes a primary winding, and the primary winding 100 is divided by a center tap A into a coil L 31 and a coil L 32 . Primary winding 10
0 of end 100a is connected to the collector of the transistor Q 31 is a main switching element, the other end 100b is connected to the collector of the transistor Q 32 is a main switching element, the transistor Q 31 and the transistor Q 32
Are both connected to the negative side of the power source E, and the positive side of the power source E is connected to the center tap A of the primary winding 100. A third switch circuit 110 is interposed between one end 100a of the primary winding 100 and the center tap A, and a first control circuit is provided between the third switch circuit 110 and the negative side of the power source E. 130 is interposed, a fourth switch circuit 120 is interposed between the other end 100b of the primary winding 100 and the center tap A, and a fourth switch circuit 120 is interposed between the fourth switch circuit 120 and the power source E. Two control circuits 140 are interposed.
【００３２】第３のスイッチ回路１１０は抵抗Ｒ33、ト
ランジスタＱ33及び逆バイアス防止用のダイオ−ドＤ33
等を含んで構成されており、トランジスタＱ33のコレク
タはダイオ−ドＤ33のアノ−ド側に接続され、ダイオ−
ドＤ33のカソ−ド側はセンタ−タップＡに接続されてい
る。また、トランジスタＱ33のエミッタは一次巻線１０
０の一端１００ａに接続され、ベ−スは抵抗Ｒ33を介し
て一端１００ａに接続されている。第１の制御回路１３
０は抵抗Ｒ35及びトランジスタＱ35等を含んで構成され
ており、トランジスタＱ35のエミッタは電源Ｅのマイナ
ス側に接続され、コレクタは抵抗Ｒ35を介して第３のス
イッチ回路１１０を構成するトランジスタＱ33のベ−ス
に接続されている。トランジスタＱ35のベ−スには図３
（ｂ）に示した駆動回路１５０からの駆動信号が入力さ
れるようになっている。The third switch circuit 110 includes a resistor R 33 , a transistor Q 33, and a reverse bias preventing diode D 33.
Etc., the collector of the transistor Q 33 is connected to the anode side of the diode D 33 , and
The cathode side of the terminal D 33 is connected to the center tap A. The emitter of the transistor Q 33 is the primary winding 10
It is connected to 0 at one end 100a, base - scan is connected to one end 100a via a resistor R 33. First control circuit 13
0 includes a resistor R 35, a transistor Q 35, etc., the emitter of the transistor Q 35 is connected to the negative side of the power source E, and the collector thereof constitutes the third switch circuit 110 via the resistor R 35. base of the transistor Q 33 - are connected to the scan. The base of the transistor Q 35 is shown in FIG.
The drive signal from the drive circuit 150 shown in (b) is input.
【００３３】第４のスイッチ回路１２０は抵抗Ｒ34、ト
ランジスタＱ34及び逆バイアス防止用のダイオ−ドＤ34
等を含んで構成されており、トランジスタＱ34のコレク
タはダイオ−ドＤ34のアノ−ド側に接続され、ダイオ−
ドＤ34のカソ−ド側はセンタ−タップＡに接続されてい
る。また、トランジスタＱ34のエミッタは一次巻線１０
０の他端１００ｂに接続され、ベ−スは抵抗Ｒ34を介し
て他端１００ｂに接続されている。第２の制御回路１４
０は抵抗Ｒ36及びトランジスタＱ36等を含んで構成され
ており、トランジスタＱ36のエミッタは電源Ｅのマイナ
ス側に接続され、コレクタは抵抗Ｒ36を介して第４のス
イッチ回路１２０を構成するトランジスタＱ34のベ−ス
に接続されている。トランジスタＱ36のベ−スには図３
（ｂ）に示した駆動回路１５０からの駆動信号が入力さ
れるようになっている。The fourth switch circuit 120 includes a resistor R 34 , a transistor Q 34, and a reverse bias preventing diode D 34.
Etc., the collector of the transistor Q 34 is connected to the anode side of the diode D 34 , and
The cathode side of the terminal D 34 is connected to the center tap A. The emitter of the transistor Q 34 is the primary winding 10
It is connected to 0 at the other end 100b, base - scan is connected to the other end 100b via the resistor R 34. Second control circuit 14
0 includes a resistor R 36, a transistor Q 36, etc., the emitter of the transistor Q 36 is connected to the negative side of the power source E, and the collector thereof constitutes the fourth switch circuit 120 via the resistor R 36. of the transistor Q 34 base - it is connected to the scan. The base of the transistor Q 36 is shown in FIG.
The drive signal from the drive circuit 150 shown in (b) is input.
【００３４】図３（ｂ）において１５０は駆動回路を示
しており、駆動回路１５０はNOR 回路２１、J-K フリッ
プフロップ２２、スリ−ステ−トバッファ２３、２４等
を含んで構成されている。NOR 回路２２の入力側には、
プッシュ信号あるいはプル信号としてトランジスタＱ31
又はトランジスタＱ32のベ−スに入力される信号が入力
されるようになっており、出力側はJ-K フリップフロッ
プ２２のクロック端子２２CKに接続されると共に、スリ
−ステ−トバッファ２３及び２４の入力端子に接続され
ている。J-K フリップフロップ２２の出力端子２２Q は
スリ−ステ−トバッファ２３の制御端子２３ａに接続さ
れ、出力端子２２*Qはスリ−ステ−トバッファ２４の制
御端子２４ａに接続されている。スリ−ステ−トバッフ
ァ２３の出力側は第１の制御回路を構成するトランジス
タＱ35のベ−スに接続され、スリ−ステ−トバッファ２
４の出力側は第２の制御回路を構成するトランジスタＱ
36のベ−スに接続されている。In FIG. 3B, reference numeral 150 denotes a drive circuit, and the drive circuit 150 includes a NOR circuit 21, a JK flip-flop 22, and three-state buffers 23 and 24. On the input side of NOR circuit 22,
Transistor Q 31 as push signal or pull signal
Alternatively, the signal input to the base of the transistor Q 32 is input, and the output side is connected to the clock terminal 22 CK of the JK flip-flop 22 and at the same time the three-state buffers 23 and 24 are connected. It is connected to the input terminal. JK output terminal 22 Q of the flip-flop 22 Sri - stearyl - is connected to a control terminal 23a of Tobaffa 23, an output terminal 22 * Q Sri - is connected to a control terminal 24a of Tobaffa 24 - stearyl. Sri - stearyl - output of Tobaffa 23 base of the transistor Q 35 which constitutes the first control circuit - connected to the scan, Sri - stearyl - Tobaffa 2
The output side of 4 is the transistor Q which constitutes the second control circuit.
It is connected to 36 bases.
【００３５】上記のように構成された実施例２に係るＤ
Ｃ−ＤＣコンバ−タの動作を図４に基づいて説明する。
図４において、（ａ）はトランジスタＱ31のオン・オフ
動作を示したタイミングチャ−トであり、（ｂ）はトラ
ンジスタＱ33及びトランジスタＱ35のオン・オフ動作を
示したタイミングチャ−トであり、（ｃ）はトランジス
タＱ32のオン・オフ動作を示したタイミングチャ−トで
あり、（ｄ）はトランジスタＱ34及びＱ36のオン・オフ
動作を示したタイミングチャ−トである。D according to the second embodiment configured as described above
The operation of the C-DC converter will be described with reference to FIG.
In FIG. 4, (a) is a timing chart showing the on / off operation of the transistor Q 31 , and (b) is a timing chart showing the on / off operation of the transistor Q 33 and the transistor Q 35. Yes, (c) is a timing chart showing the on / off operation of the transistor Q 32 , and (d) is a timing chart showing the on / off operation of the transistors Q 34 and Q 36 .
【００３６】トランジスタＱ31がオンするタイミングを
プッシュモ−ドとし、トランジスタＱ32がオンするタイ
ミングをプルモ−ドとすると、図４（ａ）はプッシュ信
号を示し、図４（ｃ）はプル信号を示しているといえ
る。したがって、NOR 回路２１からはプッシュ信号とプ
ル信号とが共にオフの状態にある時にのみオン状態にな
る信号、すなわち図４（ｂ）に示した信号と図４（ｄ）
に示した信号とを加え合わせた信号が出力される。該信
号がJ-K フリップフロップ２２のクロック端子２２CKに
入力され、出力端子２２Q 、出力端子２２*Qから出力さ
れる各信号がスリ−ステ−トバッファ２３の制御端子２
３ａ、スリ−ステ−トバッファ２４の制御端子２４ａに
それぞれ入力されるので、スリ−ステ−トバッファ２３
からはプッシュモ−ドからプルモ−ドに移行する時のデ
ッドタイム期間のみオン状態となる信号SG1 が出力され
（図４（ｂ）参照）、トランジスタＱ35のベ−スに入力
される。また、スリ−ステ−トバッファ２４からはプル
モ−ドからプッシュモ−ドに移行する時のデッドタイム
期間のみオン状態となる信号SG2 が出力され（図４
（ｄ）参照）、トランジスタＱ36のベ−スに入力され
る。If the timing when the transistor Q 31 turns on is push mode and the timing when the transistor Q 32 turns on is pull mode, FIG. 4A shows a push signal and FIG. 4C shows a pull signal. It can be said that it shows. Therefore, the NOR circuit 21 turns on only when the push signal and the pull signal are both off, that is, the signal shown in FIG. 4 (b) and the signal shown in FIG. 4 (d).
A signal obtained by adding the signal shown in FIG. The signal is input to the clock terminal 22 CK of the JK flip-flop 22, and the signals output from the output terminal 22 Q and the output terminal 22 * Q are controlled by the control terminal 2 of the three-state buffer 23.
3a and the control terminal 24a of the three-state buffer 24, respectively, so that the three-state buffer 23
From Pusshumo - dead time period only turned on signal SG1 when shifting the de is outputted (refer to FIG. 4 (b)), the transistors Q 35 base - - Purumo from de input to the scan. The three-state buffer 24 outputs the signal SG2 which is turned on only during the dead time when the pull mode is changed to the push mode (FIG. 4).
(See (d)), and input to the base of the transistor Q 36 .
【００３７】図４（ａ）及び（ｂ）に示したように、ト
ランジスタＱ31がオフすると、トランジスタＱ35に信号
SG1 が入力されてトランジスタＱ35がオンする。トラン
ジスタＱ35がオンするとトランジスタＱ33のベ−ス電流
が引き込まれてトランジスタＱ33がオンし、第３のスイ
ッチ回路１１０とコイルＬ31とで閉ル−プが形成され
る。すなわち、トランジスタＱ31がオフされてからトラ
ンジスタＱ32がオンされる間のデッドタイム期間中トラ
ンジスタＱ33がオンされて前記閉ル−プが形成される。
該閉ル−プが形成されることで、トランジスタＱ31がオ
ンされている間にコイルＬ31に蓄積されたエネルギ−に
よる電流が前記閉ル−プ内を流れ、前記蓄積されたエネ
ルギ−が２次側に伝達される。As shown in FIGS. 4A and 4B, when the transistor Q 31 is turned off, a signal is sent to the transistor Q 35 .
SG1 is input transistor Q 35 is turned on. And scan current drawn by transistor Q 33 is turned on,閉Ru in a third switch circuit 110 and the coil L 31 - - transistor Q 35 is Baie is turned on the transistor Q 33-flop is formed. That is, the dead time in the transistor Q 33 between the transistor Q 31 is the transistor Q 32 after being turned off is turned on is turned on閉Ru - flop is formed.
By forming the closed loop, a current due to the energy stored in the coil L 31 flows through the closed loop while the transistor Q 31 is turned on, and the stored energy is released. It is transmitted to the secondary side.
【００３８】図４（ｃ）及び（ｄ）に示したように、ト
ランジスタＱ32がオフし、トランジスタＱ36に信号SG2
が入力されてトランジスタＱ36がオンし、次いでトラン
ジスタＱ34がオンし、第４のスイッチ回路１２０とコイ
ルＬ32とで閉ル−プが形成される場合も、第３のスイッ
チ回路１１とコイルＬ31とで閉ル−プが形成される場合
と同様にしてコイルＬ32に蓄積されたエネルギ−が２次
側に伝達される。As shown in FIGS. 4 (c) and 4 (d), the transistor Q 32 is turned off and the signal SG 2 is sent to the transistor Q 36.
Is input to turn on the transistor Q 36 , then turn on the transistor Q 34 , and when the fourth switch circuit 120 and the coil L 32 form a closed loop, the third switch circuit 11 and the coil are also turned on. The energy stored in the coil L 32 is transmitted to the secondary side in the same manner as when the closed loop is formed with L 31 .
【００３９】以上説明したように実施例２に係るＤＣ−
ＤＣコンバ−タにあっては、サ−ジ電圧の発生そのもの
を抑制することができる。また、コイルＬ31及びコイル
Ｌ32に蓄積されたエネルギ−を２次側に伝達することが
でき、エネルギ−伝達効率を向上させることができる。
なお、トランジスタＱ33及びＱ34の容量は、トランジス
タＱ31及びＱ32の容量ほど大きくなくてよい。As described above, the DC according to the second embodiment
In the DC converter, generation of surge voltage itself can be suppressed. Further, the energy accumulated in the coil L 31 and the coil L 32 can be transmitted to the secondary side, and the energy transmission efficiency can be improved.
The capacitances of the transistors Q 33 and Q 34 need not be as large as the capacitances of the transistors Q 31 and Q 32 .
【００４０】[0040]
【発明の効果】以上詳述したように本発明に係るＤＣ−
ＤＣコンバ−タ（１）にあっては、メインスイッチング
素子に印加される電圧を電源電圧の２倍程度に抑えるこ
とができ、前記メインスイッチング素子の切り替え時に
発生するサ−ジ電圧を十分抑制することができる。ま
た、エネルギ−伝達効率を向上させることができる。As described above in detail, the DC according to the present invention
In the DC converter (1), the voltage applied to the main switching element can be suppressed to about twice the power supply voltage, and the surge voltage generated when switching the main switching element is sufficiently suppressed. be able to. In addition, the energy transfer efficiency can be improved.
【００４１】また、本発明に係るＤＣ−ＤＣコンバ−タ
（２）にあっては、前記メインスイッチング素子の切り
替え時に発生するサ−ジ電圧の発生そのものを抑制する
ことができる。また、エネルギ−伝達効率を向上させる
ことができる。Further, in the DC-DC converter (2) according to the present invention, it is possible to suppress the generation of the surge voltage itself generated when the main switching element is switched. In addition, the energy transfer efficiency can be improved.
【図１】本発明の実施例１に係るＤＣ−ＤＣコンバ−タ
の一次側を概略的に示した回路構成図である。FIG. 1 is a circuit configuration diagram schematically showing a primary side of a DC-DC converter according to a first embodiment of the present invention.
【図２】（ａ）及び（ｂ）は実施例１に係るＤＣ−ＤＣ
コンバ−タを構成するメインスイッチング素子にコレク
タ電位の変化を示したタイミングチャ−トである。2A and 2B are DC-DC according to the first embodiment.
6 is a timing chart showing a change in collector potential in a main switching element which constitutes a converter.
【図３】（ａ）は実施例２に係るＤＣ−ＤＣコンバ−タ
の一次側を概略的に示した回路構成図であり、（ｂ）は
実施例２に係るＤＣ−ＤＣコンバ−タを構成する制御回
路を駆動する駆動回路を概略的に示したブロック図であ
る。FIG. 3A is a circuit configuration diagram schematically showing a primary side of a DC-DC converter according to a second embodiment, and FIG. 3B is a DC-DC converter according to the second embodiment. It is the block diagram which showed the drive circuit which drives the control circuit which forms roughly.
【図４】（ａ）及び（ｃ）は実施例２に係るＤＣ−ＤＣ
コンバ−タを構成するメインスイッチング素子のオン・
オフ動作を示したタイミングチャ−トであり、（ｂ）及
び（ｄ）は実施例２に係るＤＣ−ＤＣコンバ−タを構成
するスイッチ回路または制御回路で用いられているトラ
ンジスタのオン・オフ動作を示したタイミングチャ−ト
である。4A and 4C are DC-DC according to the second embodiment.
ON / OFF of the main switching element that constitutes the converter
6 is a timing chart showing an off operation, and (b) and (d) are on / off operations of a transistor used in a switch circuit or a control circuit which constitutes the DC-DC converter according to the second embodiment. Is a timing chart showing.
【図５】従来のシングル型ＤＣ−ＤＣコンバ−タの一次
側を概略的に示した回路構成図である。FIG. 5 is a circuit configuration diagram schematically showing a primary side of a conventional single type DC-DC converter.
【図６】従来のブリッジ構成のプッシュプル型ＤＣ−Ｄ
Ｃコンバ−タの一次側を概略的に示した回路構成図であ
る。FIG. 6 is a push-pull type DC-D having a conventional bridge configuration.
It is a circuit block diagram which showed roughly the primary side of a C converter.
【図７】（ａ）は従来のセンタ−タップ付き一次巻線を
有するプッシュプル型（通常のプッシュプル型）ＤＣ−
ＤＣコンバ−タの一次側を概略的に示した回路構成図で
あり、（ｂ）はスナバ回路が介装された従来の通常のプ
ッシュプル型ＤＣ−ＤＣコンバ−タの一次側を概略的に
示した回路構成図である。FIG. 7A is a push-pull type (normal push-pull type) DC- having a conventional center-tapped primary winding.
FIG. 1 is a circuit configuration diagram schematically showing a primary side of a DC converter, and FIG. 3B is a schematic diagram showing a primary side of a conventional normal push-pull type DC-DC converter in which a snubber circuit is interposed. It is the circuit block diagram shown.
１０、１００ 一次巻線 １０ａ、１００ａ 一端 １０ｂ、１００ｂ 他端 １１ 第１のスイッチ回路 １２ 第２のスイッチ回路 １１０ 第３のスイッチ回路 １２０ 第４のスイッチ回路 １３０ 第１の制御回路 １４０ 第２の制御回路 １５０ 駆動回路 Ａ センタ−タップ Ｄ21、Ｄ22、Ｄ31、Ｄ32 （逆バイアス防止用の）ダイ
オ−ド Ｅ 電源（電圧） Ｑ21、Ｑ22、Ｑ31、Ｑ32 トランジスタ（メインスイッ
チング素子） ＺＤ21、ＺＤ22 定電圧ダイオ−ド10, 100 Primary winding 10a, 100a One end 10b, 100b The other end 11 1st switch circuit 12 2nd switch circuit 110 3rd switch circuit 120 4th switch circuit 130 1st control circuit 140 2nd control Circuit 150 Drive circuit A Center tap D 21 , D 22 , D 31 , D 32 (for reverse bias prevention) Diode E Power supply (voltage) Q 21 , Q 22 , Q 31 , Q 32 Transistor (main switching element) ) ZD 21 , ZD 22 constant voltage diode
Claims (2)
トランスを用いたプッシュプル型ＤＣ−ＤＣコンバ−タ
において、前記一次巻線の一端と前記センタ−タップと
の間に、抵抗、トランジスタ、定電圧素子及びダイオ−
ド等を含み、前記一次巻線の一端と前記センタ−タップ
との間の電位差が電源電圧を超えると導通するように構
成された第１のスイッチ回路が介装され、前記一次巻線
の他端と前記センタ−タップとの間に、抵抗、トランジ
スタ、定電圧素子及びダイオ−ド等を含み、前記一次巻
線の他端と前記センタ−タップとの間の電位差が電源電
圧を超えると導通するように構成された第２のスイッチ
回路が介装されていることを特徴とするＤＣ−ＤＣコン
バ−タ。1. A push-pull DC-DC converter using a transformer having a primary winding with a center tap, wherein a resistor, a transistor, and a resistor are provided between one end of the primary winding and the center tap. Constant voltage element and diode
A first switch circuit that is configured to conduct when a potential difference between one end of the primary winding and the center tap exceeds a power supply voltage. A resistor, a transistor, a constant voltage element, a diode, and the like are included between the end and the center tap, and conducts when the potential difference between the other end of the primary winding and the center tap exceeds the power supply voltage. A DC-DC converter, wherein a second switch circuit configured to operate is interposed.
トランスを用いたプッシュプル型ＤＣ−ＤＣコンバ−タ
において、 前記一次巻線の一端と前記センタ−タップとの間に、抵
抗、トランジスタ及びダイオ−ド等を含んだ第３のスイ
ッチ回路が介装され、該第３のスイッチ回路と電源のマ
イナス側との間に、抵抗及びトランジスタ等で構成され
前記第３のスイッチ回路のオン・オフを制御する第１の
制御回路が介装され、 前記一次巻線の他端と前記センタ−タップとの間に、抵
抗、トランジスタ及びダイオ−ド等を含んだ第４のスイ
ッチ回路が介装され、該第４のスイッチ回路と電源のマ
イナス側との間に、抵抗及びトランジスタ等で構成され
前記第４のスイッチ回路のオン・オフを制御する第２の
制御回路が介装され、 メインスイッチング素子が双方ともオフしている時に、
前記第１の制御回路あるいは前記第２の制御回路を駆動
する駆動回路を備えていることを特徴とするＤＣ−ＤＣ
コンバ−タ。2. A push-pull DC-DC converter using a transformer having a primary winding with a center tap, wherein a resistor, a transistor, and a resistor are provided between one end of the primary winding and the center tap. A third switch circuit including a diode and the like is interposed, and a resistor and a transistor are provided between the third switch circuit and the negative side of the power supply to turn on / off the third switch circuit. And a fourth switch circuit including a resistor, a transistor, a diode and the like is interposed between the other end of the primary winding and the center tap. A second control circuit including a resistor, a transistor and the like for controlling on / off of the fourth switch circuit is interposed between the fourth switch circuit and the minus side of the power supply, and a main switch When both trigger elements are off,
DC-DC including a drive circuit for driving the first control circuit or the second control circuit
Converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7522095A JPH08275522A (en) | 1995-03-31 | 1995-03-31 | Dc-dc converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7522095A JPH08275522A (en) | 1995-03-31 | 1995-03-31 | Dc-dc converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08275522A true JPH08275522A (en) | 1996-10-18 |
Family
ID=13569928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7522095A Withdrawn JPH08275522A (en) | 1995-03-31 | 1995-03-31 | Dc-dc converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08275522A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103023339A (en) * | 2011-09-21 | 2013-04-03 | 夏普株式会社 | Push-pull circuit, DC/DC converter, solar charging system, and movable body |
| CN109067164A (en) * | 2018-08-24 | 2018-12-21 | 广州致远电子有限公司 | A kind of push-pull converter circuit and its control method |
-
1995
- 1995-03-31 JP JP7522095A patent/JPH08275522A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103023339A (en) * | 2011-09-21 | 2013-04-03 | 夏普株式会社 | Push-pull circuit, DC/DC converter, solar charging system, and movable body |
| JP2013070463A (en) * | 2011-09-21 | 2013-04-18 | Sharp Corp | Push-pull circuit, dc/dc converter, solar charging system, and mobile object |
| CN103023339B (en) * | 2011-09-21 | 2015-06-17 | 夏普株式会社 | Push-pull circuit, DC/DC converter, solar charging system, and movable body |
| US9085239B2 (en) | 2011-09-21 | 2015-07-21 | Sharp Kabushiki Kaisha | Push-pull circuit, DC/DC converter, solar charging system, and movable body |
| CN109067164A (en) * | 2018-08-24 | 2018-12-21 | 广州致远电子有限公司 | A kind of push-pull converter circuit and its control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6947297B2 (en) | Active resonant snubber for DC-DC converter | |
| US6252781B1 (en) | Active reset forward converter employing synchronous rectifiers | |
| TWI384745B (en) | Gate driver apparatus for alternately driving a half- or a full-bridge | |
| JP4515683B2 (en) | External drive system for synchronous rectification | |
| US7333350B2 (en) | Self driven synchronous rectifier shutdown circuit and method | |
| US8331114B2 (en) | Flyback power converters having a high side driving circuit | |
| US5304863A (en) | Transformer driver having unlimited duty cycle capability by inserting narrow pulses during unlimited duty cycles | |
| US20020175719A1 (en) | Transistor drive circuits and methods using selective discharge of terminal capacitance | |
| JP3280602B2 (en) | Lighting circuit of discharge lamp | |
| KR100632544B1 (en) | DC driver gate driver circuit | |
| CN1307778C (en) | Switch mode power source | |
| JPH08275522A (en) | Dc-dc converter | |
| CN114825881B (en) | LLC control device | |
| JP2602752B2 (en) | Driver circuit for insulated gate power semiconductor device | |
| JPS63272222A (en) | Pre-driving circuit | |
| US5302862A (en) | Efficient transformer-coupled gate driver circuit for power FET's | |
| JPH01202161A (en) | Snubber circuit | |
| JPH05344719A (en) | Level shift circuit, miniature power supply and high-side switch | |
| JPH0412665A (en) | Switching power supply | |
| JP3748876B2 (en) | Semiconductor device | |
| KR100581490B1 (en) | System for driving high power switching system | |
| CN101267158B (en) | Synchronous commutation self-driving circuit | |
| JP4012646B2 (en) | Switching circuit | |
| CA2356187A1 (en) | A synchronous flyback converter | |
| JPH0746836A (en) | Switching supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |