JPH08272768A - Stand-by time adjusting device for microcomputer - Google Patents

Stand-by time adjusting device for microcomputer

Info

Publication number
JPH08272768A
JPH08272768A JP7073998A JP7399895A JPH08272768A JP H08272768 A JPH08272768 A JP H08272768A JP 7073998 A JP7073998 A JP 7073998A JP 7399895 A JP7399895 A JP 7399895A JP H08272768 A JPH08272768 A JP H08272768A
Authority
JP
Japan
Prior art keywords
time constant
microcomputer
output
charge
constant circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7073998A
Other languages
Japanese (ja)
Inventor
Isao Takahashi
高橋  功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP7073998A priority Critical patent/JPH08272768A/en
Publication of JPH08272768A publication Critical patent/JPH08272768A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

PURPOSE: To provide a stand-by time adjusting device for microcomputer which can suppress variation in the time constant of a time constant circuit consisting of a resistance and a capacitor. CONSTITUTION: According to the result of a comparison between one level period of a rectangular wave obtained by shaping the waveform of a charging and discharging output and a reference clock, the connection point of one of plural series resistances 25-1 to 25-n is connected to the capacitor 17 to constitute a time constant circuit. Consequently, the time constant of the time constant circuit can be held constant and the stand-by time of a microcomputer 15 can be made constant. Therefore, this device is used for a slave equipment of telephone and then the calling state of the master equipment is surely detected to generate a ring-back tone through the speaker of the slave equipment.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、コードレス電話機の子
機等に使用されるマイクロコンピュータのスタンバイ時
間を一定に制御するのに好適なマイクロコンピュータの
スタンバイ時間調整装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer standby time adjusting device suitable for controlling the standby time of a microcomputer used in a cordless telephone handset or the like.

【0002】[0002]

【従来の技術】現在では、一般家庭において、親機及び
子機から成る電話機を使用するまでに電話機市場は活性
化している。この種の電話機の市場を拡大するには、電
話機自体のコストダウンは必至であり、その為、最近で
は、電話回線と接続されている親機側及び該親機と無線
通信される子機側共に呼び出し音を放音する為のスピー
カを設けるのを止め、親機側のスピーカを省いて子機側
のみにスピーカを設ける低価格帯の機種もある。この場
合、子機は、親機が電話回線を通じて外部からの通話を
受け入れ可能状態になっているか否かを定期的に判断
し、受け入れ可能と判断した場合のみ子機のスピーカを
放音させる様に、親機及び子機間のシステムを構成して
おく必要がある。具体的には、子機にマイクロコンピュ
ータを内蔵し、該マイクロコンピュータにて親機が電話
ベルの呼び出し状態になっているか否かを判断する。子
機はコードレスタイプであり、バッテリー駆動される
為、該バッテリーの寿命を考慮したマイクロコンピュー
タの使い方をしなければならない。図2は、子機に内蔵
されて使用されるマイクロコンピュータの一例を示す図
である。
2. Description of the Related Art At present, the telephone market has become active by the time a telephone consisting of a master unit and a slave unit is used in a general household. In order to expand the market for this type of telephone, it is inevitable to reduce the cost of the telephone itself. Therefore, recently, a master side connected to the telephone line and a slave side wirelessly communicated with the master side. There is also a low-priced model in which both the provision of a speaker for emitting a ringing sound is stopped and the speaker of the master unit side is omitted and the speaker is provided only on the slave unit side. In this case, the child device periodically determines whether the parent device is ready to accept an external call through the telephone line, and outputs the speaker of the child device only when it is accepted. In addition, it is necessary to configure a system between the master unit and the slave unit. Specifically, the slave unit has a microcomputer built therein, and the microcomputer determines whether or not the master unit is in the calling state of the telephone bell. Since the child device is a cordless type and is driven by a battery, it is necessary to use a microcomputer in consideration of the life of the battery. FIG. 2 is a diagram showing an example of a microcomputer that is built in and used in a child device.

【0003】図2において、(1)はマイクロコンピュ
ータであり、該マイクロコンピュータ(1)外部には、
電源Vdd及び接地間に直列接続された抵抗(2)及び
コンデンサ(3)とスピーカ(4)とが設けられ、特
に、抵抗(2)及びコンデンサ(3)の接続点はマイク
ロコンピュータ(1)の端子(5)(6)と接続され、
且つ、スピーカ(4)の入力はマイクロコンピュータ
(1)の端子(7)と接続されている。尚、抵抗(2)
及びコンデンサ(3)より固定された時定数を有する時
定数回路が構成される。
In FIG. 2, (1) is a microcomputer, and outside the microcomputer (1),
A resistor (2) and a capacitor (3) and a speaker (4) connected in series between the power supply Vdd and the ground are provided. In particular, the connection point of the resistor (2) and the capacitor (3) is connected to the microcomputer (1). Connected to terminals (5) and (6),
Moreover, the input of the speaker (4) is connected to the terminal (7) of the microcomputer (1). The resistance (2)
And a capacitor (3) constitutes a time constant circuit having a fixed time constant.

【0004】さて、マイクロコンピュータ(1)内部に
おいて、(8)はヒステリシスを有するシュミットイン
バータであり、入力が端子(5)と接続され、コンデン
サ(3)の端子電圧即ち図3(a)の充放電電圧(鋸歯
状電圧)が印加される。ここで、シュミットインバータ
(8)は、異なる2つのスレッショルド電圧を有してお
り、一方の高いスレッショルド電圧Vthを一点鎖線
で、他方の低いスレッショルド電圧Vtlを二点鎖線で
図3(a)に示す。尚、抵抗(2)の抵抗値及びコンデ
ンサ(3)の容量は1度行われた充放電期間が1sec
となる様に(充放電動作が1sec周期で行われる様
に)設定されている。更に詳しくは、シュミットインバ
ータ(8)の出力が、1sec周期のうち990mse
cはハイレベル残りの10msecはローレベルとなる
様に、即ち990msecに充電を行い且つその後の1
0mescで放電を行う様に、抵抗(2)及びコンデン
サ(3)の値が決定されている。こうすると、結果的
に、シュミットインバータ(8)の出力は、図3(b)
に示す様に、1secの中で990msecだけハイレ
ベルとなり且つ10msecだけローレベルとなる。
(9)はホールド制御部であり、シュミットインバータ
(8)からのハイレベル出力を受け取ると、この990
msecだけマイクロコンピュータ(1)をホールドモ
ード(スタンバイ状態)とし、また、シュミットインバ
ータ(8)のローレベル出力を受け取ると、この10m
sec期間だけマイクロコンピュータ(1)を通常動作
状態とするものである。このホールド制御部(9)は、
詳細すると、ソフトウエア処理を行う部分であり、シュ
ミットインバータ(8)出力をハイレベルと認識する
と、割り込み信号を発生し、この時ROM(図示せず)
から読み出されるプログラムデータの解読結果に基づ
き、マイクロコンピュータ(1)を必要最小限の動作だ
け行わせるホールドモードとして該マイクロコンピュー
タ(1)で消費される電流を低減させる。また、ホール
ド制御部(9)は、シュミットインバータ(8)出力を
ローレベルと認識すると、別の割り込み信号を発生し、
この時前記ROMから読み出されるプログラムデータの
解読結果に基づき、マイクロコンピュータ(1)を通常
動作状態とする。
In the inside of the microcomputer (1), reference numeral (8) is a Schmitt inverter having hysteresis, the input of which is connected to the terminal (5) and the terminal voltage of the capacitor (3), that is, the charging voltage of FIG. 3 (a). A discharge voltage (sawtooth voltage) is applied. Here, the Schmitt inverter (8) has two different threshold voltages, one high threshold voltage Vth is shown by a chain line, and the other low threshold voltage Vtl is shown by a chain line in FIG. . The resistance value of the resistor (2) and the capacity of the capacitor (3) are such that the charging / discharging period performed once is 1 sec.
Is set so that the charging / discharging operation is performed in a cycle of 1 sec. More specifically, the output of the Schmitt inverter (8) is 990 mse in one second cycle.
c is at a high level, so that the remaining 10 msec is at a low level, that is, charging is performed for 990 msec and then 1
The values of the resistor (2) and the capacitor (3) are determined so that the discharge is performed at 0 mesc. As a result, as a result, the output of the Schmitt inverter (8) becomes as shown in FIG.
As shown in (1), the level becomes high for 990 msec and low level for 10 msec within 1 sec.
(9) is a hold control unit, which receives this high level output from the Schmitt inverter (8)
When the microcomputer (1) is set to the hold mode (standby state) for msec and the low level output of the Schmitt inverter (8) is received, this 10 m
The microcomputer (1) is brought into a normal operation state only for the sec period. This hold control section (9)
In detail, it is a part that performs software processing, and when the output of the Schmitt inverter (8) is recognized as a high level, an interrupt signal is generated, and at this time, a ROM (not shown)
Based on the result of decoding the program data read from, the microcomputer (1) is set to the hold mode for performing the minimum necessary operation to reduce the current consumed by the microcomputer (1). Further, when the hold control section (9) recognizes the output of the Schmitt inverter (8) as a low level, another hold signal is generated,
At this time, the microcomputer (1) is set to the normal operation state based on the result of decoding the program data read from the ROM.

【0005】(10)は呼び出し判定部であり、子機に
内蔵された親機との通信信号処理を行う前段の回路部
(図示せず)から、親機が現在相手からの要求で通話を
すべく呼び出し状態となっているか否かを表す信号を受
け取り、後述する充放電制御部を制御するものである。
尚、読み出し判定部(10)の判定動作は、マイクロコ
ンピュータ(1)が通常動作する10msec期間中に
行われる。(11)は前述した充放電制御部であり、ま
ず、シュミットインバータ(8)の出力を受け取り、コ
ンデンサ(3)の充放電を制御する。(12)はコンデ
ンサ(3)の端子電圧の放電経路を形成するNチャンネ
ル型MOSトランジスタ(以下NMOSトランジスタと
称する)であり、ゲートは充放電制御部(11)の出力
と接続され、ドレインは端子(6)を介してコンデンサ
(3)の非接地側と接続され、ソースは接地されてい
る。充放電制御部(11)は、基本的に、シュミットイ
ンバータ(8)の出力がハイレベルであると、ローレベ
ルの放電禁止信号(例えば0ボルト)を出力し、NMO
Sトランジスタ(12)をオフしてコンデンサ(3)の
充電動作を継続させる。一方、シュミットインバータ
(8)の出力がローレベルであると、ハイレベルの放電
許可信号(例えば5ボルト)を出力し、NMOSトラン
ジスタ(12)をオンしてコンデンサ(3)の電荷を放
電させる。更に、呼び出し判定部(10)から「呼び出
し無し」を表す出力が充放電制御部(11)に印加され
ると、充放電制御部(11)はシュミットインバータ
(8)の出力に基づく信号出力を行う。一方、呼び出し
判定部(10)から「呼び出し有り」を表す出力が得ら
れると、充放電制御部(11)はシュミットインバータ
(8)の出力を無視し、放電禁止信号のみを出力し続け
る。即ち、シュミットインバータ(8)出力が最終的に
ローレベルに固定されてマイクロコンピュータ(1)は
通常動作状態を継続することになる。(13)は呼び出
し音発生部であり、呼び出し判定部(10)からの「呼
び出し有り」の出力を受けて呼び出し音を発生するもの
である。該呼び出し音発生部(13)から出力された呼
び出し音はバッファ(14)を介して端子(7)から出
力され、スピーカ(4)から放音される。
Reference numeral (10) is a call determination unit, which is a circuit unit (not shown) in the preceding stage for carrying out communication signal processing with the master unit built in the slave unit, and the master unit now makes a call at the request of the other party. In order to do so, it receives a signal indicating whether or not it is in a calling state, and controls a charge / discharge control unit described later.
The determination operation of the read determination unit (10) is performed during the 10 msec period during which the microcomputer (1) normally operates. (11) is the charge / discharge control unit described above, and first receives the output of the Schmitt inverter (8) and controls the charge / discharge of the capacitor (3). Reference numeral (12) is an N-channel MOS transistor (hereinafter referred to as an NMOS transistor) that forms a discharge path of the terminal voltage of the capacitor (3), the gate is connected to the output of the charge / discharge control unit (11), and the drain is the terminal. It is connected to the non-grounded side of the capacitor (3) via (6), and the source is grounded. When the output of the Schmitt inverter (8) is at a high level, the charge / discharge control unit (11) basically outputs a low level discharge prohibition signal (for example, 0 volt), and the NMO
The S transistor (12) is turned off to continue the charging operation of the capacitor (3). On the other hand, when the output of the Schmitt inverter (8) is at a low level, a high level discharge permission signal (for example, 5 volts) is output to turn on the NMOS transistor (12) to discharge the electric charge of the capacitor (3). Further, when an output indicating "no call" is applied to the charge / discharge control unit (11) from the call determination unit (10), the charge / discharge control unit (11) outputs a signal output based on the output of the Schmitt inverter (8). To do. On the other hand, when the call determination unit (10) obtains an output indicating "calling", the charge / discharge control unit (11) ignores the output of the Schmitt inverter (8) and continues to output only the discharge inhibition signal. That is, the output of the Schmitt inverter (8) is finally fixed to the low level, and the microcomputer (1) continues the normal operation state. Reference numeral (13) is a ringing tone generating section, which receives a "calling present" output from the calling determining section (10) and generates a ringing tone. The ringing tone output from the ringing tone generator (13) is output from the terminal (7) via the buffer (14) and is emitted from the speaker (4).

【0006】以上の如く構成されたマイクロコンピュー
タ(1)を子機に内蔵する訳であるが、電話回線から親
機に送られて来る呼び出しを行う為の信号は、通常、1
sec間隔で呼び出し音を鳴らせようとするものであ
る。従って、マイクロコンピュータ(1)が時定数回路
の時定数に従って、ホールドモードと通常動作モードと
から成る各周期を1sec毎に繰り返し実行していれ
ば、間欠的に行われる通常動作モードの10msec期
間で親機が呼び出し状態であるか否かを確実に判定し、
呼び出しを行うべきタイミングで必ずスピーカ(4)か
ら呼び出し音を放音できる。
The microcomputer (1) configured as described above is built in the slave unit, but the signal for making a call sent from the telephone line to the master unit is usually 1
It is intended to ring a ringing sound at intervals of sec. Therefore, if the microcomputer (1) repeatedly executes each cycle consisting of the hold mode and the normal operation mode every 1 sec in accordance with the time constant of the time constant circuit, it will be intermittently performed in the 10 msec period of the normal operation mode. Make sure to determine whether the base unit is in the calling state,
A ringing tone can be emitted from the speaker (4) without fail at the timing of calling.

【0007】[0007]

【発明が解決しようとする課題】ところで、上記した従
来の技術では、抵抗(2)及びコンデンサ(3)はマイ
クロコンピュータ(1)に対して外付部品であり、理想
的に1sec周期で充放電を行うべく抵抗値及び容量を
選定した固定時定数である。しかしながら、実際には、
前記時定数は電源Vddの変動や温度変化等の要因を受
けて変化してしまう。この時定数が変化してしまうと、
充放電周期が1secからずれてしまい、これに伴いシ
ュミットインバータ(8)のハイ及びローレベル期間に
変動が生じる。特に、前記時定数が大となってシュミッ
トインバータ(8)のハイレベル期間が1sec以上継
続してしまうと、親機が呼び出し状態となっている1s
ec期間に、マイクロコンピュータ(1)をホールドモ
ードから通常動作モードに移行できない不良タイミング
が生じる場合があり、この不良タイミングではスピーカ
(4)から呼び出し音を放音できない不具合が生じる問
題があった。
By the way, in the above-mentioned conventional technique, the resistor (2) and the capacitor (3) are external parts to the microcomputer (1), and ideally, they are charged and discharged in a cycle of 1 sec. It is a fixed time constant in which the resistance value and the capacitance are selected to perform. However, in practice,
The time constant changes due to factors such as fluctuations in the power supply Vdd and temperature changes. If this time constant changes,
The charging / discharging cycle deviates from 1 sec, and the high and low level periods of the Schmitt inverter (8) fluctuate accordingly. In particular, when the time constant becomes large and the high level period of the Schmitt inverter (8) continues for 1 sec or more, the main unit is in the calling state for 1 s.
In the ec period, there may be a defective timing in which the microcomputer (1) cannot shift from the hold mode to the normal operation mode, and there is a problem that the speaker (4) cannot emit the ringing tone at this defective timing.

【0008】この時定数の変動を抑える為に、従来は変
動の小さい水晶振動子を用いていたが、コスト高となる
問題があり、あまり好ましい対策ではなかった。そこ
で、本発明は、抵抗及びコンデンサから成る時定数回路
の時定数の変動を抑えることのできるマイクロコンピュ
ータのスタンバイ時間調整装置を提供することを目的と
する。
In order to suppress the fluctuation of the time constant, a crystal resonator having a small fluctuation has been conventionally used, but this is not a preferable measure because of the problem of high cost. Therefore, it is an object of the present invention to provide a standby time adjustment device for a microcomputer capable of suppressing fluctuations in the time constant of a time constant circuit composed of resistors and capacitors.

【0009】[0009]

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、発振クロックを基に基準クロックを発生する基準
クロック発生回路と、直列接続され各接続点のうち何れ
か1つの接続点とコンデンサが接続されることにより時
定数回路を構成する複数の直列抵抗と、前記時定数回路
の充放電を制御する充放電制御部と、前記時定数回路の
充放電出力を矩形波に波形整形する波形整形部と、前記
時定数回路の1充放電出力を1周期とした時に該1充放
電出力に対応する前記波形整形部の矩形波出力の一方の
レベル期間と、前記基準クロックとを比較する比較部
と、前記比較部の出力に基づき、前記複数の直列抵抗の
何れか1つの接続点を前記コンデンサと接続させる抵抗
切換部と、を備え、前記時定数回路の充放電出力の周期
を制御して、前記矩形波出力の一方又は他方のレベル期
間に対応するマイクロコンピュータのスタンバイ時間を
一定とする点である。
The present invention has been made to solve the above problems, and is characterized by a reference clock generation circuit for generating a reference clock based on an oscillation clock. A plurality of series resistors that are connected in series to form a time constant circuit by connecting any one of the connection points to a capacitor, and a charge / discharge control unit that controls charge / discharge of the time constant circuit. A waveform shaping section that shapes the charge / discharge output of the time constant circuit into a rectangular wave, and a rectangle of the waveform shaping section that corresponds to one charge / discharge output when one charge / discharge output of the time constant circuit is one cycle. A comparison unit that compares one level period of the wave output with the reference clock; and a resistance switching unit that connects any one connection point of the series resistors to the capacitor based on the output of the comparison unit. ,, By controlling the cycle of charging and discharging the output of the serial time constant circuit is that the constant standby time of the microcomputer corresponding to the one or the other of level period of the square wave output.

【0010】[0010]

【作用】本発明によれば、充放電出力を波形整形して得
られる矩形波の一方のレベル期間と基準クロックとの比
較結果に基づき、複数の直列抵抗の何れか1つの接続点
をコンデンサと接続して時定数回路を構成する様にし
た。これにより、時定数回路の時定数を一定に保持で
き、マイクロコンピュータのスタンバイ時間を一定とで
きる。従って、本発明の装置を電話の子機に使用すれ
ば、親機の呼び出し状態を確実に検出して子機のスピー
カから呼び出し音を放音できる。
According to the present invention, based on the result of comparison between one level period of a rectangular wave obtained by shaping the waveform of the charging / discharging output and the reference clock, any one of the plurality of series resistors is connected to a capacitor. The time constant circuit is configured by connecting them. As a result, the time constant of the time constant circuit can be kept constant, and the standby time of the microcomputer can be kept constant. Therefore, if the device of the present invention is used in a slave unit of a telephone, the calling state of the master unit can be reliably detected and a ringing tone can be emitted from the speaker of the slave unit.

【0011】[0011]

【実施例】本発明の詳細を図面に従って具体的に説明す
る。図1は本発明のマイクロコンピュータのスタンバイ
時間調整装置を示す図である。尚、図1において、図2
と同一構成については同一番号を記し、その説明を省略
する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIG. 1 is a diagram showing a standby time adjusting device for a microcomputer according to the present invention. In addition, in FIG.
The same numbers are given to the same configurations as those and the description thereof is omitted.

【0012】図1において、(15)はマイクロコンピ
ュータであり、該マイクロコンピュータ(15)外部に
はセラミック等の振動子(16)及びコンデンサ(1
7)が設けられている。振動子(16)の両端は端子
(18)(19)と接続され、コンデンサ(17)の非
接地側の一端は端子(20)(21)と接続されてい
る。さて、マイクロコンピュータ(15)内部におい
て、(22)(23)は各々並列接続されたインバータ
及び抵抗であり、両端は端子(18)(19)と接続さ
れている。尚、外部の振動子(16)と内部のインバー
タ(22)及び抵抗(23)とで発振器が構成されてい
る。例えば、振動子(16)の発振周波数を4MHzと
すると、インバータ(22)の出力から4MHzの矩形
状の原クロックが発生する。(24)は基準クロック発
生部であり、4MHzの原クロックを例えば4分周し、
1MHz即ち1μsec周期の基準クロックを発生する
ものである。
In FIG. 1, reference numeral (15) is a microcomputer, and a vibrator (16) such as ceramic and a capacitor (1) are provided outside the microcomputer (15).
7) is provided. Both ends of the vibrator (16) are connected to terminals (18) and (19), and one end of the capacitor (17) on the non-grounded side is connected to terminals (20) and (21). Now, inside the microcomputer (15), (22) and (23) are respectively inverters and resistors connected in parallel, and both ends are connected to terminals (18) and (19). An oscillator is composed of the external vibrator (16), the internal inverter (22) and the resistor (23). For example, if the oscillation frequency of the oscillator (16) is 4 MHz, a rectangular original clock of 4 MHz is generated from the output of the inverter (22). (24) is a reference clock generator, which divides an original clock of 4 MHz by, for example, 4
A reference clock having a cycle of 1 MHz, that is, 1 μsec is generated.

【0013】一方、(25−1)〜(25−n)は直列
接続された抵抗であり、抵抗(25−1)の一端は電源
Vddと接続されている。尚、抵抗(25−1)〜(2
5−n)の抵抗値は本実施例においては等しいものとす
る。また、抵抗(25−1)〜(25−n)の接続点に
は各々トランスミッションゲート(26−1)〜(26
−n)の一端が接続され、該トランスミッションゲート
(26−1)〜(26−n)の他端は共通接続されて端
子(21)を介してコンデンサ(17)の非接地側と接
続されている。即ち、後述する抵抗切換部によりトラン
スミッションゲート(26−1)〜(26−n)の何れ
か1つを選択することにより、抵抗(25−1)〜(2
5−n)の何れか1個とコンデンサ(17)とによりn
種類の時定数回路を構成できることになる。尚、放電路
を形成するNMOSトランジスタ(12)のドレインは
端子(21)と接続されている。
On the other hand, (25-1) to (25-n) are resistors connected in series, and one end of the resistor (25-1) is connected to the power supply Vdd. The resistors (25-1) to (2
The resistance values of 5-n) are equal in this embodiment. The transmission gates (26-1) to (26-) are connected to the connection points of the resistors (25-1) to (25-n), respectively.
-N) is connected to one end, and the other ends of the transmission gates (26-1) to (26-n) are commonly connected to each other and connected to the non-grounded side of the capacitor (17) via the terminal (21). There is. That is, by selecting any one of the transmission gates (26-1) to (26-n) by the resistance switching unit described later, the resistances (25-1) to (2-1) are selected.
N by any one of 5-n) and the capacitor (17)
This makes it possible to configure various types of time constant circuits. The drain of the NMOS transistor (12) forming the discharge path is connected to the terminal (21).

【0014】(27)は異なる2つのスレッショルド電
圧を有するシュミットインバータ(波形整形部)であ
り、前記時定数回路の充放電電圧に応じてハイ又はロー
レベルとなる矩形波SOを発生する。尚、前記時定数回
路の1度の充放電時間は1sec(充電時間が990m
sec、放電時間が10msec)となる様に、トラン
スミッションゲート(26−1)〜(26−n)の何れ
か1つがオンしており、即ち、シュミットインバータ
(27)からは、前記時定数回路の1度の充放電動作に
つき、図3(b)に示す様に990msecだけハイレ
ベルとなり且つ残りの10msecだけローレベルとな
る矩形波SOが得られる。この矩形波SOは、充放電制
御部(11)に印加される。
(27) is a Schmitt inverter (waveform shaping section) having two different threshold voltages, and generates a rectangular wave SO which becomes a high or low level according to the charge / discharge voltage of the time constant circuit. It should be noted that the charging / discharging time of the time constant circuit once is 1 sec (charging time is 990 m
sec, the discharge time is 10 msec), one of the transmission gates (26-1) to (26-n) is turned on, that is, from the Schmitt inverter (27), the time constant circuit With one charging / discharging operation, as shown in FIG. 3B, a rectangular wave SO is obtained which has a high level for 990 msec and a low level for the remaining 10 msec. This rectangular wave SO is applied to the charge / discharge control unit (11).

【0015】(28)はホールド制御部であり、シュミ
ットインバータ(27)からのハイレベル出力を受け取
ると、この990msecだけマイクロコンピュータ
(15)をホールドモードとし、また、シュミットイン
バータ(27)のローレベル出力を受け取ると、この1
0msec期間だけマイクロコンピュータ(15)を通
常動作モードとするものである。このホールド制御部
(28)は、詳細すると、ソフトウエア処理を行う部分
であり、シュミットインバータ(27)出力をハイレベ
ルと認識すると、割り込み信号を発生し、この時ROM
(図示せず)から読み出されるプログラムデータの解読
結果に基づき、マイクロコンピュータ(15)を必要最
小限の動作だけ行わせるホールドモードとして該マイク
ロコンピュータ(15)で消費される電流を低減させ
る。また、ホールド制御部(28)は、シュミットイン
バータ(27)出力をローレベルと認識すると、別の割
り込み信号を発生し、この時前記ROMから読み出され
るプログラムデータの解読結果に基づき、マイクロコン
ピュータ(15)を通常動作モードとする。但し、ホー
ルド制御部(28)は、シュミットインバータ(27)
のハイレベル出力を所定の複数回(例えば10回)受け
取ると、最後の1回だけマイクロコンピュータ(15)
を990msec期間通常動作モードとする異なる割り
込み信号を発生する。
A hold controller (28) receives the high level output from the Schmitt inverter (27), puts the microcomputer (15) in the hold mode for 990 msec, and sets the Schmitt inverter (27) at the low level. When you receive the output, this 1
The microcomputer (15) is set to the normal operation mode only for a period of 0 msec. This hold control section (28) is, in detail, a section that performs software processing, and when it recognizes the output of the Schmitt inverter (27) as a high level, it generates an interrupt signal, and at this time the ROM
Based on the decoding result of the program data read from (not shown), the current consumed by the microcomputer (15) is reduced by setting the hold mode in which the microcomputer (15) performs only the minimum necessary operation. Further, when the hold controller (28) recognizes the output of the Schmitt inverter (27) as a low level, another hold signal is generated, and at this time, the microcomputer (15) is generated based on the decoding result of the program data read from the ROM. ) Is the normal operation mode. However, the hold control unit (28) uses the Schmitt inverter (27).
When the high-level output of is received a predetermined number of times (for example, 10 times), only the last one is sent to the microcomputer (15).
For a 990 msec period to generate a different interrupt signal.

【0016】(29)は測定部であり、基準クロック発
生部(24)からの基準クロックとシュミットインバー
タ(27)からのハイレベル出力期間とを比較する。理
想的には、シュミットインバータ(27)のハイレベル
期間は990msecであることから、この期間に1μ
sec周期の基準クロックが990000個存在するこ
とが基本条件となる。測定部(29)は、シュミットイ
ンバータ(27)のハイレベル出力期間内に入る基準ク
ロックの個数を計数する。(30)は判定部であり、測
定部(29)にて測定した基準クロック数が99000
0個より多いか少ないかを判定する。そして、9900
00個に対して基準クロック数がどれだけ多いか少ない
かに応じて、前記ROMから読み出されたnビットのテ
ーブルデータを、nビットのレジスタから成る後述する
抵抗切換部にセットするものである。ここで、測定部
(29)及び判定部(30)は、通常動作モードとなっ
ている上記した990msec期間内に、ROMからの
プログラムデータに基づきソフトウエア処理されるもの
である。
Reference numeral (29) is a measuring unit for comparing the reference clock from the reference clock generating unit (24) with the high level output period from the Schmitt inverter (27). Ideally, the high-level period of the Schmitt inverter (27) is 990 msec, so 1 μm during this period.
The basic condition is that there are 990000 reference clocks with a sec cycle. The measurement unit (29) counts the number of reference clocks that fall within the high level output period of the Schmitt inverter (27). (30) is a determination unit, and the reference clock number measured by the measurement unit (29) is 99000.
It is determined whether there are more or less than zero. And 9900
The n-bit table data read from the ROM is set in a resistance switching unit, which will be described later, which is composed of an n-bit register, depending on how much or less the number of reference clocks is for 00. . Here, the measurement unit (29) and the determination unit (30) are software-processed based on the program data from the ROM within the above-mentioned 990 msec period in the normal operation mode.

【0017】(31)は上記した抵抗切換部であり、前
記ROMからのnビットのテーブルデータがセットされ
る。このテーブルデータの各ビットはトランスミッショ
ンゲート(26−1)〜(26−n)の各制御端子と接
続されている。即ち、テーブルデータのnビットの内、
1ビットのみが「1」となって、前記時定数回路の充放
電周期を1secとするのに適切なトランスミッション
ゲートのみが開き、当該トランスミッションゲートに対
応する複数の直列抵抗の接続点が端子(21)を介して
コンデンサ(17)の非接地側と接続される。
Reference numeral (31) is the resistance switching unit described above, in which n-bit table data from the ROM is set. Each bit of this table data is connected to each control terminal of the transmission gates (26-1) to (26-n). That is, of n bits of table data,
Only one bit becomes "1", only the transmission gate suitable for setting the charging / discharging cycle of the time constant circuit to 1 sec is opened, and the connection point of the plurality of series resistors corresponding to the transmission gate is the terminal (21 ) To the non-grounded side of the capacitor (17).

【0018】以上より、コンデンサ(17)と接続され
て時定数回路を構成する複数の直列抵抗(25−1)〜
(25−n)を切換可能とした為、電源Vdd変動や周
囲温度変化、更にはシュミットインバータ(27)のス
レッショルド電圧の特性ばらつきが生じた場合でも、前
記時定数回路の充放電周期を常に1secとできる。こ
れより、本実施例のマイクロコンピュータ(15)を電
話機の子機に内蔵して間欠動作させれば、親機側が呼び
出し状態となっているかどうかを検出ミスすることなく
確実に検出でき、親機の呼び出しに同期して子機のスピ
ーカ(4)から呼び出し音を放音でき、非常に好適であ
る。
From the above, a plurality of series resistors (25-1) to (25-1) connected to the capacitor (17) to form a time constant circuit
Since (25-n) can be switched, the charge / discharge cycle of the time constant circuit is always 1 sec even when the power supply Vdd changes, the ambient temperature changes, and the threshold voltage characteristics of the Schmitt inverter (27) vary. Can be From this, if the microcomputer (15) of the present embodiment is built in the slave unit of the telephone and is operated intermittently, it can be surely detected whether or not the master unit is in the calling state without making a detection error, and the master unit. This is very suitable because the ringing tone can be emitted from the speaker (4) of the child device in synchronization with the calling of the.

【0019】[0019]

【発明の効果】本発明によれば、充放電出力を波形整形
して得られる矩形波の一方のレベル期間と基準クロック
との比較結果に基づき、複数の直列抵抗の何れか1つの
接続点をコンデンサと接続して時定数回路を構成する様
にした。これにより、時定数回路の時定数を一定に保持
でき、マイクロコンピュータのスタンバイ時間を一定と
できる。従って、本発明の装置を電話の子機に使用すれ
ば、親機の呼び出し状態を確実に検出して子機のスピー
カから呼び出し音を放音できる利点が得られる。
According to the present invention, the connection point of any one of the plurality of series resistors is determined based on the result of comparison between one level period of a rectangular wave obtained by shaping the charge / discharge output and the reference clock. A time constant circuit is configured by connecting with a capacitor. As a result, the time constant of the time constant circuit can be kept constant, and the standby time of the microcomputer can be kept constant. Therefore, if the device of the present invention is used in a slave unit of a telephone, there is an advantage that the calling state of the master unit can be reliably detected and a ringing tone can be emitted from the speaker of the slave unit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明装置を示す図である。FIG. 1 is a diagram showing a device of the present invention.

【図2】従来装置を示す図である。FIG. 2 is a diagram showing a conventional device.

【図3】図1及び図2における充放電波形及び矩形波形
を示す波形図である。
FIG. 3 is a waveform diagram showing a charge / discharge waveform and a rectangular waveform in FIGS. 1 and 2.

【符号の説明】[Explanation of symbols]

(11) 充放電制御部 (12) NMOSトランジスタ (15) マイクロコンピュータ (17) コンデンサ (24) 基準クロック発生部 (25−1)〜(25−n) 直列抵抗 (27) シュミットインバータ (28) ホールド制御部 (29) 測定部 (30) 判定部 (31) 抵抗切換部 (11) Charge / discharge control section (12) NMOS transistor (15) Microcomputer (17) Capacitor (24) Reference clock generation section (25-1) to (25-n) Series resistance (27) Schmitt inverter (28) Hold Control part (29) Measuring part (30) Judgment part (31) Resistance switching part

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 発振クロックを基に基準クロックを発生
する基準クロック発生回路と、 直列接続され各接続点のうち何れか1つの接続点とコン
デンサが接続されることにより時定数回路を構成する複
数の直列抵抗と、 前記時定数回路の充放電を制御する充放電制御部と、 前記時定数回路の充放電出力を矩形波に波形整形する波
形整形部と、 前記時定数回路の1充放電出力を1周期とした時に該1
充放電出力に対応する前記波形整形部の矩形波出力の一
方のレベル期間と、前記基準クロックとを比較する比較
部と、 前記比較部の出力に基づき、前記複数の直列抵抗の何れ
か1つの接続点を前記コンデンサと接続させる抵抗切換
部と、を備え、 前記時定数回路の充放電出力の周期を制御して、前記矩
形波出力の一方又は他方のレベル期間に対応するマイク
ロコンピュータのスタンバイ時間を一定とすることを特
徴とするマイクロコンピュータのスタンバイ時間調整装
置。
1. A reference clock generation circuit for generating a reference clock based on an oscillation clock, and a plurality of units constituting a time constant circuit by connecting in series any one of the connection points and a capacitor. Series resistance, a charge / discharge control unit that controls charge / discharge of the time constant circuit, a waveform shaping unit that shapes the charge / discharge output of the time constant circuit into a rectangular wave, and one charge / discharge output of the time constant circuit. When 1 is defined as one cycle,
A comparison unit that compares one level period of the rectangular wave output of the waveform shaping unit corresponding to charge / discharge output with the reference clock; and based on the output of the comparison unit, any one of the series resistors. A resistance switching unit that connects the connection point to the capacitor, and controls the cycle of the charge / discharge output of the time constant circuit, and the standby time of the microcomputer corresponding to one or the other level period of the rectangular wave output. A standby time adjustment device for a microcomputer, which is characterized by a constant value.
【請求項2】 前記比較部は、前記時定数回路の複数周
期の充放電出力の中の所定の1周期だけ比較動作を行う
ことを特徴とする請求項1記載のマイクロコンピュータ
のスタンバイ時間調整装置。
2. The standby time adjustment device for a microcomputer according to claim 1, wherein the comparison unit performs a comparison operation only for a predetermined one cycle of a plurality of cycles of charge / discharge output of the time constant circuit. .
JP7073998A 1995-03-30 1995-03-30 Stand-by time adjusting device for microcomputer Pending JPH08272768A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7073998A JPH08272768A (en) 1995-03-30 1995-03-30 Stand-by time adjusting device for microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7073998A JPH08272768A (en) 1995-03-30 1995-03-30 Stand-by time adjusting device for microcomputer

Publications (1)

Publication Number Publication Date
JPH08272768A true JPH08272768A (en) 1996-10-18

Family

ID=13534320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7073998A Pending JPH08272768A (en) 1995-03-30 1995-03-30 Stand-by time adjusting device for microcomputer

Country Status (1)

Country Link
JP (1) JPH08272768A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008537237A (en) * 2005-04-20 2008-09-11 ブラウン ゲーエムベーハー A time base for microcontrollers and a method for producing circuit devices therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008537237A (en) * 2005-04-20 2008-09-11 ブラウン ゲーエムベーハー A time base for microcontrollers and a method for producing circuit devices therefor

Similar Documents

Publication Publication Date Title
US8296588B2 (en) Microcontroller and control method therefor
EP0881765B1 (en) Precision oscillator circuit having a controllable duty cycle and related method
US7068557B2 (en) Ring oscillator dynamic adjustments for auto calibration
US20140097856A1 (en) Circuit aging sensor
US4428040A (en) Low power consumption electronic circuit
KR19980079958A (en) Low power high precision clock circuit and integrated circuit clock method
US7649422B2 (en) Real time clock integrated circuit and electronic apparatus using the same
JPH1032852A (en) Calling device for radio equipment
US7215158B2 (en) Comparator switching apparatus and method
WO1999031795A1 (en) Temperature and voltage independent on-chip oscillator system and method
US20060055417A1 (en) Method and IC for detecting capacitance variation
US6518848B2 (en) Oscillation stop detection circuit
US6081137A (en) Frequency detecting circuit
US7199676B2 (en) Frequency adjustment circuit
JPH08272768A (en) Stand-by time adjusting device for microcomputer
JP3121250B2 (en) Alarm sound device
KR0168079B1 (en) Clock generating apparatus
JPH08274845A (en) Standby time controller for microcomputer
WO1996038911A1 (en) Heat balance circuit
JP3849757B2 (en) Oscillator circuit, electronic equipment and clock
JPH07294602A (en) Integrated circuit for oscillation
KR0167612B1 (en) Multi-vibrator
JPH07152448A (en) Control circuit for oscillator
JPH1065569A (en) Reset system for radio communication equipment
US6369587B1 (en) Pulse center detection circuit

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040210

A61 First payment of annual fees (during grant procedure)

Effective date: 20040223

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100312

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110312

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110312

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20130312

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250