JPH08265289A - 直交周波数分割多重変調方式を適用した送信装置および受信装置 - Google Patents

Abstract

(57)【要約】 【目的】 時間圧縮用のＦＩＦＯメモリの容量を縮小す
る。 【構成】 ＯＦＤＭ送信装置においてヌルシンボルおよ
び基準シンボルを挿入するための時間圧縮処理を行なう
ＦＩＦＯ回路１１を誤り訂正符号化回路１２の前段に配
置し、これにより誤り訂正符号が付加される前の符号化
ディジタルデータに対しＦＩＦＯ回路１１で時間圧縮処
理を行なうようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、直交周波数分割多重
（以後ＯＦＤＭ：Orthogonal Frequeney Division Mult
iplex と称する）伝送方式を採用した無線通信システム
で使用される送信装置および受信装置に関する。

【０００２】

【従来の技術】直交周波数分割多重伝送方式は、ＩＴＵ
−Ｒ（旧ＣＣＩＲ）で検討されている無線ディジタル音
声放送（以後ＤＡＢと称する）に採用されようとしてい
るディジタル変調技術の一つであり、一般にＯＦＤＭま
たはＣＯＦＤＭ（符号化ＯＦＤＭ：符号化は伝送路符号
化を意味する）と呼ばれている。この技術の詳細はＩＴ
Ｕ−ＲＳ奇書（ＴＧ１１／３）またはテレビジョン学会
研究報告Ｖｏｌ．１７，Ｎｏ．５４，ｐｐ７−１２，Ｂ
ＣＳ’９３−３３（Ｓｅｐ．１９９３）等に述べられて
おり、ここでは本発明に関連する部分のみ以下に述べ
る。

【０００３】近年、映像信号および音声信号等の伝送に
おいて、高品質で周波数利用効率の高いディジタル変調
方式が盛んに開発されている。特に、地上放送や移動体
通信には、マルチパスフェージングに強く周波数の利用
効率を高めることが可能なＯＦＤＭ変調方式の採用が期
待されている。ＯＦＤＭ変調方式は、伝送ディジタルデ
ータを互いに直交する多数（数百から数千）の搬送波
（以後キャリアと称する）でそれぞれ変調する方式であ
る。

【０００４】従来のＯＦＤＭ送信装置は次のように構成
される。図１０はそのＯＦＤＭ変調回路の構成を示した
回路ブロック図である。すなわち、入力端子５０には図
示されていない画像符号化回路あるいは音声符号化回路
で符号化されたデータが入力される。この信号は、先ず
誤り訂正符号化回路５１で誤り訂正符号化処理される。
誤り訂正方式には、例えばブロック符号化方式および畳
込み符号化方式が用いられる。誤り訂正符号化された信
号は、符号化ビットが付加されるために、符号化される
前に比べビット数が増加する。符号化された信号には、
基準シンボル挿入回路５２において、ＯＦＤＭ受信装置
で復調するために必要なヌルシンボルおよび基準シンボ
ルが挿入される。これらの基準シンボルについては前記
文献などに詳しく述べられている。

【０００５】この基準シンボル挿入回路５２の構成を示
したものが図１１である。同図において、誤り訂正符号
化回路５１から出力された信号は入力端子５２０を介し
て先入れ先出し（以後ＦＩＦＯ；First-in First-outと
称する）回路５２２に入力され、ここで時間圧縮され
る。時間圧縮する理由は、基準シンボル発生回路５２１
で発生したヌルシンボルおよび基準シンボルを挿入する
ためである。このＦＩＦＯ回路５２２から出力された信
号と、基準シンボル発生回路５２１から出力されたヌル
シンボルおよび基準シンボルは多重化回路５２３で多重
化され、出力端子５２４から出力される。

【０００６】基準シンボル挿入回路５２の出力は、逆高
速離散フーリエ変換（以後ＩＦＦＴと称する）回路５３
に入力され、ここでＩＦＦＴ処理が施されるとともに、
マルチパスの影響を取り除くためのガード期間が付加さ
れる。そして、このＩＦＦＴ回路５３から出力された信
号は、直交変調回路５４でアナログ信号に変換されたの
ち直交変調され、これによりＯＦＤＭ変調信号となって
出力端子５５から出力される。このＯＦＤＭ変調信号
は、図示されていない周波数変換回路で周波数変換さ
れ、これによりキャリア周波数に相当する高周波信号と
なって無線送信される。

【０００７】一方、従来のＯＦＤＭ受信装置は次のよう
に構成される。図１２はその要部構成を示す回路ブロッ
ク図である。すなわち、入力端子６０には、図示されて
いない受信機で選局されたＯＦＤＭ変調信号が入力され
る。このＯＦＤＭ変調信号は、先ず直交検波回路６１で
ディジタル信号に変換されたのち直交検波される。そし
て、この直交検波された信号は、高速離散フーリェ変換
（以後ＦＦＴと称する）回路６２に入力されてＦＦＴ処
理される。また、上記直交検波された信号はタイミング
再生回路６６にも入力される。このタイミング再生回路
６６では、送られてきた基準シンボルを検出することで
ＦＦＴ処理に必要なタイミング再生やクロック再生が行
われ、他のディジタル回路で使用されるクロックやタイ
ミング信号が出力される。

【０００８】上記ＦＦＴ処理後の信号はデータ復調回路
６３に入力され、ここで受信データが復調される。そし
て、この復調データは、ＦＩＦＯ回路６４で基準シンボ
ルやカード期間などが取り除かれるとともに必要なデー
タのみが時間伸張され、しかるのち誤り訂正復号回路６
５に入力されてここで誤り訂正復号処理される。そし
て、この誤り訂正復号後の信号は出力端子６７から出力
される。

【０００９】ところで、ＯＦＤＭ変調波の波形は白色雑
音に類似していることから、ＯＦＤＭ変調波を用いてク
ロック再生することは困難である。したがって、上述の
ように基準シンボルを用いてクロック再生を行なうこと
が考えられるが、基準シンボルは例えば数十シンボル期
間ごとにしか伝送されないため、ＯＦＤＭ受信装置では
クロック同期までに長い時間がかかる可能性がある。し
かし、ＯＦＤＭ変調波の各サブキャリアを差動ＱＰＳＫ
で変調している場合等では初期のクロック非同期時にも
ＦＦＴのタイミング再生が完了すれば、データの復調は
可能である。これは、差動ＱＰＳＫで変調されている場
合にはデータ復調に遅延検波方式を用いることができ、
クロックおよびキャリアの周波数ずれが小さい場合（そ
れぞれの発振器の精度が高い場合）にはデータ復調がで
きるからである。しかし、クロックが非同期の状態で
は、前述の時間伸張用のＦＩＦＯ回路６４において、書
き込み制御と読み出し制御のタイミングが次第にずれて
ゆく。これは、書き込み制御が前記のタイミング信号で
常に制御できるのに対し、読み出し制御の方は制御でき
ないためである。その結果、書き込み制御と読み出し制
御との衝突が起こり、正常な出力信号が得られなくなる
ＦＩＦＯエラーを生じる。

【００１０】

【発明が解決しようとする課題】上述したように従来の
ＯＦＤＭ送信装置では、誤り訂正符号化回路５１の後段
に時間圧縮用のＦＩＦＯ回路５２２が配置されているた
め、誤り訂正符号化された信号の速度変換を行わなけれ
ばならず、ＦＩＦＯ回路５２２のメモリ容量が大きくな
ってしまう問題があった。また、ＯＦＤＭ受信装置にお
いても、時間伸張用のＦＩＦＯ回路６４を誤り訂正復号
回路６５の前段に配置するため、ＦＩＦＯ回路６４は誤
り訂正符号化された信号のメモリ容量が必要であった。

【００１１】さらに、ＯＦＤＭ受信装置のクロック再生
に長い時間を必要とするときに、時間伸張用のＦＩＦＯ
回路６４において書き込み制御と読み出し制御のタイミ
ングの最適化がなされておらず、初期のクロック非同期
時に読み出し制御が書き込み制御と衝突して、ＦＩＦＯ
回路から正常な読み出し出力が得られなくなる、いわゆ
るＦＩＦＯエラーを生じる問題があった。

【００１２】本発明は上記事情に着目してなされたもの
で、その目的とするところは、時間圧縮用あるいは時間
伸長用の先入れ先出しメモリの容量を縮小することがで
きる直交周波数分割多重変調方式を適用した送信装置お
よび受信装置を提供することである。

【００１３】また本発明の他の目的は、時間伸長用の先
入れ先出しメモリの書き込み制御および読み出し制御の
タイミングを最適化し、これにより先入れ先出しエラー
の発生を防止することができる直交周波数分割多重変調
方式を適用した受信装置を提供することである。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、直交周波数分割多重変調方式を適用した本発明の送
信装置は、送信ディジタルデータを誤り訂正符号化して
出力するための誤り訂正符号化手段と、この誤り訂正符
号化手段から出力された誤り訂正符号化後のディジタル
データに基準シンボルを挿入して出力するための基準シ
ンボル挿入手段と、この基準シンボル挿入手段から出力
されたディジタルデータを直交周波数分割多重変調する
ための変調手段とを有する送信装置にあって、上記誤り
訂正符号化手段の前段部に先入り先出手段を配置し、こ
の先入れ先出し手段において上記送信ディジタルデータ
に対し上記基準シンボルを挿入するための時間圧縮処理
を行なうようにしたものである。

【００１５】また本発明の送信装置は、複数のディジタ
ルデータ系列を多重したのち直交周波数分割多重変調方
式により変調して無線送信する場合に、上記複数のディ
ジタルデータ系列をそれぞれ誤り訂正符号化して出力す
る複数の誤り訂正符号化手段と、これらの誤り訂正符号
化手段から出力された誤り訂正符号化後の各ディジタル
データと基準シンボルとを多重化して出力する多重化手
段と、この多重化手段から出力された多重化データを直
交周波数分割多重変調する変調手段とを備えた送信装置
にあって、上記各誤り訂正符号化手段の前段部にそれぞ
れ先入り先出手段を配置し、これらの先入れ先出し手段
において、上記各ディジタルデータ系列に対し上記多重
化のための時間圧縮処理を行なうようにしたものであ
る。

【００１６】さらに上記目的を達成するために、直交周
波数分割多重変調方式を適用した本発明の受信装置は、
無線変調波信号を直交周波数分割多重復調する復調手段
と、この復調手段による復調過程で得られる情報から基
準シンボルを検出し、この基準シンボルを基に所定のタ
イミング信号を生成するタイミング再生手段と、上記復
調手段により復調された情報の中から必要な情報を分離
して出力するための分離手段と、この分離手段から出力
された情報に対し誤り訂正復号処理を行なうための誤り
訂正復号手段とを備えた受信装置にあって、上記誤り訂
正復号手段の後段に先入れ先出し手段を配置し、この先
入れ先出し手段において、上記タイミング再生手段によ
り生成されたタイミング信号に同期して上記誤り訂正復
号処理後の情報を時間伸長するために速度変換を行なう
ようにしたものである。

【００１７】一方上記他の目的を達成するために、直交
周波数分割多重変調方式を適用した本発明の受信装置
は、時間伸長用の先入れ先出し手段に、誤り訂正復号後
の情報を書込んだ順に読出す先入れ先出しメモリと、こ
の先入れ先出しメモリに対し上記誤り訂正復号後の情報
の書き込みタイミングおよび読み出しタイミングを指定
する制御手段とを備え、この制御手段において、再生さ
れたタイミング信号に同期して上記読み出しタイミング
を初期化する際に、当該読み出しタイミングとその前後
の書き込みタイミングとの間のタイミングマージンが等
しくなるようにタイミング設定するようにしたものであ
る。

【００１８】また上記他の目的を達成するために本発明
の受信装置は、時間伸長用の先入れ先出し手段に、誤り
訂正復号後の情報を書込んだ順に読出す先入れ先出しメ
モリと、この先入れ先出しメモリに対し上記誤り訂正復
号後の情報の書き込みタイミングおよび読み出しタイミ
ングを指定する制御手段と、この制御手段により指定さ
れる上記書き込みタイミングと読み出しタイミングとの
相関関係が所定の状態に保持されているか否かを監視す
るタイミング監視手段とを備え、上記読み出しタイミン
グの初期化後に、上記タイミング監視手段により書き込
みタイミングと読み出しタイミングとの相関関係が所定
の状態に保持されていないと判定されたときに、上記読
み出しタイミングの再初期化を行なうようにしたもので
ある。

【００１９】

【作用】この結果本発明によれば、送信装置においては
誤り訂正符号が付加される前のディジタルデータに対し
先入れ先出し手段で時間圧縮処理が行なわれ、また受信
装置においては誤り訂正復号後の誤り訂正符号を含まな
い復号データに対し先入れ先出し手段で時間伸長処理を
行なわれることになる。このため、誤り訂正符号化後の
データに対し時間圧縮を行なったり、誤り訂正復号前の
信号に対し時間伸長を行なう従来の場合に比べて、先入
れ先出し手段で取り扱うディジタルデータの量を低減す
ることができ、これにより先入れ先出し手段のメモリ容
量を削減することが可能となる。

【００２０】一方本発明の受信装置によれば、先入れ先
出し手段において、読み出しタイミングが受信信号から
再生したタイミング信号に同期して初期化され、しかも
この初期化の際に当該読み出しタイミングとその前後の
書き込みタイミングとの間のタイミングマージンが等し
くなるようにタイミング設定されるため、クロックを引
き込んで同期するまでの期間に、書き込み制御と読み出
し制御との衝突が起こる不具合は回避され、これにより
先入れ先出し動作エラーが生じる可能性を最小限度に抑
えることが可能となる。

【００２１】また本発明の受信装置によれば、先入れ先
出し手段において、書き込みタイミングと読み出しタイ
ミングとの時間間隔が次第に変化して両タイミングが衝
突すると、この衝突の発生がタイミング監視手段により
検出され、この検出結果に応じて上記読み出しタイミン
グが再度初期化される。このため、例えばクロック再生
に時間がかかり、これにより先入れ先出し手段で動作エ
ラーが生じたとしても、その２フレーム後には先入れ先
出し手段を正常な書き込みおよび読み出し制御を行なう
状態に復帰させることができる。

【００２２】

【実施例】

（第１の実施例）図１は、本発明の第１の実施例に係わ
るＯＦＤＭ送信装置の要部であるＯＦＤＭ変調回路の構
成を示すブロック図である。

【００２３】本実施例のＯＦＤＭ変調回路は、信号の流
れ方向にＦＩＦＯ回路１１、誤り訂正符号化回路１２、
基準シンボル挿入回路１３、ＩＦＦＴ回路１４および直
交変調回路１５を順に配設したものである。すなわち、
時間圧縮を行なうためのＦＩＦＯ回路１１を誤り訂正符
号化回路１２の前段に配置したものである。

【００２４】すなわち、図示しない映像あるいは音声圧
縮符号化回路で符号化されたディジタルデータが入力端
子１０に入力されると、先ずＦＩＦＯ回路１１で後述す
るヌルシンボルおよび基準シンボルを挿入するための時
間圧縮が行なわれ、バースト状の信号に変換される。こ
のバースト信号は誤り訂正符号化回路１２で誤り訂正符
号化処理が施されたのち基準シンボル挿入回路１３に入
力され、ここでヌルシンボルおよび基準シンボルが挿入
される。

【００２５】基準シンボル挿入回路１３の構成例を図２
に示す。すなわち、上記誤り訂正符号化回路１２から出
力された信号は入力端子１３１を介して多重化回路１３
３に入力される。またこの多重化回路１３３には基準シ
ンボル発生回路１３２において発生されたヌルシンボル
および基準シンボルも入力される。多重化回路１３３
は、上記誤り訂正された送信信号と上記ヌルシンボルお
よび基準シンボルとを多重化し、この多重化された信号
を出力端子１３４を介してＩＦＦＴ回路１４へ出力す
る。尚、上記基準シンボルは、ＯＦＤＭ受信装置におい
てクロック再生およびタイミング再生などに使用するた
めの既知のシンボルである。

【００２６】ＩＦＦＴ回路１４は、上記基準シンボル挿
入回路１３から供給された多重化信号に対し、ＩＦＦＴ
変換処理を行なうとともに、マルチパスの影響を取り除
くためのガード期間の付加処理を行ない、これらの処理
がなされた信号を直交変調回路１５に供給する。直交変
調回路１５は、上記ＩＦＦＴ回路１４から供給された信
号をアナログ信号に変換したのたち直交変調し、その直
交変調信号を出力端子１６を介して図示しない送信回路
へ出力する。

【００２７】このような構成であるから、符号化ディジ
タルデータは先ずＦＩＦＯ回路１１に入力され、このＦ
ＩＦＯ回路１１で時間圧縮されてヌルシンボルおよび基
準シンボルを挿入するための時間的スペースが形成され
る。すなわち、誤り訂正符号が付加される前の符号化デ
ィジタルデータに対し、ＦＩＦＯ回路１１で時間圧縮が
行なわれる。したがって、誤り訂正符号化後のデータを
ＦＩＦＯ回路に入力して時間圧縮を行なう従来の場合に
比べて、ＦＩＦＯ回路１１に入力されるデータ量は減少
し、これによりＦＩＦＯ回路１１のメモリ容量を削減す
ることができる。

【００２８】図３は、本発明の第１の実施例に係わるＯ
ＦＤＭ受信装置の要部であるＯＦＤＭ復調回路の構成を
示す回路ブロック図である。本実施例のＯＦＤＭ復調回
路は、受信信号の流れ方向に、アナログ／ディジタル
（Ａ／Ｄ）変換器２１、直交検波回路２２、ＦＦＴ回路
２４、データ復調回路２５、デマッピング回路２６、分
離回路２７、誤り訂正復号回路２８およびＦＩＦＯ回路
２９を順に配置し、さらに上記直交検波回路２２に付属
して自動周波数制御（ＡＦＣ）回路２３を設けたもので
ある。すなわち、受信復調データを時間伸長するための
ＦＩＦＯ回路２９を誤り訂正復号回路２８の後段に設け
たものである。

【００２９】図示しない受信回路から出力された中間周
波信号からなるＯＦＤＭ変調波信号は、入力端子２０を
介してＡ／Ｄ変換器２１に入力されてここでサンプリン
グされたのち、直交検波回路２２に入力される。直交検
波回路２２では、上記ＯＦＤＭ変調波信号の直交検波が
行なわれ、これにより同相成分および直交成分の直交検
波信号が出力される。このとき上記直交検波回路２２の
局部発振周波数はＡＦＣ回路２３により制御される。す
なわちＡＦＣ回路２３は、直交検波信号の周波数と直交
検波回路５０３の局部発振器の周波数との誤差を検出
し、この誤差信号を平滑して上記直交検波回路２２の局
部発振器にフィードバックすることにより、上記局部発
振周波数を受信変調波周波数に追従させる。

【００３０】ＦＦＴ回路２４は、上記直交検波回路２２
から出力された直交検波信号をＦＦＴ処理する。このＦ
ＦＴ処理された検波信号が入力されるデータ復調回路２
５は、上記検波信号を復調して出力する。このときデー
タ復調回路２５の復調方式は、ＯＦＤＭ変調波の各キャ
リアがどのような変調方式で変調されているかによって
変わるが、例えば各サブキャリアが差動ＱＰＳＫ方式で
変調されているときには遅延検波が用いられる。

【００３１】上記データ復調回路２５から出力された復
調信号は、デマッピング回路２６でデマッピング処理さ
れたのち、分離回路２７に入力される。この分離回路２
７は、多重化されている復調信号の中から必要な信号の
みを分離するもので、この分離抽出した信号を誤り訂正
復号回路２８に供給する。このとき分離回路２７の出力
信号はバースト状となるが、誤り訂正復号回路２８では
このバースト状のまま誤り訂正復号化処理される。そし
て、この誤り訂正復号された復調信号は最後にＦＩＦＯ
回路２９に入力される。ＦＩＦＯ回路２９は、上記復調
信号を時間伸長してバースト信号から連続信号に変換す
る。そして、この連続信号を出力端子３０から復調信号
として出力する。

【００３２】なお、タイミング再生回路３１は、送信側
から送られてきた基準シンボルを検出することによりフ
レーム同期検出およびクロック再生を行ない、これによ
り得られたフレーム同期信号、フレームパルスおよび再
生クロックを受信装置の各回路に供給する。

【００３３】このような構成であるから、復調信号は、
誤り訂正復号回路２８で誤り訂正復号処理されたのちに
ＦＩＦＯ回路２９に入力されて時間伸長される。このた
めＦＩＦＯ回路２９は、誤り訂正用の符号化ビットを含
まない少数ビット数の信号に対し時間伸長処理を行なえ
ばよいことになり、これによりＦＩＦＯ回路２９のメモ
リ容量は縮小される。

【００３４】ところで、上記ＯＦＤＭ復調回路のＦＩＦ
Ｏ回路２９は例えば次のように構成される。図４はその
構成を示した回路ブロック図、また図５はこの図４に示
した回路の動作を示すタイミング図である。

【００３５】このＦＩＦＯ回路２９は、データの読み書
きを同時に行なえないＦＩＦＯメモリを２個使用して時
間伸張を行なうものである。すなわち、誤り訂正復号回
路２８から出力された誤り訂正復号後の復調データは、
入力端子２９０を介して第１および第２のＦＩＦＯメモ
リ２９３，２９４に入力される。この入力データを図５
（ｂ）に示す。ＦＩＦＯメモリ２９３，２９４には、後
述する書き込み制御回路２９５から書き込み制御信号Ｗ
Ｅが与えられ、この書き込み制御信号ＷＥが“Ｈ”のと
きに上記入力データはＦＩＦＯメモリ２９３，２９４に
それぞれ書込まれる。図５（ｃ），（ｅ）はＦＩＦＯメ
モリ２９３，２９４に与えられる書き込み制御信号ＷＥ
のタイミングを示すもので、入力データは１フレームご
とにＦＩＦＯメモリ２９３，２９４に対し交互に書込ま
れる。

【００３６】一方、上記各ＦＩＦＯメモリ２９３，２９
４に書込まれたデータは、読み出し制御回路２９６から
発生される読み出し制御信号ＲＥによって、書込まれた
順に読出される。図５（ｄ），（ｆ）は上記読み出し制
御信号ＲＥの発生タイミングを示すもので、これらの読
み出し制御信号ＲＥは反転回路２９７によって相互に論
理反転され、これによりＦＩＦＯメモリ２９３，２９４
に書込まれたデータは交互に読み出される。これらのＦ
ＩＦＯメモリ２９３，２９４から読み出された復調デー
タは、図５（ｇ），（ｈ）に示すように時間伸張された
ものとなる。

【００３７】ＦＩＦＯメモリ２９３，２９４から読み出
された復調データは、セレクタ２９８に入力される。セ
レクタ２９８の切替制御端子には上記読み出し制御信号
ＲＥが切替信号として入力されており、これによりセレ
クタ２９８からは上記ＦＩＦＯメモリ２９３の出力デー
タとＦＩＦＯメモリ２９４の出力データとが交互に出力
される。図５（ｉ）はこれらの出力データの出力タイミ
ングを示したもので、これらの出力データは出力端子２
９９を介して復調データとして出力される。

【００３８】ところで、上記書き込み制御回路２９５お
よび読み出し制御回路２９６は、それぞれ書き込み制御
信号ＷＥおよび読み出し制御信号ＲＥをフレームパルス
およびフレーム同期信号に同期して次のように発生す
る。すなわち、書き込み制御回路２９５および読み出し
制御回路２９６には、入力端子２９１，２９２を介して
それぞれフレームパルスおよびフレーム同期信号が入力
される。フレームパルスは図５（ａ）に示すように、入
力データに同期して１フレームに１回“Ｌ”となるパル
スであり、またフレーム同期信号はフレーム同期状態か
非同期状態かを示す信号である。これらのフレームパル
スおよびフレーム同期信号は、先に述べたタイミング再
生回路３１において、送信側から送られた基準シンボル
を検出することで生成される。

【００３９】書き込み制御回路２９５は、フレーム同期
状態のときに、フレームパルスにより常にタイミング制
御された書き込み制御信号ＷＥを出力する。読み出し制
御回路２９６は、フレーム同期確立後、つまりフレーム
同期信号が非同期状態から同期状態に変化した後に１度
だけ読み出しタイミングの初期化のためにフレームパル
スでタイミング制御し、その後はそのタイミングを保持
したままで読み出し制御信号ＲＥを出力する。

【００４０】このため、初期のクロック非同期時には、
常にフレームパルスでタイミング制御される書き込み制
御信号ＷＥと、タイミング制御されない読み出し制御信
号ＲＥとでは、両者のタイミングがずれていくことにな
る。すなわち、これは図５の書き込み制御信号ＷＥと読
み出し制御信号ＲＥとのタイミングマージンであるＴ1
とＴ2 とが変化していくことを意味する。もし仮に書き
込み制御信号ＷＥと読み出し制御信号ＲＥとの出力タイ
ミングが重なると、ＦＩＦＯメモリから先のデータが読
み出される前に次のデータが書き込まれてしまい、正し
くデータを出力できなくなり、ＦＩＦＯエラーが生じて
しまう。

【００４１】このＦＩＦＯエラーを避けるために本実施
例の読み出し制御回路２９５では、読み出し制御信号Ｒ
Ｅのタイミングを初期化するときに書き込み制御信号Ｗ
Ｅと読み出し制御信号ＲＥとのタイミングマージンであ
るＴ1 ，Ｔ2 をＴ1 ＝Ｔ2 となるように設定している。
このように設定することで、クロックを引き込んで同期
するまでの時間にＦＩＦＯエラーが生じる可能性は最小
限に抑制される。

【００４２】以上のように第１の実施例では、ＯＦＤＭ
送信装置においてはヌルシンボルおよび基準シンボルを
挿入するための時間圧縮処理を行なうＦＩＦＯ回路１１
を誤り訂正符号化回路１２の前段に配置し、一方ＯＦＤ
Ｍ受信装置においては受信復調データを時間伸長して原
データを再生するためのＦＩＦＯ回路２９を誤り訂正復
号回路２８の後段に配置している。また、ＯＦＤＭ受信
装置のＦＩＦＯ回路２９において、読み出し制御信号Ｒ
Ｅのタイミングを初期化するときに書き込み制御信号Ｗ
Ｅと読み出し制御信号ＲＥとのタイミングマージンであ
るＴ1 ，Ｔ2 をＴ1 ＝Ｔ2 となるように設定している。

【００４３】したがって本実施例であれば、ＯＦＤＭ送
信装置においては誤り訂正符号が付加される前の符号化
ディジタルデータに対しＦＩＦＯ回路１１で時間圧縮処
理が行なわれ、またＯＦＤＭ受信装置においては誤り訂
正復号後の誤り訂正符号ビットを含まない復号データに
対しＦＩＦＯ回路２９で時間伸長処理を行なわれるた
め、誤り訂正符号化後のデータに対し時間圧縮を行なっ
たり、誤り訂正復号前の信号に対し時間伸長を行なう従
来の場合に比べて、ＦＩＦＯ回路１１，２９で取り扱う
データ量を低減し、これによりＦＩＦＯ回路１１，２９
のメモリ容量を削減することができる。

【００４４】また本実施例であれば、読み出し制御信号
ＲＥのタイミングを初期化するときに、書き込み制御信
号ＷＥと読み出し制御信号ＲＥとのタイミングマージン
であるＴ1 ，Ｔ2 がＴ1 ＝Ｔ2 となるように設定される
ため、クロックを引き込んで同期するまでの期間に、書
き込み制御と読み出し制御との衝突が起こる不具合は防
止され、これによりＦＩＦＯエラーが生じる可能性を最
小限度に抑えることができる。

【００４５】（第２の実施例）本実施例は、ＯＦＤＭ受
信装置のＦＩＦＯ回路において、エラー検出回路を設け
てここで書き込み制御信号と読み出し制御信号とが同時
に発生されたか否かを監視し、同時に発生されたことが
検出された場合には、読み出し制御回路において、次に
入力されたフレームパルスを用いて読み出し制御信号の
出力タイミングを初期化するようにしたものである。

【００４６】図６は、本発明の第２の実施例に係わるＦ
ＩＦＯ回路の構成を示す回路ブロック図である。なお、
同図において前記図４と同一部分には同一符号を付して
詳しい説明は省略する。

【００４７】本実施例のＦＩＦＯ回路には、エラー検出
回路３００が新たに備えられている。このエラー検出回
路３００は、書き込み制御回路２９５からの書き込み制
御信号ＷＥと読み出し制御回路３０１からの読み出し制
御信号ＲＥとが同時に発生されたか否かを監視する。そ
して、これらの制御信号ＷＥ，ＲＥが同時に発生された
ことが検出されると、エラー検出信号を発生してこの信
号を読み出し制御回路３０１に供給する。読み出し制御
回路３０１は、フレーム同期確立後にフレームパルスに
同期して読み出し制御信号ＲＥの出力タイミングを一旦
初期化すると、その後はそのタイミングを保持する。し
かし、この保持期間中に上記エラー検出回路３００から
エラー検出信号が発生されると、次に入力されたフレー
ムパルスを用いて読み出し制御信号ＲＥの出力タイミン
グを初期化する。

【００４８】このような構成であるから、フレーム同期
が確立されると、それ以後書き込み制御回路２９５から
はフレームパルスに同期した書き込み制御信号ＷＥが出
力される。一方読み出し制御回路３０１では、フレーム
同期確立後最初に入力されたフレームパルスにより読み
出し制御信号ＲＥの出力タイミングが初期化され、それ
以後は上記初期化タイミングを基準にフレーム周期で読
み出し制御信号ＲＥが発生される。

【００４９】さて、この状態でいま仮に上記書き込み制
御信号ＷＥと読み出し制御信号ＲＥとの時間間隔が変化
してその一部が重なったとする。そうすると、この制御
信号の衝突がエラー検出回路３００において検出され、
エラー検出回路３００からエラー検出信号が出力され
る。エラー検出信号が発生されると読み出し制御回路３
０１では、次に入力されたフレームパルスを用いて読み
出し制御信号ＲＥの出力タイミングの初期化が行なわれ
る。

【００５０】したがって、例えばクロック再生に時間が
かかり、これによりＦＩＦＯエラーが生じたとしても、
２フレーム後にはＦＩＦＯ回路を正常な書き込みおよび
読み出し制御を行なう状態に復帰させることができる。

【００５１】（第３の実施例）本実施例は、ＯＦＤＭ受
信装置のＦＩＦＯ回路において、書き込み制御と読み出
し制御とを同時に実行することが可能な１個のＦＩＦＯ
メモリを使用した場合に、このＦＩＦＯメモリに対する
書き込み制御タイミングと読み出しアドレスリセットタ
イミングとの一致をエラー検出回路で監視し、タイミン
グの一致が検出された場合に上記読み出しアドレスリセ
ットタイミングを初期化することにより、ＦＩＦＯエラ
ーが長時間継続しないようにしたものである。

【００５２】図７は、本実施例の第３の実施例に係わる
ＦＩＦＯ回路の構成を示す回路ブロック図である。な
お、同図において前記図６と同一部分には同一符号を付
して詳しい説明は省略する。

【００５３】図７において３１０は同時に読み書き可能
なＦＩＦＯメモリであり、このＦＩＦＯメモリには書き
込み制御信号ＷＥおよび読み出し制御信号ＲＥの入力端
子の他に、書き込みアドレスリセット信号ＷＲＳＴおよ
び読み出しアドレスリセット信号ＲＲＳＴの入力端子が
備えられている。

【００５４】また本実施例のＦＩＦＯ回路にも、前記第
２の実施例と同様にエラー検出回路３１１が備えられて
いる。このエラー検出回路３１１は、後述する書き込み
制御回路３１２から出力される書き込み制御信号ＷＥの
反転信号と、読み出し制御回路３１３から出力される読
み出しアドレスリセット信号ＲＲＳＴとの論理積を求
め、その出力を基にＦＩＦＯエラーの発生を検出する。

【００５５】書き込み制御回路３１２は、フレーム同期
確立後、フレームパルスに同期した書き込み制御信号Ｗ
Ｅおよび書き込みアドレスリセット信号ＷＲＳＴを、図
８（ｃ），（ｄ）に示すタイミングでそれぞれ発生す
る。一方、読み出し制御回路３１３は、フレーム同期確
立後にフレームパルスに同期して読み出しアドレスリセ
ット信号ＲＲＳＴの出力タイミングを一度初期化する
と、その後は図８（ｅ）に示すように上記初期化タイミ
ングを基準にフレーム周期で読み出しアドレスリセット
信号ＲＲＳＴを発生する。しかし、この保持期間中に上
記エラー検出回路３１１からエラー検出信号が発生され
ると、次に入力されたフレームパルスを用いて読み出し
アドレスリセット信号ＲＲＳＴの出力タイミングを初期
化する。

【００５６】このような構成であるから、読み出し制御
回路３１３では、フレーム同期確立後、つまりフレーム
同期信号が非同期に切り替わった後に、読み出しアドレ
スリセット信号ＲＲＳＴの発生タイミングが１度だけ初
期化され、その後はこの初期化タイミングを基に読み出
しアドレスリセット信号ＲＲＳＴがフレーム周期で発生
される。すなわち、初期のクロック非同期時において、
書き込み制御信号ＷＥおよび書き込みアドレスリセット
信号ＷＲＳＴの発生タイミングはフレームパルスにより
常に制御されるが、読み出しアドレスリセット信号ＲＲ
ＳＴの発生タイミングはフレームパルスに同期して制御
されず、自走発振状態となる。このため、書き込み制御
信号ＷＥと読み出しアドレスリセット信号ＲＲＳＴとの
相対的な時間差、つまり図８のＴ3 ，Ｔ4 は次第に変化
していくことになる。そして、この変化により書き込み
制御信号ＷＥの発生タイミングと読み出しアドレスリセ
ット信号ＲＲＳＴの発生タイミングとが重なると、ＦＩ
ＦＯメモリ３１０から先のデータが読み出される前に次
のデータが書き込まれてしまい、正しくデータを出力で
きなくなる。すなわち、ＦＩＦＯエラーが生じてしま
う。

【００５７】そこで本実施例では、上記ＦＩＦＯエラー
を避けるために、読み出し制御回路３１３において、読
み出しアドレスリセット信号ＲＲＳＴのタイミングを初
期化するときに書き込み制御信号ＷＥと読み出しアドレ
スリセット信号ＲＲＳＴとのタイミングマージンである
Ｔ3 ，Ｔ4 がＴ3 ＝Ｔ4 となるように設定している。こ
のように設定することでクロックを引き込んで同期する
までの時間にＦＩＦＯエラーが生じる可能性を最小限に
することができる。

【００５８】また、このような対策を講じながらも、例
えば素子特性の温度変化や経年変化等により、初期リセ
ット後の動作中において上記書き込み制御信号ＷＥと読
み出しアドレスリセット信号ＲＲＳＴとの時間間隔が変
化し、そのタイミングが重なったとする。しかし、この
場合にはエラー検出回路３１１からエラー検出信号が出
力される。そして、このエラー検出信号に応じて読み出
し制御回路３１３では、次に入力されたフレームパルス
を用いて読み出しアドレスリセット信号ＲＲＳＴの出力
タイミングの初期化が行なわれる。

【００５９】したがって、もし仮にＦＩＦＯエラーが生
じたとしても、２フレーム後にはＦＩＦＯ回路を正常な
書き込みおよび読み出し制御を行なう状態に復帰させる
ことができる。

【００６０】（第４の実施例）本実施例は、複数の映像
または音声の符号化ディジタルデータ系列を多重化して
伝送するＯＦＤＭ送信装置において、上記各符号化ディ
ジタルデータを多重化するために必要な時間圧縮処理を
行なうＦＩＦＯ回路を、誤り訂正符号化回路の前段に配
置し、これにより誤り訂正符号が付加される前の符号化
ディジタルデータに対し時間圧縮処理を行なうようにし
たものである。

【００６１】図９は、本発明の第４の実施例に係わるＯ
ＦＤＭ送信装置の要部であるＯＦＤＭ変調回路の構成を
示す回路ブロック図である。このＯＦＤＭ変調回路は、
入力データ系列数に相当する数のＦＩＦＯ回路４１１〜
４１ｎおよび誤り訂正符号化回路４２１〜４２ｎを備
え、さらに多重化回路４３０と、ＩＦＦＴ回路４５０
と、直交変調回路４５１とを備えている。

【００６２】各ＦＩＦＯ回路４１１〜４１ｎには、それ
ぞれ映像あるいは音声の符号化ディジタルデータが入力
端子４０１〜４０ｎを介して入力される。各ＦＩＦＯ回
路４１１〜４１ｎでは、それぞれ後述する多重化回路４
３０において各系列のデータどうしが衝突しないように
するための時間圧縮処理が行なわれる。そして、この時
間圧縮処理された符号化ディジタルデータは誤り訂正符
号化回路４２１〜４２ｎに入力される。誤り訂正符号化
回路４２１〜４２ｎでは、上記時間圧縮によりバースト
状になった符号化ディジタルデータに対し誤り訂正符号
化処理が施され、この誤り訂正符号化されたディジタル
データは多重化回路４３０にそれぞれ入力される。

【００６３】多重化回路４３０では、上記誤り訂正符号
化回路４２１〜４２ｎから供給された誤り訂正符号化後
のディジタルデータと、基準シンボル発生回路４４０か
ら発生されたヌルシンボルおよび基準シンボルとが多重
化される。この多重化回路４３０から出力された多重化
データはＩＦＦＴ回路４５０に入力される。ＩＦＦＴ回
路４５０では、上記多重化データに対しＩＦＦＴ変換処
理が行なわれるとともに、マルチパスの影響を取り除く
ためのガード期間が付加される。直交変調回路４５１
で、上記ＩＦＦＴ回路４５０から出力された多重化デー
タを直交変調し、その出力信号をＯＦＤＭ変調波として
出力端子４５２から図示しない送信回路へ出力する。

【００６４】このような構成であるから、各符号化ディ
ジタルデータはいずれも先ずＦＩＦＯ回路４１１〜４１
ｎに入力され、これらのＦＩＦＯ回路４１１でそれぞれ
多重化とヌルシンボルおよび基準シンボルの挿入を行な
うための時間圧縮処理が行なわれる。すなわち、いずれ
の入力データ系列についても、誤り訂正符号が付加され
る前の符号化ディジタルデータに対しＦＩＦＯ回路４１
１〜４１ｎで時間圧縮が行なわれる。したがって、誤り
訂正符号化後のデータをＦＩＦＯ回路に入力して時間圧
縮を行なう従来の場合に比べて、ＦＩＦＯ回路４１１〜
４１ｎに入力されるデータ量はそれぞれ減少し、これに
よりＦＩＦＯ回路４１１〜４１ｎのメモリ容量を削減す
ることができる。

【００６５】なお、本発明は上記各実施例に限定される
ものではなく、ＦＩＦＯ回路の設置位置や回路構成等に
ついても、本発明の要旨を逸脱しない範囲で種々変形し
て実施できる。

【００６６】

【発明の効果】以上詳述したように本発明の直交周波数
分割多重送信装置では、誤り訂正符号化手段の前段部に
先入り先出手段を配置し、この先入れ先出し手段におい
て上記送信ディジタルデータに対し上記基準シンボルを
挿入するための時間圧縮処理を行なうようにし、一方本
発明の直交周波数分割多重受信装置では、誤り訂正復号
手段の後段に先入れ先出し手段を配置し、この先入れ先
出し手段において、上記タイミング再生手段により生成
されたタイミング信号に同期して上記誤り訂正復号処理
後の情報を時間伸長するために速度変換を行なうように
している。

【００６７】したがって本発明によれば、時間圧縮用あ
るいは時間伸長用の先入れ先出しメモリの容量を縮小す
ることができる直交周波数分割多重変調方式を適用した
送信装置および受信装置を提供することができる。

【００６８】また、本発明の直交周波数分割多重受信装
置では、時間伸長用の先入れ先出し手段において、再生
されたタイミング信号に同期して読み出しタイミングを
初期化する際に、当該読み出しタイミングとその前後の
書き込みタイミングとの間のタイミングマージンが等し
くなるようにタイミング設定している。

【００６９】さらに別の受信装置では、時間伸長用の先
入れ先出し手段に、書き込みタイミングと読み出しタイ
ミングとの相関関係が所定の状態に保持されているか否
かを監視するタイミング監視手段とを備え、上記読み出
しタイミングの初期化後に、上記タイミング監視手段に
より書き込みタイミングと読み出しタイミングとの相関
関係が所定の状態に保持されていないと判定されたとき
に、上記読み出しタイミングの再初期化を行なうように
している。

【００７０】したがってこれらの発明によれば、時間伸
長用の先入れ先出しメモリの書き込み制御および読み出
し制御のタイミングを最適化し、これにより先入れ先出
しエラーの発生を防止することができる直交周波数分割
多重変調方式を適用した受信装置を提供することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係わるＯＦＤＭ送信装
置の要部であるＯＦＤＭ変調回路の構成を示す回路ブロ
ック図。

【図２】図１に示したＯＦＤＭ変調回路中の基準シンボ
ル挿入回路の構成を示す回路ブロック図。

【図３】本発明の第１の実施例に係わるＯＦＤＭ受信装
置の要部であるＯＦＤＭ復調回路の構成を示す回路ブロ
ック図。

【図４】図３に示したＯＦＤＭ復調回路中のＦＩＦＯ回
路の構成を示す回路ブロック図。

【図５】図４に示したＦＩＦＯ回路の動作説明に使用す
るタイミング図。

【図６】本発明の第２の実施例に係わるＦＩＦＯ回路の
構成を示す回路ブロック図。

【図７】本発明の第３の実施例に係わるＦＩＦＯ回路の
構成を示す回路ブロック図。

【図８】図７に示したＦＩＦＯ回路の動作説明に使用す
るタイミング図。

【図９】本発明の第４の実施例に係わるＯＦＤＭ送信装
置の要部であるＯＦＤＭ変調回路の構成を示す回路ブロ
ック図。

【図１０】従来のＯＦＤＭ送信装置におけるＯＦＤＭ変
調回路の構成を示す回路ブロック図。

【図１１】図１０に示したＯＦＤＭ変調回路中の基準シ
ンボル挿入回路の構成を示す回路ブロック図。

【図１２】従来のＯＦＤＭ受信装置におけるＯＦＤＭ復
調回路の構成を示す回路ブロック図。

【符号の説明】

１０，４０１〜４０ｎ…符号化ディジタルデータの入力
端子 １１，４１１〜４１ｎ…時間圧縮用のＦＩＦＯ回路 １２，４２１〜４２ｎ…誤り訂正符号化回路 １３，４４０…基準シンボル挿入回路 １４，４５０…逆高速離散フーリエ変換（ＩＦＦＴ）回
路 １５，４５１…直交変調回路 １６，４５２…ＯＦＤＭ変調信号の出力端子 ２０…ＯＦＤＭ変調波の入力端子 ２１…アナログ／ディジタル（Ａ／Ｄ）回路 ２２…直交検波回路 ２３…自動周波数制御（ＡＦＣ）回路 ２４…高速離散フーリェ変換（ＦＦＴ）回路 ２５…データ復調回路 ２６…デマッピング回路 ２７…分離回路２８…誤り訂正復号回路 ２９…時間伸長用のＦＩＦＯ回路 ３０…復調データ出力回路 ３１…タイミング再生回路 １３２…基準シンボル発生回路 １３３，４３０…多重化回路 ２９３…第１のＦＩＦＯメモリ ２９４…第２のＦＩＦＯメモリ ２９５，３１２…書き込み制御回路 ２９６，３０１，３１３…読み出し制御回路 ２９７…反転回路 ２９８…セレクタ ３００，３１０…エラー検出回路 ３１０…読み書きを同時に行なうことが可能なＦＩＦＯ
回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 沖田 茂 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝マルチメディア技術研究所内 (72)発明者 佐藤 誠 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ディジタルデータを直交周波数分割多重
   変調方式により変調して無線送信する送信装置におい
   て、 前記ディジタルデータを時間圧縮するために速度変換す
   る先入れ先出し手段と、 この先入れ先出し手段の後段に配置され、前記先入れ先
   出し手段により速度変換されたディジタルデータを誤り
   訂正符号化して出力するための誤り訂正符号化手段と、 基準シンボルを発生する手段を有し、前記誤り訂正符号
   化手段から出力された誤り訂正符号化後のディジタルデ
   ータに前記基準シンボルを挿入して出力するための基準
   シンボル挿入手段と、 この基準シンボル挿入手段から出力されたディジタルデ
   ータを直交周波数分割多重変調するための変調手段とを
   具備したことを特徴とする直交周波数分割多重変調方式
   を適用した送信装置。
2. 【請求項２】 複数のディジタルデータ系列を多重した
   のち直交周波数分割多重変調方式により変調して無線送
   信する送信装置において、 前記複数のディジタルデータ系列の各々に対応して設け
   られ、前記各ディジタルデータ系列をそれぞれ時間圧縮
   するために速度変換する複数の先入れ先出し手段と、 これらの先入れ先出し手段の後段に配置され、前記各先
   入れ先出し手段により速度変換されたディジタルデータ
   をそれぞれ誤り訂正符号化して出力するための複数の誤
   り訂正符号化手段と、 基準シンボルを発生する手段を有し、前記各誤り訂正符
   号化手段から出力された誤り訂正符号化後の各ディジタ
   ルデータと前記基準シンボルとを多重化して出力するた
   めの多重化手段と、 この多重化手段から出力された多重化データを直交周波
   数分割多重変調するための変調手段とを具備したことを
   特徴とする直交周波数分割多重変調方式を適用した送信
   装置。
3. 【請求項３】 直交周波数分割多重変調方式により変調
   された無線変調波信号を受信して復調する受信装置にお
   いて、 前記無線変調波信号を直交周波数分割多重復調するため
   の復調手段と、 この復調手段による復調過程で得られる情報から基準シ
   ンボルを検出し、この基準シンボルを基に所定のタイミ
   ング信号を生成するためのタイミング再生手段と、 前記復調手段により復調された情報の中から必要な情報
   を分離して出力するための分離手段と、 この分離手段から出力された情報に対し誤り訂正復号処
   理を行なうための誤り訂正復号手段と、 この誤り訂正復号手段の後段に配置され、前記タイミン
   グ再生手段により生成されたタイミング信号に同期して
   前記誤り訂正復号処理後の情報を時間伸長するために速
   度変換して出力するための先入れ先出し手段とを具備し
   たことを特徴とする直交周波数分割多重変調方式を適用
   した受信装置。
4. 【請求項４】 複数のディジタルデータ系列が多重化さ
   れたのち直交周波数分割多重変調方式により変調された
   無線変調波信号を受信し復調する場合に、 前記分離手段は、前記復調手段により復調された情報の
   中から所望のディジタルデータ系列に対応する情報を分
   離して出力することを特徴とする請求項３記載の直交周
   波数分割多重変調方式を適用した受信装置。
5. 【請求項５】 前記先入れ先出し手段は、誤り訂正復号
   後の情報を書込んだ順に読出す先入れ先出しメモリと、
   この先入れ先出しメモリに対し前記誤り訂正復号後の情
   報の書き込みタイミングおよび読み出しタイミングを指
   定する制御手段とを有し、 この制御手段は、前記タイミング再生手段により生成さ
   れたタイミング信号に同期して前記読み出しタイミング
   を初期化する際に、当該読み出しタイミングとその前後
   の書き込みタイミングとの間のタイミングマージンが等
   しくなるようにタイミング設定することを特徴とする請
   求項３または４記載の直交周波数分割多重変調方式を適
   用した受信装置。
6. 【請求項６】 前記先入れ先出し手段は、誤り訂正復号
   後の情報を書込んだ順に読出す先入れ先出しメモリと、
   この先入れ先出しメモリに対し前記誤り訂正復号後の情
   報の書き込みタイミングおよび読み出しタイミングを指
   定する制御手段と、この制御手段により指定される前記
   書き込みタイミングと読み出しタイミングとの相関関係
   が所定の状態に保持されているか否かを監視するための
   タイミング監視手段とを備え、 前記制御手段は、前記読み出しタイミングの初期化後、
   前記タイミング監視手段により書き込みタイミングと読
   み出しタイミングとの相関関係が所定の状態に保持され
   ていないと判定されたときに、前記読み出しタイミング
   の再初期化を行なうことを特徴とする請求項３乃至５の
   いずれかに記載の直交周波数分割多重変調方式を適用し
   た受信装置。