JPH08251940A - Series multiplex power converter - Google Patents
Series multiplex power converterInfo
- Publication number
- JPH08251940A JPH08251940A JP7048091A JP4809195A JPH08251940A JP H08251940 A JPH08251940 A JP H08251940A JP 7048091 A JP7048091 A JP 7048091A JP 4809195 A JP4809195 A JP 4809195A JP H08251940 A JPH08251940 A JP H08251940A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- switching element
- igbt
- gate drive
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】直列多重電力変換器のスイッチン
グ素子を複数個並列に接続して用いる際の電力変換器を
構成する素子の実装配置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting arrangement of elements constituting a power converter when a plurality of switching elements of a series multiple power converter are connected in parallel and used.
【0002】[0002]
【従来の技術】近年、電気車駆動用のインバータとして
誘導電動機に対する出力電圧を従来の2値レベルに変え
て3値にして見かけ上のスイッチング周波数を増大させ
ることにより基本波電圧のリップルを低減させるいわゆ
る直列多重インバータ(3レベルインバータ)が実用化
されつつある。一方において、電力変換器を構成するス
イッチング素子もモジュール型の大容量IGBT(イン
シュレーテッド ゲートバイポーラ トランジスタ)が
開発されつつある。2. Description of the Related Art In recent years, as an inverter for driving an electric vehicle, the output voltage for an induction motor is changed to a conventional binary level to be ternary to increase the apparent switching frequency and thereby reduce the ripple of the fundamental wave voltage. A so-called serial multiple inverter (three-level inverter) is being put to practical use. On the other hand, a module type large capacity IGBT (Insulated Gate Bipolar Transistor) is also being developed as a switching element constituting a power converter.
【0003】しかし、大容量化されたとはいえ、電気車
用としてはまだ容量不足であるので、特開平5−227763
号公報に記載されているようにIGBTモジュールを、
1アーム毎に2並列接続して用いている。その際の実装
配置としてこの公報には直列多重インバータのクランプ
ダイオードを中央に直線的に配置し、その両側に4直列
接続されたIGBTを夫々配置することが記載されてい
る。However, even though the capacity has been increased, the capacity is still insufficient for electric vehicles.
IGBT module as described in Japanese Patent Publication,
Two parallel connections are used for each arm. As a mounting arrangement in this case, this publication describes that a clamp diode of a series multiple inverter is linearly arranged in the center and four IGBTs connected in series are arranged on both sides thereof.
【0004】[0004]
【発明が解決しようとする課題】ところで上記従来技術
においては、2並列接続して用いるとIGBTがブレー
クダウンしてしまうという問題があった。In the prior art, however, there is a problem that the IGBT breaks down when two parallel connections are used.
【0005】本発明は、スイッチング素子を並列接続し
て用いてもブレークダウンしないようにすることを目的
とする。An object of the present invention is to prevent breakdown even when switching elements are connected in parallel.
【0006】[0006]
【課題を解決するための手段】上記目的を達成するため
本発明は、並列接続したスイッチング素子モジュールを
中央に配置し、並列接続したクランプダイオードを夫々
スイッチング素子モジュールの両側に対称な位置に配置
するものである。In order to achieve the above object, according to the present invention, switching element modules connected in parallel are arranged in the center, and clamp diodes connected in parallel are arranged symmetrically on both sides of the switching element module. It is a thing.
【0007】[0007]
【作用】並列接続されたスイッチング素子モジュール同
士を中央に配置することにより近接配置可能になり、か
つ、スイッチング素子を駆動するゲートドライブとスイ
ッチング素子との間の配線を短くすることができる。こ
のため、並列接続されたスイッチング素子モジュール間
及びゲートドライブとスイッチング素子との間の配線の
インダクタンスが低減され、この結果、ブレークダウン
の主因である後述するスイッチング素子間の振動電流が
減少し、ブレークダウンに至らない。By arranging the switching element modules connected in parallel in the center, the switching element modules can be arranged close to each other, and the wiring between the gate drive for driving the switching element and the switching element can be shortened. Therefore, the inductance of the wiring between the switching element modules connected in parallel and between the gate drive and the switching element is reduced, and as a result, the oscillating current between the switching elements, which is the main cause of the breakdown, is reduced and the break Not down.
【0008】[0008]
【実施例】本発明の一実施例を図1を用いて説明する。
図1に負荷である誘導電動機3に可変電圧可変周波数の
三相交流を供給する直列多重インバータの一相分を示
す。負荷3である誘導電動機に3レベルの電圧を供給す
る仕組みは、IGBT11a〜12aがオンすると直流電源1及び
2の電圧の合計が誘導電動機にかかり、IGBT12a〜13bが
オンすると直流電源2の電圧がクランプダイオード15
a〜16bを介して誘導電動機に出力され、また、IGBT
13a〜14bがオンすると直流電源2のマイナス側が誘導電
動機と接続されることによる。また、この直流電源1,
2は、直流電気車の場合、図示しない直流架線から直流
をパンタグラフで受電しこれを分圧する分圧コンデンサ
であり、交流電気車の場合、交流を直流に変換するコン
バータの直流出力を分圧する分圧コンデンサである。更
に、IGBTモジュール11a〜14b内のIGBTに
並列接続されているダイオードはフリーホイールダイオ
ードである。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG.
FIG. 1 shows one phase of a serial multiple inverter that supplies a three-phase alternating current with a variable voltage and variable frequency to an induction motor 3 that is a load. The mechanism of supplying three-level voltage to the induction motor that is the load 3 is that when the IGBTs 11a to 12a are turned on, the total voltage of the DC power supplies 1 and 2 is applied to the induction motor, and when the IGBTs 12a to 13b are turned on, the voltage of the DC power supply 2 is changed. Clamp diode 15
Output to the induction motor via a to 16b, and also IGBT
This is because the negative side of the DC power supply 2 is connected to the induction motor when 13a to 14b are turned on. Also, this DC power supply 1,
In the case of a DC electric vehicle, 2 is a voltage dividing capacitor that receives DC from a DC overhead wire (not shown) by a pantograph and divides it. In the case of an AC electric vehicle, a DC voltage output of a converter that converts AC into DC is divided. It is a piezoelectric capacitor. Further, the diodes connected in parallel to the IGBTs in the IGBT modules 11a-14b are freewheel diodes.
【0009】4直列接続されたIGBTモジュール11
a,12a,13a,14aに隣接して夫々並列接続し
たIGBTモジュール11b,12b,13b,14b
を配置し、その両側に夫々のクランプダイオード15a
〜16bを実装配置した。Four IGBT modules 11 connected in series
IGBT modules 11b, 12b, 13b, 14b adjacent to a, 12a, 13a, 14a and connected in parallel, respectively.
Are arranged on both sides of each of the clamp diodes 15a.
16b are mounted and arranged.
【0010】このように配置することにより並列IGB
T間の振動電流が減少する理由を図2を用いて説明す
る。図2において、図1に示された並列IGBTのうち
11a及び11bの間に従来技術に示されたようにクラ
ンプダイオードのモジュールが配置されている場合、並
列IGBT間の配線長はその分長くなる。ゲートドライ
ブ回路21とIGBT11a のゲート間の配線インダクタンス
LG1、及び、ゲートドライブ回路21とIGBT11a のゲ
ート間の配線インダクタンスLG2の大きさは等しいこ
とが望ましいのであるが、配線長が長いと実装上等しく
することは困難である。このとき配線インダクタンスL
G2が大きいとすると、ゲートドライブ回路21からの
ゲート電流はIGBT11aに流れ、IGBT11bに先立ってIGBT11
a がオンし、負荷電流が電源からIGBT11a 、配線インダ
クタンスLE1を介して流れる。このとき配線インダク
タンスLE1に蓄えられた電磁エネルギーはIGBT11a の
ゲートエミッタ間に存在する接合容量C1,IGBT11b の
接合容量C2を介して一巡する。この電流のため、接合
容量C1に電位が発生しIGBT11a はオフする。このタイ
ミングでIGBT11b がオンすると配線インダクタンスLE
2に電磁エネルギーが蓄えられ同様にIGBT11bがオフ
し、IGBT11aがオンする。このように配線インダクタン
スと接合容量の間のエネルギー授受に起因する振動電流
が流れると並列接続されたIGBTが交互にオン,オフ
することになり、そのオン,オフのタイミングによって
はブレークダウンすることもある。By arranging in this way, the parallel IGBT
The reason why the oscillating current between T decreases will be described with reference to FIG. In FIG. 2, when the clamp diode module is arranged between 11a and 11b of the parallel IGBTs shown in FIG. 1 as shown in the prior art, the wiring length between the parallel IGBTs is correspondingly increased. . It is desirable that the wiring inductance LG1 between the gate drive circuit 21 and the gate of the IGBT 11a and the wiring inductance LG2 between the gate drive circuit 21 and the gate of the IGBT 11a be equal, but if the wiring length is long, they are equal in mounting. Is difficult. At this time, the wiring inductance L
Assuming that G2 is large, the gate current from the gate drive circuit 21 flows to the IGBT 11a, and the IGBT 11b precedes the IGBT 11b.
a is turned on, and the load current flows from the power source through the IGBT 11a and the wiring inductance LE1. At this time, the electromagnetic energy stored in the wiring inductance LE1 makes a round through the junction capacitance C1 existing between the gate and emitter of the IGBT 11a and the junction capacitance C2 of the IGBT 11b. Due to this current, a potential is generated in the junction capacitance C1 and the IGBT 11a is turned off. When the IGBT11b is turned on at this timing, the wiring inductance LE
Electromagnetic energy is stored in 2 and the IGBT 11b is turned off and the IGBT 11a is turned on. When the oscillating current resulting from the energy transfer between the wiring inductance and the junction capacitance flows in this way, the IGBTs connected in parallel are alternately turned on and off, and may be broken down depending on the on / off timing. is there.
【0011】本実施例においては、並列接続されたIG
BT同士を近接配置させているのでゲートドライブ回路
21と各IGBT間の配線をする際、多少両IGBTの
ゲートから中心がずれても、配線インダクタンスLG1
及びLG2の差は大きくならず、また配線インダクタン
スそのものを小さくすることができる。さらに、近接配
置により配線インダクタンスLE1,LE2も小さくな
るので蓄えられる電磁エネルギーが小さくなり振動電流
が流れたとしても接合容量の電圧がそれほど大きくなら
ないので、IGBTがゲート信号に反してオフすること
がない。In this embodiment, the IGs connected in parallel are connected.
Since the BTs are arranged close to each other, when the gate drive circuit 21 and the IGBTs are wired, even if the centers of the IGBTs are slightly deviated from each other, the wiring inductance LG1
And LG2 are not increased, and the wiring inductance itself can be reduced. Further, since the wiring inductances LE1 and LE2 are reduced due to the close arrangement, the voltage of the junction capacitance does not increase so much even if the stored electromagnetic energy decreases and an oscillating current flows. Therefore, the IGBT does not turn off against the gate signal. .
【0012】さらに、本実施例では並列接続されたIG
BTへの電流の流入流出は対称にしている(図1、A,
B,C,D)。このため並列接続した左右のIGBTの
電流経路差が生じることがなく電流のアンバランスが避
けられる。もし、電流のアンバランスが生じると、IG
BTオン又はオフの直後に一方のIGBTに電流が集中
し素子破壊を招く危険がある。Further, in this embodiment, the IGs connected in parallel are connected.
The flow of current into and out of BT is symmetrical (Fig. 1, A,
B, C, D). Therefore, there is no difference in the current paths of the left and right IGBTs connected in parallel, and the current imbalance can be avoided. If current imbalance occurs, IG
Immediately after the BT is turned on or off, the current is concentrated in one of the IGBTs, and there is a risk of causing element breakdown.
【0013】1素子の電流容量はそのままにさらに容量
が大きい負荷を駆動する場合、更に並列数を増やさなけ
ればならない。図3を用いて説明する。図3は直列多重
インバータの一相分をIGBTを4並列接続した斜視図
である。素子の配置は、IGBTを4並列接続(11a〜1
4d)したものを中央に配置し、同じく4並列接続した
クランプダイオード(15a〜16d)を2個ずつ両側
に対称になるように配置している。これら素子の接続
は、4並列接続した素子のうち2個ずつを接続し、更に
その相互の接続点の中点同士を接続するようにした。こ
のようにすることにより素子間の配線インダクタンスを
最小にするのみならず、並列接続した4個の素子の電流
経路を等しくすることができる。直流電源への3本の接
続線は中央部から図示のように下方向又は上方向に、負
荷への1本の接続線も同様に下方向又は上方向に、合わ
せて4本纏めて出すようにする。これは、直流電源や負
荷への線と素子を流れる電流の相互作用を極力少なくし
配線のインダクタンスを低減させるためである。When driving a load having a larger capacity while maintaining the current capacity of one element, the number of parallel connections must be further increased. This will be described with reference to FIG. FIG. 3 is a perspective view in which four IGBTs are connected in parallel to one phase of the serial multiple inverter. As for the arrangement of the elements, four IGBTs are connected in parallel (11a to 1).
4d) is arranged in the center, and two clamp diodes (15a to 16d), which are also connected in parallel in four, are arranged symmetrically on each side of two pieces. As for the connection of these elements, two of the four parallel-connected elements were connected, and the midpoints of their mutual connection points were connected. By doing so, not only the wiring inductance between the elements can be minimized, but also the current paths of the four elements connected in parallel can be equalized. Three connection lines to the DC power source should be taken out from the center in the downward or upward direction as shown in the figure, and one connection line to the load should be taken out in the downward or upward direction as well. To This is because the interaction between the current to the DC power supply or load and the current flowing through the element is minimized to reduce the inductance of the wiring.
【0014】また、例えば電気車駆動用のインバータの
場合、これら素子モジュールの背面にヒートパイプなど
の冷却装置を取付け外部に露出させ、図に示された面を
筐体内に密閉収納させる。従って、図示の面に向かい合
う面は筐体内にあり、その面に種々の装置,ゲートドラ
イブ回路やスナバ回路などを実装配置していく。Further, in the case of an inverter for driving an electric vehicle, for example, a cooling device such as a heat pipe is attached to the rear surface of these element modules to be exposed to the outside, and the surface shown in the figure is hermetically housed in a housing. Therefore, the surface facing the surface shown in the figure is inside the housing, and various devices, gate drive circuits, snubber circuits, etc. are mounted and arranged on the surface.
【0015】ゲートドライブ回路21の配置について図
4を用いて説明する。図4ではIGBT14用のゲートドライ
ブ回路のみを示し他のゲートドライブ回路については省
略した。ゲートドライブ回路21を4並列接続したIG
BTモジュール14の中央部上方に配置し、そこからゲ
ート線及びエミッタ線を4つのIGBTに対して、配線
長が等しくなるように配線する。4並列接続された素子
を中央から左右の2組に分け、夫々のゲート,エミッタ
同士を接続し、接続線の中央同士を接続しその中央部と
ゲートドライブ回路21を接続するようにしている。こ
のようにすることにより前述したゲート回路の配線イン
ダクタンスのアンバランスによって発生する振動電流を
減少することができ、中央部にクランプダイオードを配
する従来技術に比べ4並列接続したIGBTモジュール
間を近接配置することができるため、ゲートドライブ回
路21からの配線も短くなるので振動電流発生の主要員
である配線インダクタンスを低減することができるので
素子ブレークダウンを減らすことができる。The arrangement of the gate drive circuit 21 will be described with reference to FIG. In FIG. 4, only the gate drive circuit for the IGBT 14 is shown and other gate drive circuits are omitted. IG with four gate drive circuits 21 connected in parallel
The gate line and the emitter line are arranged above the central portion of the BT module 14, and the four IGBTs are wired so as to have the same wiring length. The four parallel-connected elements are divided into two groups from the center to the left and right, the respective gates and emitters are connected to each other, the centers of the connection lines are connected to each other, and the central portion and the gate drive circuit 21 are connected. By doing so, the oscillating current generated due to the imbalance of the wiring inductance of the gate circuit described above can be reduced, and four parallel-connected IGBT modules are arranged closer to each other as compared with the prior art in which a clamp diode is arranged in the central portion. Since the wiring from the gate drive circuit 21 is shortened, the wiring inductance, which is a main member for generating the oscillating current, can be reduced, and the element breakdown can be reduced.
【0016】さらに、スナバ回路を実装配置した図を図
4に示す。22a〜25bはスナバダイオード、26a
〜27bはΔ型(又はスター型)に結線されたスナバコ
ンデンサである。中央線から左右対称にスナバダイオー
ド22a〜25b及びスナバコンデンサ26a〜27b
を配置する。そして、中央部には前述のゲートドライブ
回路を配置し振動電流の減少を図っている。このような
配置が可能となるのは前記した従来技術に記載のように
個々のスイッチ素子にスナバ回路をつける個別スナバ方
式ではなくΔ型(又はスター型)スナバ回路を採用した
ことによりスナバコンデンサを集中させることができる
ようになった点も一要因として上げられる。Further, FIG. 4 shows a mounting arrangement of the snubber circuit. 22a to 25b are snubber diodes, 26a
˜27b are snubber capacitors connected in a Δ type (or star type). The snubber diodes 22a to 25b and the snubber capacitors 26a to 27b are symmetrical with respect to the center line.
To place. Then, the above-mentioned gate drive circuit is arranged in the central portion to reduce the oscillating current. Such an arrangement is possible because the snubber capacitor is adopted by adopting the Δ type (or star type) snubber circuit instead of the individual snubber method in which the snubber circuit is attached to each switch element as described in the related art. Another factor is the ability to concentrate.
【0017】以上、本実施例によればゲートドライブ回
路とIGBTモジュール間の配線長を短くすることがで
きるため、実装時における誤差を小さくすることができ
配線インダクタンスのアンバランスが低減され、また、
配線インダクタンスそのものが小さくなるので並列接続
されたIGBT間の振動電流の絶対値を低減することが
できる。更に、並列接続されたいずれの素子からの電流
経路を等しくすることによって電流アンバランスを小さ
くすることができる(図4,図5では詳細配線を省略
し、回路のみ示している)。As described above, according to the present embodiment, since the wiring length between the gate drive circuit and the IGBT module can be shortened, the error at the time of mounting can be reduced and the imbalance of the wiring inductance can be reduced.
Since the wiring inductance itself becomes small, the absolute value of the oscillating current between the IGBTs connected in parallel can be reduced. Furthermore, the current imbalance can be reduced by equalizing the current paths from any of the elements connected in parallel (detailed wiring is omitted in FIGS. 4 and 5 and only the circuit is shown).
【0018】尚、上記実施例においてはスイッチング素
子をIGBTとして説明したが、接合容量が存在する電
圧駆動型の素子であってモジュール型の素子、例えば、
パワートランジスタなどにも適用可能である。Although the switching element has been described as an IGBT in the above embodiments, it is a voltage driven type element having a junction capacitance and is a module type element, for example,
It is also applicable to power transistors and the like.
【0019】また、上記実施例ではインバータを例にと
って説明したが、インバータに限らずPWMコンバータ
においても同様である。更に電気車駆動用電力変換器に
限るものではないことは云うまでもない。In the above embodiment, the inverter has been described as an example, but the same applies not only to the inverter but also to the PWM converter. Further, it goes without saying that the present invention is not limited to the electric power converter for driving an electric vehicle.
【0020】[0020]
【発明の効果】以上本発明によれば、直列多重インバー
タを構成するスイッチング素子を並列接続した際のブレ
ークダウンをなくすことができるという効果がある。As described above, according to the present invention, it is possible to eliminate the breakdown when the switching elements forming the serial multiple inverter are connected in parallel.
【図1】本発明の一実施例を示す実装配置図。FIG. 1 is a mounting layout diagram showing an embodiment of the present invention.
【図2】振動電流発生の原理説明図。FIG. 2 is an explanatory view of the principle of oscillating current generation.
【図3】並列接続素子数を増やした本発明の一実施例を
示す図。FIG. 3 is a diagram showing an embodiment of the present invention in which the number of parallel connection elements is increased.
【図4】図3に示す配置に加えゲートドライブ回路の配
置を示す図。FIG. 4 is a diagram showing an arrangement of gate drive circuits in addition to the arrangement shown in FIG.
【図5】図3に示す配置に加えスナバ回路を配置した
図。FIG. 5 is a diagram in which snubber circuits are arranged in addition to the arrangement shown in FIG.
1,2…直流電源、3…負荷、11〜14…IGBTモ
ジュール、15,16…クランプダイオード、21…ゲ
ートドライブ回路、22〜25…スナバダイオード、2
6,27…スナバコンデンサ。1, 2 ... DC power supply, 3 ... Load, 11-14 ... IGBT module, 15, 16 ... Clamp diode, 21 ... Gate drive circuit, 22-25 ... Snubber diode, 2
6, 27 ... Snubber capacitors.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 秀治 茨城県ひたちなか市市毛1070番地 株式会 社日立製作所水戸工場内 (72)発明者 高崎 利夫 茨城県ひたちなか市市毛1070番地 株式会 社日立製作所水戸工場内 (72)発明者 坪井 孝 茨城県ひたちなか市市毛1070番地 株式会 社日立製作所水戸工場内 (72)発明者 ▲高▼久 敏彦 茨城県ひたちなか市堀口832番地の2 日 立システムプラザ勝田 日立水戸エンジニ アリング株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shuji Saito 1070 Ichimo, Hitachinaka City, Ibaraki Prefecture Mito Plant, Hitachi, Ltd. (72) Toshio Takasaki 1070 Ichige, Hitachinaka City, Ibaraki Hitachi Ltd. Mito Factory (72) Inventor Takashi Tsuboi 1070 Imo, Hitachinaka City, Ibaraki Prefecture Hitachi Ltd. Mito Factory (72) Inventor ▲ Takahiko Hisa 2 days System Plaza Katsuta, 832 Horiguchi, Hitachinaka City, Ibaraki Prefecture Within Hitachi Mito Engineering Co., Ltd.
Claims (4)
これら並列接続されたスイッチング素子を直列接続し、
夫々のクランプダイオードを並列接続した構成を有し交
流側に3レベル以上の電圧を得る直列多重電力変換装置
において、前記直列接続されたスイッチング素子を中央
に配置し、前記クランプダイオードを前記直列接続され
たスイッチング素子両側に配置した直列多重電力変換装
置。1. Each switching element is connected in parallel,
These switching elements connected in parallel are connected in series,
In a series multiple power conversion device having a configuration in which respective clamp diodes are connected in parallel to obtain a voltage of three levels or more on the AC side, the switching elements connected in series are arranged in the center, and the clamp diodes are connected in series. Series multiple power converters arranged on both sides of the switching element.
に対向する位置にこれらスイッチング素子を駆動するゲ
ートドライブ回路を配置した直列多重電力変換装置。2. The serial multiple power converter according to claim 1, wherein a gate drive circuit for driving the switching elements is arranged at a position facing the switching elements.
及びクランプダイオードの並列数は4並列である直列多
重電力変換装置。3. The serial multiple power converter according to claim 1, wherein the switching element and the clamp diode are parallel in four.
のうち2個ずつを並列に結線し、これらの中点同士を接
続するよう構成した直列多重電力変換装置。4. The serial multiple power converter according to claim 3, wherein two of the elements connected in parallel are connected in parallel and the midpoints of these elements are connected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04809195A JP3251802B2 (en) | 1995-03-08 | 1995-03-08 | Series multiplex power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04809195A JP3251802B2 (en) | 1995-03-08 | 1995-03-08 | Series multiplex power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08251940A true JPH08251940A (en) | 1996-09-27 |
JP3251802B2 JP3251802B2 (en) | 2002-01-28 |
Family
ID=12793655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04809195A Expired - Lifetime JP3251802B2 (en) | 1995-03-08 | 1995-03-08 | Series multiplex power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3251802B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10201243A (en) * | 1997-01-07 | 1998-07-31 | Hitachi Ltd | Parallel device of self-arc-suppressing semiconductor switching element and power converter |
JP2002083964A (en) * | 2000-09-06 | 2002-03-22 | Hitachi Ltd | Semiconductor element, semiconductor device using it, and converter |
KR100467458B1 (en) * | 2002-10-22 | 2005-01-24 | 삼성에스디아이 주식회사 | Apparatus and method for driving plasm display panel |
CN100353652C (en) * | 2004-10-13 | 2007-12-05 | 南京航空航天大学 | Combined type full-bridge three-level DC converter and full-bridge three-level DC converter |
JP2014155395A (en) * | 2013-02-13 | 2014-08-25 | Fuji Electric Co Ltd | Power conversion device |
WO2014208232A1 (en) * | 2013-06-25 | 2014-12-31 | 株式会社明電舎 | Multilevel power convertor |
JP2015207852A (en) * | 2014-04-18 | 2015-11-19 | 日産自動車株式会社 | switching circuit device |
-
1995
- 1995-03-08 JP JP04809195A patent/JP3251802B2/en not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10201243A (en) * | 1997-01-07 | 1998-07-31 | Hitachi Ltd | Parallel device of self-arc-suppressing semiconductor switching element and power converter |
JP2002083964A (en) * | 2000-09-06 | 2002-03-22 | Hitachi Ltd | Semiconductor element, semiconductor device using it, and converter |
KR100467458B1 (en) * | 2002-10-22 | 2005-01-24 | 삼성에스디아이 주식회사 | Apparatus and method for driving plasm display panel |
CN100353652C (en) * | 2004-10-13 | 2007-12-05 | 南京航空航天大学 | Combined type full-bridge three-level DC converter and full-bridge three-level DC converter |
JP2014155395A (en) * | 2013-02-13 | 2014-08-25 | Fuji Electric Co Ltd | Power conversion device |
WO2014208232A1 (en) * | 2013-06-25 | 2014-12-31 | 株式会社明電舎 | Multilevel power convertor |
JP2015008566A (en) * | 2013-06-25 | 2015-01-15 | 株式会社明電舎 | Multilevel power conversion device |
US9923369B2 (en) | 2013-06-25 | 2018-03-20 | Meidensha Corporation | Multilevel power convertor |
JP2015207852A (en) * | 2014-04-18 | 2015-11-19 | 日産自動車株式会社 | switching circuit device |
Also Published As
Publication number | Publication date |
---|---|
JP3251802B2 (en) | 2002-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3153408B2 (en) | Series multiplex power converter | |
US6084788A (en) | Neutral point clamped power converter | |
US5703457A (en) | Power supply to a stator of a polyphase reluctance machine | |
US6005787A (en) | Multilevel power converter including switching circuits | |
JP2002044964A (en) | Semiconductor device, power converter and vehicle | |
KR960004060A (en) | Electric Power Inverter | |
JPH07111310A (en) | Semiconductor device | |
JPH08251940A (en) | Series multiplex power converter | |
CN100533729C (en) | Power semiconductor module with reduced parasitic inductances | |
JP3323106B2 (en) | Semiconductor power converter | |
JP5451994B2 (en) | Conductor arrangement structure of power converter | |
US10756648B2 (en) | Inverter system with enhanced common source inductance generated at gate driver | |
JP3896940B2 (en) | Semiconductor device | |
JP4209421B2 (en) | Main circuit structure of power converter | |
US5025360A (en) | Inverter switch with parallel free-wheel diodes | |
JP6896831B2 (en) | Semiconductor modules and power converters | |
JP3811878B2 (en) | Main circuit structure of power converter | |
US20230110879A1 (en) | Inverter structure of an electronic module for an electric drive of a vehicle | |
JP2004153951A (en) | Semiconductor power inverter circuit | |
JPH11285274A (en) | Inverter apparatus | |
JPH10285950A (en) | Main circuit for three-level power converter | |
JP2005192328A (en) | Semiconductor device | |
JP4156258B2 (en) | Resonant type inverter | |
JP2000069764A (en) | Inverter device | |
JPH0746849A (en) | Inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |