JPH08251433A - Horizontal deflection exciting circuit - Google Patents

Horizontal deflection exciting circuit

Info

Publication number
JPH08251433A
JPH08251433A JP8172695A JP8172695A JPH08251433A JP H08251433 A JPH08251433 A JP H08251433A JP 8172695 A JP8172695 A JP 8172695A JP 8172695 A JP8172695 A JP 8172695A JP H08251433 A JPH08251433 A JP H08251433A
Authority
JP
Japan
Prior art keywords
current
horizontal deflection
output transistor
excitation
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8172695A
Other languages
Japanese (ja)
Other versions
JP3039609B2 (en
Inventor
Shigeru Kashiwagi
茂 柏木
Katsuhiro Masuyama
克宏 益山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP8172695A priority Critical patent/JP3039609B2/en
Publication of JPH08251433A publication Critical patent/JPH08251433A/en
Application granted granted Critical
Publication of JP3039609B2 publication Critical patent/JP3039609B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

PURPOSE: To provide a horizontal deflection exciting circuit in which power loss is reduced and the circuit is simplified. CONSTITUTION: An N-channel FET 17 is switched depending on an exciting pulse Vd and its drain voltage Vdr is a square wave whose level is nearly between -En and zero. The square wave Vdr is transformed into a square wave Vb at a tap (b) of an auto-transformer 18, an output is fed to a base of an output transistor(TR) 3, and a base current Ib is supplied at a high level of the square wave Vb. The level of the drain current Idr flowing to the FET 17 is smaller than the base current Ib. A base current Ib0 at a time T1 when the conduction of the output TR 3 is started is decreased as Ib0/n depending on a winding ratio (n) of the auto-transformer 18. Since the current flowing to the FET 17 is reduced to 1/n, the power loss in the FET is reduced by the reduction.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、受像管を使用した機器
における水平偏向出力トランジスタの励振回路の改良に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a horizontal deflection output transistor excitation circuit in a device using a picture tube.

【0002】[0002]

【従来の技術】まず、図3に従来の水平出力回路とその
励振回路の例を示す。図3において、1は図示しない前
段、例えば水平発振回路等からの励振パルスVd を受け
て水平励振作用を行う励振トランジスタである。以下、
2は水平励振トランス、3は水平出力トランジスタ、4
はダンパーダイオード、5は帰線共振コンデンサ、6は
水平偏向コイル、7はS字補正コンデンサ、8は水平出
力チョークまたはトランスである。このような回路にす
ると、励振パルスVd に応じてまず励振トランジスタ1
がオンオフ動作を行うが、これに伴いそのコレクタ端子
にはVcdのような方形波パルスが生じる。即ち、励振ト
ランジスタ1がオン状態になっている時には、電圧Vcd
はゼロにボトミングし、オフ状態の時にはハイレベルに
なった方形波となっている。
2. Description of the Related Art First, FIG. 3 shows an example of a conventional horizontal output circuit and its excitation circuit. In FIG. 3, reference numeral 1 is an exciting transistor which performs a horizontal exciting action by receiving an exciting pulse Vd from a preceding stage (not shown), such as a horizontal oscillation circuit. Less than,
2 is a horizontal excitation transformer, 3 is a horizontal output transistor, 4
Is a damper diode, 5 is a return resonance capacitor, 6 is a horizontal deflection coil, 7 is an S-shaped correction capacitor, and 8 is a horizontal output choke or transformer. With such a circuit, the excitation transistor 1 is firstly driven according to the excitation pulse Vd.
Performs an on / off operation, but with this, a square wave pulse such as Vcd is generated at its collector terminal. That is, when the excitation transistor 1 is on, the voltage Vcd
Has bottomed to zero and is a high level square wave when off.

【0003】この方形波Vcdは励振トランス2によって
変圧されて同極性の波形Vb となり、出力トランジスタ
3のベースに加わる。すると、励振トランジスタ1がオ
フであるハイレベル期間は、出力トランジスタ3はオン
状態になる。また、これらの波形Vcd,Vb がハイレベ
ルからゼロに転じても、即時に出力トランジスタ3がオ
フに転じるわけではない。出力トランジスタ3に固有の
蓄積時間tstの間、そのベースから逆ベース電流Ib2が
トランス2の方に向かって流れ出し、この間出力トラン
ジスタ3は導通を続ける。
This square wave Vcd is transformed by the excitation transformer 2 into a waveform Vb of the same polarity, which is added to the base of the output transistor 3. Then, the output transistor 3 is turned on during the high level period when the excitation transistor 1 is off. Further, even if these waveforms Vcd and Vb change from high level to zero, the output transistor 3 does not immediately turn off. During the accumulation time tst peculiar to the output transistor 3, the reverse base current Ib2 flows out from its base toward the transformer 2, while the output transistor 3 continues to conduct.

【0004】次に、この蓄積時間tstが終了すると、出
力トランジスタ3が遮断状態となる。そして、このよう
なサイクルを繰り返すとで、周知の原理により水平偏向
コイル6に水平周期のノコギリ波電流Iyが流れ、受像
管の電子ビームを水平方向に偏向する。
Next, when the accumulation time tst ends, the output transistor 3 is turned off. By repeating such a cycle, a sawtooth wave current Iy having a horizontal period flows through the horizontal deflection coil 6 according to a well-known principle, and the electron beam of the picture tube is horizontally deflected.

【0005】なお、ここで8は電源Ebから回路に電力
を供給するためのチョークコイルとして描いているが、
これに2次巻線を設けてトランスとすることも良く行わ
れている。出力トランジスタ3のコレクタには同時にコ
レクタパルスVcが発生するのでこれを変圧し、受像管
陽極のための高圧整流を始めとして受像機内各部に必要
なパルスを供給する。また、励振トランス2の1次側と
2次側に設けられている抵抗9,10は、出力トランジ
スタ3のベース電流の制限用、及び安定化用として挿入
されたもので、設計条件次第では省略可能である。
Although the reference numeral 8 is drawn as a choke coil for supplying electric power from the power source Eb to the circuit,
It is often practiced to provide a secondary winding on this to form a transformer. At the same time, a collector pulse Vc is generated in the collector of the output transistor 3, which is transformed to supply necessary pulses to various parts in the receiver including high voltage rectification for the cathode of the picture tube. The resistors 9 and 10 provided on the primary side and the secondary side of the excitation transformer 2 are inserted for limiting and stabilizing the base current of the output transistor 3, and may be omitted depending on design conditions. It is possible.

【0006】次に、図4は図3における各部の動作状態
を示した波形図である。ここでまず、図4(A)は前段
からの導かれた励振パルスVd を示し、このハイレベル
期間とその後わずかな時間だけ励振トランジスタ1が導
通し、そのコレクタには図4(B)に示す方形波Vcdが
生じる。この方形波Vcdのハイレベル期間tonに入る
と、同時に次の出力トランジスタ3のベースもハイレベ
ルになるので、そのベース電流Ibは図4(C)のよう
にこの時点から流れ出す。このベース電流Ibは、良く
知られているように方形波Vcdのハイレベル期間tonが
終了した後、蓄積時間tstの間だけ負方向に流れ、その
後次に方形波Vcdがハイレベルになるまで、ゼロとな
る。すると、出力トランジスタ3は、このベース電流I
b の正電流が流れている区間tonと蓄積時間tstの間導
通し、これが終わるとそのコレクタには図4(D)のよ
うな正弦半波のパルスVcが生じる。
Next, FIG. 4 is a waveform diagram showing the operating state of each part in FIG. First, FIG. 4 (A) shows the excitation pulse Vd introduced from the previous stage, and the excitation transistor 1 is made conductive during this high level period and a short time thereafter, and its collector is shown in FIG. 4 (B). A square wave Vcd is produced. When the high level period ton of the square wave Vcd is entered, the base of the next output transistor 3 also becomes high level at the same time, so that the base current Ib starts to flow from this point as shown in FIG. 4C. As is well known, the base current Ib flows in the negative direction only during the accumulation time tst after the high level period ton of the square wave Vcd ends, and then, until the square wave Vcd next becomes high level. It becomes zero. Then, the output transistor 3 receives the base current I
Conduction takes place during the period ton during which the positive current of b flows and the accumulation time tst, and when this ends, a pulse Vc of a half-sine wave as shown in FIG.

【0007】このパルスVcが約半サイクル長、時間t
rだけ経過してその値がゼロを割り込もうとすると、自
動的にダンパーダイオード4が導通し、パルスVcは無
くなる。そして、この時点から図4(E)に示すダンパ
ー電流Idとコレクタ電流Icによる傾斜電流が流れ、
これにより図4(F)に示すような偏向コイル電流Iy
が流れて水平偏向を行う。
This pulse Vc has a half cycle length and a time t.
When the value tries to fall below zero after the passage of r, the damper diode 4 is automatically turned on and the pulse Vc disappears. Then, from this point in time, a ramp current due to the damper current Id and the collector current Ic shown in FIG.
As a result, the deflection coil current Iy as shown in FIG.
Flows for horizontal deflection.

【0008】次に、図5は従来の他の例を示す回路図で
ある。ここで、3から8までは先の図3の同一番号部分
と同じ働きをするもので、再度の説明は省略する。11
は励振トランジスタであり、先の図3に示す場合とは異
なって、エミッタが接地ではなく負の直流電源−Enに
つながっており、前段からの励振パルスVd はベースと
この直流電源−Enとの間に加えられる。さらに、12
はフライホイールコイル、13と14は電流制限抵抗で
ある。
Next, FIG. 5 is a circuit diagram showing another conventional example. Here, 3 to 8 have the same functions as the same numbered parts in FIG. 3 described above, and a repetitive description will be omitted. 11
Is an exciting transistor, and unlike the case shown in FIG. 3, the emitter is not grounded but is connected to the negative DC power supply -En, and the excitation pulse Vd from the preceding stage is generated between the base and this DC power supply -En. Added in between. Furthermore, 12
Is a flywheel coil, and 13 and 14 are current limiting resistors.

【0009】この図5における各部の動作状態を示した
波形図を図6に示す。まず、図6(A)に示すように、
前段からの励振パルスVd が励振トランジスタ11のベ
ースに加わるが、このローレベルの値は図3と異なり−
Enである。すると、図6(B)に示すように、励振ト
ランジスタ11のコレクタ電圧は、励振パルスVd のハ
イレベル期間とその直後わずかな間、電圧−Enにボト
ミングし、コレクタエミッタ間は導通状態となる。励振
トランジスタ11のコレクタ・エミッタ間は波形Vcdが
ハイレベルとなっている期間はオフ状態になるので、こ
れによって、フライホイールコイル12に流れる電流I
L は、図6(C)のように、方形波Vcdに応じて直線的
に増減を繰り返す波形となる。
FIG. 6 is a waveform diagram showing the operating state of each part in FIG. First, as shown in FIG.
The excitation pulse Vd from the previous stage is applied to the base of the excitation transistor 11, but this low level value is different from FIG.
It is En. Then, as shown in FIG. 6B, the collector voltage of the excitation transistor 11 is bottomed to the voltage -En during the high level period of the excitation pulse Vd and shortly thereafter, and the collector-emitter is brought into conduction. Since the collector-emitter of the excitation transistor 11 is in the off state while the waveform Vcd is at the high level, the current I flowing through the flywheel coil 12 is thereby generated.
As shown in FIG. 6C, L has a waveform in which the increase and decrease is linearly repeated according to the square wave Vcd.

【0010】一方、励振トランジスタ11が導通すると
出力トランジスタ3のベースから負電源−Enに電流が
引き出され、これが蓄積時間tstの間続く。この蓄積時
間tstの後、励振トランジスタ11が導通している間は
出力トランジスタ3のベースには電流は流れない。しか
し、励振トランジスタ11がオフすると、それまでフラ
イホイールコイル12を通して励振トランジスタ11の
コレクタに向かって流れていた電流がそのまま出力トラ
ンジスタ3のベースに流れるようになる。従って、出力
トランジスタ3のベース電流Ib は図6(D)のように
なり、これは先の従来例、図3(C)と同様な波形であ
る。従って、出力トランジスタ3のコレクタ電流波形I
cや、偏向コイル電流Iyは先の図3に示す回路と同様
になり、同じく水平偏向作用を行う。
On the other hand, when the exciting transistor 11 is turned on, a current is drawn from the base of the output transistor 3 to the negative power source -En, which continues for the accumulation time tst. After the storage time tst, no current flows through the base of the output transistor 3 while the exciting transistor 11 is conducting. However, when the exciting transistor 11 is turned off, the current that has been flowing through the flywheel coil 12 toward the collector of the exciting transistor 11 then flows to the base of the output transistor 3 as it is. Therefore, the base current Ib of the output transistor 3 is as shown in FIG. 6 (D), which has the same waveform as that of the prior art example shown in FIG. 3 (C). Therefore, the collector current waveform I of the output transistor 3
c and the deflection coil current Iy are the same as those in the circuit shown in FIG. 3, and similarly perform the horizontal deflection action.

【0011】[0011]

【発明が解決しようとする課題】以上説明した従来回路
である図3に示す回路は、通常のテレビジョン放送に用
いられている水平周波数15.73kHz程度では、そ
れほど問題は生じない。しかし、これより水平周波数の
高い、いわゆる高精細度のディスプレイの場合は、蓄積
時間tstの長さが問題になってきて、これを極力短くす
るような方策を講じなくてはならない。
The circuit shown in FIG. 3 which is the conventional circuit described above does not cause much problems at a horizontal frequency of about 15.73 kHz which is used for ordinary television broadcasting. However, in the case of a so-called high-definition display having a horizontal frequency higher than this, the length of the storage time tst becomes a problem, and measures must be taken to make it as short as possible.

【0012】即ち、水平周波数が高くなり、ベース電流
波形Ib の繰り返し周期が短くなると、出力トランジス
タ3のオフ期間中の蓄積時間tstの割合が大きくなり、
ついには図7に示すように、コレクタパルスVcがまだ
ゼロに達しないうちにベース電流Ib が流れ出し、コレ
クタ損失が急増することがある。これを避けるためには
極力ベースの逆電流Ib2の量を多くして、蓄積時間tst
の値を小さくしなくてはならないことが知られている。
また、このようにすると、一般にコレクタ電流Icがオ
フに転じるのに要する降下期間も短くなり、これも水平
周波数が高い時、損失を少なくするための大切な条件で
ある。
That is, as the horizontal frequency increases and the repetition period of the base current waveform Ib decreases, the ratio of the accumulation time tst during the off period of the output transistor 3 increases,
Finally, as shown in FIG. 7, the base current Ib may flow out before the collector pulse Vc reaches zero, and the collector loss may rapidly increase. In order to avoid this, the amount of the base reverse current Ib2 is increased as much as possible, and the accumulation time tst
It is known that the value of must be reduced.
Further, in this case, generally, the falling period required for the collector current Ic to turn off is shortened, which is also an important condition for reducing loss when the horizontal frequency is high.

【0013】ところが、図3に示す回路では、励振トラ
ンス2の1次2次巻線間の絶縁を考える必要があるた
め、ここでのリーケージインダクタンスが大きくなっ
て、十分な逆ベース電流Ib2が流れず、蓄積時間tstが
長くなってしまう傾向があり、水平周波数の高い場合に
は、問題があった。他の従来例である図5の場合は、逆
ベース電流Ib2を流す際に、リーケージインダクタンス
に相当するものの介在が全く無いので、この点水平周波
数が高くなった際有利である。しかし、この場合は負電
源−Enに関して幾つかの問題点が新たに生じる。
However, in the circuit shown in FIG. 3, since it is necessary to consider the insulation between the primary and secondary windings of the excitation transformer 2, the leakage inductance here becomes large and a sufficient reverse base current Ib2 flows. However, the accumulation time tst tends to be long, and there is a problem when the horizontal frequency is high. In the case of FIG. 5, which is another conventional example, when the reverse base current Ib2 is caused to flow, there is no intervention of leakage inductance, which is advantageous when the horizontal frequency becomes high. However, in this case, some problems newly arise with respect to the negative power supply -En.

【0014】その1つは、出力トランジスタ3のエミッ
タ・ベース間の逆耐圧の問題で、負電源−Enの値に制
限が出てしまうことである。即ち、この逆耐圧は通常−
5V程度しかないので、−Enもそれに合わせて小さな
値にしておかなければならない。ところがこの−Enは
受像機内のスイッチング電源のトランス等で作る場合が
多く、このトランスの1ターン巻線を整流して負電源を
作っても、−5Vよりさらに大きな負電圧になってしま
うことが多い。この場合は専用のレギュレータによって
電圧を降下させて−Enとしなければならないが、当然
この部分での電力損失は増えてしまう。
One is that the value of the negative power supply -En is limited due to the problem of reverse breakdown voltage between the emitter and base of the output transistor 3. That is, this reverse breakdown voltage is usually
Since it has only about 5 V, -En must be set to a small value in accordance with it. However, this -En is often produced by a transformer of a switching power supply in the receiver, and even if a negative power supply is produced by rectifying the one-turn winding of this transformer, the negative voltage may become larger than -5V. Many. In this case, the voltage must be lowered to -En by a dedicated regulator, but of course the power loss in this part will increase.

【0015】また、必要なベース電流が少なくて良い小
型機の場合は、抵抗13や14でベース電流の値を調整
しなければならないが、この抵抗値が大きいとやはりこ
こでも電力損失となってしまう。また、大型機におい
て、必要な逆ベース電流Ib2が大きい場合、その電源で
ある−Enの負荷電流も大電流になってしまう。する
と、全述したスイッチングトランス巻線の電圧を整流し
て−Enを得るための整流ダイオードの電流も増える。
この整流ダイオードの損失は整流電圧にほとんど関係が
なく、電流と共に増大するので損失の観点からは、この
ような低電圧大電流でなく、ダイオード耐圧の許す限
り、高電圧小電流の電源を作るほうが都合が良い。
Further, in the case of a small machine which requires only a small base current, it is necessary to adjust the value of the base current with the resistors 13 and 14. However, if this resistance value is large, power loss will occur here as well. I will end up. Further, in a large machine, when the required reverse base current Ib2 is large, the load current of the power source, -En, becomes a large current. Then, the current of the rectifier diode for rectifying the voltage of the switching transformer windings to obtain -En also increases.
Since the loss of this rectifier diode has almost no relation to the rectified voltage and increases with the current, from the viewpoint of loss, it is better to make a power supply with a higher voltage and a smaller current as long as the diode withstand voltage allows, rather than such a low voltage and large current. convenient.

【0016】これは、励振トランジスタ11についても
同様で、大電流条件で使用すると、オン時のコレクタ・
エミッタ間電圧がほぼ一定であるため、これも電力増加
の原因となる。なお、図3,図5共に、励振トランジス
タはバイポーラ型として描いてあるが、これはFETで
あっても、入力の励振パルスVd の条件が変わるだけで
本質的な動作原理は同じである。そして、この場合もオ
ン時のドレイン・ソース間の抵抗が特定の値を持ってい
るため、やはり図5に示す回路で−Enの値が小さくて
大電流を流さなくてはならない場合は損失増加につなが
りやすい。
The same applies to the excitation transistor 11, and when used in a large current condition, the collector
Since the voltage between the emitters is almost constant, this also causes an increase in power. In both FIGS. 3 and 5, the excitation transistor is drawn as a bipolar type, but even if this is an FET, the essential operation principle is the same except that the condition of the input excitation pulse Vd is changed. Also in this case, the resistance between the drain and the source at the time of turning on has a specific value. Therefore, when the value of −En is small in the circuit shown in FIG. 5 and a large current is required to flow, the loss increases. Easy to connect to.

【0017】また、出力トランジスタ3によっては逆ベ
ース電流Ib2を流す際、若干ベースと直列に小インダク
タンスを挿入した方が、蓄積時間tstは長くなるもの
の、コレクタ電流Icの降下時間が短くなる場合があ
り、設計の際、この方が好都合のときがある。このため
には図3の抵抗10、あるいは図5の抵抗13に直列に
小インダクタンスを挿入すれば良い。例えば、図8にお
けるチョークコイル15がこれに相当する。ここで、1
6は不要振動抑制用の抵抗である。しかし、この図8の
場合も、結局図5に比べて回路点数が増えるだけ不利で
あり、前述した図5の問題点もそのままであって改善さ
れているわけではない。
Further, when the reverse base current Ib2 is caused to flow depending on the output transistor 3, a small inductance may be inserted in series with the base to increase the accumulation time tst but shorten the collector current Ic drop time. Yes, there are times when this is more convenient when designing. For this purpose, a small inductance may be inserted in series with the resistor 10 of FIG. 3 or the resistor 13 of FIG. For example, the choke coil 15 in FIG. 8 corresponds to this. Where 1
Reference numeral 6 is a resistor for suppressing unnecessary vibration. However, in the case of FIG. 8 as well, the number of circuit points is increased as compared with the case of FIG. 5 after all, and the problem of FIG. 5 described above is not improved as it is.

【0018】[0018]

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、受像管の電子ビームを偏
向する水平偏向コイルと、水平偏向周期のスイッチング
作用を行うことにより、前記水平偏向コイルにノコギリ
波状電流を生成する水平出力トランジスタと、一端を接
地し、中間タップを前記水平出力トランジスタのベース
端子に接続したオートトランスと、前記オートトランス
の他の一端に接続されて、水平偏向周期でオンオフする
動作を行う励振スイッチ素子と、前記励振スイッチ素子
と接地との間に接続されて、前記水平出力トランジスタ
の逆ベース電流を引き出すような極性を持つ直流電源と
を備えたことを特徴とする水平偏向励振回路を提供する
ものである。
In order to solve the above-mentioned problems of the prior art, the present invention provides a horizontal deflection coil for deflecting an electron beam of a picture tube and a switching operation of a horizontal deflection cycle, thereby A horizontal output transistor for generating a sawtooth wave current in the horizontal deflection coil, an autotransformer having one end grounded and an intermediate tap connected to the base terminal of the horizontal output transistor, and another horizontal end connected to the other end of the autotransformer. An excitation switch element that performs an on / off operation in a deflection cycle; and a direct current power source that is connected between the excitation switch element and ground and has a polarity that draws a reverse base current of the horizontal output transistor. A characteristic horizontal deflection excitation circuit is provided.

【0019】[0019]

【実施例】以下、本発明の水平偏向励振回路について、
添付図面を参照して説明する。まず、図1を用いて本発
明の実施例を説明する。なお、図1において、先の図3
及び図5と同一部分には同一符号を付し、その詳細な説
明は省略する。即ち、符号3から8までは、先の図3や
図5と同じく、水平偏向出力回路として働き、水平偏向
コイル4に水平偏向周期のノコギリ波電流Iyを流し、
同時にパルスVcを発生させることには変わりはない。
EXAMPLE A horizontal deflection excitation circuit of the present invention will be described below.
Description will be given with reference to the accompanying drawings. First, an embodiment of the present invention will be described with reference to FIG. In addition, in FIG.
The same parts as those in FIG. 5 are designated by the same reference numerals and detailed description thereof will be omitted. That is, the reference numerals 3 to 8 function as a horizontal deflection output circuit, and the sawtooth wave current Iy having a horizontal deflection period is supplied to the horizontal deflection coil 4 as in FIGS.
There is no change in generating the pulse Vc at the same time.

【0020】ここで、17は水平励振のためのn型FE
T(励振スイッチ素子)であって、図3あるいは図5の
励振トランジスタ1,11に相当するものである。この
図1においては、この部分をFETで描いたが、これは
図3及び図5のように、バイポーラトランジスタで構成
することも可能である。さらに、18は励振用オートト
ランスであって、その中間タップbは出力トランジスタ
3のベースに接続される。そして、そのホットエンドを
a、コールドエンドをcとすると、b−c間とa−c間
の巻線比は1:nであるものとする。19と20は電流
制限抵抗である。
Here, 17 is an n-type FE for horizontal excitation.
T (excitation switch element) corresponds to the excitation transistors 1 and 11 in FIG. 3 or FIG. In FIG. 1, this portion is drawn with a FET, but it can be formed with a bipolar transistor as shown in FIGS. 3 and 5. Further, reference numeral 18 is an excitation autotransformer, whose intermediate tap b is connected to the base of the output transistor 3. When the hot end is a and the cold end is c, the winding ratio between bc and ac is 1: n. 19 and 20 are current limiting resistors.

【0021】この図1に示す回路の動作を図2を用いて
説明する。まず、ここで図2(A)はn型FET17の
ゲート・ソース間に加わる、前段からの励振パルスVd
を示し、このハイレベル部分でそのドレイン・ソース間
が導通する。その時のドレイン電圧Vdrはソースに加わ
る負電源の値を−Enとすると、図2(B)のように、
ほぼ振幅が−Enからゼロの間の方形波となる。この方
形波Vdrは次のオートトランス18上のタップb点に変
圧されて、図2(C)に示すような方形波Vb となり、
出力トランジスタ3のベースに加えられる。そして、こ
の方形波Vb のハイレベルの部分で出力トランジスタ3
のベース・エミッタ間が導通する。
The operation of the circuit shown in FIG. 1 will be described with reference to FIG. First, here in FIG. 2A, the excitation pulse Vd from the previous stage applied between the gate and source of the n-type FET 17
, And the drain and source are electrically connected at this high level portion. If the value of the negative power source applied to the source is -En, the drain voltage Vdr at that time is as shown in FIG.
It is a square wave with an amplitude between -En and zero. This square wave Vdr is transformed into the tap b point on the next autotransformer 18, and becomes a square wave Vb as shown in FIG.
It is added to the base of the output transistor 3. Then, at the high level portion of this square wave Vb, the output transistor 3
There is conduction between the base and emitter of.

【0022】この時、図2(D)に示すように、この方
形波Vb のハイレベル部分でベース電流Ibが流れる。
しかし、この方形波Vb のハイレベルが終了しても、直
ちにベース電流Ib がゼロになるわけではなく、一旦負
方向に転じ、トランジスタに固有の蓄積時間tstだけ経
過してからゼロになり、この間出力トランジスタ3のコ
レクタ・エミッタ間は導通を続けることは、先に図4で
説明した場合と全く同じである。従って、以下図2では
再度の説明は省略するが、同様にしてトランジスタ3の
コレクタには正弦半波のパルスVcが生じ、偏向コイル
6にはノコギリ波状電流Iyが流れて、正常な水平偏向
動作を行うことになる。
At this time, as shown in FIG. 2D, the base current Ib flows in the high level portion of the square wave Vb.
However, even if the high level of the square wave Vb ends, the base current Ib does not immediately become zero, but it turns to the negative direction once and becomes zero after the accumulation time tst peculiar to the transistor has passed, and during this period. Continuing the conduction between the collector and the emitter of the output transistor 3 is exactly the same as the case described above with reference to FIG. Therefore, although not described again in FIG. 2 below, a sinusoidal half-wave pulse Vc is similarly generated in the collector of the transistor 3 and a sawtooth current Iy flows in the deflection coil 6 to perform a normal horizontal deflection operation. Will be done.

【0023】この時、FET17に流れるドレイン電流
Idrを図1に示すような方向に定めて表すと、図2
(E)に示すようになる。即ち、図2(D)に示すベー
ス電流Ib の波形と類似しているが、その振幅は小さく
なっている。例えば、出力トランジスタ3の導通開始時
点T1でのベース電流Ib0は、図のように、その電流値
がIb0/nと巻数比nに応じて小さくなっている。ま
た、この時刻T1以降はFET17がオフとなるので、
当然ドレイン電流Idrのこの部分は値がゼロになる。
At this time, the drain current Idr flowing through the FET 17 is determined in the direction as shown in FIG.
As shown in (E). That is, the waveform is similar to that of the base current Ib shown in FIG. 2D, but its amplitude is small. For example, as shown in the figure, the base current Ib0 of the output transistor 3 at the start time T1 of conduction becomes small according to Ib0 / n and the winding ratio n. Further, since the FET 17 is turned off after this time T1,
Naturally, the value of this portion of the drain current Idr becomes zero.

【0024】このように、図1に示す回路においては、
従来の図5の回路に比べて、励振トランジスタまたはF
ETに流れる電流がn分の1に低減されるので、その分
トランジスタやFET内での電力損失が減少する。ま
た、この負電源−Enから供給される電流は、図2
(E)のドレイン電流Idrの平均値であるから、これも
図5の場合のn分の1になり、ここには図示しない電源
整流ダイオードや電圧安定用レギュレータの損失が低減
する。
As described above, in the circuit shown in FIG.
Compared with the conventional circuit of FIG. 5, an exciting transistor or F
Since the current flowing through ET is reduced to 1 / n, the power loss in the transistor or FET is reduced accordingly. In addition, the current supplied from the negative power supply -En is as shown in FIG.
Since it is the average value of the drain current Idr of (E), this is also 1 / n of the case of FIG. 5, and the loss of the power supply rectifying diode and the voltage stabilizing regulator (not shown) is reduced.

【0025】また、本発明による図1に示す回路では、
オートトランス18の巻数比nによって自在に最適負電
源電圧−Enの値が設定できるから、これを受像機中の
他の回路の電源と共通化でき、構成が簡単になる。さら
に、抵抗19,20は、ベース電流Ib の安定化のため
の必要最小限の抵抗値さえあれば良く、不必要に抵抗値
を大きくする必要がないことになり、この分でも電力が
削減できる。
Further, in the circuit shown in FIG. 1 according to the present invention,
Since the value of the optimum negative power supply voltage -En can be freely set by the turns ratio n of the autotransformer 18, this can be shared with the power supplies of other circuits in the receiver, and the configuration is simplified. Furthermore, the resistors 19 and 20 need only have a minimum resistance value necessary for stabilizing the base current Ib, and there is no need to unnecessarily increase the resistance value, and power consumption can be reduced by this amount. .

【0026】一方、他の例である図3と比べると、出力
トランジスタ3から逆ベース電流Ib2を流す際、トラン
ス18のa−b間にある等価的なリーケージインダクタ
ンスがオートトランスであるため、極めて少ない。従っ
て、このリーケージインダクタンスによって、逆ベース
電流Ib2が阻害されることが少なく、前述したように、
蓄積時間tstを十分に短くすることができる。また、こ
のわずかに存在するリーケージインダクタンス分は、先
に図8で説明した通り、出力トランジスタ3のコレクタ
電流Icの降下時間を短くするのに好適な値に設定でき
るので、トランジスタ3での損失を少なくでき、しかも
図8に示す回路に比べて回路が簡単になる。
On the other hand, compared with FIG. 3 which is another example, when the reverse base current Ib2 is passed from the output transistor 3, the equivalent leakage inductance between a and b of the transformer 18 is an autotransformer, so that it is extremely high. Few. Therefore, the leakage inductance rarely inhibits the reverse base current Ib2, and as described above,
The accumulation time tst can be shortened sufficiently. In addition, this slightly existing leakage inductance component can be set to a value suitable for shortening the fall time of the collector current Ic of the output transistor 3 as described above with reference to FIG. The number can be reduced and the circuit becomes simpler than that shown in FIG.

【0027】[0027]

【発明の効果】以上詳細に説明したように、本発明の水
平偏向励振回路は、水平出力トランジスタの蓄積時間を
短くすると共に、励振回路に供給する電源電圧を出力ト
ランジスタのエミッタ・ベース間の逆耐圧に係わりなく
高くすることができるので、電力損失を低減させること
ができる。さらに、回路を簡略化することができるとい
う実用上極めて優れた効果がある。
As described in detail above, the horizontal deflection excitation circuit according to the present invention shortens the storage time of the horizontal output transistor, and the power supply voltage supplied to the excitation circuit is reversed between the emitter and base of the output transistor. Since it can be increased regardless of the breakdown voltage, power loss can be reduced. Further, there is a practically excellent effect that the circuit can be simplified.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の水平偏向励振回路の一実施例を示す回
路図である。
FIG. 1 is a circuit diagram showing an embodiment of a horizontal deflection excitation circuit of the present invention.

【図2】図1における各部の動作状態を示す波形図であ
る。
FIG. 2 is a waveform diagram showing an operating state of each unit in FIG.

【図3】従来の水平偏向励振回路の一例を示す回路図で
ある。
FIG. 3 is a circuit diagram showing an example of a conventional horizontal deflection excitation circuit.

【図4】図3における各部の動作状態を示す波形図であ
る。
FIG. 4 is a waveform diagram showing an operating state of each unit in FIG.

【図5】従来の水平偏向励振回路の他の例を示す回路図
である。
FIG. 5 is a circuit diagram showing another example of a conventional horizontal deflection excitation circuit.

【図6】図5における各部の動作状態を示す波形図であ
る。
FIG. 6 is a waveform diagram showing an operating state of each unit in FIG.

【図7】図5における各部の動作状態を示す波形図であ
る。
FIG. 7 is a waveform diagram showing an operating state of each unit in FIG.

【図8】従来の水平偏向励振回路のさらに他の例を示す
回路図である。
FIG. 8 is a circuit diagram showing still another example of a conventional horizontal deflection excitation circuit.

【符号の説明】[Explanation of symbols]

3 水平出力トランジスタ 6 水平偏向コイル 17 n型FET(励振スイッチ素子) 18 オートトランス −En 負の直流電源 Ib ベース電流 3 Horizontal Output Transistor 6 Horizontal Deflection Coil 17 n-type FET (Excitation Switch Element) 18 Autotransformer-En Negative DC Power Supply Ib Base Current

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】受像管の電子ビームを偏向する水平偏向コ
イルと、 水平偏向周期のスイッチング動作を行うことにより、前
記水平偏向コイルにノコギリ波状電流を生成する水平出
力トランジスタと、 一端を接地し、中間タップを前記水平出力トランジスタ
のベース端子に接続したオートトランスと、 前記オートトランスの他の一端に接続されて、水平偏向
周期でオンオフする動作を行う励振スイッチ素子と、 前記励振スイッチ素子と接地との間に接続されて、前記
水平出力トランジスタの逆ベース電流を引き出すような
極性を持つ直流電源とを備えたことを特徴とする水平偏
向励振回路。
1. A horizontal deflection coil for deflecting an electron beam of a picture tube, a horizontal output transistor for generating a sawtooth current in the horizontal deflection coil by performing a switching operation of a horizontal deflection cycle, and one end of which is grounded. An autotransformer having an intermediate tap connected to the base terminal of the horizontal output transistor, an excitation switch element connected to the other end of the autotransformer to turn on and off in a horizontal deflection cycle, the excitation switch element and ground. And a direct current power supply having a polarity so as to draw a reverse base current of the horizontal output transistor, the horizontal deflection excitation circuit.
JP8172695A 1995-03-13 1995-03-13 Horizontal deflection excitation circuit Expired - Fee Related JP3039609B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8172695A JP3039609B2 (en) 1995-03-13 1995-03-13 Horizontal deflection excitation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8172695A JP3039609B2 (en) 1995-03-13 1995-03-13 Horizontal deflection excitation circuit

Publications (2)

Publication Number Publication Date
JPH08251433A true JPH08251433A (en) 1996-09-27
JP3039609B2 JP3039609B2 (en) 2000-05-08

Family

ID=13754426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8172695A Expired - Fee Related JP3039609B2 (en) 1995-03-13 1995-03-13 Horizontal deflection excitation circuit

Country Status (1)

Country Link
JP (1) JP3039609B2 (en)

Also Published As

Publication number Publication date
JP3039609B2 (en) 2000-05-08

Similar Documents

Publication Publication Date Title
JPH0631923B2 (en) Deflection circuit for video signal display system
JP4088756B2 (en) Switching power supply
US4385263A (en) Television receiver, push-pull inverter, ferroresonant transformer power supply synchronized with horizontal deflection
JP2544720B2 (en) Device for generating deflection current in deflection winding
JPS59198871A (en) Power source circuit
KR900008233B1 (en) Horizontal deflection blanking time converting circuit
JPH05252409A (en) High voltage generating circuit
US4215296A (en) Television deflection circuit
US5939844A (en) High-frequency horizontal deflection/high-voltage generation apparatus for cathode ray tube
JP3039609B2 (en) Horizontal deflection excitation circuit
KR100276494B1 (en) Deflection circuit
JP2635553B2 (en) Device that generates output current at input frequency
US5089756A (en) Deflection driver in a video apparatus
JPH01195780A (en) Saw-tooth current generating circuit arrangement
US4176302A (en) Vertical deflection output circuit
JPS58161471A (en) Switch mode power source circuit
US5087863A (en) Feedback arrangement in a deflection circuit
JP2000013633A (en) High-voltage circuit
JPH11177838A (en) Horizontal deflection excitation circuit
JPH09246935A (en) Control circuit for cyclically operated switching transistor
US7098613B2 (en) High voltage deflection circuit
JP2650567B2 (en) High voltage generation circuit
KR950004639B1 (en) Driving circuit for horizontal output circuit
JP3339294B2 (en) Horizontal deflection high voltage generation circuit
JPH0516767Y2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees