JPH08250696A - Solid-state image sensor and manufacture thereof - Google Patents

Solid-state image sensor and manufacture thereof

Info

Publication number
JPH08250696A
JPH08250696A JP7051098A JP5109895A JPH08250696A JP H08250696 A JPH08250696 A JP H08250696A JP 7051098 A JP7051098 A JP 7051098A JP 5109895 A JP5109895 A JP 5109895A JP H08250696 A JPH08250696 A JP H08250696A
Authority
JP
Japan
Prior art keywords
layer
region
injection blocking
photosensitive layer
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7051098A
Other languages
Japanese (ja)
Inventor
Yoshiki Ishizuka
芳樹 石塚
Hidetoshi Nozaki
秀俊 野崎
Hisashi Sakuma
尚志 佐久間
Tetsuya Yamaguchi
鉄也 山口
Yoshinori Iida
義典 飯田
Akihiko Furukawa
章彦 古川
Hisanori Ihara
久典 井原
Hideo Ichinose
秀夫 市之瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7051098A priority Critical patent/JPH08250696A/en
Publication of JPH08250696A publication Critical patent/JPH08250696A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

PURPOSE: To balance the reduction in the number of gap levels and hole injection preventing characteristics and to reduce the after-image by providing a hole injection preventing layer in a region between a photosensitive layer and a positive electrode and a wide band gap layer having a larger band gap than that of the photosensitive layer. CONSTITUTION: A charge transfer region B is formed on a semiconductor substrate 17, and the charge generated by photoelectric conversion is stored and transferred. A charge generating region A is laminated on the region B, and the charge is generated by the photoelectric conversion of the incident light. The region A is formed of a positive electrode 11, a hole injection preventing layer 12, a photosensitive layer 14, an electron injection preventing layer 15 and a negative electrode 16 sequentially formed on the region B. The layer 12 and a wide band gap layer 13 having a larger band gap than that of the layer 14 are provided in the region between the layer 14 and the electrode 11. Thus, the hole can be simultaneously injected without increasing the gap level density, and low after-image can be realized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、アモルファス半導体を
用いた固体撮像装置およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state image pickup device using an amorphous semiconductor and a manufacturing method thereof.

【0002】[0002]

【従来の技術】近年、半導体の材料開発において、アモ
ルファス(非晶質)半導体が注目を集めている。このア
モルファス半導体のうちの代表的なものとしては、例え
ばアモルファスシリコンが挙げられる。アモルファスシ
リコンは、大面積の膜を低コストで得ることができると
いう特徴を有しているため、太陽電池、薄膜トランジス
タ、感光ドラム、固体撮像装置等のデバイスへの応用が
広く試みられている。
2. Description of the Related Art In recent years, amorphous semiconductors have attracted attention in the development of semiconductor materials. A typical example of this amorphous semiconductor is amorphous silicon. Amorphous silicon has a feature that a large-area film can be obtained at low cost, and thus has been widely tried to be applied to devices such as solar cells, thin film transistors, photosensitive drums, and solid-state imaging devices.

【0003】上記デバイスのうちの例として、アモルフ
ァスシリコンを用いた固体撮像装置(垂直CCD)の代
表的な素子構造を図10に示す。この固体撮像装置は、
電荷発生領域と電荷転送領域とから主に構成されてい
る。電荷発生領域Aは、電荷転送領域B上に設けられ
た、Ti画素電極101、a−SiC:H(i)層10
2、a−Si:H(i)層103、a−SiC:H
(p)層104、およびITO透明電極105からな
り、光電変換ダイオードを構成している。a−SiC:
H(i)層102は、外部電極からのキャリア(正孔)
の注入を阻止する。また、a−SiC:H(p)層10
4は、外部から光を入射させる窓の役目を果たすと共
に、外部電極からの電子の注入を阻止する。一般に、ア
モルファスシリコンは、そのダングリング・ボンドを水
素で終端しているために水素化アモルファスシリコンと
呼ばれ、a−Si:Hのように記す。また、(i)は真
性半導体であることを示し、(p)は不純物導入による
p形半導体を示す。
As an example of the above-mentioned devices, a typical element structure of a solid-state image pickup device (vertical CCD) using amorphous silicon is shown in FIG. This solid-state imaging device
It is mainly composed of a charge generation region and a charge transfer region. The charge generation region A includes the Ti pixel electrode 101 and the a-SiC: H (i) layer 10 provided on the charge transfer region B.
2, a-Si: H (i) layer 103, a-SiC: H
The (p) layer 104 and the ITO transparent electrode 105 constitute a photoelectric conversion diode. a-SiC:
The H (i) layer 102 is a carrier (hole) from the external electrode.
Block the injection of. In addition, the a-SiC: H (p) layer 10
4 serves as a window for allowing light to enter from the outside, and blocks injection of electrons from the external electrode. In general, amorphous silicon is called hydrogenated amorphous silicon because its dangling bond is terminated with hydrogen, and is referred to as a-Si: H. Further, (i) indicates an intrinsic semiconductor, and (p) indicates a p-type semiconductor by introducing impurities.

【0004】電荷転送領域Bは、チャネル阻止領域10
6a、空乏領域106b、および蓄積ダイオード106
cが形成されたp形シリコン基板106と、空乏領域1
06b上にシリコン酸化膜108を介して形成されポリ
シリコン転送電極107と、ポリシリコン転送電極10
7上にシリコン酸化膜108を介して形成され、蓄積ダ
イオード106cと電気的に接続されているMoSi画
素配線電極109と、MoSi画素配線電極109上に
形成されたBPSG平坦化絶縁膜110とから主に構成
されている。なお、電荷発生領域AのTi画素電極10
1とMoSi画素配線電極109とは部分的に電気的に
接続されている。
The charge transfer region B is a channel block region 10.
6a, depletion region 106b, and storage diode 106
p-type silicon substrate 106 in which c is formed, and depletion region 1
06b and a polysilicon transfer electrode 107 formed via a silicon oxide film 108, and a polysilicon transfer electrode 10
Mainly composed of a MoSi pixel wiring electrode 109 formed over the silicon oxide film 108 and electrically connected to the storage diode 106c, and a BPSG flattening insulating film 110 formed on the MoSi pixel wiring electrode 109. Is configured. The Ti pixel electrode 10 in the charge generation region A
1 and the MoSi pixel wiring electrode 109 are partially electrically connected.

【0005】上記構成を有する固体撮像装置において
は、入射した光をa−Si:H(i)層103で光電変
換し、そこで生成された電子を蓄積ダイオード106c
で蓄積し、ポリシリコンゲート電極107の電位調節に
より蓄積ダイオード106cから電子を転送することに
より画像信号を得る。このようにアモルファスシリコン
を用いた固体撮像装置では、図10に示すように、電荷
転送領域Bの上方に電荷発生領域Aを配置することがで
きるので、光に対する素子の開口率が100%となり、
さらに光が直接電荷転送領域Bに侵入しない等の特徴を
有し、その結果、高感度で光学的スミアが低くなる。
In the solid-state image pickup device having the above structure, the incident light is photoelectrically converted by the a-Si: H (i) layer 103, and the electrons generated there are accumulated in the storage diode 106c.
And the image signal is obtained by transferring electrons from the storage diode 106c by adjusting the potential of the polysilicon gate electrode 107. As described above, in the solid-state imaging device using amorphous silicon, the charge generation region A can be arranged above the charge transfer region B, as shown in FIG.
Further, it has a feature that light does not directly enter the charge transfer region B, and as a result, the sensitivity is high and the optical smear is low.

【0006】[0006]

【発明が解決しようとする課題】このように、アモルフ
ァスシリコンを用いた積層型固体撮像装置の場合、優れ
た素子特性の実現が可能となるが、アモルファス材料に
は、バンドギャップ内(バンド構造における禁制帯)に
高密度の準位(ギャップ準位)が存在するので、これが
素子特性上問題となる。すなわち、ギャップ準位は、光
のような外部からの刺激により自由キャリア密度が増大
された状態においては、キャリアのトラップ準位として
作用し、外部刺激が除去された状態においては、トラッ
プされたキャリアが熱励起により伝導キャリアとして作
用する。これは、外部刺激に対して、電流の緩和時定数
が大きいことを意味する。この現象は、固体撮像装置に
おいては残像という問題として現れる。
As described above, in the case of a laminated solid-state image pickup device using amorphous silicon, excellent element characteristics can be realized, but the amorphous material has a band gap (in the band structure). Since a high density level (gap level) exists in the forbidden band, this becomes a problem in device characteristics. That is, the gap level acts as a carrier trap level when the free carrier density is increased by an external stimulus such as light, and the trapped carrier is removed when the external stimulus is removed. Acts as a conduction carrier by thermal excitation. This means that the relaxation time constant of the current is large with respect to the external stimulus. This phenomenon appears as a problem of afterimage in the solid-state imaging device.

【0007】図10に示す固体撮像装置の電荷発生領域
Aにおいて残像が発生する領域は、上記残像発生のメカ
ニズムを鑑みると、主にa−Si:H(i)層103お
よびa−SiC:H(i)層102のバルク領域、並び
にa−Si:H(i)層103とa−SiC:H(i)
層102との間の界面であると考えられる。この場合、
残像発生のメカニズムから考えると、上記バルク領域お
よび界面におけるギャップ準位密度を減少させること
が、残像の減少につながることになる。
In the charge generation region A of the solid-state image pickup device shown in FIG. 10, the region where the afterimage is generated is mainly a-Si: H (i) layer 103 and a-SiC: H in view of the above-mentioned mechanism of the afterimage generation. The bulk region of the (i) layer 102 and the a-Si: H (i) layer 103 and a-SiC: H (i).
It is believed to be the interface with layer 102. in this case,
Considering the mechanism of the afterimage, reducing the gap level density in the bulk region and the interface leads to the reduction of the afterimage.

【0008】a−Si:H(i)層103およびa−S
iC:H(i)層102のバルク領域のギャップ準位密
度を減少させる手段はこれまでに幾つか知られている。
その一つは、これらの層を形成する際に、水素で希釈し
た原料ガスを用いる方法である。この方法は、膜成長過
程における表面反応を制御して、表面欠陥密度を減少さ
せることにより、結果としてバルクのギャップ準位の密
度を減少させるものである。具体的には、プラズマCV
Dによるa−Si:H(i)層103の形成に際して
は、水素希釈度Z=[H2 ]/[SiH4 ]([]はガ
スの流量を示す)と定義したとき、Z=5〜10である
水素で希釈したSiH4 ガスを用いる。
A-Si: H (i) layer 103 and a-S
There are several known means for reducing the gap level density in the bulk region of the iC: H (i) layer 102.
One of them is a method of using a source gas diluted with hydrogen when forming these layers. This method controls the surface reaction in the film growth process to reduce the surface defect density, and consequently the bulk gap level density. Specifically, plasma CV
When the a-Si: H (i) layer 103 is formed by D, when the hydrogen dilution degree is defined as Z = [H 2 ] / [SiH 4 ] ([] indicates the gas flow rate), Z = 5 to 5 SiH 4 gas diluted with hydrogen of 10 is used.

【0009】その他の方法としては、気相中での反応を
制御して反応性の強いラジカルの生成を抑制することに
より、充分に構造緩和を進めながら膜成長を行い、これ
によりギャップ準位の密度を減少させる大流量化法が挙
げられる。この方法は、導入するガス流量を増加し、反
応炉内での滞在時間を減少させることにより、気相中で
の反応を抑制するものである。また、ギャップ準位の密
度は一定とするが、膜厚を薄くすることにより総準位数
を減少することも効果があると考えられる。
As another method, by controlling the reaction in the gas phase to suppress the formation of highly reactive radicals, film growth is carried out while the structural relaxation is sufficiently promoted. A method of increasing the flow rate to reduce the density can be mentioned. This method suppresses the reaction in the gas phase by increasing the flow rate of the introduced gas and decreasing the residence time in the reaction furnace. Further, although the density of the gap level is constant, it is considered that reducing the total level by reducing the film thickness is also effective.

【0010】一方、a−Si:H(i)層とa−Si
C:H(i)層との間にの界面のギャップ準位密度を減
少させる代表的な方法としては、界面における異種材料
の接触に起因する界面準位の生成を防止するために、界
面に組成変調層を設ける方法が挙げられる。具体的に
は、上記a−Si:H(i)層とa−SiC:H(i)
層との間の界面に炭素組成を徐々に変化させた組成変調
層を設ける。
On the other hand, the a-Si: H (i) layer and the a-Si
As a typical method for reducing the gap level density of the interface with the C: H (i) layer, in order to prevent the generation of the interface level due to contact of different materials at the interface, The method of providing a composition modulation layer is mentioned. Specifically, the a-Si: H (i) layer and the a-SiC: H (i) layer.
A composition modulation layer in which the carbon composition is gradually changed is provided at the interface between the layers.

【0011】このように、アモルファス半導体を電荷発
生領域に用いた積層型固体撮像装置においては、上記の
ようなギャップ準位密度の減少や界面準位密度の減少に
より残像をある程度まで減少させることができる。しか
しながら、上記方法では、残像の減少は充分ではなく、
さらに残像が少ない固体撮像装置が求められている。
As described above, in the stacked solid-state image pickup device using the amorphous semiconductor in the charge generation region, the afterimage can be reduced to a certain extent by the reduction of the gap level density and the interface state density as described above. it can. However, the above method does not sufficiently reduce the afterimage,
Further, there is a demand for a solid-state image pickup device with less afterimage.

【0012】また、a−SiC:H(p)層104、a
−Si:H(i)層103、およびa−SiC:H
(i)層102の厚さをそれぞれ10nm、1000n
m、および10nmとし、8Vの逆バイアスを印加した
状態で、1×10-7A/cm2 の定常光電流を得た後の
過渡光電流から残像を、光遮断後2/60〜3/60秒
間(3−Field )の電流値の平均値の定常光電流値に対
する値で表すと、Ti電極を画素毎に区画せずに、ベタ
電極とした場合の残像値は0.1%となり、Ti画素電
極を図10に示すような画素形状、例えば7μm×7μ
mサイズ(厚さ50nm)、画素電極間ギャップ(間
隙)1μmとした場合の残像値は0.4%となる。一般
に、人間の目の残像およびモニターの残像等を考慮する
と、残像値は0.2%以下であることが好ましい。した
がって、実際の固体撮像装置の構造にする場合には、残
像値が大きすぎるという問題がある。本発明はかかる点
に鑑みてなされたものであり、残像が非常に少ない積層
型固体撮像装置およびその製造方法を提供することを目
的とする。
The a-SiC: H (p) layer 104, a
-Si: H (i) layer 103, and a-SiC: H
(I) The thickness of the layer 102 is 10 nm and 1000 n, respectively.
m and 10 nm, and after applying a reverse bias of 8 V, an afterimage was obtained from the transient photocurrent after a steady photocurrent of 1 × 10 −7 A / cm 2 was obtained, and 2/60 to 3 / When expressed by the value of the average value of the current value for 60 seconds (3-Field) with respect to the stationary photocurrent value, the afterimage value when the solid electrode is used without partitioning the Ti electrode into each pixel is 0.1%, The Ti pixel electrode has a pixel shape as shown in FIG. 10, for example, 7 μm × 7 μ
When the m size (thickness is 50 nm) and the gap between pixel electrodes is 1 μm, the afterimage value is 0.4%. In general, the afterimage value is preferably 0.2% or less in consideration of the afterimage of human eyes and the afterimage of a monitor. Therefore, there is a problem that the afterimage value is too large when the structure of an actual solid-state imaging device is used. The present invention has been made in view of the above points, and an object of the present invention is to provide a stacked solid-state imaging device having a very small afterimage and a manufacturing method thereof.

【0013】[0013]

【課題を解決するための手段および作用】本発明の第1
の発明においては、半導体基板上に形成され、光電変換
により生成された電荷を蓄積・転送する電荷転送領域
と、前記電荷転送領域上に積層され、入射した光から光
電変換により電荷を生成する電荷発生領域とを具備し、
前記電荷発生領域は、前記電荷転送領域上に順次形成さ
れた正電極、正孔注入阻止層、感光層、電子注入阻止
層、および負電極で構成されており、前記感光層と前記
正電極との間の領域内に前記正孔注入阻止層と、前記感
光層よりもバンドギャップの大きいワイドバンドギャッ
プ層とが設けられていることを特徴とする固体撮像装置
を提供する。
Means and Actions for Solving the Problems First of the Invention
In the invention, a charge transfer region which is formed on a semiconductor substrate and accumulates and transfers charges generated by photoelectric conversion, and a charge which is stacked on the charge transfer region and generates charges by photoelectric conversion from incident light. And a generation area,
The charge generation region is composed of a positive electrode, a hole injection blocking layer, a photosensitive layer, an electron injection blocking layer, and a negative electrode, which are sequentially formed on the charge transfer region, and the photosensitive layer and the positive electrode are formed. A hole-injection blocking layer and a wide bandgap layer having a bandgap larger than that of the photosensitive layer are provided in a region between the solid-state imaging devices.

【0014】また、第1の発明においては、半導体基板
上に、光電変換により生成された電荷を蓄積・転送する
電荷転送領域を形成する工程と、前記電荷転送領域上に
順次正電極、正孔注入阻止層、感光層、正孔注入阻止
層、および負電極を形成する工程と、前記感光層と前記
正電極との間の領域内に前記正孔注入阻止層と、前記感
光層よりもバンドギャップの大きいワイドバンドギャッ
プ層とを設ける工程とを具備することを特徴とする固体
撮像装置の製造方法を提供する。
Further, in the first invention, a step of forming a charge transfer region for accumulating and transferring charges generated by photoelectric conversion on a semiconductor substrate, and a positive electrode and a hole are sequentially formed on the charge transfer region. A step of forming an injection blocking layer, a photosensitive layer, a hole injection blocking layer, and a negative electrode; a hole injection blocking layer in a region between the photosensitive layer and the positive electrode; And a step of providing a wide bandgap layer having a large gap.

【0015】また、本発明の第1の発明は、半導体基板
上に形成され、光電変換により生成された電荷を蓄積・
転送する電荷転送領域と、前記電荷転送領域上に積層さ
れ、入射した光から光電変換により電荷を生成する電荷
発生領域とを具備し、前記電荷発生領域は、前記電荷転
送領域上に順次形成された正電極、正孔注入阻止層、感
光層、電子注入阻止層、および負電極で構成されてお
り、前記感光層と前記正電極との間の領域内に正孔注入
阻止層とn形半導体層とが設けられていることを特徴と
する固体撮像装置を提供する。
The first aspect of the present invention is to accumulate and store charges generated by photoelectric conversion on a semiconductor substrate.
A charge transfer region for transferring and a charge generation region stacked on the charge transfer region for generating charges by photoelectric conversion from incident light are provided, and the charge generation region is sequentially formed on the charge transfer region. A positive electrode, a hole injection blocking layer, a photosensitive layer, an electron injection blocking layer, and a negative electrode. The hole injection blocking layer and the n-type semiconductor are formed in a region between the photosensitive layer and the positive electrode. A solid-state imaging device, comprising: a layer.

【0016】本発明の第2の発明においては、半導体基
板上に形成され、光電変換により生成された電荷を蓄積
・転送する電荷転送領域と、前記電荷転送領域上に積層
され、入射した光から光電変換により電荷を生成する電
荷発生領域とを具備し、前記電荷発生領域は、前記電荷
転送領域上に順次形成された正電極、正孔注入阻止層、
感光層、電子注入阻止層、および負電極で構成されてお
り、前記正電極は画素毎に間隔をもって区画され、前記
正孔注入阻止層が区画された前記正電極上のみに設けら
れていることを特徴とする固体撮像装置を提供する。こ
の場合、間隔部における正電極の端部上に感光層が設け
られていることが好ましい。
According to a second aspect of the present invention, a charge transfer region formed on a semiconductor substrate for accumulating and transferring charges generated by photoelectric conversion, and a charge transfer region stacked on the charge transfer region, are formed from incident light. A charge generation region for generating charges by photoelectric conversion, wherein the charge generation region is a positive electrode sequentially formed on the charge transfer region, a hole injection blocking layer,
The positive electrode is composed of a photosensitive layer, an electron injection blocking layer, and a negative electrode, and the positive electrode is partitioned at intervals for each pixel, and the hole injection blocking layer is provided only on the partitioned positive electrode. There is provided a solid-state imaging device characterized by the above. In this case, it is preferable that the photosensitive layer is provided on the end of the positive electrode in the space.

【0017】また、第2の発明においては、半導体基板
上に、光電変換により生成された電荷を蓄積・転送する
電荷転送領域を形成する工程と、前記電荷転送領域上に
段差部を有する正電極を形成する工程と、前記正電極上
のみに正孔注入阻止層を形成する工程と、前記段差部の
端面および前記正孔注入阻止層上に感光層を形成する工
程と、前記感光層上に電子注入阻止層を介して負電極を
形成する工程とを具備することを特徴とする固体撮像装
置の製造方法を提供する。
Further, in the second invention, a step of forming a charge transfer region for storing and transferring charges generated by photoelectric conversion on a semiconductor substrate, and a positive electrode having a step portion on the charge transfer region. A step of forming a hole injection blocking layer only on the positive electrode, a step of forming a photosensitive layer on the end face of the step and the hole injection blocking layer, and a step of forming a photosensitive layer on the photosensitive layer. And a step of forming a negative electrode via an electron injection blocking layer.

【0018】第1および第2の発明において、正電極の
材料としては、Ti、W、p−Si等を用いることがで
きる。正孔注入阻止層の材料としては、正孔の注入を阻
止することができる材料であればよく、a−SiC
(i)、a−SiN、a−SiC(n)、a−SiO
(i,p)等を挙げることができる。感光層の材料とし
ては、a−Si(i)、a−Ge、a−Se、a−Si
Ge等を用いることができる。電子注入阻止層の材料と
しては、電子の注入を阻止することができる材料であれ
ばよく、a−SiC(p)、a−SiN(p)、a−S
iO(p)等を挙げることができる。負電極の材料とし
ては、ITO、Sn23 等の透明導電膜を用いること
ができる。
In the first and second inventions, Ti, W, p-Si or the like can be used as the material of the positive electrode. The material for the hole injection blocking layer may be any material that can block the injection of holes, and may be a-SiC.
(I), a-SiN, a-SiC (n), a-SiO
(I, p) etc. can be mentioned. The material of the photosensitive layer is a-Si (i), a-Ge, a-Se, a-Si.
Ge or the like can be used. The material for the electron injection blocking layer may be any material that can block the injection of electrons, such as a-SiC (p), a-SiN (p), and a-S.
iO (p) etc. can be mentioned. As a material for the negative electrode, a transparent conductive film such as ITO or Sn 2 O 3 can be used.

【0019】第1の発明においては、a−SiH(i)
層およびa−SiC:H(i)層のバルク領域、並びに
a−SiH(i)層とa−SiC:H(i)層との間の
界面において発生する残像成分に着目し、この残像成分
を減少させることにより、残像の少ない固体撮像装置を
得る。
In the first invention, a-SiH (i)
Layer and the bulk region of the a-SiC: H (i) layer and the afterimage component generated at the interface between the a-SiH (i) layer and the a-SiC: H (i) layer, and the afterimage component Is reduced, a solid-state imaging device with less afterimage is obtained.

【0020】上記領域および界面における残像成分を減
少させる場合、ギャップ準位密度を低減させること、お
よびa−SiH(i)層もしくはa−SiC:H(i)
層の厚さを薄くすることが考えられる。しかしながら、
例えばa−SiC:H(i)層について前記のようにし
て残像成分を減少させると、正孔注入阻止層であるa−
SiC:H(i)層への正孔の注入が促進されて、光電
変換ダイオードのリーク電流が増加し、画像的にはノイ
ズの発生に繋がる。また、外部から注入されるキャリア
に起因するキャリア再結合に基づく残像成分が発生し、
かえって残像が増大してしまう。したがって、ギャップ
準位密度を増加させることなく、しかも正孔注入の阻止
性能を維持する必要がある。
When reducing the afterimage component in the above-mentioned region and interface, the gap level density is reduced, and the a-SiH (i) layer or a-SiC: H (i) is reduced.
It is conceivable to reduce the layer thickness. However,
For example, when the afterimage component is reduced as described above for the a-SiC: H (i) layer, the hole injection blocking layer a-
The injection of holes into the SiC: H (i) layer is promoted, the leak current of the photoelectric conversion diode increases, and this causes noise in terms of images. In addition, an afterimage component is generated due to carrier recombination due to carriers injected from the outside,
On the contrary, the afterimage increases. Therefore, it is necessary to maintain the hole injection blocking performance without increasing the gap level density.

【0021】本発明者らは、上記の点に鑑みて第1の発
明の第1の態様として、ワイドバンドギャップ層を正孔
障壁とすることにより、ギャップ準位密度を増加させる
ことなく、同時に正孔注入を阻止することを見出した。
In view of the above points, the present inventors, as a first aspect of the first invention, use the wide band gap layer as a hole barrier to simultaneously increase the gap level density without increasing the gap level density. It was found to block hole injection.

【0022】このワイドバンドギャップ層のバンドギャ
ップは、感光層としてのa−Si:H(i)層のバンド
ギャップ1.75〜1.8eV(感度・暗電流等により
決定される)よりも広い1.8〜2.1eV程度である
ことが好ましい。また、ワイドバンドギャップ層の材料
としては、低欠陥密度であるものが好ましく、水素原子
により欠陥を終端しているa−Si:H(i)が望まし
い。
The bandgap of this wide bandgap layer is wider than the bandgap of the a-Si: H (i) layer as a photosensitive layer, which is 1.75 to 1.8 eV (determined by sensitivity, dark current, etc.). It is preferably about 1.8 to 2.1 eV. Further, as the material of the wide band gap layer, those having a low defect density are preferable, and a-Si: H (i) in which defects are terminated by hydrogen atoms is preferable.

【0023】このワイドバンドギャップ層は、そのギャ
ップ準位密度が電子スピン共鳴法(ESR法)による中
性欠陥密度の測定で2〜3×1016cm-3程度であり、
感光層としてのa−Si:H(i)層と同程度である。
This wide band gap layer has a gap level density of about 2 to 3 × 10 16 cm -3 as measured by a neutral defect density by an electron spin resonance method (ESR method),
It is about the same as the a-Si: H (i) layer as the photosensitive layer.

【0024】ワイドギャップ層としてa−Si:H
(i)層を用いる場合は、水素希釈度(処理室内に導入
するSiH4 等の原料ガスの流量に対する水素ガスの流
量)約30以上の高水素希釈条件下でプラズマCVD法
により形成することができる。このようにして形成され
たワイドバンドギャップ層であるa−Si:H(i)層
の水素濃度は、シリコンと結合する水素の濃度を赤外吸
収スペクトルから求めると20〜30%となり、感光層
としてのa−Si:H(i)層の濃度10〜20%に比
べて高濃度である。このワイドバンドギャップ層として
のa−Si:H(i)層の欠陥密度は、感光層としての
a−Si:H(i)層と同程度に小さい。
A-Si: H as a wide gap layer
When the (i) layer is used, it may be formed by a plasma CVD method under a high hydrogen dilution condition of about 30 or more of hydrogen dilution (flow rate of hydrogen gas relative to flow rate of source gas such as SiH 4 introduced into the processing chamber). it can. The hydrogen concentration of the a-Si: H (i) layer, which is the wide band gap layer thus formed, is 20 to 30% when the concentration of hydrogen bonding to silicon is determined from the infrared absorption spectrum. Is higher than the concentration of the a-Si: H (i) layer of 10 to 20%. The defect density of the a-Si: H (i) layer as the wide band gap layer is as small as that of the a-Si: H (i) layer as the photosensitive layer.

【0025】また、ワイドバンドギャップ層としてのa
−Si:H(i)層の水素濃度が高いことは、赤外吸収
スペクトルにおける2000〜2100cm-1付近に現
れるピークから求められる(Si−H2 )/[(Si−
H)+(Si−H2 )]結合比からも分かる。すなわ
ち、感光層としてのa−Si:H(i)層は上記結合比
が20%を超えない程度の値であったのに対し、ワイド
バンドギャップ層としてのa−Si:H(i)層は上記
結合比が20〜30%程度の大きい値となる。このよう
に、水素濃度が高いa−Si:H(i)層をワイドバン
ドギャップ層として用いることにより、正孔障壁とする
ことができる。
Further, a as a wide band gap layer
The fact that the hydrogen concentration of the —Si: H (i) layer is high is obtained from the peak appearing in the vicinity of 2000 to 2100 cm −1 in the infrared absorption spectrum (Si—H 2 ) / [(Si−
H) + (Si-H 2 )] can be seen from the coupling ratio. That is, the a-Si: H (i) layer as the photosensitive layer had a value such that the above-mentioned coupling ratio did not exceed 20%, whereas the a-Si: H (i) layer as the wide band gap layer. Has a large value of the above-mentioned coupling ratio of about 20 to 30%. As described above, by using the a-Si: H (i) layer having a high hydrogen concentration as the wide band gap layer, a hole barrier can be obtained.

【0026】前記ワイドバンドギャップ層を設けること
により、正孔注入阻止層としてのa−Si:H(i)層
の厚さを薄くして残像低減を図っても、正孔注入阻止層
およびワイドバンドギャップ層により正孔注入阻止効果
を発揮させることができる。また、ワイドバンドギャッ
プ層はギャップ準位密度が比較的低いので、ワイドバン
ドギャップ層を設けることによる残像成分の増加は僅か
となり、結果として固体撮像装置としての低残像化が実
現できる。
By providing the wide band gap layer, even if the afterimage is reduced by reducing the thickness of the a-Si: H (i) layer as the hole injection blocking layer, the hole injection blocking layer and the wide band gap blocking layer can be reduced. The band gap layer can exert a hole injection blocking effect. In addition, since the wide band gap layer has a relatively low gap level density, the increase in the afterimage component due to the provision of the wide bandgap layer is small, and as a result, a low afterimage as a solid-state imaging device can be realized.

【0027】このワイドバンドギャップ層は、感光層と
正電極との間の領域に設ける。これは、感光層への正孔
注入を抑制するためである。したがって、層構成として
は、感光層/ワイドギャップ層/正孔注入阻止層/正電
極でもよく、感光層/正孔注入阻止層/ワイドギャップ
層/正電極でもよい。特に、ワイドバンドギャップ層
は、正孔注入阻止層と感光層との界面に設けることが望
ましい。これは、正孔注入阻止層であるa−SiC:H
(i)層が正電極に対する接着性に優れているからであ
る。また、ワイドバンドギャップ層であるa−Si:H
(i)層は正孔注入阻止の役割を担うため、主に光電変
換が行われる領域よりは正電極側に存在することが好ま
しいためである。ワイドバンドギャップ層は感光層中に
位置してもよい。この場合には、ある膜厚を有する感光
層に対して、ワイドバンドギャップ層よりも光の入射側
にある光電変換領域において効果がある。
This wide band gap layer is provided in the region between the photosensitive layer and the positive electrode. This is to suppress the injection of holes into the photosensitive layer. Therefore, the layer structure may be photosensitive layer / wide gap layer / hole injection blocking layer / positive electrode, or photosensitive layer / hole injection blocking layer / wide gap layer / positive electrode. In particular, the wide band gap layer is preferably provided at the interface between the hole injection blocking layer and the photosensitive layer. This is a hole injection blocking layer a-SiC: H
This is because the layer (i) has excellent adhesiveness to the positive electrode. In addition, a-Si: H which is a wide band gap layer
This is because the layer (i) plays a role of blocking hole injection, and thus it is preferable that the layer (i) is mainly present on the positive electrode side rather than the region where photoelectric conversion is performed. The wide band gap layer may be located in the photosensitive layer. In this case, it is effective in the photoelectric conversion region on the light incident side of the wide band gap layer with respect to the photosensitive layer having a certain film thickness.

【0028】また、ワイドバンドギャップ層であるa−
Si:H(i)層は正孔注入阻止の役割を担うため、a
−SiC:H(i)層と併せて正孔注入阻止層としても
よく、ワイドバンドギャップ層であるa−Si:H
(i)層が正孔注入阻止層を兼ねてもよい。
Further, the wide band gap layer a-
Since the Si: H (i) layer plays a role of blocking hole injection,
A hole injection blocking layer may be used in combination with the —SiC: H (i) layer and is a wide bandgap layer of a-Si: H.
The layer (i) may also serve as the hole injection blocking layer.

【0029】このワイドバンドギャップ層を形成する際
には、界面準位の影響を考慮すると、正孔注入阻止層と
ワイドバンドギャップ層との間の界面は炭素組成が徐々
に変化するように形成することが望ましい(炭素組成変
調層)。また、ワイドバンドギャップ層と感光層との間
の界面は水素濃度が徐々に変化するように形成すること
が望ましい(水素濃度変調層)。この水素濃度変調層お
よび炭素組成変調層は、明瞭な界面を形成しないことに
より界面準位の生成を抑制するためのものである。
In forming this wide band gap layer, considering the influence of the interface state, the interface between the hole injection blocking layer and the wide band gap layer is formed so that the carbon composition gradually changes. It is desirable to do so (carbon composition modulation layer). Further, it is desirable that the interface between the wide band gap layer and the photosensitive layer is formed so that the hydrogen concentration gradually changes (hydrogen concentration modulation layer). The hydrogen concentration modulation layer and the carbon composition modulation layer are for suppressing the generation of interface states by not forming a clear interface.

【0030】また、本発明者らは、第1の発明の第2の
態様として、n形半導体層、例えばn形化したa−S
i:H(n)層(ライト・ドープa−Si:H(n)
層)を形成することにより、ギャップ準位密度を増加さ
せることなく、同時に正孔注入を阻止することを見出し
た。
In addition, as a second aspect of the first invention, the present inventors have proposed an n-type semiconductor layer such as an n-type aS.
i: H (n) layer (lightly doped a-Si: H (n)
It was found that the formation of the (layer) simultaneously blocks the hole injection without increasing the gap level density.

【0031】n形半導体を感光層と正電極との間に挿入
することにより、フェルミレベルが伝導帯側へシフト
し、結果として正孔に対する障壁層となる。n形化のた
めの不純物濃度を大きくすれば、フェルミレベルのシフ
トが大きくなり、正孔に対する障壁は大きくなるが、前
述したように、ギャップ準位密度を増大させずに正孔注
入阻止特性を維持する必要があるため、不純物濃度を大
きくし過ぎると、不純物による格子の乱れを招き、ギャ
ップ準位密度が増えてしまうので適当でない。
By inserting the n-type semiconductor between the photosensitive layer and the positive electrode, the Fermi level shifts to the conduction band side, and as a result, it becomes a hole barrier layer. If the impurity concentration for the n-type conductivity is increased, the Fermi level shift is increased and the barrier against holes is increased. However, as described above, the hole injection blocking property is improved without increasing the gap level density. Since it is necessary to maintain the impurity concentration, if the impurity concentration is made too high, the disorder of the lattice is caused by the impurity and the gap level density increases, which is not suitable.

【0032】n形半導体層を挿入する位置は、上記ワイ
ドバンドギャップ層と同様に、感光層と正電極との間の
領域に設ける。これは、前述と同様に感光層への正孔の
注入阻止のためである。したがって、n形半導体層を感
光層中に設けてもよい。特に、n形半導体層も、正孔注
入阻止層と感光層との界面に設けることが望ましい。こ
れは、この構造における正孔注入阻止層が画素間のリー
クを抑制する効果を発揮するからである。また、この構
造においても、正孔注入阻止層とn形半導体層との間の
界面やn形半導体層と感光層との間の界面に、界面準位
密度を低減させるために、水素濃度変調層や炭素組成変
調層を設けることが望ましい。
The position where the n-type semiconductor layer is inserted is provided in the region between the photosensitive layer and the positive electrode, like the wide band gap layer. This is because the injection of holes into the photosensitive layer is blocked as described above. Therefore, an n-type semiconductor layer may be provided in the photosensitive layer. In particular, it is desirable that the n-type semiconductor layer is also provided at the interface between the hole injection blocking layer and the photosensitive layer. This is because the hole injection blocking layer in this structure exerts an effect of suppressing leakage between pixels. Also in this structure, in order to reduce the interface state density at the interface between the hole injection blocking layer and the n-type semiconductor layer and the interface between the n-type semiconductor layer and the photosensitive layer, hydrogen concentration modulation is performed. It is desirable to provide a layer or a carbon composition modulation layer.

【0033】本発明の第1の発明において、アモルファ
ス材料、特にアモルファスシリコンの薄膜形成方法とし
ては、プラズマCVD法、光CVD法、スパッタリング
法等を用いることができる。この中で、光CVD法(ア
モルファスシリコンを薄膜形成する場合は、水銀増感光
CVD法が一般的である)は、選択的なラジカル種の生
成、あるいはイオンダメージが少ない等の利点を有して
おり、高品質の薄膜形成に有効な方法である。したがっ
て、本発明に係る素子の製造においては、バルクのギャ
ップ準位密度を減少させるために、a−Si:H(i)
層を光CVD法で形成することは有効である。しかしな
がら、炭素系の原料ガスと水銀を同一反応炉に導入する
と、有機水銀を形成する恐れがあるので、この光CVD
法はa−SiC:H(i)層の形成には適さない。した
がって、本発明の素子の製造においては、a−SiC:
H(i)層をプラズマCVD法で形成し、a−Si:H
(i)層を光CVD法で形成することが望ましい。
In the first aspect of the present invention, a plasma CVD method, a photo CVD method, a sputtering method, or the like can be used as a method for forming a thin film of an amorphous material, particularly amorphous silicon. Among them, the photo-CVD method (when forming a thin film of amorphous silicon, a mercury-sensitized CVD method is generally used) has advantages such as selective generation of radical species and less ion damage. And is an effective method for forming a high quality thin film. Therefore, in the manufacture of the device according to the present invention, in order to reduce the bulk gap level density, a-Si: H (i)
It is effective to form the layer by a photo CVD method. However, if a carbon-based source gas and mercury are introduced into the same reaction furnace, organic mercury may be formed.
The method is not suitable for forming a-SiC: H (i) layer. Therefore, in the manufacture of the device of the present invention, a-SiC:
An H (i) layer is formed by a plasma CVD method, and a-Si: H
It is desirable to form the layer (i) by the photo-CVD method.

【0034】上記のように異なる薄膜形成方法で得られ
た膜を積層する場合には、その膜の界面の状態がより重
要となる。この場合、ワイドバンドギャップ層としての
a−Si:H(i)の形成が重要な意味を持つ。すなわ
ち、プラズマCVD法でa−SiC:H(i)→炭素組
成変調層→a−Si:H(i)(ワイドバンドギャッ
プ)の順で形成しておけば、引き続いて光CVD法でa
−Si:H(i)を形成することにより、a−Si:H
(i)/a−Si:H(i)の積層構成となり、界面準
位密度の低減を促進することができる。さらに、本発明
にしたがってプラズマCVD法でワイドバンドギャップ
層まで形成すると、前述したようにワイドバンドギャッ
プ層の水素濃度が高くなる。プラズマCVD法から光C
VD法に移行する際には、基板温度が高い状態で成膜を
停止することになるが、基板温度が高いためにワイドバ
ンドギャップ層表面から水素が脱離しても、ワイドバン
ドギャップ層中の水素が補われて、新たな欠陥を生成さ
せることを防止できる。
When laminating films obtained by different thin film forming methods as described above, the state of the interface between the films becomes more important. In this case, formation of a-Si: H (i) as a wide band gap layer has an important meaning. That is, if a-SiC: H (i)-> carbon composition modulation layer-> a-Si: H (i) (wide bandgap) is formed in this order by plasma CVD, then a-CVD:
By forming -Si: H (i), a-Si: H
A laminated structure of (i) / a-Si: H (i) is obtained, and the reduction of the interface state density can be promoted. Further, when the wide band gap layer is formed by the plasma CVD method according to the present invention, the hydrogen concentration of the wide band gap layer becomes high as described above. Light C from plasma CVD method
When shifting to the VD method, film formation is stopped in a state where the substrate temperature is high. However, even if hydrogen is desorbed from the surface of the wide band gap layer due to the high substrate temperature, the film in the wide band gap layer It is possible to prevent hydrogen from being replenished to generate new defects.

【0035】第2の発明においては、下地電極形状、す
なわち画素電極間の間隙部に起因した残像成分に着目
し、この残像成分を減少させることにより、残像の少な
い固体撮像装置を得る。
According to the second aspect of the present invention, attention is paid to the shape of the underlying electrode, that is, the afterimage component caused by the gap between the pixel electrodes, and the afterimage component is reduced to obtain a solid-state image pickup device with less afterimage.

【0036】画素電極間の間隙部に起因する残像は、ギ
ャップ準位にトラップされたキャリアの熱放出が原因で
ある。すなわち、段差部における残像キャリアが固体撮
像装置全体の残像値を増大させる。段差部における残像
キャリアに関しては二つの方向から考える必要がある。
The afterimage caused by the gap between the pixel electrodes is caused by the heat release of the carriers trapped in the gap level. That is, the afterimage carrier in the step portion increases the afterimage value of the entire solid-state imaging device. It is necessary to consider the afterimage carrier in the step portion from two directions.

【0037】一つは、間隙が存在することによる電位分
布変調に起因した弱電界領域の形成である。下地の画素
電極が間隙を有しないベタ状態である場合、ある一定の
逆バイアスを印加すると、光電変換ダイオード内では空
間的には一様な電界が発生する。一方、下地の画素電極
が間隙を有する場合、間隙近傍で不均一な電界が発生
し、間隙内において弱電界領域が形成される。電界強度
と残像キャリアとの相関を考えると、定性的にはキャリ
アの掃き出しが円滑に行われる強電界下において残像値
は小さく抑えられることになり、弱電界領域が形成され
ると残像値が大きくなる。定量的にも下記式(1)に示
す関係が知られており、弱電界領域における残像値の増
大が理解できる。
One is the formation of a weak electric field region due to the potential distribution modulation due to the existence of the gap. When the underlying pixel electrode is in a solid state with no gap, when a certain reverse bias is applied, a spatially uniform electric field is generated in the photoelectric conversion diode. On the other hand, when the underlying pixel electrode has a gap, a non-uniform electric field is generated near the gap and a weak electric field region is formed in the gap. Considering the correlation between the electric field strength and the afterimage carrier, qualitatively, the afterimage value can be suppressed to a small value under a strong electric field in which the carrier is swept smoothly, and when the weak electric field region is formed, the afterimage value becomes large. Become. The relationship shown in the following formula (1) is also known quantitatively, and the increase in the afterimage value in the weak electric field region can be understood.

【0038】 J(t)=q・W・k・T・go (νt)-T/To ・J(0)ν /(J(0)νt+Nc ・k・T・q・μ・F) …(1) 式中、J(t)は光照射遮断t秒後の電流密度、qは電
子の電荷、Wは膜厚、kはボルツマン定数、Tは絶対温
度、go は深い準位の状態密度分布を与える伝導帯端で
の状態密度、νは逸脱周波数、tは光照射を遮断してか
らの時間、Toは深い準位の状態密度分布を与える特性
温度、Nc は伝導帯端の状態密度、μは電子のドリフト
移動度、Fはダイオードの電界強度である。
[0038] J (t) = q · W · k · T · g o (νt) -T / To · J (0) ν / (J (0) νt + N c · k · T · q · μ · F) (1) In the equation, J (t) is the current density t seconds after the light irradiation is blocked, q is the charge of the electron, W is the film thickness, k is the Boltzmann's constant, T is the absolute temperature, and g o is the deep level. The density of states at the edge of the conduction band that gives the density of states distribution, ν is the departure frequency, t is the time after the light irradiation is blocked, T o is the characteristic temperature that gives the distribution of the density of states in a deep level, and N c is the conduction band. The state density at the edge, μ is the drift mobility of electrons, and F is the electric field strength of the diode.

【0039】もう一つは、電界の方向である。下地の画
素電極が段差を有しない一様な状態である場合には、電
界は、図1(A)に示すように、上部電極であるITO
電極3から下部電極であるTi画素電極1に向って光電
変換ダイオード2内を膜厚方向に印加されることになる
が、下地の画素電極が段差を有する場合には、電界は、
図1(B)に示すように、ITO電極3から光電変換ダ
イオード2内を通ってTi画素電極1の膜面内方向に印
加されることになる。すなわち、例えばITO/a−S
iC:H(p)/a−Si:H(i)/a−SiC:H
(i)/Tiの構成の光電変換ダイオードにおいて、T
i画素電極近傍のa−SiC:H(i)や、a−Si:
H(i)/a−SiC:H(i)界面(これらの領域は
上記ダイオードにおいて、特にギャップ準位密度の大き
い領域である)では、ギャップ長に応じた距離が残像発
生領域となり式(1)におけるWが大きくなり、結果と
して残像値が大きくなる。
The other is the direction of the electric field. When the underlying pixel electrode is in a uniform state with no step, the electric field is, as shown in FIG.
The photoelectric conversion diode 2 is applied in the film thickness direction from the electrode 3 toward the Ti pixel electrode 1 which is the lower electrode. However, when the underlying pixel electrode has a step, the electric field is
As shown in FIG. 1B, it is applied from the ITO electrode 3 through the photoelectric conversion diode 2 in the in-plane direction of the Ti pixel electrode 1. That is, for example, ITO / a-S
iC: H (p) / a-Si: H (i) / a-SiC: H
In the photoelectric conversion diode having the structure (i) / Ti, T
a-SiC: H (i) near the i pixel electrode or a-Si:
At the H (i) / a-SiC: H (i) interface (these regions are regions where the gap level density is particularly large in the diode described above), the distance according to the gap length becomes the afterimage generation region and the formula (1 2) becomes large, resulting in a large afterimage value.

【0040】上記の事情を考慮すると、間隙部において
ギャップ準位密度の大きい部分を除去することが有効で
あることが分かる。上述したように、上記構成の光電変
換ダイオードにおいて、間隙部における残像発生に影響
を及ぼす部分は、a−SiC:H(i)や、a−Si:
H(i)/a−SiC:H(i)界面であると考えられ
る。このとき、光電変換ダイオードの構成として、IT
O/a−SiC:H(p)/a−Si:H(i)/Ti
の構成を採ることにより、間隙部における残像発生を防
止することができる。しかしながら、a−SiC:H
(i)層は、Ti画素電極からの正孔注入阻止層として
の役割を担っているため、a−SiC:H(i)層を除
いた構造にすることは難しい。したがって、光電変換ダ
イオードの構成を変えずに段差部における残像発生に影
響を及ぼす部分のみを除いた構造とする必要がある。
In consideration of the above circumstances, it is found that it is effective to remove a portion having a large gap level density in the gap portion. As described above, in the photoelectric conversion diode having the above configuration, the portion that affects the afterimage generation in the gap portion is a-SiC: H (i) or a-Si:
It is considered to be the H (i) / a-SiC: H (i) interface. At this time, the configuration of the photoelectric conversion diode is IT
O / a-SiC: H (p) / a-Si: H (i) / Ti
By adopting the above configuration, it is possible to prevent the afterimage from occurring in the gap portion. However, a-SiC: H
Since the (i) layer plays a role as a hole injection blocking layer from the Ti pixel electrode, it is difficult to have a structure excluding the a-SiC: H (i) layer. Therefore, it is necessary to eliminate the structure of the photoelectric conversion diode and remove only the portion that affects the afterimage generation in the step portion.

【0041】間隙部は前述したように弱電界領域となっ
ており、下部電極と接している面積が小さいので、間隙
部におけるa−SiC:H(i)層を除去してもその部
分での正孔注入の影響は無視され得る。したがって、図
6に示す素子構造にすることにより、すなわち、Ti画
素電極の領域のみに正孔注入阻止層であるa−SiC:
H(i)層が存在する構造であって、Ti画素電極間に
感光層であるa−Si:H(i)層が直接形成されてい
る構造にすることにより、残像値を低減させることがで
きる。実際、従来の素子構造において0.4%存在した
残像は、図6に示す素子構造にすることにより、0.2
%まで低減されることが確認された。また、図8に示す
素子構造にしても残像値を低減させることができる。な
お、この場合、Ti画素電極の側壁にも正孔注入阻止層
であるa−SiC:H(i)層が形成されているが、段
差部の凹部領域の大部分には感光層であるa−Si:H
(i)層が存在することになり特性上問題はない。
As described above, the gap portion is a weak electric field region, and the area in contact with the lower electrode is small. Therefore, even if the a-SiC: H (i) layer in the gap portion is removed, the portion in that portion is removed. The effect of hole injection can be neglected. Therefore, by adopting the device structure shown in FIG. 6, that is, in the region of the Ti pixel electrode, the hole injection blocking layer a-SiC:
The afterimage value can be reduced by adopting a structure in which the H (i) layer is present and the a-Si: H (i) layer which is a photosensitive layer is directly formed between the Ti pixel electrodes. it can. In fact, the afterimage that was present in 0.4% in the conventional device structure is 0.2% by the device structure shown in FIG.
It was confirmed to be reduced to%. Further, the afterimage value can be reduced even with the element structure shown in FIG. In this case, an a-SiC: H (i) layer, which is a hole injection blocking layer, is also formed on the side wall of the Ti pixel electrode, but a photosensitive layer a is formed in most of the recessed area of the step portion. -Si: H
Since the (i) layer exists, there is no problem in characteristics.

【0042】上記においては、光電変換ダイオードに用
いられる材料として、アモルファスシリコン系の材料を
用いる場合について説明しているが、光電変換ダイオー
ドに用いられる材料としては、アモルファスシリコン系
の材料に限定されることはなく、例えばアモルファスゲ
ルマニウム系の材料等を用いてもよい。ただし、プロセ
ス技術の発展等を考えるとアモルファスシリコン系の材
料が望ましい。例えば、感光層の材料としてa−Si:
H(i)を用いているが、感光層の材料としてa−Se
等の他の材料を用いてもよい。さらに、正孔注入阻止層
の材料としてa−SiC:H(i)を用いているが、正
孔注入阻止層の材料として正孔の注入を阻止する機能を
有する他の材料を用いてもよい。
In the above description, the case where an amorphous silicon type material is used as the material used for the photoelectric conversion diode has been described, but the material used for the photoelectric conversion diode is limited to the amorphous silicon type material. However, for example, an amorphous germanium-based material or the like may be used. However, considering the development of process technology, amorphous silicon materials are desirable. For example, the material of the photosensitive layer is a-Si:
Although H (i) is used, a-Se is used as the material of the photosensitive layer.
Other materials such as Further, although a-SiC: H (i) is used as the material of the hole injection blocking layer, other material having a function of blocking the injection of holes may be used as the material of the hole injection blocking layer. .

【0043】[0043]

【実施例】以下、本発明の実施例を図面を参照して具体
的に説明する。 (実施例1)図2は本発明の第1の発明に係る固体撮像
装置の一例を示す断面図である。この固体撮像装置は、
電荷発生領域Aと電荷転送領域Bとから主に構成されて
いる。図中11は電荷転送領域B上に設けられた電荷発
生領域Aの厚さ50nmのTi画素電極を示す。Ti画
素電極11は画素毎に区画されている。Ti画素電極1
1上および隣接するTi画素電極11間には、正孔注入
阻止層である厚さ20nmのa−SiC:H(i)層1
2が形成されている。a−SiC:H(i)層12上に
は、ワイドギャップ層である厚さ10nmのa−Si:
H(i)層13が形成されている。a−Si:H(i)
層13上には、感光層である厚さ1.8μmのa−S
i:H(i)層14が形成されている。a−Si:H
(i)層14上には、電子注入阻止層である厚さ20n
mのa−SiC:H(p)層15が形成されている。さ
らに、a−SiC:H(p)層15上には、厚さ35n
mのITO透明電極16が形成されている。Ti画素電
極11〜ITO透明電極16で光電変換ダイオードを構
成している。
Embodiments of the present invention will be specifically described below with reference to the drawings. (Embodiment 1) FIG. 2 is a sectional view showing an example of a solid-state imaging device according to the first invention of the present invention. This solid-state imaging device
The charge generating region A and the charge transfer region B are mainly included. Reference numeral 11 in the drawing denotes a Ti pixel electrode having a thickness of 50 nm in the charge generation region A provided on the charge transfer region B. The Ti pixel electrode 11 is partitioned for each pixel. Ti pixel electrode 1
1 and between the Ti pixel electrodes 11 adjacent to each other, the a-SiC: H (i) layer 1 having a thickness of 20 nm, which is a hole injection blocking layer.
2 is formed. On the a-SiC: H (i) layer 12, a wide-gap layer having a thickness of 10 nm a-Si:
The H (i) layer 13 is formed. a-Si: H (i)
On the layer 13, a photosensitive layer of a-S having a thickness of 1.8 μm is formed.
The i: H (i) layer 14 is formed. a-Si: H
(I) On the layer 14, a thickness of 20 n, which is an electron injection blocking layer, is formed.
m a-SiC: H (p) layer 15 is formed. Furthermore, a thickness of 35 n is formed on the a-SiC: H (p) layer 15.
The ITO transparent electrode 16 of m is formed. The Ti pixel electrode 11 to the ITO transparent electrode 16 form a photoelectric conversion diode.

【0044】本実施例においては、a−SiC:H
(i,p)層12,15およびa−SiH(i)層1
3,14は、平行平板容量結合型のプラズマCVD法に
より形成した。また、a−SiC:H(i)層12の成
膜条件は、流量比SiH4 :CH4:H2 =15:3
5:500(sccm)、圧力0.5Torr、RFパ
ワー密度170mW/cm2 とした。この条件で形成し
たときのa−SiC:H(i)層12のバルク特性は、
光学的バンドギャップが1.93eV、電子スピン共鳴
法により測定される中性欠陥密度が1.5×1017cm
-3であった。また、a−Si:H(i)層13の成膜条
件は、流量比SiH4 :H2 =15:500(scc
m)、圧力0.5Torr、RFパワー170mW/c
2 とした。この条件で形成されたa−Si:H(i)
層13のバルク特性は、光学的バンドギャップが1.8
8eV、中性欠陥密度が3.9×1016cm-3であっ
た。また、赤外吸収スペクトルから求められた結合水素
濃度は24.9%であり、(Si−H2)/[(Si−
H)+(Si−H2 )]結合比は22%であった。ま
た、a−Si:H(i)層14の成膜条件は、流量比S
iH4 :H2 =20:100(sccm)、圧力0.8
Torr、RFパワー密度170mW/cm2 とした。
この条件で形成されたとき光電変換a−Si:H(i)
層14のバルク特性は、光学的バンドギャップが1.7
4eV、電子スピン共鳴法により測定される中性欠陥密
度が2.0×1016cm-3であった。また、a−Si
C:H(p)層15の成膜条件は、流量比SiH4 :C
4 :B26 :H2 =5:12:50:50(scc
m)(ただし、B26 はH2 希釈100ppmのガス
を使用)、圧力0.8Torr、RFパワー密度170
mW/cm2 とした。この条件で形成されたときa−S
iC:H(p)層15のバルク特性は、光学的バンドギ
ャップが2.03eVであった。
In this embodiment, a-SiC: H
(I, p) layers 12, 15 and a-SiH (i) layer 1
3, 14 were formed by the parallel plate capacitive coupling type plasma CVD method. Further, the film forming conditions of the a-SiC: H (i) layer 12 are as follows: flow ratio SiH 4 : CH 4 : H 2 = 15: 3.
The pressure was set to 5: 500 (sccm), the pressure was set to 0.5 Torr, and the RF power density was set to 170 mW / cm 2 . The bulk characteristics of the a-SiC: H (i) layer 12 formed under these conditions are
The optical band gap is 1.93 eV, and the neutral defect density measured by electron spin resonance method is 1.5 × 10 17 cm.
It was -3 . In addition, the film forming conditions of the a-Si: H (i) layer 13 are as follows: flow ratio SiH 4 : H 2 = 15: 500 (scc
m), pressure 0.5 Torr, RF power 170 mW / c
It was set to m 2 . A-Si: H (i) formed under these conditions
The bulk properties of layer 13 have an optical bandgap of 1.8.
It was 8 eV and the neutral defect density was 3.9 × 10 16 cm −3 . Also, bonded hydrogen concentration determined from the infrared absorption spectrum was 24.9%, (Si-H 2 ) / [(Si-
H) + (Si-H 2 )] binding ratio was 22%. In addition, the film forming condition of the a-Si: H (i) layer 14 is the flow rate ratio S.
iH 4 : H 2 = 20: 100 (sccm), pressure 0.8
Torr and RF power density were 170 mW / cm 2 .
When formed under this condition, photoelectric conversion a-Si: H (i)
The bulk properties of layer 14 have an optical bandgap of 1.7.
The neutral defect density measured by an electron spin resonance method at 4 eV was 2.0 × 10 16 cm −3 . In addition, a-Si
The film forming conditions for the C: H (p) layer 15 are as follows: flow ratio SiH 4 : C
H 4: B 2 H 6: H 2 = 5: 12: 50: 50 (scc
m) (however, B 2 H 6 uses a gas diluted with H 2 of 100 ppm), pressure 0.8 Torr, RF power density 170
It was set to mW / cm 2 . When formed under these conditions, aS
The bulk property of the iC: H (p) layer 15 was an optical band gap of 2.03 eV.

【0045】電荷転送領域Bにおけるp形シリコン基板
17には、チャネル阻止領域17a、空乏領域17b、
および蓄積ダイオード17cが形成されている。空乏領
域17b上には、シリコン酸化膜19を介してポリシリ
コン転送電極18が形成されている。ポリシリコン転送
電極18には、シリコン酸化膜19を介してMoSi画
素配線電極20が形成されている。MoSi画素配線電
極20上には、BPSG平坦化絶縁膜21が形成されて
いる。このMoSi画素配線電極20は、蓄積ダイオー
ド17cと電気的に接続されている。なお、電荷発生領
域AのTi画素電極11とMoSi画素配線電極20と
は部分的に電気的に接続されている。
In the p-type silicon substrate 17 in the charge transfer region B, the channel blocking region 17a, the depletion region 17b,
And a storage diode 17c is formed. A polysilicon transfer electrode 18 is formed on the depletion region 17b via a silicon oxide film 19. A MoSi pixel wiring electrode 20 is formed on the polysilicon transfer electrode 18 via a silicon oxide film 19. A BPSG flattening insulating film 21 is formed on the MoSi pixel wiring electrode 20. The MoSi pixel wiring electrode 20 is electrically connected to the storage diode 17c. The Ti pixel electrode 11 in the charge generation region A and the MoSi pixel wiring electrode 20 are partially electrically connected.

【0046】上記構成を有する固体撮像装置において
は、ITO透明電極16およびa−SiC:H(p)層
15を通過して入射した光をa−Si:H(i)層14
で光電変換し、そこで生成された電子を蓄積ダイオード
17cで蓄積し、ポリシリコン転送電極18に印加され
る電圧に応じて蓄積ダイオード17cから電子を転送す
ることにより画像信号を得る。
In the solid-state image pickup device having the above structure, light incident through the ITO transparent electrode 16 and the a-SiC: H (p) layer 15 is incident on the a-Si: H (i) layer 14.
Photoelectric conversion is carried out, the electrons generated there are stored in the storage diode 17c, and the image signal is obtained by transferring the electrons from the storage diode 17c in accordance with the voltage applied to the polysilicon transfer electrode 18.

【0047】以下、本発明の固体撮像装置の効果につい
て説明する。なお、実施例1〜3については、上記各層
厚において、各層をベタ面に形成して特性を評価した。
この固体撮像装置について、6Vの逆バイアスを印加し
た状態における定常状態光電流密度を3×10-7A/c
2 としたときの3−Field残像値をa−SiC:
H(i)層12の厚さをパラメータとして求めた(残像
値のa−SiC:H(i)層厚依存性)。その結果を下
記第1表に示す。また、比較として、ワイドバンドギャ
ップ層であるa−Si:H(i)層13を形成しない構
造の光電変換ダイオードを有する固体撮像装置を作製
し、上記と同様にして残像値のa−SiC:H(i)層
厚依存性を調べた。その結果を下記第2表に示す。な
お、前記2つの構造に光電変換ダイオードにおいては、
a−Si:H(i)層とa−SiC:H(i)層との界
面に炭素組成変調層を設けた。
The effects of the solid-state image pickup device of the present invention will be described below. In addition, about Examples 1-3, each layer was formed in the said each layer thickness on the solid surface, and the characteristic was evaluated.
For this solid-state imaging device, the steady-state photocurrent density was 3 × 10 −7 A / c when a reverse bias of 6 V was applied.
The 3-Field afterimage value when m 2 is a-SiC:
The thickness of the H (i) layer 12 was determined as a parameter (a-SiC: H (i) layer thickness dependence of afterimage value). The results are shown in Table 1 below. Further, as a comparison, a solid-state imaging device having a photoelectric conversion diode having a structure in which the a-Si: H (i) layer 13 which is a wide band gap layer is not formed is manufactured, and the afterimage value of a-SiC: The H (i) layer thickness dependence was investigated. The results are shown in Table 2 below. In the photoelectric conversion diode having the above two structures,
A carbon composition modulation layer was provided at the interface between the a-Si: H (i) layer and the a-SiC: H (i) layer.

【0048】[0048]

【表1】 [Table 1]

【0049】[0049]

【表2】 [Table 2]

【0050】第1表および第2表から明らかなように、
残像値を最小にするa−SiC:H(i)層厚は、ワイ
ドバンドギャップ層を有する場合には10nmであり、
ワイドバンドギャップ層を有しない場合には15または
20nmである。このように、ワイドバンドギャップ層
を設けることにより、残像値を最小にするa−SiC:
H(i)層厚を小さくすることができた。また、ワイド
バンドギャップ層を設けることにより、残像値も0.3
0%と小さくなった。これらの結果から、残像値を最小
にするa−SiC:H(i)層厚が存在し、それより層
厚の小さい領域では残像値が増加している。これは、正
孔の注入による再結合の残像成分が顕著に現れてきたこ
とによると考えられる。 (実施例2)本実施例においては、水素濃度変調層の効
果を確認する。Ti画素電極/正孔注入阻止層(a−S
iC:H(i))/炭素組成変調層/ワイドバンドギャ
ップ層(a−Si:H(i))/水素濃度変調層/感光
層(a−Si:H(i))/電子注入阻止層(a−Si
C:H(p))/ITO透明電極の構造の光電変換ダイ
オードを有する固体撮像装置と、Ti画素電極/正孔注
入阻止層(a−SiC:H(i))/炭素組成変調層/
ワイドバンドギャップ層(a−Si:H(i))/感光
層(a−Si:H(i))/電子注入阻止層(a−Si
C:H(p))/ITO透明電極の構造の光電変換ダイ
オードを有する固体撮像装置とを作製し、実施例1と同
様にしてそれぞれの3−Field残像値を求めた。な
お、各層はすべてプラズマCVD法により形成した。
As is clear from Tables 1 and 2,
The a-SiC: H (i) layer thickness that minimizes the afterimage value is 10 nm with the wide band gap layer,
The thickness is 15 or 20 nm when the wide band gap layer is not provided. Thus, by providing the wide band gap layer, a-SiC: which minimizes the afterimage value.
The H (i) layer thickness could be reduced. Further, the afterimage value is 0.3 by providing the wide band gap layer.
It became as small as 0%. From these results, the a-SiC: H (i) layer thickness that minimizes the afterimage value exists, and the afterimage value increases in the region where the layer thickness is smaller than that. It is considered that this is because the afterimage component of recombination due to the injection of holes has appeared remarkably. (Example 2) In this example, the effect of the hydrogen concentration modulation layer is confirmed. Ti pixel electrode / hole injection blocking layer (a-S
iC: H (i)) / carbon composition modulation layer / wide bandgap layer (a-Si: H (i)) / hydrogen concentration modulation layer / photosensitive layer (a-Si: H (i)) / electron injection blocking layer (A-Si
C: H (p)) / a solid-state imaging device having a photoelectric conversion diode having an ITO transparent electrode structure, and a Ti pixel electrode / hole injection blocking layer (a-SiC: H (i)) / carbon composition modulation layer /
Wide band gap layer (a-Si: H (i)) / photosensitive layer (a-Si: H (i)) / electron injection blocking layer (a-Si)
C: H (p)) / a solid-state imaging device having a photoelectric conversion diode having an ITO transparent electrode structure was manufactured, and the 3-Field afterimage value of each was determined in the same manner as in Example 1. All layers were formed by the plasma CVD method.

【0051】その結果、水素濃度変調層を有するもの
は、3−Field残像値が0.38%であり、水素濃
度変調層を有しないものは、3−Field残像値が
0.44%であった。このように、水素濃度変調層を設
けることにより、残像値を減少させることができる。 (実施例3)本実施例においては、ワイドバンドギャッ
プ層の厚さと残像値との相関を調べる。正孔注入阻止層
であるa−SiC:H(i)層の厚さを10nm、感光
層であるa−Si:H(i)層の厚さを1.8μm、電
子注入阻止層であるa−SiC:H(p)層の厚さを2
0nmとし、正孔注入阻止層と感光層との界面に形成す
るワイドバンドギャップ層であるa−Si:H(i)層
の厚さを0.5,10,15,20,40nmに変更す
ること以外は実施例1と同様に固体撮像装置を作製し、
実施例1と同様にしてそれぞれの3−Field残像値
を求めた。その結果を下記第3表に示す。
As a result, the one having a hydrogen concentration modulating layer had a 3-Field afterimage value of 0.38%, and the one having no hydrogen concentration modulating layer had a 3-Field afterimage value of 0.44%. It was Thus, by providing the hydrogen concentration modulation layer, the afterimage value can be reduced. (Embodiment 3) In this embodiment, the correlation between the thickness of the wide band gap layer and the afterimage value is examined. The thickness of the a-SiC: H (i) layer that is the hole injection blocking layer is 10 nm, the thickness of the a-Si: H (i) layer that is the photosensitive layer is 1.8 μm, and the electron injection blocking layer is a. -Set the thickness of the SiC: H (p) layer to 2
0 nm, and the thickness of the a-Si: H (i) layer, which is a wide band gap layer formed at the interface between the hole injection blocking layer and the photosensitive layer, is changed to 0.5, 10, 15, 20, 40 nm. A solid-state imaging device was manufactured in the same manner as in Example 1 except that
In the same manner as in Example 1, each 3-Field afterimage value was obtained. The results are shown in Table 3 below.

【0052】[0052]

【表3】 [Table 3]

【0053】第3表から明らかなように、本発明の構成
においては、ワイドバンドギャップ層を設けることによ
り残像値が減少し、その厚さが10〜15nm程度のと
きに残像値が極小となる。 (実施例4)本実施例においては、下地電極である画素
電極の構造の残像値に与える影響について調べる。本実
施例では、デバイス形状に近付けるため、Ti画素電極
の形状を間隙部を有する形状として特性評価を行った。
As is clear from Table 3, in the constitution of the present invention, the afterimage value is reduced by providing the wide band gap layer, and the afterimage value becomes minimum when the thickness is about 10 to 15 nm. . (Embodiment 4) In this embodiment, the influence of the structure of the pixel electrode, which is the base electrode, on the afterimage value is examined. In this example, in order to approximate the device shape, the shape of the Ti pixel electrode was evaluated as a shape having a gap.

【0054】Ti画素電極の形状を6μm周期で隙間1
μmの間隙を有する形状とし、Ti画素電極/正孔注入
阻止層(a−SiC:H(i))/炭素組成変調層/ワ
イドバンドギャップ層(a−Si:H(i))/感光層
(a−Si:H(i))/電子注入阻止層(a−Si
C:H(p))/ITO透明電極の構造の光電変換ダイ
オードを有する固体撮像装置と、Ti画素電極/正孔注
入阻止層(a−SiC:H(i))/炭素組成変調層/
感光層(a−Si:H(i))/電子注入阻止層(a−
SiC:H(p))/ITO透明電極の構造の光電変換
ダイオードを有する固体撮像装置とを作製し、実施例1
と同様にしてそれぞれの3−Field残像値を求め
た。その結果を図3に示す。図3から明らかなように、
Ti画素電極が間隙部を有する場合でも、ワイドバンド
ギャップ層を設けることにより残像値が減少した。 (実施例5)本実施例においては、ワイドバンドギャッ
プ層の挿入位置について調べる。正孔注入阻止層である
a−SiC:H(i)層の厚さを10nm、感光層であ
るa−Si:H(i)層の厚さを1.8μm、電子注入
阻止層であるa−SiC:H(p)層の厚さを20nm
とし、厚さ10nmのワイドバンドギャップ層の挿入位
置を変えること以外は実施例1と同様に固体撮像装置を
作製し、実施例1と同様にしてそれぞれの3−Fiel
d残像値を求めた。なお、Ti画素電極の形状はベタ面
の形状とし、各層の界面には炭素組成変調層または水素
濃度変調層を設けた。また、本実施例の測定において
は、入射光の波長は650nmとした。ワイドバンドギ
ャップ層の挿入位置は、図4(A)に示すように感光層
の中間、図4(B)に示すように感光層と正孔注入阻止
層との間とし、比較としてワイドバンドギャップ層を設
けないものも測定した。その結果を下記第4表に示す。
The shape of the Ti pixel electrode is set to a gap 1 at a cycle of 6 μm.
The pixel pixel electrode / hole injection blocking layer (a-SiC: H (i)) / carbon composition modulation layer / wide bandgap layer (a-Si: H (i)) / photosensitive layer having a shape having a gap of μm. (A-Si: H (i)) / electron injection blocking layer (a-Si
C: H (p)) / a solid-state imaging device having a photoelectric conversion diode having an ITO transparent electrode structure, and a Ti pixel electrode / hole injection blocking layer (a-SiC: H (i)) / carbon composition modulation layer /
Photosensitive layer (a-Si: H (i)) / electron injection blocking layer (a-
A solid-state imaging device having a photoelectric conversion diode having a structure of SiC: H (p)) / ITO transparent electrode was manufactured, and Example 1
Similarly, the 3-field afterimage value of each was obtained. The result is shown in FIG. As is clear from FIG.
Even when the Ti pixel electrode has a gap, the afterimage value was reduced by providing the wide band gap layer. (Embodiment 5) In this embodiment, the insertion position of the wide band gap layer is examined. The thickness of the a-SiC: H (i) layer that is the hole injection blocking layer is 10 nm, the thickness of the a-Si: H (i) layer that is the photosensitive layer is 1.8 μm, and the electron injection blocking layer is a. -The thickness of the SiC: H (p) layer is 20 nm.
Then, a solid-state imaging device was manufactured in the same manner as in Example 1 except that the insertion position of the wide band gap layer having a thickness of 10 nm was changed, and each 3-Field was manufactured in the same manner as in Example 1.
d Afterimage value was determined. The Ti pixel electrode had a solid surface shape, and a carbon composition modulation layer or a hydrogen concentration modulation layer was provided at the interface of each layer. Further, in the measurement of this example, the wavelength of incident light was set to 650 nm. The insertion position of the wide band gap layer is in the middle of the photosensitive layer as shown in FIG. 4A and between the photosensitive layer and the hole injection blocking layer as shown in FIG. 4B. Those without layers were also measured. The results are shown in Table 4 below.

【0055】[0055]

【表4】 [Table 4]

【0056】第4表から明らかなように、ワイドバンド
ギャップ層を感光層と正孔注入阻止層との界面に設けた
ときに最も残像値は低くなるが、ワイドバンドギャップ
層を感光層の中間に設けた場合でも、ワイドバンドギャ
ップ層を挿入しない場合に比べて低残像化が図れる。
As is clear from Table 4, when the wide band gap layer is provided at the interface between the photosensitive layer and the hole injection blocking layer, the afterimage value becomes the lowest, but the wide band gap layer is placed in the middle of the photosensitive layer. Even in the case where the wide band gap layer is provided, the afterimage can be reduced as compared with the case where the wide band gap layer is not inserted.

【0057】上記実施例1〜5においては、ワイドバン
ドギャップ層の効果について説明した。前述したよう
に、ワイドバンドギャップ層をn形半導体層(ライトド
ープ層)で置き換えても同様の効果が得られる。 (実施例6)実施例1に示す構造に関して、膜厚方向の
水素濃度分布について測定した結果を図5に示す。測定
は高速イオンビームによるプロトン反跳(ERD法)を
用いて行った。ワイドバンドギャップ層は高濃度の水素
雰囲気下で形成されるので、ワイドバンドギャップ層に
対応する領域が感光層領域に比べて高濃度の水素を含ん
でいる。また、ワイドバンドギャップ層の代わりにn形
半導体層を挿入している場合には、SIMS分析を行う
と、n形のドーパント、例えばリン(P)や窒素(N)
が高濃度で存在する領域が確認される。 (実施例7)図6は本発明の第2の発明に係る固体撮像
装置の一例を示す断面図である。なお、図6において図
2と同一部分については、図2と同一の符号を付してそ
の説明は省略する。
In the above Examples 1 to 5, the effect of the wide band gap layer was described. As described above, the same effect can be obtained by replacing the wide band gap layer with the n-type semiconductor layer (lightly doped layer). (Example 6) FIG. 5 shows the results of measurement of the hydrogen concentration distribution in the film thickness direction for the structure shown in Example 1. The measurement was performed using the proton recoil (ERD method) with a fast ion beam. Since the wide band gap layer is formed in a high concentration hydrogen atmosphere, the region corresponding to the wide band gap layer contains a higher concentration of hydrogen than the photosensitive layer region. When an n-type semiconductor layer is inserted instead of the wide band gap layer, SIMS analysis shows that an n-type dopant such as phosphorus (P) or nitrogen (N) is used.
A region in which is present at a high concentration is confirmed. (Embodiment 7) FIG. 6 is a sectional view showing an example of a solid-state imaging device according to the second invention of the present invention. 6 that are the same as those in FIG. 2 are assigned the same reference numerals as those in FIG. 2 and their explanations are omitted.

【0058】図6に示す固体撮像装置においては、正孔
注入阻止層であるa−SiC:H(i)層12がTi画
素電極11上のみに形成されており、Ti画素電極11
の端部11a上に直接感光層であるa−Si:H(i)
層14が形成されている。このような構造にすることに
より、Ti画素電極11の間隙部に起因する残像成分の
発生を抑制することができ、残像値を小さくすることが
できる。
In the solid-state imaging device shown in FIG. 6, the a-SiC: H (i) layer 12 which is the hole injection blocking layer is formed only on the Ti pixel electrode 11, and the Ti pixel electrode 11 is formed.
A-Si: H (i) which is a photosensitive layer directly on the end portion 11a of
The layer 14 is formed. With such a structure, it is possible to suppress the occurrence of an afterimage component due to the gap portion of the Ti pixel electrode 11 and reduce the afterimage value.

【0059】図7(A)〜(D)は、図6に示す固体撮
像装置の作製工程の一部を示す断面図である。図7
(A)に示すように、電荷転送領域を形成したp形シリ
コン基板17上にTi層を形成してパターニングするこ
とにより、画素毎に区画された(間隙部を有する)Ti
画素電極11を形成する。さらに、その全面上に正孔注
入阻止層であるa−SiC:H(i)層12を形成す
る。次いで、図7(B)に示すように、a−SiC:H
(i)層12上にレジスト層22を形成し、Ti層をパ
ターニングする際に使用したマスクを用いてレジスト層
をパターニングする。次いで、図7(C)に示すよう
に、その状態で、例えばCF4 +O2 のプラズマを用い
たCDE(Chemical Dry Etching)を施すことにより、
Ti画素電極間に存在するa−SiC:H(i)層12
をエッチングする。その後、レジスト層22を除去する
ことにより、図7(D)に示すように、a−SiC:H
(i)層12がTi画素電極11上のみに形成された構
造を得る。引き続き、感光層であるa−Si:H(i)
層14を形成する。
FIGS. 7A to 7D are cross-sectional views showing a part of the manufacturing process of the solid-state imaging device shown in FIG. Figure 7
As shown in (A), a Ti layer is formed and patterned on the p-type silicon substrate 17 in which the charge transfer regions are formed, and Ti is divided for each pixel (having a gap).
The pixel electrode 11 is formed. Further, an a-SiC: H (i) layer 12 which is a hole injection blocking layer is formed on the entire surface. Then, as shown in FIG. 7B, a-SiC: H
(I) A resist layer 22 is formed on the layer 12, and the resist layer is patterned using the mask used for patterning the Ti layer. Then, as shown in FIG. 7C, CDE (Chemical Dry Etching) using, for example, CF 4 + O 2 plasma is performed in that state,
A-SiC: H (i) layer 12 existing between Ti pixel electrodes
Is etched. Then, by removing the resist layer 22, as shown in FIG. 7D, a-SiC: H
(I) A structure in which the layer 12 is formed only on the Ti pixel electrode 11 is obtained. Then, the photosensitive layer a-Si: H (i)
Form the layer 14.

【0060】また、図8に示すように、正孔注入阻止層
であるa−SiC:H(i)層12がTi画素電極11
およびTi画素電極11の端部11a上に形成されてお
り、隣接するTi画素電極11間の領域のa−SiC:
H(i)層12がない構造(Ti画素電極11間の領域
において電荷転送領域上に感光層14が直接形成されて
いる構造)にしても、Ti画素電極11の間隙部に起因
する残像成分の発生を抑制することができ、残像値を小
さくすることができる。 (実施例8)Ti画素電極/正孔注入阻止層(a−Si
C:H(i))/感光層(a−Si:H(i))/電子
注入阻止層(a−SiC:H(p))/ITO透明電極
の構造の光電変換ダイオードを有する固体撮像装置にお
いて、正孔注入阻止層であるa−SiC:H(i)層を
厚さ10nmで画素毎に区画されたTi画素電極上のみ
に形成したもの、正孔注入阻止層であるa−SiC:H
(i)層を隣接する画素間にも設けたものについて、8
Vの逆バイアスを印加した状態における定常状態光電流
密度を1×10-7A/cm2 としたときの3−Fiel
d残像値を求めた。その結果を下記第5表に示す。
As shown in FIG. 8, the a-SiC: H (i) layer 12, which is the hole injection blocking layer, is formed on the Ti pixel electrode 11.
And a-SiC in the region between the adjacent Ti pixel electrodes 11 formed on the end 11a of the Ti pixel electrode 11:
Even in the structure without the H (i) layer 12 (the structure in which the photosensitive layer 14 is directly formed on the charge transfer region in the region between the Ti pixel electrodes 11), the afterimage component due to the gap portion of the Ti pixel electrode 11 Can be suppressed, and the afterimage value can be reduced. (Example 8) Ti pixel electrode / hole injection blocking layer (a-Si)
C: H (i)) / photosensitive layer (a-Si: H (i)) / electron injection blocking layer (a-SiC: H (p)) / ITO transparent electrode solid-state imaging device having a photoelectric conversion diode structure A hole injection blocking layer a-SiC: H (i) layer formed only on a Ti pixel electrode divided into pixels with a thickness of 10 nm, and a hole injection blocking layer a-SiC: H
For the case where the (i) layer is provided also between adjacent pixels, 8
3-Field when the steady-state photocurrent density is 1 × 10 −7 A / cm 2 when a reverse bias of V is applied
d Afterimage value was determined. The results are shown in Table 5 below.

【0061】なお、a−SiC:H(i)層を隣接する
画素間にも設けたものについては、a−SiC:H
(i)層の厚さを10,20,40nmに変えて測定し
た。また、a−SiC:H(i)層の成膜条件は、流量
比SiH4 :CH4 :H2 =15:35:500(sc
cm)、圧力0.5Torr、放電電力170mW/c
2 とし、a−Si:H(i)層の成膜条件は、流量比
SiH4 :H2 =20:100(sccm)、圧力0.
8Torr、放電電力170mW/cm2 とした。ま
た、a−Si:H(i)層の厚さは1μmとした。さら
に、各層はすべて平行平板容量結合型プラズマCVD法
により形成した。
In the case where the a-SiC: H (i) layer is provided also between adjacent pixels, a-SiC: H
(I) The thickness of the layer was changed to 10, 20, and 40 nm for measurement. Further, the film forming conditions of the a-SiC: H (i) layer are as follows: flow ratio SiH 4 : CH 4 : H 2 = 15: 35: 500 (sc
cm), pressure 0.5 Torr, discharge power 170 mW / c
m 2 and the film formation conditions of the a-Si: H (i) layer are as follows: flow ratio SiH 4 : H 2 = 20: 100 (sccm), pressure 0.
The discharge power was 8 Torr and the discharge power was 170 mW / cm 2 . The thickness of the a-Si: H (i) layer was 1 μm. Further, all the layers were formed by the parallel plate capacitive coupling type plasma CVD method.

【0062】[0062]

【表5】 [Table 5]

【0063】第5表から明らかなように、図6に示す構
造にすることにより、人間の目の残像およびシステム残
像等を考慮した場合に問題のないレベル(0.2%以
下)まで残像値を低減させることができた。 (実施例9)本実施例においては、スループットを向上
させることができる薄膜形成方法について説明する。
As is clear from Table 5, by adopting the structure shown in FIG. 6, the afterimage value is reduced to a level (0.2% or less) at which there is no problem when the afterimage of the human eye and the system afterimage are taken into consideration. Could be reduced. (Embodiment 9) In this embodiment, a thin film forming method capable of improving throughput will be described.

【0064】例えば、a−Siの薄膜形成においては、
まず、前工程で反応炉内壁に付着した不要な膜の剥がれ
に起因するダストの発生を防止するために、例えばCF
4 ガスを用いたプラズマエッチングガスにより反応炉内
壁に付着した不要な膜を除去し、次いで、a−Siのプ
リデポジションを行った後に目的とする薄膜の形成を行
う。反応炉内壁に付着した不要な膜を除去するために
は、スループットを向上させるためにプラズマエッチン
グを用いることが好ましいが、プラズマエッチングを行
うと、反応炉内壁にエッチングガス成分が付着して残留
し、その付着物が形成する膜に不純物として混入してし
まう。このため、プラズマエッチング後薄膜形成前にプ
リデポジションを行って不純物の混入を抑えている。
For example, in forming a thin film of a-Si,
First, in order to prevent generation of dust due to peeling of an unnecessary film adhered to the inner wall of the reaction furnace in the previous step, for example, CF
An unnecessary film attached to the inner wall of the reaction furnace is removed by plasma etching gas using 4 gases, and then a target thin film is formed after pre-deposition of a-Si. In order to remove the unnecessary film adhering to the inner wall of the reaction furnace, it is preferable to use plasma etching in order to improve the throughput, but when plasma etching is performed, the etching gas component remains and remains on the inner wall of the reaction furnace. However, the adhered substances are mixed as impurities in the film formed. Therefore, pre-deposition is performed after plasma etching and before thin film formation to prevent impurities from being mixed.

【0065】プリデポジションについて、スループット
の観点から考えると、その時間は短い方が望ましい。一
方、不純物の混入を抑制する観点から考えると、ある程
度の膜厚が必要となるので一定時間以上行うことが望ま
しい。このように、プリデポジションについては、短時
間でしかも不純物混入を充分に防止できることが要件と
なる。
From the viewpoint of throughput, it is desirable that the predeposition time be short. On the other hand, from the viewpoint of suppressing the mixing of impurities, a certain thickness of the film is required, so it is desirable to carry out the etching for a certain time or longer. As described above, the predeposition is required to be able to sufficiently prevent impurities from being mixed in a short time.

【0066】また、a−Siを用いたプリデポジション
の場合、プリデポジション後に形成するa−Siの膜厚
が大きくなると、a−Siの大きい内部応力のために、
反応炉内壁からの膜剥がれが起こり、ダストの発生が顕
著となる。
In the case of predeposition using a-Si, when the film thickness of a-Si formed after predeposition becomes large, a large internal stress of a-Si causes
The film peels off from the inner wall of the reaction furnace, and the generation of dust becomes remarkable.

【0067】反応炉内壁のa−Siの膜剥がれは、反応
炉内壁とa−Si膜との接着面において起こる。したが
って、その接着面に、反応炉材料およびa−Siの両者
に対して密着性の大きい膜を介在させることにより、上
記膜剥がれは解決され得る。また、一方では、内部応力
の小さい膜を最外側に設けて、膜剥がれを外側から抑え
込む方法もある。本発明者らは、反応炉材料およびa−
Siの両者に対して密着性が大きく、しかも比較的内部
応力の小さく膜がa−SiCであることを見出した。
The peeling of the a-Si film on the inner wall of the reaction furnace occurs at the bonding surface between the inner wall of the reaction furnace and the a-Si film. Therefore, the film peeling can be solved by interposing a film having high adhesion to both the reactor material and the a-Si on the bonding surface. On the other hand, there is also a method in which a film having a small internal stress is provided on the outermost side to suppress film peeling from the outside. We have a reactor material and a-
It has been found that the film is a-SiC, which has high adhesion to both Si and relatively small internal stress.

【0068】そこで、本発明者らは、アモルファスシリ
コン系の薄膜を形成する際に、反応炉内壁にアモルファ
ス炭化シリコン(a−SiC)およびアモルファシシリ
コン(a−Si)とをあらかじめ積層形成(プリデポジ
ション)することにより、プリデポジション時間を短縮
し、ダストの発生が抑えられた状態で堆積可能膜厚を増
加させることを見出した。すなわち、内部応力が小さく
密着性に優れたa−SiCとa−Siとをプリデポジシ
ョンして積層することにより、その後に形成するa−S
iの膜剥がれが抑制し、これによりダストの発生を防止
すると共に、堆積可能膜厚を大きくする。その結果、薄
膜形成工程のスループットが向上する。
Therefore, when forming the amorphous silicon type thin film, the present inventors preliminarily laminated (pre-formed) amorphous silicon carbide (a-SiC) and amorphic silicon (a-Si) on the inner wall of the reaction furnace. It has been found that by performing the deposition, the predeposition time is shortened and the depositable film thickness is increased while the generation of dust is suppressed. That is, by pre-deposition and stacking a-SiC and a-Si, which have small internal stress and excellent adhesion, a-S is formed thereafter.
The film peeling of i is suppressed, thereby preventing the generation of dust and increasing the depositable film thickness. As a result, the throughput of the thin film forming process is improved.

【0069】この場合、ある程度の膜厚、すなわち反応
炉内壁からの不純物の混入を抑え込むために充分なa−
Si膜の膜厚と、a−Si膜の剥がれを抑制するに充分
なa−SiCの膜厚は合わせて200オングストローム
程度で構わないため、a−SiCの成膜速度が小さいこ
とに起因したスループットの低下は生じない。なお、a
−SiCに含まれる炭素は膜中において化学的に結合さ
れているので、この炭素が膜中から脱離して、その後に
形成されるa−Siに混入して不純物となることはな
い。したがって、a−SiCが反応炉内壁の最外層に露
出されていても問題ない。
In this case, the film thickness is to some extent, that is, a- is sufficient to suppress the mixing of impurities from the inner wall of the reaction furnace.
The film thickness of the Si film and the film thickness of the a-SiC sufficient to suppress the peeling of the a-Si film may be about 200 angstroms in total, so that the throughput due to the low film formation rate of the a-SiC is sufficient. Does not occur. Note that a
Since the carbon contained in -SiC is chemically bonded in the film, the carbon is not desorbed from the film and is not mixed with a-Si formed later to be an impurity. Therefore, there is no problem even if a-SiC is exposed to the outermost layer of the inner wall of the reaction furnace.

【0070】このことは、a−Siを形成する直前に毎
回a−SiCを形成することにより、不純物の混入が防
止され、ダストの発生が抑制され、さらに膜剥がれに起
因するエッチング工程が削減されてスループットが向上
することを意味する。
This means that by forming a-SiC every time immediately before forming a-Si, it is possible to prevent impurities from being mixed in, suppress the generation of dust, and reduce the etching process due to film peeling. It means that the throughput is improved.

【0071】以下、本実施例の効果について説明する。
まず、プラズマCVD法によってa−Si膜を形成する
際のプリデポジション膜厚とa−Si膜中に含まれる不
純物との関係について調べた。その結果を下記第6表に
示す。なお、プリデポジション前のプラズマエッチング
としては、エッチングガスとして(SF6 +O2 )を用
いた。また、a−Si膜中の不純物濃度は、硫黄(S)
濃度およびフッ素(F)濃度について調べた。
The effects of this embodiment will be described below.
First, the relationship between the predeposition film thickness when forming an a-Si film by the plasma CVD method and the impurities contained in the a-Si film was examined. The results are shown in Table 6 below. For the plasma etching before predeposition, (SF 6 + O 2 ) was used as an etching gas. The impurity concentration in the a-Si film is sulfur (S).
The concentration and the fluorine (F) concentration were examined.

【0072】[0072]

【表6】 [Table 6]

【0073】第6表から明らかなように、プリデポジシ
ョン膜が0.4μm程度以上形成されることにより、硫
黄濃度およびフッ素濃度が共に減少している。したがっ
て、a−Siプリデポジョン膜厚としては0.4μm程
度必要である。また、図9には、プリデポジション膜厚
と、不純物濃度(硫黄、フッ素)およびa−Si膜の最
小局在準位密度との関係を示す。図9から分かるよう
に、硫黄濃度およびフッ素濃度と、最小局在準位密度と
は正の相関関係がある。すなわち、不純物濃度が減少す
ることにより、最小局在準位密度も減少する。
As is clear from Table 6, both the sulfur concentration and the fluorine concentration are reduced by forming the predeposition film to a thickness of about 0.4 μm or more. Therefore, the film thickness of the a-Si predeposition is required to be about 0.4 μm. Further, FIG. 9 shows the relationship between the predeposition film thickness, the impurity concentration (sulfur, fluorine) and the minimum localized level density of the a-Si film. As can be seen from FIG. 9, the sulfur concentration and the fluorine concentration have a positive correlation with the minimum localized level density. That is, as the impurity concentration decreases, the minimum localized level density also decreases.

【0074】次に、プラズマCVD法によるa−Si膜
形成における薄膜の形成膜厚と発生ダスト数との関係に
ついて調べた。その結果を下記第7表に示す。なお、発
生ダスト数は、6インチウエハにおいて、直径0.2μ
m以上のダストをレーザ光散乱によって確認された数と
した。
Next, the relationship between the film thickness of the thin film and the number of generated dusts in the formation of the a-Si film by the plasma CVD method was examined. The results are shown in Table 7 below. It should be noted that the number of generated dusts is 0.2μ in diameter in a 6-inch wafer.
Dust of m or more was defined as the number confirmed by laser light scattering.

【0075】[0075]

【表7】 [Table 7]

【0076】第7表から明らかなように、a−Si形成
膜厚が2.2μm程度になると極端に発生ダスト数が増
えた。次に、a−SiC膜を反応炉内壁とa−Si膜と
の間に設ける場合の効果を調べた。その結果を下記第8
表に示す。
As is clear from Table 7, the number of dust particles increased extremely when the film thickness of a-Si formed was about 2.2 μm. Next, the effect of providing the a-SiC film between the inner wall of the reaction furnace and the a-Si film was examined. The result is the 8th below.
Shown in the table.

【0077】[0077]

【表8】 [Table 8]

【0078】第8表から明らかなように、a−SiC膜
を厚さ200オングストロームで形成した後に、a−S
i膜を厚さ2.2μm形成した場合、a−Si膜を厚さ
2.2μmで形成した後に、a−SiC膜を厚さ200
オングストロームで形成した場合には、いずれの場合も
反応炉内壁に直接a−Si膜のみを厚さ2.2μmで形
成した場合と比較して極端に発生ダスト数が少なかっ
た。これは、前者の場合には、a−SiC膜が反応炉内
壁とa−Si膜との間に介在して密着力を向上させたた
めであり、後者の場合には、内部応力の小さいa−Si
C膜が膜剥がれを外側から抑え込んだためであると考え
られる。
As is clear from Table 8, after the a-SiC film was formed to a thickness of 200 angstroms, a-S
When the i film is formed to a thickness of 2.2 μm, the a-Si film is formed to a thickness of 2.2 μm and then the a-SiC film is formed to a thickness of 200 μm.
In the case of forming by angstrom, in any case, the number of generated dust was extremely smaller than that in the case where only the a-Si film was directly formed on the inner wall of the reaction furnace to have a thickness of 2.2 μm. This is because in the former case, the a-SiC film was interposed between the inner wall of the reaction furnace and the a-Si film to improve the adhesion, and in the latter case, a-SiC film having a small internal stress was used. Si
It is considered that this is because the C film suppressed film peeling from the outside.

【0079】次に、a−Si膜とa−SiC膜を交互に
形成する場合において、発生ダスト数を抑制した状態で
の堆積可能サイクルについて調べた。その結果を下記第
9表に示す。
Next, in the case of alternately forming the a-Si film and the a-SiC film, the depositable cycle with the number of generated dusts suppressed was examined. The results are shown in Table 9 below.

【0080】[0080]

【表9】 [Table 9]

【0081】第9表から明らかなように、厚さ200オ
ングストロームのa−SiC膜と、厚さ2μmのa−S
i膜を交互して形成する場合、10サイクルまでは発生
ダスト数が少なかった。
As is apparent from Table 9, an a-SiC film having a thickness of 200 Å and an a-S film having a thickness of 2 μm are used.
When i films were formed alternately, the number of generated dust was small up to 10 cycles.

【0082】このように、本実施例においては、内部応
力が小さく密着性に優れたa−SiCとa−Siとをプ
リデポジションして反応炉内壁にあらかじめ積層するこ
とにより、その後に形成するa−Siの膜剥がれが抑制
し、これによりダストの発生を防止すると共に、堆積可
能膜厚を大きくする。その結果、薄膜形成工程のスルー
プットを向上させることができる。
As described above, in this embodiment, a-SiC and a-Si, which have a small internal stress and excellent adhesion, are predeposited and pre-deposited on the inner wall of the reaction furnace to form them thereafter. The peeling of the a-Si film is suppressed, which prevents the generation of dust and increases the depositable film thickness. As a result, the throughput of the thin film forming process can be improved.

【0083】[0083]

【発明の効果】以上説明した如く本発明の第1の発明に
係る固体撮像装置は、電荷転送領域上に光電変換ダイオ
ードを含む電荷発生領域が積層された構造の固体撮像装
置において、ワイドバンドギャップ層またはn形半導体
層を光電変換ダイオード内の感光層と正電極との間の領
域に設けているので、ギャップ準位数の低減と正孔注入
阻止特性との均衡を図ることができ、残像値を低減させ
ることができる。
As described above, the solid-state image pickup device according to the first aspect of the present invention is a solid-state image pickup device having a structure in which a charge generation region including a photoelectric conversion diode is stacked on a charge transfer region. Since the layer or the n-type semiconductor layer is provided in the region between the photosensitive layer and the positive electrode in the photoelectric conversion diode, it is possible to balance the reduction of the gap level and the hole injection blocking characteristic, and to achieve the afterimage. The value can be reduced.

【0084】また、本発明の第2の発明に係る固体撮像
装置は、電荷転送領域上に光電変換ダイオードを含む電
荷発生領域が積層された構造の固体撮像装置において、
正電極が画素毎に区画されて段差部を有し、正孔注入阻
止層が正電極上のみに設けられているので、人間の目の
残像およびモニター等のシステム残像を考慮した場合に
素子の残像が無視され得る程度にまで残像値を低く抑制
することができる。さらに、本発明の固体撮像装置の製
造方法によれば、上記本発明の第1および第2の発明に
係る固体撮像装置を効率よく得ることができる。
A solid-state image pickup device according to a second aspect of the present invention is a solid-state image pickup device having a structure in which a charge generation region including a photoelectric conversion diode is stacked on a charge transfer region.
The positive electrode is divided into pixels and has a step portion, and the hole injection blocking layer is provided only on the positive electrode. Therefore, when the afterimage of human eyes and the system afterimage of a monitor are considered, The afterimage value can be suppressed to such a low level that the afterimage can be ignored. Furthermore, according to the method for manufacturing a solid-state imaging device of the present invention, the solid-state imaging device according to the first and second aspects of the present invention can be efficiently obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)および(B)はITO電極と画素電極と
の間に印加される電界を示す概略図。
1A and 1B are schematic views showing an electric field applied between an ITO electrode and a pixel electrode.

【図2】本発明の第1の発明に係る固体撮像装置を示す
断面図。
FIG. 2 is a sectional view showing a solid-state imaging device according to the first aspect of the present invention.

【図3】3−Field残像値と印加電界との関係を示
すグラフ。
FIG. 3 is a graph showing a relationship between a 3-Field afterimage value and an applied electric field.

【図4】(A)および(B)はワイドバンドギャップ層
の挿入位置を示す断面図。
4A and 4B are cross-sectional views showing the insertion position of the wide band gap layer.

【図5】光電変換ダイオードの深さと水素濃度との関係
を示すグラフ。
FIG. 5 is a graph showing the relationship between the depth of the photoelectric conversion diode and the hydrogen concentration.

【図6】本発明の第2の発明に係る固体撮像装置の一例
を示す断面図。
FIG. 6 is a cross-sectional view showing an example of a solid-state imaging device according to a second invention of the present invention.

【図7】(A)〜(D)は図6に示す固体撮像装置の作
製工程の一部を示す断面図。
7A to 7D are cross-sectional views showing a part of a manufacturing process of the solid-state imaging device shown in FIG.

【図8】本発明の第2の発明に係る固体撮像装置の他の
例を示す断面図。
FIG. 8 is a sectional view showing another example of the solid-state imaging device according to the second invention of the present invention.

【図9】プリデポジション膜厚と、最小局在準位密度お
よび不純物濃度との関係を示すグラフ。
FIG. 9 is a graph showing the relationship between the predeposition film thickness, the minimum localized level density, and the impurity concentration.

【図10】従来の固体撮像装置を示す断面図。FIG. 10 is a sectional view showing a conventional solid-state imaging device.

【符号の説明】[Explanation of symbols]

1,11…Ti画素電極、2…光電変換ダイオード、
3,16…ITO電極、11a…端部、12…a−Si
C:H(i)層、13,14…a−Si:H(i)層、
15…a−SiC:H(p)層、17…p形シリコン基
板17、17a…チャネル阻止領域、17b…空乏領
域、17c…蓄積ダイオード、18…ポリシリコン転送
電極、19…シリコン酸化膜、20…MoSi画素配線
電極、21…BPSG平坦化絶縁膜、22…レジスト
層。
1, 11 ... Ti pixel electrodes, 2 ... Photoelectric conversion diode,
3, 16 ... ITO electrode, 11a ... End portion, 12 ... a-Si
C: H (i) layer, 13, 14 ... a-Si: H (i) layer,
15 ... a-SiC: H (p) layer, 17 ... P-type silicon substrate 17, 17a ... Channel blocking region, 17b ... Depletion region, 17c ... Storage diode, 18 ... Polysilicon transfer electrode, 19 ... Silicon oxide film, 20 ... MoSi pixel wiring electrode, 21 ... BPSG flattening insulating film, 22 ... Resist layer.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 鉄也 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 飯田 義典 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 古川 章彦 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 井原 久典 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 市之瀬 秀夫 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tetsuya Yamaguchi No. 1 Komukai Toshiba Town, Saiwai-ku, Kawasaki City, Kanagawa Prefecture, Corporate Research & Development Center, Toshiba Corporation (72) Yoshinori Iida, Komukai Toshiba, Kawasaki City, Kanagawa Prefecture Town No. 1 Incorporated company Toshiba Research and Development Center (72) Inventor Akihiko Furukawa No. 1 Komukai Toshiba Town, Kouki-ku, Kawasaki City, Kanagawa Prefecture Incorporated company Toshiba Research and Development Center (72) Inventor Hisanori Ihara Yuuki Kawasaki, Kanagawa Prefecture Komukai-Toshiba-cho No. 1 Inside the Toshiba R & D Center Co., Ltd. (72) Inventor Hideo Ichinose No. 1 Komukai-Toshiba Town Co. Ltd. Kawasaki-shi, Kanagawa Inside the Toshiba Research and Development Center Co.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に形成され、光電変換により
生成された電荷を蓄積・転送する電荷転送領域と、前記
電荷転送領域上に積層され、入射した光から光電変換に
より電荷を生成する電荷発生領域とを具備し、 前記電荷発生領域は、前記電荷転送領域上に順次形成さ
れた正電極、正孔注入阻止層、感光層、電子注入阻止
層、および負電極で構成されており、前記感光層と前記
正電極との間の領域内に前記正孔注入阻止層と、前記感
光層よりもバンドギャップの大きいワイドバンドギャッ
プ層とが設けられていることを特徴とする固体撮像装
置。
1. A charge transfer region formed on a semiconductor substrate for accumulating and transferring charges generated by photoelectric conversion, and a charge stacked on the charge transfer region for generating charges by photoelectric conversion from incident light. A charge generation region, the charge generation region is composed of a positive electrode, a hole injection blocking layer, a photosensitive layer, an electron injection blocking layer, and a negative electrode, which are sequentially formed on the charge transfer region. A solid-state imaging device comprising the hole injection blocking layer and a wide bandgap layer having a bandgap larger than that of the photosensitive layer provided in a region between the photosensitive layer and the positive electrode.
【請求項2】 前記ワイドバンドギャップ層が前記感光
層と接触して設けられており、両者の界面近傍における
水素濃度が除々に変化している請求項1記載の固体撮像
装置。
2. The solid-state imaging device according to claim 1, wherein the wide band gap layer is provided in contact with the photosensitive layer, and the hydrogen concentration near the interface between the two changes gradually.
【請求項3】 前記ワイドバンドギャップ層は、感光層
の水素濃度よりも高い水素濃度を有する請求項1記載の
固体撮像装置。
3. The solid-state imaging device according to claim 1, wherein the wide band gap layer has a hydrogen concentration higher than that of the photosensitive layer.
【請求項4】半導体基板上に形成され、光電変換により
生成された電荷を蓄積・転送する電荷転送領域と、前記
電荷転送領域上に積層され、入射した光から光電変換に
より電荷を生成する電荷発生領域とを具備し、 前記電荷発生領域は、前記電荷転送領域上に順次形成さ
れた正電極、正孔注入阻止層、感光層、電子注入阻止
層、および負電極で構成されており、前記感光層と前記
正電極との間の領域内に正孔注入阻止層とn形半導体層
とが設けられていることを特徴とする固体撮像装置。
4. A charge transfer region formed on a semiconductor substrate for accumulating and transferring charges generated by photoelectric conversion, and a charge stacked on the charge transfer region for generating charges by photoelectric conversion from incident light. A charge generation region, the charge generation region is composed of a positive electrode, a hole injection blocking layer, a photosensitive layer, an electron injection blocking layer, and a negative electrode, which are sequentially formed on the charge transfer region. A solid-state imaging device comprising a hole injection blocking layer and an n-type semiconductor layer provided in a region between the photosensitive layer and the positive electrode.
【請求項5】 前記n形半導体層が前記感光層と接触し
て設けられており、両者の界面近傍における水素濃度が
除々に変化している請求項4記載の固体撮像装置。
5. The solid-state imaging device according to claim 4, wherein the n-type semiconductor layer is provided in contact with the photosensitive layer, and the hydrogen concentration near the interface between the two gradually changes.
【請求項6】半導体基板上に形成され、光電変換により
生成された電荷を蓄積・転送する電荷転送領域と、前記
電荷転送領域上に積層され、入射した光から光電変換に
より電荷を生成する電荷発生領域とを具備し、 前記電荷発生領域は、前記電荷転送領域上に順次形成さ
れた正電極、正孔注入阻止層、感光層、電子注入阻止
層、および負電極で構成されており、前記正電極は画素
毎に間隔をもって区画され、前記正孔注入阻止層が区画
された前記正電極上のみに設けられていることを特徴と
する固体撮像装置。
6. A charge transfer region formed on a semiconductor substrate for accumulating and transferring charges generated by photoelectric conversion, and a charge stacked on the charge transfer region for generating charges by photoelectric conversion from incident light. A charge generation region, the charge generation region is composed of a positive electrode, a hole injection blocking layer, a photosensitive layer, an electron injection blocking layer, and a negative electrode, which are sequentially formed on the charge transfer region. The solid-state imaging device, wherein the positive electrode is partitioned at intervals for each pixel, and the hole injection blocking layer is provided only on the partitioned positive electrode.
【請求項7】 前記間隔における正電極の端部上に前記
感光層が設けられている請求項6記載の固体撮像装置。
7. The solid-state imaging device according to claim 6, wherein the photosensitive layer is provided on an end portion of the positive electrode in the interval.
【請求項8】半導体基板上に、光電変換により生成され
た電荷を蓄積・転送する電荷転送領域を形成する工程
と、 前記電荷転送領域上に順次正電極、正孔注入阻止層、感
光層、電子注入阻止層、および負電極を形成する工程
と、 前記感光層と前記正電極との間の領域内に前記感光層よ
りもバンドギャップの大きいワイドバンドギャップ層を
設ける工程と、を具備することを特徴とする固体撮像装
置の製造方法。
8. A step of forming a charge transfer region for accumulating and transferring charges generated by photoelectric conversion on a semiconductor substrate, and a positive electrode, a hole injection blocking layer, a photosensitive layer in sequence on the charge transfer region, Forming an electron injection blocking layer and a negative electrode; and providing a wide bandgap layer having a bandgap larger than that of the photosensitive layer in a region between the photosensitive layer and the positive electrode. A method for manufacturing a solid-state imaging device, comprising:
【請求項9】前記ワイドバンドギャップ層を前記感光層
と接するように形成する際に、原料ガス流量の少なくと
も30倍の流量で水素ガスを供給してプラズマCVD法
により前記ワイドバンドギャップ層を形成する請求項8
記載の固体撮像装置の製造方法。
9. When the wide band gap layer is formed so as to be in contact with the photosensitive layer, hydrogen gas is supplied at a flow rate which is at least 30 times the flow rate of a raw material gas to form the wide band gap layer by a plasma CVD method. Claim 8
A method for manufacturing the described solid-state imaging device.
【請求項10】半導体基板上に、光電変換により生成さ
れた電荷を蓄積・転送する電荷転送領域を形成する工程
と、 前記電荷転送領域上に段差部を有する正電極を形成する
工程と、 前記正電極上のみに正孔注入阻止層を形成する工程と、 前記段差部の端面および前記正孔注入阻止層上に感光層
を形成する工程と、 前記感光層上に電子注入阻止層を介して負電極を形成す
る工程と、を具備することを特徴とする固体撮像装置の
製造方法。
10. A step of forming, on a semiconductor substrate, a charge transfer region for storing and transferring charges generated by photoelectric conversion, a step of forming a positive electrode having a step portion on the charge transfer region, Forming a hole injection blocking layer only on the positive electrode; forming a photosensitive layer on the end face of the step and the hole injection blocking layer; and through an electron injection blocking layer on the photosensitive layer. And a step of forming a negative electrode, the method for manufacturing a solid-state imaging device.
JP7051098A 1995-03-10 1995-03-10 Solid-state image sensor and manufacture thereof Pending JPH08250696A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7051098A JPH08250696A (en) 1995-03-10 1995-03-10 Solid-state image sensor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7051098A JPH08250696A (en) 1995-03-10 1995-03-10 Solid-state image sensor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH08250696A true JPH08250696A (en) 1996-09-27

Family

ID=12877344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7051098A Pending JPH08250696A (en) 1995-03-10 1995-03-10 Solid-state image sensor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH08250696A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015090957A (en) * 2013-11-07 2015-05-11 Nltテクノロジー株式会社 Image sensor and manufacturing method therefor
JP2015156493A (en) * 2011-05-31 2015-08-27 キヤノン株式会社 Detection device manufacturing method and detection device and detection system
JP2018056589A (en) * 2017-12-12 2018-04-05 ソニー株式会社 Imaging element and imaging device
WO2018212175A1 (en) * 2017-05-15 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 Photoelectric conversion element and imaging element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6170873A (en) * 1984-09-14 1986-04-11 Matsushita Electric Ind Co Ltd Solid-state image pickup device
JPS63144565A (en) * 1986-12-09 1988-06-16 Toshiba Corp Solid-state image sensing device
JPH0513748A (en) * 1991-07-03 1993-01-22 Canon Inc Solid-state image pickup element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6170873A (en) * 1984-09-14 1986-04-11 Matsushita Electric Ind Co Ltd Solid-state image pickup device
JPS63144565A (en) * 1986-12-09 1988-06-16 Toshiba Corp Solid-state image sensing device
JPH0513748A (en) * 1991-07-03 1993-01-22 Canon Inc Solid-state image pickup element

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156493A (en) * 2011-05-31 2015-08-27 キヤノン株式会社 Detection device manufacturing method and detection device and detection system
JP2015090957A (en) * 2013-11-07 2015-05-11 Nltテクノロジー株式会社 Image sensor and manufacturing method therefor
WO2018212175A1 (en) * 2017-05-15 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 Photoelectric conversion element and imaging element
JPWO2018212175A1 (en) * 2017-05-15 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 Photoelectric conversion device and imaging device
US10964737B2 (en) 2017-05-15 2021-03-30 Sony Semiconductor Solutions Corporation Photoelectric conversion device and imaging device
JP2018056589A (en) * 2017-12-12 2018-04-05 ソニー株式会社 Imaging element and imaging device

Similar Documents

Publication Publication Date Title
KR101682772B1 (en) Cmos image sensor with epitaxial passivation layer
JPS60113971A (en) Thin-film field-effect type semiconductor device and manufacture thereof
Nakazawa et al. Photodiode dopant structure with atomically flat Si surface for high-sensitivity and stability to UV light
US5378541A (en) Silicon thin film member
JPH08250696A (en) Solid-state image sensor and manufacture thereof
JPS6258552B2 (en)
US6936806B1 (en) Photoelectric conversion device and solid-state image sensing device using the same
US5155567A (en) Amorphous photoconductive material and photosensor employing the photoconductive material
JPH09261671A (en) Laminated solid-state image pickup device and color camera using the device
KR900001981B1 (en) Manufacturing method of semiconductor film
JPH0969649A (en) Semiconductor device
JPH0766380A (en) Solid-state image sensing device
JPH0652428B2 (en) Photoconductor
JPH0982933A (en) Solid state image sensing device and its manufacture
JP3020563B2 (en) Solid-state imaging device
JPH0310940B2 (en)
Miazza et al. Performance analysis of a-Si: H detectors deposited on CMOS chips
JPH0316184A (en) Optical semiconductor device
JP4067265B2 (en) Solid-state imaging device and manufacturing method thereof
JPH08116045A (en) Solid-state image sensing device
JPH05145110A (en) Photo conversion device and drive method thereof
JP2002050755A (en) Solid-state image pickup element
JPS59143379A (en) Photoconductor and manufacture thereof
JPH06291342A (en) Photovoltaic device
JPH0964406A (en) Semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061127

A131 Notification of reasons for refusal

Effective date: 20070404

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20070531

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070627

A521 Written amendment

Effective date: 20070827

Free format text: JAPANESE INTERMEDIATE CODE: A523

A521 Written amendment

Effective date: 20071005

Free format text: JAPANESE INTERMEDIATE CODE: A821

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071107

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080509