JPH08250504A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH08250504A
JPH08250504A JP5074695A JP5074695A JPH08250504A JP H08250504 A JPH08250504 A JP H08250504A JP 5074695 A JP5074695 A JP 5074695A JP 5074695 A JP5074695 A JP 5074695A JP H08250504 A JPH08250504 A JP H08250504A
Authority
JP
Japan
Prior art keywords
heat treatment
treatment step
silicon substrate
temperature
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5074695A
Other languages
Japanese (ja)
Inventor
Yoshimi Shirakawa
良美 白川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5074695A priority Critical patent/JPH08250504A/en
Publication of JPH08250504A publication Critical patent/JPH08250504A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE: To prevent impurities from entering a substrate in an intrinsic gettering process by carrying out intrinsic/gettering process comprised of a first heat treatment process to a third heat treatment process of various specific conditions with a silicon nitride film provided to a silicon board surface. CONSTITUTION: An about 1500Å-thick nitride film 2 is deposited by a CVD method after a heat oxide film for preventing a surface of a substrate 1 from being roughened is formed and a first heat treatment is carried out for one hour at about 900 to 1350 deg.C. Then, oxygen contained in a surface of the substrate 1 passes through a nitride film 2 and is diffused, and a denuded layer 3 is formed in a surface of the substrate 1 and an intrinsic point defect generation region 4 is formed in an inside thereof. Thereafter, when second (400 to 650 deg.C) and third (900 to 1350 deg.C for 0 to 5 hours) heat treatments are carried out, oxygen precipitation nucleus is formed in an intrinsic point defect generation region 4 and an oxygen precipitation is formed. Metallic impurities are prevented from entering following a heat treatment process by providing a nitride film 2 to a surface of the substrate 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであり、特に、半導体基板に素子領域を形成
する前のイントリンシック・ゲッタリング(IG)工程
とウエル形成工程とを互いに兼用することによって、処
理工程を短縮化した半導体装置の製造方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, an intrinsic gettering (IG) step and a well forming step both of which are performed before forming an element region on a semiconductor substrate. Thus, the present invention relates to a method for manufacturing a semiconductor device in which the processing steps are shortened.

【0002】[0002]

【従来の技術】従来、半導体ウェハとして用いられてい
るシリコン単結晶基板には、過飽和の不純物酸素が含ま
れており、この不純物酸素が熱処理工程においてシリコ
ン酸化物として基板内に析出して析出欠陥を形成し、こ
の析出欠陥が基板に混入した重金属元素等の金属不純物
をゲッタリングする現象がイントリンシック・ゲッタリ
ングとして知られている。
2. Description of the Related Art Conventionally, a silicon single crystal substrate used as a semiconductor wafer contains supersaturated impurity oxygen, and this impurity oxygen precipitates in the substrate as silicon oxide in a heat treatment step to cause a precipitation defect. It is known that intrinsic gettering is a phenomenon in which these precipitation defects form gettering metal impurities such as heavy metal elements mixed in the substrate.

【0003】そして、このイントリンシック・ゲッタリ
ングは、実際の半導体素子の製造工程において積極的に
利用されているが、析出欠陥が素子領域に存在する場合
には、半導体素子特性を劣化させる原因となることも知
られている。
This intrinsic gettering is positively used in the actual manufacturing process of semiconductor elements, but when precipitation defects are present in the element region, it causes deterioration of semiconductor element characteristics. It is also known to become.

【0004】したがって、このような不都合を改善する
ために、イントリンシック・ゲッタリング工程を行なう
場合には、イントリンシック・ゲッタリング工程を多段
階熱処理工程で行なうことにより基板における酸素析出
物の析出位置を精度良く制御している。
Therefore, in order to improve such inconvenience, when the intrinsic gettering step is performed, the intrinsic gettering step is performed by a multi-step heat treatment step so that the deposition position of oxygen precipitates on the substrate is increased. Is controlled accurately.

【0005】ここで、従来におけるイントリンシック・
ゲッタリング工程を図8及び図9を参照して説明する。
なお、図8は、イントリンシック・ゲッタリング工程の
タイム・チャートを表すものであり、縦軸に処理温度
(℃)を示し、横軸に処理時間を時間(hour)単位
で示しており、また、図9はイントリンシック・ゲッタ
リング工程の概略を図示したものである。
Here, the conventional intrinsic
The gettering process will be described with reference to FIGS. 8 and 9.
Note that FIG. 8 is a time chart of the intrinsic gettering process, in which the vertical axis represents the processing temperature (° C.) and the horizontal axis represents the processing time in hours. FIG. 9 shows the outline of the intrinsic gettering process.

【0006】図8及び図9(a)参照 まず、750℃の温度に保っている熱処理炉に被処理基
板としてのシリコン基板1を収容したのち、10℃/m
in(分)の昇温速度で1200℃まで昇温し、この温
度で1時間熱処理(工程1:第1熱処理工程)すること
によって、シリコン基板1表面に含まれていた酸素を外
方拡散させ、シリコン基板1表面に無欠陥層(Denu
ded zone)3を形成する。
Referring to FIGS. 8 and 9 (a), first, a silicon substrate 1 as a substrate to be processed is placed in a heat treatment furnace kept at a temperature of 750.degree.
By increasing the temperature to 1200 ° C. at a temperature increase rate of in (minutes) and performing heat treatment at this temperature for 1 hour (step 1: first heat treatment step), oxygen contained in the surface of the silicon substrate 1 is diffused outward. , A defect-free layer (Denu
ded zone) 3 is formed.

【0007】この場合、シリコン基板1内部において
は、シリコン基板1に含まれていた酸素原子の析出物の
核が分解して酸素は原子状態となり、その移動が極めて
自由になるため、シリコン基板1内部には酸素原子に起
因する極めて多数の真性点欠陥を含む真性点欠陥発生領
域4が形成される。
In this case, inside the silicon substrate 1, the nuclei of precipitates of oxygen atoms contained in the silicon substrate 1 are decomposed and oxygen becomes an atomic state, and its movement becomes extremely free. An intrinsic point defect generation region 4 including an extremely large number of intrinsic point defects due to oxygen atoms is formed inside.

【0008】図8及び図9(b)参照 次いで、シリコン基板1を4℃/minの降温速度で6
00℃まで降温(工程2)したのち、この温度で6時間
熱処理(工程3:第2熱処理工程)することによって、
シリコン基板1の内部においては、酸素と真性点欠陥と
から成る複合体である酸素析出核が析出して酸素析出核
発生領域5が形成される。
Next, referring to FIGS. 8 and 9B, the silicon substrate 1 is subjected to 6 at a temperature decreasing rate of 4 ° C./min.
After the temperature is decreased to 00 ° C. (step 2), heat treatment is performed at this temperature for 6 hours (step 3: second heat treatment step),
Inside the silicon substrate 1, oxygen precipitation nuclei, which is a composite of oxygen and intrinsic point defects, are precipitated to form the oxygen precipitation nuclei generation region 5.

【0009】図8及び図9(c)参照 次いで、シリコン基板1を3℃/minの昇温速度で1
100℃まで昇温(工程4)したのち、この温度で1時
間熱処理(工程5:第3熱処理工程)することによっ
て、シリコン基板1内部の酸素析出核を成長させ酸素析
出物析出領域6を形成する。
Next, referring to FIGS. 8 and 9C, the silicon substrate 1 is subjected to 1 at a temperature rising rate of 3 ° C./min.
After the temperature is raised to 100 ° C. (step 4), heat treatment is performed at this temperature for 1 hour (step 5: third heat treatment step) to grow oxygen precipitate nuclei inside the silicon substrate 1 to form an oxygen precipitate precipitate region 6. To do.

【0010】図8及び図9(d)参照 次いで、このシリコン基板1にDRAM(ダイナミック
・ランダム・アクセス・メモリ)を形成する場合には、
周辺回路を形成するためにシリコン基板1に設けたマス
ク7を利用して不純物をイオン注入し、注入したイオン
を活性化及びドライブインするために1100℃で10
時間のウエル形成のための熱処理工程を行なって、ウエ
ル領域8を形成する。
Referring to FIGS. 8 and 9D, when a DRAM (dynamic random access memory) is formed on the silicon substrate 1,
Impurities are ion-implanted by using the mask 7 provided on the silicon substrate 1 to form the peripheral circuit, and the implanted ions are activated at 10 ° C. for 10 minutes to drive in.
A well region 8 is formed by performing a heat treatment process for well formation for a certain period of time.

【0011】このウエル形成工程等の高温熱処理工程に
おいて、炉芯管、ウェハバスケット等の石英治具、或い
は、炉のヒーター部材に起因するFe、Cr、Cu、或
いは、Na等の金属不純物が酸素析出核、或いは、酸素
析出物にゲッタリングされることになる。
In the high temperature heat treatment step such as the well forming step, metal impurities such as Fe, Cr, Cu, or Na resulting from a furnace jig, a quartz jig such as a wafer basket, or a furnace heater member are oxygen. Gettering will occur in the precipitation nuclei or oxygen precipitates.

【0012】なお、このようなイントリンシック・ゲッ
タリング工程における第1熱処理工程は1000℃以上
で行なわれ、第2熱処理工程は600〜800℃で行な
われ、また、第3熱処理工程は1000℃以上で行なわ
れている。
The first heat treatment step in the intrinsic gettering step is performed at 1000 ° C. or higher, the second heat treatment step is performed at 600 to 800 ° C., and the third heat treatment step is 1000 ° C. or higher. It is done in.

【0013】[0013]

【発明が解決しようとする課題】しかし、従来のイント
リンシック・ゲッタリング工程には、15時間以上(図
8においては15.5時間)の長時間を要し、さらに、
DRAMの製法工程におけるウエル形成工程のためには
5時間以上(図8においては10時間)の高温熱処理を
行なうため、このプロセス初期における長時間の熱処理
工程は、生産性及び生産コストの面から問題となってい
る。
However, the conventional intrinsic gettering process requires a long time of 15 hours or more (15.5 hours in FIG. 8).
Since a high temperature heat treatment of 5 hours or more (10 hours in FIG. 8) is performed for the well formation step in the DRAM manufacturing method, the long heat treatment step at the beginning of this process is problematic in terms of productivity and production cost. Has become.

【0014】また、イントリンシック・ゲッタリング工
程において形成された酸素析出核、或いは、酸素析出物
によって金属不純物はゲッタリングされるものの、長時
間の高温処理工程において新たに金属不純物が侵入して
半導体素子劣化の原因となり、製造歩留りが低下する問
題も生ずる。
Further, although the metal impurities are gettered by the oxygen precipitation nuclei formed in the intrinsic gettering step or the oxygen precipitates, the metal impurities newly enter in the high temperature treatment step for a long time and the semiconductor is infiltrated. This also causes deterioration of the device, which causes a problem that the manufacturing yield decreases.

【0015】したがって、本発明はイントリンシック・
ゲッタリング工程を含む高温熱処理工程を短縮し、且
つ、熱処理中におけるシリコン基板中への金属不純物の
侵入を防止することを目的とする。
Accordingly, the present invention is an intrinsic
It is an object of the present invention to shorten a high temperature heat treatment step including a gettering step and prevent metal impurities from entering a silicon substrate during the heat treatment.

【0016】[0016]

【課題を解決するための手段】図1は本発明の原理的構
成を表す半導体装置の製造工程のタイム・チャートであ
り、図1を参照して本発明における課題を解決するため
の手段を説明する。
FIG. 1 is a time chart of a manufacturing process of a semiconductor device showing a principle configuration of the present invention, and a means for solving the problem in the present invention will be described with reference to FIG. To do.

【0017】図1参照 (1)本発明は、半導体装置の製造方法において、シリ
コン基板上にシリコン窒化膜を堆積させる工程、シリコ
ン基板を900〜1350℃で等温熱処理する第1熱処
理工程、シリコン基板を400〜650℃で等温熱処理
する第2熱処理工程、シリコン基板を900〜1350
℃で0〜5時間の等温熱処理する第3熱処理工程、及
び、シリコン基板に不純物拡散領域を形成する熱処理工
程を有すると共に、少なくとも第1乃至第3熱処理工程
の一部とシリコン基板に不純物拡散領域を形成する熱処
理工程とを兼ねて行なうことを特徴とする。
See FIG. 1 (1) In the method of manufacturing a semiconductor device according to the present invention, a step of depositing a silicon nitride film on a silicon substrate, a first heat treatment step of isothermally heat treating the silicon substrate at 900 to 1350 ° C., and a silicon A second heat treatment step of isothermally heat-treating the substrate at 400 to 650 ° C., 900 to 1350 for the silicon substrate.
A third heat treatment step of performing isothermal heat treatment at 0 ° C. for 5 hours, and a heat treatment step of forming an impurity diffusion region in the silicon substrate, and at least part of the first to third heat treatment steps and impurity diffusion in the silicon substrate. It is characterized in that it is performed also as a heat treatment step of forming a region.

【0018】また、本発明は、前記(1)の半導体装置
の製造方法において、シリコン窒化膜の堆積に先立っ
て、シリコン基板上に厚さ20Å以上のシリコン酸化膜
を形成することを特徴とする。
Further, the present invention is characterized in that in the method of manufacturing a semiconductor device described in (1) above, a silicon oxide film having a thickness of 20 Å or more is formed on a silicon substrate prior to the deposition of the silicon nitride film. .

【0019】(2)また、本発明は、上記(1)の半導
体装置の製造方法において、第1熱処理工程と第2熱処
理工程との間の降温工程における降温速度を15℃/分
以下とし、また、第2熱処理工程と第3熱処理工程との
間の昇温工程との間の昇温速度を15℃/分以下とする
と共に、第3の熱処理工程の一部とシリコン基板に不純
物拡散領域を形成する熱処理工程とを兼ねて行なうこと
を特徴とする。
(2) Further, in the present invention, in the method for manufacturing a semiconductor device according to the above (1), the temperature lowering rate in the temperature lowering step between the first heat treatment step and the second heat treatment step is 15 ° C./minute or less, In addition, the temperature rising rate between the second heat treatment step and the third heat treatment step is set to 15 ° C./min or less, and a part of the third heat treatment step and the impurity diffusion region in the silicon substrate are performed. Is also performed as a heat treatment step for forming.

【0020】また、本発明は、前記(2)の半導体装置
の製造方法において、第1熱処理工程及び第2熱処理工
程の少なくとも一工程を30分以上行なうことを特徴と
する。
Further, the present invention is characterized in that in the method of manufacturing a semiconductor device described in (2), at least one of the first heat treatment step and the second heat treatment step is performed for 30 minutes or more.

【0021】(3)また、本発明は、上記(2)半導体
装置の製造方法において、第2熱処理工程と第3熱処理
工程との間にシリコン基板を600〜900℃で等温熱
処理する中間熱処理工程を設けると共に、第2熱処理工
程と中間熱処理工程との間の昇温工程及び中間熱処理工
程と第3熱処理工程との間の昇温工程における昇温速度
を15℃/分以下としたことを特徴とする。
(3) In addition, the present invention provides the intermediate heat treatment in which the silicon substrate is isothermally heat-treated at 600 to 900 ° C. between the second heat treatment step and the third heat treatment step in the method (2) for manufacturing a semiconductor device. In addition to providing the steps, the temperature raising rate in the temperature raising step between the second heat treatment step and the intermediate heat treatment step and in the temperature raising step between the intermediate heat treatment step and the third heat treatment step is set to 15 ° C./min or less. Characterize.

【0022】また、本発明は、前記(3)の半導体装置
の製造方法において、第1熱処理工程、第2熱処理工
程、及び、中間熱処理工程の少なくとも一工程を30分
以上行なうことを特徴とする。
Further, the present invention is characterized in that in the method of manufacturing a semiconductor device according to (3), at least one of the first heat treatment step, the second heat treatment step and the intermediate heat treatment step is performed for 30 minutes or more. .

【0023】(4)また、本発明は、上記(1)の半導
体装置の製造方法において、シリコン基板上にシリコン
窒化膜を堆積させる工程と第1熱処理工程との間にシリ
コン基板に不純物をイオン注入する工程を設け、また、
第1熱処理工程と第2熱処理工程との間の降温工程にお
ける降温速度を15℃/分以下とし、且つ、第2熱処理
工程と第3熱処理工程との間の昇温工程における昇温速
度を15℃/分以下とすると共に、少なくとも第1の熱
処理工程の一部とシリコン基板に不純物拡散領域を形成
する熱処理工程とを兼ねて行なうことを特徴とする。
(4) Further, in the present invention, in the method for manufacturing a semiconductor device according to (1), impurities are ion-implanted in the silicon substrate between the step of depositing a silicon nitride film on the silicon substrate and the first heat treatment step. There is a step of injecting,
The temperature decrease rate in the temperature decrease step between the first heat treatment step and the second heat treatment step is 15 ° C./minute or less, and the temperature increase rate in the temperature increase step between the second heat treatment step and the third heat treatment step is 15 C./minute or less, and at least part of the first heat treatment step and the heat treatment step of forming the impurity diffusion region in the silicon substrate are performed.

【0024】また、本発明は、前記(4)の半導体装置
の製造方法において、第1熱処理工程及び第2熱処理工
程の等温熱処理の少なくとも一工程を30分以上行なう
ことを特徴とする。
Further, the present invention is characterized in that in the semiconductor device manufacturing method of (4), at least one of the isothermal heat treatments of the first heat treatment step and the second heat treatment step is performed for 30 minutes or more.

【0025】(5)また、本発明は、上記(4)の半導
体装置の製造方法において、第2熱処理工程と第3熱処
理工程との間にシリコン基板を600〜900℃で等温
熱処理する中間熱処理工程を設けると共に、第2熱処理
工程と中間熱処理工程との間の昇温工程及び中間熱処理
工程と第3熱処理工程との間の昇温工程における昇温速
度を15℃/分以下としたことを特徴とする。
(5) Further, the present invention is the method of manufacturing a semiconductor device according to the above (4), in which the silicon substrate is subjected to an isothermal heat treatment at 600 to 900 ° C. between the second heat treatment step and the third heat treatment step. The heat treatment step is provided, and the temperature raising rate in the temperature raising step between the second heat treatment step and the intermediate heat treatment step and in the temperature raising step between the intermediate heat treatment step and the third heat treatment step is 15 ° C./min or less. Is characterized by.

【0026】また、本発明は、前記(5)の半導体装置
の製造方法において、第1熱処理工程、第2熱処理工
程、及び、中間熱処理工程の少なくとも一工程を30分
以上行なうことを特徴とする。
Further, the present invention is characterized in that in the semiconductor device manufacturing method of (5), at least one of the first heat treatment step, the second heat treatment step, and the intermediate heat treatment step is performed for 30 minutes or more. .

【0027】[0027]

【作用】本発明の半導体装置の製造方法において、第1
熱処理工程乃至第3熱処理工程からなるイントリンシッ
ク・ゲッタリング工程を、シリコン基板1表面にシリコ
ン窒化膜2を設けた状態で行なうことによって、イント
リンシック・ゲッタリング工程において外部からシリコ
ン基板1内に金属不純物等が侵入するのを防止すること
ができる。
In the method of manufacturing a semiconductor device of the present invention, the first
By performing the intrinsic gettering process including the heat treatment process to the third heat treatment process in a state where the silicon nitride film 2 is provided on the surface of the silicon substrate 1, the metal in the silicon substrate 1 is externally supplied in the intrinsic gettering process. It is possible to prevent impurities and the like from entering.

【0028】この様子を図2を参照して説明する。な
お、図2(a)は本発明のイントリンシック・ゲッタリ
ング工程の終了したシリコン基板1の要部断面図であ
り、また、図2(b)はイントリンシック・ゲッタリン
グ処理を行なわないシリコン基板(無IG処理)、シリ
コン窒化膜を設けないでイントリンシック・ゲッタリン
グ処理を行なったシリコン基板(無窒化膜IG処理)、
及び、シリコン窒化膜を設けてイントリンシック・ゲッ
タリング処理を行なった基板(有窒化膜IG処理:本発
明に相当)にダイオードを形成した場合の酸化膜耐圧の
良品率を示した図である。
This situation will be described with reference to FIG. Note that FIG. 2A is a cross-sectional view of an essential part of the silicon substrate 1 on which the intrinsic gettering process of the present invention is completed, and FIG. 2B is a silicon substrate on which the intrinsic gettering process is not performed. (Non-IG processing), a silicon substrate that has been subjected to intrinsic gettering processing without a silicon nitride film (non-IG processing)
FIG. 9 is a diagram showing a non-defective product rate of an oxide film breakdown voltage when a diode is formed on a substrate (nitrided film IG process: equivalent to the present invention) on which a silicon nitride film is provided and an intrinsic gettering process is performed.

【0029】図2(a)参照 シリコン基板1表面にシリコン窒化膜2を設けてイント
リンシック・ゲッタリング工程を行なった場合、シリコ
ン基板1表面から約30μmの深さdまでの範囲が無欠
陥層3となり、その下のシリコン基板1内部に酸素析出
物析出領域6が形成される。
2A, when the intrinsic gettering process is performed by providing the silicon nitride film 2 on the surface of the silicon substrate 1, the defect-free layer extends from the surface of the silicon substrate 1 to the depth d of about 30 μm. 3, and an oxygen precipitate precipitation region 6 is formed inside the silicon substrate 1 thereunder.

【0030】この場合、シリコン基板1表面に耐酸化膜
となるシリコン窒化膜2が存在するにも拘らず、酸素の
外方拡散が生じたことを意味しており、これは、高温熱
処理によってシリコン基板1中の酸素が酸素原子状態と
なって移動が自由になり、酸素分子、即ち、O2 は透過
しなくとも、酸素原子は透過された結果と判断される。
In this case, although the silicon nitride film 2 serving as an oxidation resistant film is present on the surface of the silicon substrate 1, it means that outward diffusion of oxygen has occurred. It is judged that the oxygen in the substrate 1 becomes an oxygen atom state and becomes free to move, and the oxygen atom, that is, O 2 is not transmitted, but the oxygen atom is transmitted.

【0031】図2(b)参照 また、各シリコン基板1に設けたダイオードの酸化膜耐
圧良品率を調べると、イントリンシック・ゲッタリング
処理を行なわないシリコン基板1(無IG処理)の場合
には、約45%程度であるが、シリコン窒化膜2を設け
ないでイントリンシック・ゲッタリング処理を行なった
シリコン基板1(無窒化膜IG処理)の場合には、良品
率は約20〜35%であり、無IG処理と比べて良品率
が大幅に低下する。
Further, referring to FIG. 2B, the ratio of the non-defective oxide film withstand voltage of the diode provided on each silicon substrate 1 is examined. In the case of the silicon substrate 1 (intrinsic gettering process not performed) (IG-free process). Although it is about 45%, in the case of the silicon substrate 1 (non-nitrided film IG processing) which has been subjected to the intrinsic gettering processing without providing the silicon nitride film 2, the non-defective rate is about 20 to 35%. Yes, the rate of non-defective products is significantly reduced as compared with the non-IG process.

【0032】一方、シリコン窒化膜2を設けてイントリ
ンシック・ゲッタリング処理を行なった基板(有窒化膜
IG処理)の場合には、約55〜70%と良品率が向上
しているのが確認され、これらの結果から、イントリン
シック・ゲッタリング工程においては、炉芯管、石英治
具、或いは、炉のヒーター等から金属不純物が侵入する
可能性があるが、シリコン窒化膜2を設けると、シリコ
ン窒化膜2が金属不純物に対するバリアとなって、シリ
コン基板1内に侵入しなくなる結果と判断される。
On the other hand, in the case of the substrate on which the silicon nitride film 2 is provided and the intrinsic gettering process is performed (nitride film IG process), it is confirmed that the yield rate is improved to about 55 to 70%. From these results, in the intrinsic gettering process, metal impurities may enter from the furnace core tube, the quartz jig, the heater of the furnace, or the like. However, when the silicon nitride film 2 is provided, It is judged that the silicon nitride film 2 serves as a barrier against metal impurities and does not enter the silicon substrate 1.

【0033】また、第1熱処理工程乃至第3熱処理工程
の一部とシリコン基板1に不純物拡散領域を形成する熱
処理工程とを兼ねて行なうことによって、プロセス初期
の熱処理工程を短縮化することができる。
Further, by performing a part of the first heat treatment step to the third heat treatment step and the heat treatment step of forming the impurity diffusion region in the silicon substrate 1, the heat treatment step at the initial stage of the process can be shortened. .

【0034】また、第1熱処理工程を、900〜135
0℃の等温熱処理とすることによってシリコン基板1表
面に含まれている酸素を外方拡散して表面に無欠陥層3
を形成することができると共に、シリコン基板1内部に
真性点欠陥発生領域4を形成することができる。
In addition, the first heat treatment step is performed at 900 to 135
By the isothermal heat treatment at 0 ° C., oxygen contained in the surface of the silicon substrate 1 is outwardly diffused to form a defect-free layer 3 on the surface.
And the intrinsic point defect generation region 4 can be formed inside the silicon substrate 1.

【0035】また、第2熱処理工程を、400〜650
℃の等温熱処理とすることによってシリコン基板1内部
に酸素析出核発生領域5を形成することができ、さら
に、第3熱処理工程を、900〜1350℃の等温熱処
理とすることによってシリコン基板1内部に酸素析出物
析出領域6を形成することができる。
Further, the second heat treatment step is carried out at 400 to 650.
The oxygen precipitation nucleus generation region 5 can be formed inside the silicon substrate 1 by performing the isothermal heat treatment at ℃, and further, by performing the third heat treatment at the isothermal heat treatment at 900 to 1350 ° C., the silicon substrate 1 can be formed. An oxygen precipitate precipitation region 6 can be formed inside.

【0036】また、シリコン窒化膜2の堆積に先立っ
て、シリコン基板1上に厚さ20Å以上のシリコン酸化
膜を形成することによって、シリコン基板1表面の荒れ
を低減することができる。
By forming a silicon oxide film having a thickness of 20 Å or more on the silicon substrate 1 prior to the deposition of the silicon nitride film 2, it is possible to reduce the roughness of the surface of the silicon substrate 1.

【0037】また、第1熱処理工程と第2熱処理工程と
の間の降温工程における降温速度を15℃/分以下と
し、また、第2熱処理工程と第3熱処理工程との間の昇
温工程との間の昇温速度を15℃/分以下とすることに
よって、析出した微小析出物の解離による消失を防止す
ることができ、さらに、第3の熱処理工程の一部とシリ
コン基板1に不純物拡散領域を形成する熱処理工程とを
兼ねて行なうことによって、熱処理工程を短縮すること
ができる。
Further, the temperature lowering rate in the temperature lowering step between the first heat treating step and the second heat treating step is set to 15 ° C./minute or less, and the temperature raising step between the second heat treating step and the third heat treating step is performed. By setting the rate of temperature rise during the heating to 15 ° C./minute or less, it is possible to prevent the fine precipitates that have been deposited from disappearing due to dissociation, and further, to carry out impurity diffusion in part of the third heat treatment step and the silicon substrate 1. The heat treatment step can be shortened by performing the heat treatment step for forming the region as well.

【0038】また、第2熱処理工程と第3熱処理工程と
の間にシリコン基板1を600〜900℃で等温熱処理
する中間熱処理工程を設けることにより、第3熱処理工
程までの昇温速度を早くすることができ、且つ、第3熱
処理工程を短縮化することができる。
Further, by providing an intermediate heat treatment step for isothermally heat-treating the silicon substrate 1 at 600 to 900 ° C. between the second heat treatment step and the third heat treatment step, the temperature rising rate up to the third heat treatment step can be increased. And the third heat treatment step can be shortened.

【0039】また、シリコン基板1上にシリコン窒化膜
2を堆積させる工程と第1熱処理工程との間にシリコン
基板1に不純物をイオン注入する工程を設けて第1の熱
処理工程とシリコン基板1に不純物拡散領域を形成する
熱処理工程とを兼ねて行なうことによって、熱処理時間
を短縮することができ、また、第3熱処理工程も短縮化
することができる。
Further, a step of ion-implanting impurities into the silicon substrate 1 is provided between the step of depositing the silicon nitride film 2 on the silicon substrate 1 and the first heat treatment step, and the first heat treatment step and the silicon substrate 1 are formed. By also performing the heat treatment step of forming the impurity diffusion region, the heat treatment time can be shortened, and the third heat treatment step can also be shortened.

【0040】また、シリコン基板1上にシリコン窒化膜
2を堆積させる工程と第1熱処理工程との間にシリコン
基板1に不純物をイオン注入する工程を設ける場合に、
第2熱処理工程と第3熱処理工程との間にシリコン基板
1を600〜900℃で等温熱処理する中間熱処理工程
を設けることにより、第3熱処理工程までの昇温速度を
早くすることができ、且つ、第3熱処理工程を短縮化す
ることができる。
When a step of ion-implanting impurities into the silicon substrate 1 is provided between the step of depositing the silicon nitride film 2 on the silicon substrate 1 and the first heat treatment step,
By providing an intermediate heat treatment step of isothermally heat-treating the silicon substrate 1 at 600 to 900 ° C. between the second heat treatment step and the third heat treatment step, the temperature rising rate up to the third heat treatment step can be increased, In addition, the third heat treatment step can be shortened.

【0041】また、上記の各半導体装置の製造方法にお
いて、第1熱処理工程及び第2熱処理工程、或いは、中
間熱処理工程の少なくとも一工程を30分以上行なうこ
とによって、外方拡散、酸素析出核の形成、或いは、酸
素析出物の析出が最低限度行なうことができる。
In the method of manufacturing each semiconductor device described above, at least one of the first heat treatment step and the second heat treatment step or the intermediate heat treatment step is performed for 30 minutes or more, whereby outward diffusion and oxygen precipitation nuclei are generated. Formation or precipitation of oxygen precipitates can be carried out to a minimum.

【0042】[0042]

【実施例】図3及び図4を参照して本発明の第1の実施
例を説明する。なお、図3はイントリンシック・ゲッタ
リング工程の概略を図示したものであり、また、図4は
イントリンシック・ゲッタリング工程のタイム・チャー
トを表すものであり、縦軸に処理温度(℃)を示し、横
軸に処理時間を時間(hour)単位で示している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to FIGS. 3 shows an outline of the intrinsic gettering step, and FIG. 4 shows a time chart of the intrinsic gettering step, in which the treatment temperature (° C.) is plotted on the vertical axis. The horizontal axis indicates the processing time in units of time.

【0043】図3(a)及び図4参照 まず、不純物酸素濃度が30ppmであるシリコン基板
1を熱酸化して表面にシリコン基板1表面の荒れを防止
する500Åの熱酸化膜(図示せず)を形成したのち、
CVD法によって厚さ1500Åのシリコン窒化膜2を
堆積させ、次いで、750℃の温度に保っている熱処理
炉に熱酸化膜及びシリコン窒化膜2を設けたシリコン基
板1を収容したのち、常圧のN2 雰囲気中で10℃/m
in(分)の昇温速度で1200℃まで昇温し、この温
度で1時間熱処理(工程2:第1熱処理工程)すること
によって、シリコン基板1表面に含まれていた酸素を外
方拡散してシリコン基板1表面に無欠陥層3(Denu
ded zone)を形成する。
3 (a) and FIG. 4 First, a 500 Å thermal oxide film (not shown) for thermally oxidizing the silicon substrate 1 having an impurity oxygen concentration of 30 ppm to prevent the surface of the silicon substrate 1 from being roughened. After forming
A silicon nitride film 2 having a thickness of 1500 Å is deposited by the CVD method, and then the silicon substrate 1 provided with the thermal oxide film and the silicon nitride film 2 is housed in a heat treatment furnace kept at a temperature of 750 ° C. 10 ° C / m in N 2 atmosphere
By increasing the temperature to 1200 ° C. at a temperature increase rate of in (minutes) and performing heat treatment at this temperature for 1 hour (step 2: first heat treatment step), oxygen contained in the surface of the silicon substrate 1 is diffused outward. The defect-free layer 3 (Denu
ded zone).

【0044】なお、実施例における第1熱処理工程の温
度は1200℃であるものの、この数値に限られるもの
ではなく、温度が低ければ、外方拡散が少なく表面に無
欠陥層が形成されにくくなり、温度が高すぎるとシリコ
ンの融点に近づき基板の結晶性が低下するので、900
〜1350℃の範囲が好適であり、さらに1050〜1
250℃の範囲がより好適である。
Although the temperature of the first heat treatment step in the example is 1200 ° C., it is not limited to this value, and if the temperature is low, the outward diffusion is small and the defect-free layer is hard to be formed on the surface. If the temperature is too high, the melting point of silicon approaches and the crystallinity of the substrate deteriorates.
Is preferably in the range of 1050 to 1350 ° C., and more preferably 1050-1
The range of 250 ° C. is more preferable.

【0045】この場合、シリコン基板1に含まれていた
酸素はその移動が極めて自由になるため、シリコン基板
1表面に存在する酸素はシリコン基板1表面に設けたシ
リコン窒化膜2を透過して外方拡散することができる。
また、シリコン基板1内部においては、従来のイントリ
ンシック・ゲッタリング工程と同様に酸素原子に起因す
る極めて多数の真性点欠陥を含む真性点欠陥発生領域4
が形成される。
In this case, since the oxygen contained in the silicon substrate 1 becomes extremely free to move, the oxygen existing on the surface of the silicon substrate 1 permeates the silicon nitride film 2 provided on the surface of the silicon substrate 1 and is removed from the outside. Can be diffused.
In the silicon substrate 1, an intrinsic point defect generation region 4 including an extremely large number of intrinsic point defects caused by oxygen atoms is formed as in the conventional intrinsic gettering step.
Is formed.

【0046】図3(b)及び図4参照 次いで、シリコン基板1を4℃/minの降温速度で5
00℃まで降温した(工程3)のち、この温度で3時間
熱処理(工程4:第2熱処理工程)することによって、
シリコン基板1の内部には酸素と真性点欠陥とから成る
複合体である酸素析出核が析出して酸素析出核発生領域
5が形成される。
3 (b) and FIG. 4 Next, the silicon substrate 1 is subjected to 5 ° C. at a temperature decreasing rate of 4 ° C./min.
After the temperature is lowered to 00 ° C. (step 3), heat treatment is performed at this temperature for 3 hours (step 4: second heat treatment step),
Inside the silicon substrate 1, oxygen precipitation nuclei which are a composite of oxygen and an intrinsic point defect are deposited to form an oxygen precipitation nuclei generation region 5.

【0047】なお、第2熱処理工程の温度は500℃に
限られるものではなく、低い温度で熱処理する程多数の
酸素析出物の核(微小析出物)ができ、ゲッタリング能
力を高めることができるので、400〜650℃の範囲
であれば良く、さらに、450〜550℃の範囲がより
好適であり、低温を採用することによって第2の熱処理
時間をより短くすることができる。
The temperature of the second heat treatment step is not limited to 500.degree. C. As the heat treatment is carried out at a lower temperature, a larger number of nuclei of oxygen precipitates (fine precipitates) can be formed and the gettering ability can be enhanced. Therefore, the temperature may be in the range of 400 to 650 ° C, more preferably in the range of 450 to 550 ° C, and the second heat treatment time can be further shortened by adopting a low temperature.

【0048】図3(c)及び図4参照 次いで、シリコン基板1を4℃/minの昇温速度で1
100℃まで昇温して(工程5)、酸素析出核を成長さ
せて酸素析出物析出領域6を形成し(工程6:第3熱処
理工程)、直ちに4℃/minの降温速度で750℃ま
で降温(工程7)する。
3 (c) and FIG. 4, the silicon substrate 1 is then subjected to 1 at a temperature rising rate of 4 ° C./min.
The temperature is raised to 100 ° C. (step 5), oxygen precipitate nuclei are grown to form an oxygen precipitate precipitation region 6 (step 6: third heat treatment step), and immediately up to 750 ° C. at a temperature decrease rate of 4 ° C./min. The temperature is lowered (step 7).

【0049】なお、この場合の第3熱処理工程は実質的
に0時間であるが、0〜5時間行なっても良いものであ
り、時間が長いほど酸素析出物の析出量が多くなるので
ゲッタリング作用は高まるが、処理時間は長くなり生産
性が低下する。
The third heat treatment step in this case is substantially 0 hour, but it may be performed for 0 to 5 hours, and the longer the time, the greater the amount of oxygen precipitates deposited, so gettering. Although the action is enhanced, the processing time is prolonged and the productivity is reduced.

【0050】また、この第3熱処理工程の温度は110
0℃に限られるものではなく、900〜1350℃の範
囲であれば良く、さらに、1000〜1150℃の範囲
がより好適であり、低温であれば酸素析出物の析出が少
なくなり、一方、高温過ぎると、析出した酸素析出物が
解離して減少する。
The temperature of this third heat treatment step is 110.
The temperature is not limited to 0 ° C., but may be in the range of 900 to 1350 ° C., more preferably in the range of 1000 to 1150 ° C., and the precipitation of oxygen precipitates may be reduced at low temperatures, while at high temperatures. After that, the precipitated oxygen precipitates are dissociated and reduced.

【0051】図3(d)及び図4参照 次いで、このシリコン基板1にマスク7を設け、このマ
スク7を利用して不純物をイオン注入により選択的に導
入したのち、シリコン基板1を再び熱処理炉に収容し
て、注入したイオンを活性化及びドライブインするため
に1100℃で10時間の熱処理工程を行なってウエル
領域8を形成する。なお、このウエル領域8には、例え
ば、DRAMの周辺回路を形成する。
Next, a mask 7 is provided on the silicon substrate 1, impurities are selectively introduced by ion implantation using the mask 7, and then the silicon substrate 1 is heat-treated again. And a well region 8 is formed by performing a heat treatment process at 1100 ° C. for 10 hours in order to activate and drive in the implanted ions. In this well region 8, for example, a peripheral circuit of DRAM is formed.

【0052】なお、上記のイントリンシック・ゲッタリ
ング工程に用いたシリコン窒化膜2は、イオン注入工程
におけるマスク7として、或いは、素子分離等のための
選択酸化工程(LOCOS工程)におけるマスクとして
用いることができるものであり、ウエル領域8を形成し
たのち選択酸化工程を行なっても良いし、或いは、同時
に行なっても良い。
The silicon nitride film 2 used in the intrinsic gettering step is used as the mask 7 in the ion implantation step or as the mask in the selective oxidation step (LOCOS step) for element isolation or the like. The selective oxidation process may be performed after forming the well region 8 or may be performed simultaneously.

【0053】このイントリンシック・ゲッタリング工程
後のウエル形成に伴う熱処理工程によって酸素析出物を
増加することができるので、第3熱処理工程の処理時間
を短くすることができ、例えば、図3の場合には全体で
21.6時間(イントリンシック・ゲッタリング工程が
11.6時間、ウエル形成工程が10時間)であり、図
8の従来例の25.5時間(イントリンシック・ゲッタ
リング工程が15.5時間、ウエル形成工程が10時
間)と比べて、処理時間を短縮することができる。な
お、この処理時間の短縮には、第2熱処理工程の時間の
短縮も大きく寄与している。
Since the oxygen precipitates can be increased by the heat treatment step associated with the well formation after the intrinsic gettering step, the treatment time of the third heat treatment step can be shortened. For example, in the case of FIG. 21.6 hours (11.6 hours for the intrinsic gettering step and 10 hours for the well forming step), and 25.5 hours (15 hours for the intrinsic gettering step) of the conventional example of FIG. The processing time can be shortened as compared with 0.5 hours and the well forming step is 10 hours. It should be noted that the reduction of the time of the second heat treatment step also greatly contributes to the reduction of the processing time.

【0054】また、上記第1の実施例においては、降温
工程及び昇温工程における降温速度及び昇温速度は4℃
/minであるが、この数値に限定されるものではな
く、夫々15℃/min以下であれば良く、この速度が
小さければ処理時間がかかりすぎる問題が生じ、一方大
きすぎると、酸素析出核が解離する等の問題が発生する
ので、例えば、3〜6℃/minの範囲がより好適であ
る。なお、上記第1の実施例における第1熱処理工程乃
至第3熱処理工程は全て常圧のN2 雰囲気中で行なうも
のである。
In the first embodiment, the temperature lowering rate and the temperature raising rate in the temperature lowering step and the temperature raising step are 4 ° C.
/ Min, but it is not limited to this value, and each may be 15 ° C./min or less. If this speed is low, there is a problem that the treatment time is too long, while if it is too high, oxygen precipitation nuclei are generated. Since problems such as dissociation occur, a range of 3 to 6 ° C / min is more preferable, for example. The first heat treatment step to the third heat treatment step in the first embodiment are all performed in a N 2 atmosphere at normal pressure.

【0055】次に、図5を参照して、本発明の第2の実
施例の製造工程を説明する。なお、下記の説明において
は、各構成要素が理解しやすいように図3に記載した符
号を借用して説明する。
Next, with reference to FIG. 5, a manufacturing process of the second embodiment of the present invention will be described. In the following description, the reference numerals shown in FIG. 3 are borrowed for easy understanding of each component.

【0056】図5参照 まず、不純物酸素濃度が30ppmであるシリコン基板
1を熱酸化して表面にシリコン基板1表面の荒れを防止
する500Åの熱酸化膜を形成したのち、CVD法によ
って厚さ1500Åのシリコン窒化膜2を堆積させ、次
いで、750℃の温度に保っている熱処理炉に熱酸化膜
及びシリコン窒化膜2を設けたシリコン基板1を収容し
たのち、常圧のN2 雰囲気中で10℃/minの昇温速
度で1200℃まで昇温し、この温度で1時間熱処理
(工程2:第1熱処理工程)することによって、シリコ
ン基板1表面に含まれていた酸素を外方拡散してシリコ
ン基板1表面に無欠陥層3を形成する。また、シリコン
基板1内部においては、第1の実施例と同様に酸素原子
に起因する極めて多数の真性点欠陥を含む真性点欠陥発
生領域4が形成される。
Referring to FIG. 5, first, a silicon substrate 1 having an impurity oxygen concentration of 30 ppm is thermally oxidized to form a 500 Å thermal oxide film on the surface thereof to prevent the surface of the silicon substrate 1 from being roughened, and then a thickness of 1500 Å is formed by a CVD method. is a silicon nitride film 2 is deposited, then after accommodating the silicon substrate 1 provided with the thermal oxide film and a silicon nitride film 2 to the heat treatment furnace that is maintained at a temperature of 750 ° C., in an N 2 atmosphere at normal pressure 10 By increasing the temperature to 1200 ° C. at a temperature increasing rate of ° C./min and performing heat treatment at this temperature for 1 hour (step 2: first heat treatment step), oxygen contained in the surface of the silicon substrate 1 is diffused outward. A defect-free layer 3 is formed on the surface of the silicon substrate 1. Further, in the inside of the silicon substrate 1, as in the first embodiment, an intrinsic point defect generation region 4 including an extremely large number of intrinsic point defects caused by oxygen atoms is formed.

【0057】なお、第1熱処理工程の温度は1200℃
であるものの、この数値に限られるものではなく、温度
が低ければ、外方拡散が少なく表面に無欠陥層が形成さ
れにくくなり、温度が高すぎるとシリコンの融点に近づ
き基板の結晶性が低下するので、900〜1350℃の
範囲が好適であり、さらに1050〜1250℃の範囲
がより好適である。
The temperature of the first heat treatment step is 1200 ° C.
However, the temperature is not limited to this value.If the temperature is low, there is little outward diffusion and it becomes difficult to form a defect-free layer on the surface.If the temperature is too high, the melting point of silicon approaches and the crystallinity of the substrate decreases. Therefore, the range of 900 to 1350 ° C. is preferable, and the range of 1050 to 1250 ° C. is more preferable.

【0058】次いで、シリコン基板1を4℃/minの
降温速度で500℃まで降温した(工程3)のち、この
温度で2時間熱処理(工程4:第2熱処理工程)するこ
とによって、シリコン基板1の内部には酸素と真性点欠
陥とから成る複合体である酸素析出核が析出して酸素析
出核発生領域5が形成される。
Next, the silicon substrate 1 is cooled to 500 ° C. at a temperature lowering rate of 4 ° C./min (step 3) and then heat-treated at this temperature for 2 hours (step 4: second heat treatment step), whereby the silicon substrate 1 Oxygen precipitation nuclei, which are composites of oxygen and intrinsic point defects, are deposited inside the inside of the to form oxygen precipitation nuclei generation region 5.

【0059】なお、第2熱処理工程の温度は500℃に
限られるものではなく、低い温度で熱処理する程多数の
酸素析出物の核(微小析出物)ができ、ゲッタリング能
力を高めることができるため、400〜650℃の範囲
であれば良く、さらに、450〜550℃の範囲がより
好適であり、低温を採用することによって第2の熱処理
時間をより短くすることができる。
The temperature of the second heat treatment step is not limited to 500 ° C., and as the heat treatment is performed at a lower temperature, a large number of nuclei of oxygen precipitates (fine precipitates) can be formed and the gettering ability can be enhanced. Therefore, the temperature may be in the range of 400 to 650 ° C, more preferably in the range of 450 to 550 ° C, and the second heat treatment time can be further shortened by adopting a low temperature.

【0060】次いで、シリコン基板1を5℃/minの
昇温速度で700℃まで昇温して(工程5)、この温度
で1時間熱処理(工程6:中間熱処理工程)して微小酸
素析出物をある程度大きくしたのち、シリコン基板1を
再び5℃/minの昇温速度で1100℃まで昇温して
(工程7)、酸素析出物をさらに成長させて酸素析出物
析出領域6を形成し(工程8:第3熱処理工程)、直ち
に4℃/minの降温速度で750℃まで降温(工程
9)する。
Then, the silicon substrate 1 is heated to 700 ° C. at a heating rate of 5 ° C./min (step 5) and heat-treated at this temperature for 1 hour (step 6: intermediate heat treatment step) to form fine oxygen precipitates. Is increased to a certain degree, the silicon substrate 1 is heated again to 1100 ° C. at a heating rate of 5 ° C./min (step 7), and oxygen precipitates are further grown to form oxygen precipitate precipitation regions 6 ( Step 8: Third heat treatment step), immediately lowering the temperature to 750 ° C. at a temperature lowering rate of 4 ° C./min (step 9).

【0061】なお、この場合の第3熱処理工程も実質的
に0時間であるが、0〜5時間行なっても良いものであ
り、時間が長いほど酸素析出物の析出量が多くなるので
ゲッタリング作用は高まるが、処理時間は長くなり生産
性が低下する。
The third heat treatment step in this case is substantially 0 hour, but it may be performed for 0 to 5 hours, and the longer the time, the greater the amount of oxygen precipitates deposited, so gettering. Although the action is enhanced, the processing time is prolonged and the productivity is reduced.

【0062】また、この第3熱処理工程の温度は110
0℃に限られるものではなく、900〜1350℃の範
囲であれば良く、さらに、1000〜1150℃の範囲
がより好適であり、低温であれば酸素析出物の析出が少
なくなり、一方、高温過ぎると、析出した酸素析出物が
解離して減少する。
The temperature of this third heat treatment step is 110.
The temperature is not limited to 0 ° C., but may be in the range of 900 to 1350 ° C., more preferably in the range of 1000 to 1150 ° C., and the precipitation of oxygen precipitates may be reduced at low temperatures, while at high temperatures. After that, the precipitated oxygen precipitates are dissociated and reduced.

【0063】次いで、このシリコン基板1にマスク7を
設け、このマスク7を利用して不純物をイオン注入によ
り選択的に導入したのち、シリコン基板1を再び熱処理
炉に収容して、注入したイオンを活性化及びドライブイ
ンするために1100℃で10時間の熱処理工程を行な
ってウエル領域8を形成し、例えば、このウエル領域8
にDRAMの周辺回路を形成する。
Next, a mask 7 is provided on the silicon substrate 1, impurities are selectively introduced by ion implantation using the mask 7, and then the silicon substrate 1 is placed in a heat treatment furnace again to implant the implanted ions. A well region 8 is formed by performing a heat treatment process at 1100 ° C. for 10 hours for activation and drive-in.
A peripheral circuit of the DRAM is formed in.

【0064】なお、この場合にも、イントリンシック・
ゲッタリング工程に用いたシリコン窒化膜2は、イオン
注入工程におけるマスク7として、或いは、素子分離等
のための選択酸化工程におけるマスクとして用いること
ができるものであり、ウエル領域8を形成したのち選択
酸化工程を行なっても良いし、或いは、同時に行なって
も良い。
Even in this case, the intrinsic
The silicon nitride film 2 used in the gettering step can be used as the mask 7 in the ion implantation step or the mask in the selective oxidation step for element isolation or the like, and is selected after the well region 8 is formed. The oxidation step may be performed or may be performed simultaneously.

【0065】このイントリンシック・ゲッタリング工程
後のウエル形成工程によって酸素析出物を増加すること
ができるので、第3熱処理工程の処理時間を短くするこ
とができ、例えば、図5の場合には全体で21.1時間
(イントリンシック・ゲッタリング工程が11.1時
間、ウエル形成工程が10時間)であり、図8の従来例
の25.5時間と比べて、処理時間を短縮することがで
きる。
Since the oxygen precipitates can be increased by the well forming step after the intrinsic gettering step, the processing time of the third heat treatment step can be shortened. For example, in the case of FIG. 21.1 hours (11.1 hours for the intrinsic gettering step and 10 hours for the well forming step), and the processing time can be shortened as compared with 25.5 hours of the conventional example of FIG. .

【0066】また、この第2の実施例における中間熱処
理工程は700℃であるものの、この数値に限られるも
のではなく、600〜900℃の範囲であれば良く、さ
らに、650〜750℃の範囲がより好適であり、この
中間熱処理工程を採用することによってその後の第3熱
処理工程までの昇温速度を大きくしても微小酸素析出物
の解離を抑制することができるので、第2熱処理工程の
処理時間の短縮と共に、全体の処理時間の短縮に大きく
寄与するものである。
Further, although the intermediate heat treatment step in the second embodiment is 700 ° C., it is not limited to this value, but may be in the range of 600 to 900 ° C., and further in the range of 650 to 750 ° C. Is more preferable, and by adopting this intermediate heat treatment step, dissociation of fine oxygen precipitates can be suppressed even if the temperature rising rate up to the subsequent third heat treatment step is increased. This greatly contributes to the reduction of the processing time and the overall processing time.

【0067】また、上記第2の実施例においては、降温
工程及び昇温工程における降温速度及び昇温速度は4〜
5℃/minであるが、この数値に限定されるものでは
なく、夫々15℃/min以下であれば良く、この速度
が小さければ処理時間がかかりすぎる問題が生じ、一
方、大きすぎると酸素析出核が解離する等の問題が発生
するので、例えば、工程3及び工程9の降温速度は3〜
10℃/minの範囲がより好適であり、また、工程5
及び工程7の昇温速度は5〜10℃/minが好適であ
る。なお、上記第2の実施例における第1熱処理工程乃
至第3熱処理工程及び中間熱処理工程も全て常圧のN2
雰囲気中で行なうものである。
In the second embodiment, the temperature lowering rate and the temperature raising rate in the temperature lowering step and the temperature raising step are 4 to 4.
Although it is 5 ° C./min, it is not limited to this value, and it may be 15 ° C./min or less in each case. If this rate is too low, it takes a long time to process, while if too high, oxygen precipitation occurs. Since a problem such as dissociation of nuclei occurs, for example, the temperature decreasing rate in step 3 and step 9 is 3 to
A range of 10 ° C./min is more preferable, and Step 5
And the heating rate of the step 7 is preferably 5 to 10 ° C./min. The first heat treatment step to the third heat treatment step and the intermediate heat treatment step in the second embodiment are all performed under normal pressure N 2
It is done in an atmosphere.

【0068】次に、図6を参照して、本発明の第3の実
施例の製造工程を説明する。なお、下記の説明において
も、各構成要素が理解しやすいように図3に記載した符
号を借用して説明する。
Next, the manufacturing process of the third embodiment of the present invention will be described with reference to FIG. In the following description, the reference numerals shown in FIG. 3 are borrowed for easy understanding of each component.

【0069】図6参照 まず、不純物酸素濃度が30ppmであるシリコン基板
1を熱酸化して表面にシリコン基板1表面の荒れを防止
する500Åの熱酸化膜(図示せず)を形成したのち、
CVD法によって厚さ1500Åのシリコン窒化膜2を
堆積させ、次いで、ウエル形成用の不純物をイオン注入
する。
Referring to FIG. 6, first, a silicon substrate 1 having an impurity oxygen concentration of 30 ppm is thermally oxidized to form a 500 Å thermal oxide film (not shown) on the surface to prevent the surface of the silicon substrate 1 from being roughened.
A 1500 Å-thick silicon nitride film 2 is deposited by the CVD method, and then impurities for forming wells are ion-implanted.

【0070】次いで、イオン注入したシリコン基板1を
750℃の温度に保っている熱処理炉に収容したのち、
常圧のN2 雰囲気中で10℃/minの昇温速度で12
00℃まで昇温し、この温度で10時間熱処理(工程
3:第1熱処理工程)することによって、シリコン基板
1表面に含まれていた酸素を外方拡散してシリコン基板
1表面に無欠陥層3を形成すると共に、シリコン基板1
に注入したイオンを活性化及びドライブインしてウエル
領域8を形成する。
Next, after the ion-implanted silicon substrate 1 was placed in a heat treatment furnace kept at a temperature of 750 ° C.,
12 at a temperature rising rate of 10 ° C / min in a N 2 atmosphere at normal pressure
By raising the temperature to 00 ° C. and performing heat treatment at this temperature for 10 hours (step 3: first heat treatment step), oxygen contained in the surface of the silicon substrate 1 is outwardly diffused to form a defect-free layer on the surface of the silicon substrate 1. 3 and the silicon substrate 1
The well region 8 is formed by activating and driving in the ions implanted in the.

【0071】なお、第1熱処理工程の温度は1200℃
であるものの、この数値に限られるものではなく、温度
が低ければ、外方拡散が少なく表面に無欠陥層が形成さ
れにくくなり、温度が高すぎるとシリコンの融点に近づ
き基板の結晶性が低下するので、900〜1350℃の
範囲が好適であり、さらに1050〜1250℃の範囲
がより好適である。
The temperature of the first heat treatment step is 1200 ° C.
However, the temperature is not limited to this value.If the temperature is low, there is little outward diffusion and it becomes difficult to form a defect-free layer on the surface.If the temperature is too high, the melting point of silicon approaches and the crystallinity of the substrate decreases. Therefore, the range of 900 to 1350 ° C. is preferable, and the range of 1050 to 1250 ° C. is more preferable.

【0072】次いで、シリコン基板1を4℃/minの
降温速度で500℃まで降温した(工程4)のち、この
温度で3時間熱処理(工程5:第2熱処理工程)するこ
とによって、シリコン基板1の内部には酸素と真性点欠
陥とから成る複合体である酸素析出核が析出して酸素析
出核発生領域5が形成される。
Next, the silicon substrate 1 is cooled to 500 ° C. at a temperature lowering rate of 4 ° C./min (step 4) and then heat-treated at this temperature for 3 hours (step 5: second heat treatment step), whereby the silicon substrate 1 is processed. Oxygen precipitation nuclei, which are composites of oxygen and intrinsic point defects, are deposited inside the inside of the to form oxygen precipitation nuclei generation region 5.

【0073】なお、第2熱処理工程の温度は500℃に
限られるものではなく、低い温度で熱処理する程多数の
酸素析出物の核(微小析出物)ができ、ゲッタリング能
力を高めることができるため、400〜650℃の範囲
であれば良く、さらに、450〜550℃の範囲がより
好適であり、低温を採用することによって第2の熱処理
時間をより短くすることができる。
The temperature of the second heat treatment step is not limited to 500 ° C., and as the heat treatment is performed at a lower temperature, a large number of nuclei of oxygen precipitates (fine precipitates) can be formed, and the gettering ability can be improved. Therefore, the temperature may be in the range of 400 to 650 ° C, more preferably in the range of 450 to 550 ° C, and the second heat treatment time can be further shortened by adopting a low temperature.

【0074】次いで、シリコン基板1を4℃/minの
昇温速度で1100℃まで昇温して(工程6)、この温
度で1時間熱処理(工程7:第3熱処理工程)して酸素
析出物析出層を形成したのち、4℃/minの降温速度
で750℃まで降温(工程8)する。
Next, the silicon substrate 1 is heated to 1100 ° C. at a temperature rising rate of 4 ° C./min (step 6), and heat-treated at this temperature for 1 hour (step 7: third heat treatment step) to form oxygen precipitates. After forming the precipitation layer, the temperature is lowered to 750 ° C. at a temperature lowering rate of 4 ° C./min (step 8).

【0075】なお、この場合にも、イントリンシック・
ゲッタリング工程に用いたシリコン窒化膜2は、素子分
離等のための選択酸化工程におけるマスクとして用いる
ことができるものであり、イントリンシック・ゲッタリ
ング工程終了後にこのシリコン窒化膜を利用して選択酸
化工程を行なっても良い。
Even in this case, the intrinsic
The silicon nitride film 2 used in the gettering step can be used as a mask in the selective oxidation step for element isolation or the like. After the intrinsic gettering step is completed, the silicon nitride film 2 is used for selective oxidation. You may perform a process.

【0076】また、この場合の第3熱処理工程は1時間
であるが、第2の実施例と同様に0〜5時間行なっても
良いものであり、時間が長いほど酸素析出物の析出量が
多くなるのでゲッタリング作用は高まるが、処理時間は
長くなり生産性が低下することになる。
The third heat treatment step in this case is 1 hour, but it may be performed for 0 to 5 hours as in the second embodiment. The longer the time, the more the amount of oxygen precipitates is deposited. Although the gettering effect is increased because the number of the elements increases, the processing time becomes longer and the productivity is reduced.

【0077】また、この第3熱処理工程の温度は110
0℃に限られるものではなく、900〜1350℃の範
囲であれば良く、さらに、1000〜1150℃の範囲
がより好適であり、低温であれば酸素析出物の析出が少
なくなり、一方、高温過ぎると、析出した酸素析出物が
解離して減少する。
The temperature of this third heat treatment step is 110.
The temperature is not limited to 0 ° C., but may be in the range of 900 to 1350 ° C., more preferably in the range of 1000 to 1150 ° C., and the precipitation of oxygen precipitates may be reduced at low temperatures, while at high temperatures. After that, the precipitated oxygen precipitates are dissociated and reduced.

【0078】この第3の実施例においては、第1熱処理
工程とウエル形成工程とを兼ねて行なうことによって第
1熱処理工程のための時間を省くことができ、また、第
2熱処理工程の時間の短縮とによって、例えば、図6の
場合には全体で21.6時間となり図8の従来例の2
5.5時間と比べて処理時間を短縮することができる。
In the third embodiment, the time for the first heat treatment step can be saved by performing both the first heat treatment step and the well forming step, and the time for the second heat treatment step can be reduced. By shortening, for example, in the case of FIG. 6, the total becomes 21.6 hours, which is 2 times that of the conventional example of FIG.
The processing time can be shortened as compared with 5.5 hours.

【0079】また、上記第1の実施例においては、降温
工程及び昇温工程における降温速度及び昇温速度は4℃
/minであるが、この数値に限定されるものではな
く、夫々15℃/min以下であれば良く、この速度が
小さければ処理時間がかかりすぎる問題が生じ、一方大
きすぎると、酸素析出核が解離する等の問題が発生する
ので、例えば、3〜6℃/minの範囲がより好適であ
る。なお、上記第3の実施例における第1熱処理工程乃
至第3熱処理工程も全て常圧のN2 雰囲気中で行なうも
のである。
Further, in the first embodiment, the temperature lowering rate and the temperature raising rate in the temperature lowering step and the temperature raising step are 4 ° C.
/ Min, but it is not limited to this value, and each may be 15 ° C./min or less. If this speed is low, there is a problem that the treatment time is too long, while if it is too high, oxygen precipitation nuclei are generated. Since problems such as dissociation occur, a range of 3 to 6 ° C / min is more preferable, for example. The first to third heat treatment steps in the third embodiment are all performed in a normal pressure N 2 atmosphere.

【0080】次に、図7を参照して、本発明の第4の実
施例の製造工程を説明する。なお、下記の説明において
も、各構成要素が理解しやすいように図3に記載した符
号を借用して説明する。
Next, the manufacturing process of the fourth embodiment of the present invention will be described with reference to FIG. In the following description, the reference numerals shown in FIG. 3 are borrowed for easy understanding of each component.

【0081】図7参照 まず、不純物酸素濃度が30ppmであるシリコン基板
1を熱酸化して表面にシリコン基板1表面の荒れを防止
する500Åの熱酸化膜(図示せず)を形成したのち、
CVD法によって厚さ1500Åのシリコン窒化膜2を
堆積させ、次いで、ウエル形成用の不純物をイオン注入
する。
Referring to FIG. 7, first, a silicon substrate 1 having an impurity oxygen concentration of 30 ppm is thermally oxidized to form a 500 Å thermal oxide film (not shown) on the surface to prevent the surface of the silicon substrate 1 from being roughened.
A 1500 Å-thick silicon nitride film 2 is deposited by the CVD method, and then impurities for forming wells are ion-implanted.

【0082】次いで、イオン注入したシリコン基板1を
750℃の温度に保っている熱処理炉に収容したのち、
常圧のN2 雰囲気中で10℃/minの昇温速度で12
00℃まで昇温し、この温度で10時間熱処理(工程
3:第1熱処理工程)することによって、シリコン基板
1表面に含まれていた酸素を外方拡散してシリコン基板
1表面に無欠陥層3を形成すると共に、シリコン基板1
に注入したイオンを活性化及びドライブインしてウエル
領域8を形成する。
Next, after the ion-implanted silicon substrate 1 was placed in a heat treatment furnace maintained at a temperature of 750 ° C.,
12 at a temperature rising rate of 10 ° C / min in a N 2 atmosphere at normal pressure
By raising the temperature to 00 ° C. and performing heat treatment at this temperature for 10 hours (step 3: first heat treatment step), oxygen contained in the surface of the silicon substrate 1 is outwardly diffused to form a defect-free layer on the surface of the silicon substrate 1. 3 and the silicon substrate 1
The well region 8 is formed by activating and driving in the ions implanted in the.

【0083】なお、第1熱処理工程の温度は1200℃
であるものの、この数値に限られるものではなく、温度
が低ければ、外方拡散が少なく表面に無欠陥層が形成さ
れにくくなり、温度が高すぎるとシリコンの融点に近づ
き基板の結晶性が低下するので、900〜1350℃の
範囲が好適であり、さらに1050〜1250℃の範囲
がより好適である。
The temperature of the first heat treatment step is 1200 ° C.
However, the temperature is not limited to this value.If the temperature is low, there is little outward diffusion and it becomes difficult to form a defect-free layer on the surface.If the temperature is too high, the melting point of silicon approaches and the crystallinity of the substrate decreases. Therefore, the range of 900 to 1350 ° C. is preferable, and the range of 1050 to 1250 ° C. is more preferable.

【0084】次いで、シリコン基板1を4℃/minの
降温速度で500℃まで降温した(工程4)のち、この
温度で2時間熱処理(工程5:第2熱処理工程)するこ
とによって、シリコン基板1の内部には酸素と真性点欠
陥とから成る複合体である酸素析出核が析出して酸素析
出核発生領域5が形成される。
Next, the silicon substrate 1 is cooled to 500 ° C. at a temperature lowering rate of 4 ° C./min (step 4) and then heat-treated at this temperature for 2 hours (step 5: second heat treatment step), whereby the silicon substrate 1 Oxygen precipitation nuclei, which are composites of oxygen and intrinsic point defects, are deposited inside the inside of the to form oxygen precipitation nuclei generation region 5.

【0085】なお、第2熱処理工程の温度は500℃に
限られるものではなく、低い温度で熱処理する程多数の
酸素析出物の核(微小析出物)ができ、ゲッタリング能
力を高めることができるため、400〜650℃の範囲
であれば良く、さらに、450〜550℃の範囲がより
好適であり、低温を採用することによって第2の熱処理
時間をより短くすることができる。
The temperature of the second heat treatment step is not limited to 500 ° C., and as the heat treatment is performed at a lower temperature, a large number of nuclei of oxygen precipitates (fine precipitates) can be formed, and the gettering ability can be enhanced. Therefore, the temperature may be in the range of 400 to 650 ° C, more preferably in the range of 450 to 550 ° C, and the second heat treatment time can be further shortened by adopting a low temperature.

【0086】次いで、シリコン基板1を5℃/minの
昇温速度で700℃まで昇温して(工程6)、この温度
で1時間熱処理(工程7:中間熱処理工程)して微小酸
素析出物をある程度大きくしたのち、シリコン基板1を
再び5℃/minの昇温速度で1100℃まで昇温して
(工程8)、この温度で1時間熱処理(工程9:第3熱
処理工程)して酸素析出物析出層を形成したのち、4℃
/minの降温速度で750℃まで降温(工程10)す
る。
Then, the silicon substrate 1 is heated to 700 ° C. at a heating rate of 5 ° C./min (step 6) and heat-treated at this temperature for 1 hour (step 7: intermediate heat treatment step) to form fine oxygen precipitates. After increasing the temperature to some extent, the silicon substrate 1 is again heated to 1100 ° C. at a heating rate of 5 ° C./min (step 8), and heat-treated at this temperature for 1 hour (step 9: third heat treatment step) to obtain oxygen. Precipitate After forming a deposit layer, 4 ℃
The temperature is decreased to 750 ° C. at a temperature decrease rate of / min (step 10).

【0087】なお、この場合にも、イントリンシック・
ゲッタリング工程に用いたシリコン窒化膜2は、素子分
離等のための選択酸化工程におけるマスクとして用いる
ことができるものであり、イントリンシック・ゲッタリ
ング工程終了後にこのシリコン窒化膜を利用して選択酸
化工程を行なっても良い。
Even in this case, the intrinsic
The silicon nitride film 2 used in the gettering step can be used as a mask in the selective oxidation step for element isolation or the like. After the intrinsic gettering step is completed, the silicon nitride film 2 is used for selective oxidation. You may perform a process.

【0088】また、この中間熱処理工程も第2の実施例
の中間熱処理工程と同様に700℃であるものの、この
数値に限られるものではなく、600〜900℃の範囲
であれば良く、さらに、650〜750℃の範囲がより
好適であり、この中間熱処理工程を採用することによっ
てその後の第3熱処理工程までの昇温速度を大きくして
も、微小酸素析出物の解離を抑制することができる。
Further, although this intermediate heat treatment step is 700 ° C. as in the second embodiment, it is not limited to this value and may be in the range of 600 to 900 ° C. The range of 650 to 750 ° C. is more preferable, and by adopting this intermediate heat treatment step, dissociation of fine oxygen precipitates can be suppressed even if the temperature rising rate up to the subsequent third heat treatment step is increased. .

【0089】また、この場合の第3熱処理工程は1時間
であるが、第3の実施例と同様に0〜5時間行なっても
良いものであり、時間が長いほど酸素析出物の析出量が
多くなるのでゲッタリング作用は高まるが、処理時間は
長くなり生産性が低下することになる。
The third heat treatment step in this case is 1 hour, but it may be performed for 0 to 5 hours as in the case of the third embodiment. The longer the time, the greater the amount of oxygen precipitates deposited. Although the gettering effect is increased because the number of the elements increases, the processing time becomes longer and the productivity is reduced.

【0090】また、この第3熱処理工程の温度は110
0℃に限られるものではなく、900〜1350℃の範
囲であれば良く、さらに、1000〜1150℃の範囲
がより好適であり、低温であれば酸素析出物の析出が少
なくなり、一方、高温過ぎると、析出した酸素析出物が
解離して減少する。
The temperature of this third heat treatment step is 110.
The temperature is not limited to 0 ° C., but may be in the range of 900 to 1350 ° C., more preferably in the range of 1000 to 1150 ° C., and the precipitation of oxygen precipitates may be reduced at low temperatures, while at high temperatures. After that, the precipitated oxygen precipitates are dissociated and reduced.

【0091】この第4の実施例においても第1熱処理工
程とウエル形成工程とを兼ねて行なうことによって、第
1熱処理工程のための時間を省くことができ、また、第
2熱処理工程の時間の短縮及び中間熱処理工程の採用に
よる昇温速度の高速化とによって、例えば、図7の場合
には全体で21.1時間となり、図8の従来例の25.
5時間と比べて、処理時間を短縮することができる。
Also in the fourth embodiment, the time for the first heat treatment step can be saved by performing both the first heat treatment step and the well forming step, and the time for the second heat treatment step can be reduced. By shortening and increasing the temperature rising rate by adopting the intermediate heat treatment step, for example, in the case of FIG.
The processing time can be shortened as compared with 5 hours.

【0092】また、上記第4の実施例においては、降温
工程及び昇温工程における降温速度及び昇温速度は4〜
6℃/minであるが、この数値に限定されるものでは
なく、夫々15℃/min以下であれば良く、この速度
が小さければ処理時間がかかりすぎる問題が生じ、一方
大きすぎると、酸素析出核が解離する等の問題が発生す
るので、例えば、工程4及び工程10の降温速度は3〜
10℃/minの範囲がより好適であり、また、工程6
及び工程8の昇温速度は5〜10℃/minが好適であ
る。なお、上記第4の実施例における第1熱処理工程乃
至第3熱処理工程及び中間熱処理工程も全て常圧のN2
雰囲気中で行なうものである。
In the fourth embodiment, the temperature lowering rate and the temperature raising rate in the temperature lowering step and the temperature raising step are 4 to 4.
It is 6 ° C./min, but it is not limited to this value, and it may be 15 ° C./min or less in each case. If this speed is too low, the treatment takes too long, while if it is too high, oxygen precipitation occurs. Since a problem such as dissociation of nuclei occurs, for example, the temperature decreasing rate in steps 4 and 10 is 3 to
A range of 10 ° C./min is more preferable, and Step 6
And the temperature rising rate in step 8 is preferably 5 to 10 ° C./min. The first heat treatment step to the third heat treatment step and the intermediate heat treatment step in the fourth embodiment are all performed under normal pressure N 2
It is done in an atmosphere.

【0093】なお、上記各実施例においては、シリコン
基板1表面に500Åの熱酸化膜を設けているが、この
熱酸化膜はシリコン基板1表面の荒れを抑制するもので
あるので20Å以上の厚さがあれば良いものである。
In each of the above embodiments, a 500 Å thermal oxide film is provided on the surface of the silicon substrate 1. However, since this thermal oxide film suppresses the roughness of the surface of the silicon substrate 1, it has a thickness of 20 Å or more. It is good if there is a certain amount.

【0094】また、上記各実施例におけるシリコン窒化
膜2の厚さは1500Åであるものの、この数値に限ら
れるものではなく、金属不純物及び酸素分子の透過を防
ぎ、且つ、酸素原子の透過を許容する膜厚であれば良
く、例えば、1000〜2000Åの範囲が好適であ
る。
Further, although the thickness of the silicon nitride film 2 in each of the above embodiments is 1500 Å, it is not limited to this value, and the permeation of metal impurities and oxygen molecules is prevented and the permeation of oxygen atoms is allowed. The film thickness may be any suitable thickness, for example, a range of 1000 to 2000 Å is suitable.

【0095】また、中間熱処理工程を設けた第2の実施
例及び第4の実施例において、中間熱処理工程の前後の
昇温工程における昇温速度は共に5℃/minであるも
のの、互いに異なった昇温速度を採用しても良いもので
ある。
Further, in the second and fourth embodiments provided with the intermediate heat treatment step, the temperature rising rates before and after the intermediate heat treatment step were both 5 ° C./min, but different from each other. The temperature rising rate may be adopted.

【0096】[0096]

【発明の効果】本発明によれば、シリコン基板1表面に
シリコン窒化膜2を設けた状態でイントリンシック・ゲ
ッタリング工程を行なうので、高温熱処理工程に伴って
金属不純物が外部から侵入するのを防止でき、また、イ
ントリンシック・ゲッタリング工程の一部とウエル形成
に伴う熱処理工程とを兼ねて行なうことによってプロセ
ス初期の熱処理時間を短縮することができ、したがっ
て、製造歩留りの向上及び製造コストの低減に寄与する
ところが大きい。
According to the present invention, since the intrinsic gettering step is performed with the silicon nitride film 2 provided on the surface of the silicon substrate 1, it is possible to prevent metal impurities from invading from the outside with the high temperature heat treatment step. This can be prevented, and the heat treatment time at the initial stage of the process can be shortened by performing a part of the intrinsic gettering step and the heat treatment step associated with the well formation, thus improving the manufacturing yield and the manufacturing cost. It greatly contributes to the reduction.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理的構成のタイム・チャートであ
る。
FIG. 1 is a time chart of the principle configuration of the present invention.

【図2】本発明による作用の説明図である。FIG. 2 is an explanatory diagram of an operation according to the present invention.

【図3】本発明の第1の実施例の製造工程の説明図であ
る。
FIG. 3 is an explanatory diagram of a manufacturing process according to the first embodiment of this invention.

【図4】本発明の第1の実施例の製造工程のタイム・チ
ャートである。
FIG. 4 is a time chart of the manufacturing process of the first embodiment of the present invention.

【図5】本発明の第2の実施例の製造工程のタイム・チ
ャートである。
FIG. 5 is a time chart of the manufacturing process of the second embodiment of the present invention.

【図6】本発明の第3の実施例の製造工程のタイム・チ
ャートである。
FIG. 6 is a time chart of the manufacturing process of the third embodiment of the present invention.

【図7】本発明の第4の実施例の製造工程のタイム・チ
ャートである。
FIG. 7 is a time chart of the manufacturing process of the fourth embodiment of the present invention.

【図8】従来のイントリンシック・ゲッタリング工程の
タイム・チャートである。
FIG. 8 is a time chart of a conventional intrinsic gettering process.

【図9】従来のイントリンシック・ゲッタリング工程の
説明図である。
FIG. 9 is an explanatory diagram of a conventional intrinsic gettering process.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 シリコン窒化膜 3 無欠陥層 4 真性点欠陥発生領域 5 酸素析出核発生領域 6 酸素析出物析出領域 7 マスク 8 ウエル領域 1 Silicon Substrate 2 Silicon Nitride Film 3 Defect-Free Layer 4 Intrinsic Point Defect Generation Region 5 Oxygen Precipitation Nucleation Region 6 Oxygen Precipitation Precipitation Region 7 Mask 8 Well Region

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板上にシリコン窒化膜を堆積
させる工程、前記シリコン基板を900〜1350℃で
等温熱処理する第1熱処理工程、前記シリコン基板を4
00〜650℃で等温熱処理する第2熱処理工程、前記
シリコン基板を900〜1350℃で0〜5時間の等温
熱処理する第3熱処理工程、及び、前記シリコン基板に
不純物拡散領域を形成する熱処理工程を有すると共に、
少なくとも前記第1乃至第3熱処理工程の一部と前記シ
リコン基板に不純物拡散領域を形成する熱処理工程とを
兼ねて行なうことを特徴とする半導体装置の製造方法。
1. A step of depositing a silicon nitride film on a silicon substrate, a first heat treatment step of isothermally heat-treating the silicon substrate at 900 to 1350 ° C., and the silicon substrate 4
A second heat treatment step of isothermal heat treatment at 00 to 650 ° C., a third heat treatment step of isothermal heat treatment of the silicon substrate at 900 to 1350 ° C. for 0 to 5 hours, and a heat treatment of forming an impurity diffusion region in the silicon substrate. With the process
A method of manufacturing a semiconductor device, comprising performing at least part of the first to third heat treatment steps and a heat treatment step of forming an impurity diffusion region in the silicon substrate.
【請求項2】 上記シリコン窒化膜を堆積させる工程に
先立って、上記シリコン基板上に厚さ20Å以上のシリ
コン酸化膜を形成することを特徴とする請求項1記載の
半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein a silicon oxide film having a thickness of 20 Å or more is formed on the silicon substrate prior to the step of depositing the silicon nitride film.
【請求項3】 上記第1熱処理工程と上記第2熱処理工
程との間の降温工程における降温速度を15℃/分以下
とし、また、前記第2熱処理工程と上記第3熱処理工程
との間の昇温工程における昇温速度を15℃/分以下と
すると共に、前記第3の熱処理工程の少なくとも一部と
上記シリコン基板に不純物拡散領域を形成する熱処理工
程とを兼ねて行なうことを特徴とする請求項1または2
記載の半導体装置の製造方法。
3. The temperature lowering rate in the temperature lowering step between the first heat treating step and the second heat treating step is set to 15 ° C./minute or less, and between the second heat treating step and the third heat treating step. The temperature raising rate in the temperature raising step is set to 15 ° C./minute or less, and at least part of the third heat treatment step and the heat treatment step of forming an impurity diffusion region in the silicon substrate are performed together. Claim 1 or 2
The manufacturing method of the semiconductor device described in the above.
【請求項4】 上記第1熱処理工程及び上記第2熱処理
工程の少なくとも一工程を30分以上行なうことを特徴
とする請求項3記載の半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 3, wherein at least one of the first heat treatment step and the second heat treatment step is performed for 30 minutes or more.
【請求項5】 上記第2熱処理工程と上記第3熱処理工
程との間に上記シリコン基板を600〜900℃で等温
熱処理する中間熱処理工程を設けると共に、前記第2熱
処理工程と前記中間熱処理工程との間の昇温工程及び前
記中間熱処理工程と前記第3熱処理工程との間の昇温工
程における昇温速度を15℃/分以下としたことを特徴
とする請求項3記載の半導体装置の製造方法。
5. An intermediate heat treatment step of isothermally heat-treating the silicon substrate at 600 to 900 ° C. is provided between the second heat treatment step and the third heat treatment step, and the second heat treatment step and the intermediate heat treatment step are performed. 4. The semiconductor device according to claim 3, wherein the temperature rising rate between the heating step and the intermediate heating step and the heating step between the third heat processing step and the third heat processing step are 15 ° C./min or less. Production method.
【請求項6】 上記第1熱処理工程、第2熱処理工程、
及び、中間熱処理工程の少なくとも一工程を30分以上
行なうことを特徴とする請求項5記載の半導体装置の製
造方法。
6. The first heat treatment step, the second heat treatment step,
The method of manufacturing a semiconductor device according to claim 5, wherein at least one of the intermediate heat treatment steps is performed for 30 minutes or more.
【請求項7】 上記シリコン基板上にシリコン窒化膜を
堆積させる工程と上記第1熱処理工程との間に前記シリ
コン基板に不純物をイオン注入する工程を設け、また、
前記第1熱処理工程と上記第2熱処理工程との間の降温
工程における降温速度を15℃/分以下とし、且つ、前
記第2熱処理工程と上記第3熱処理工程との間の昇温工
程における昇温速度を15℃/分以下とすると共に、少
なくとも前記第1の熱処理工程の一部と前記シリコン基
板に不純物拡散領域を形成する熱処理工程とを兼ねて行
なうことを特徴とする請求項1または2記載の半導体装
置の製造方法。
7. A step of ion-implanting impurities into the silicon substrate is provided between the step of depositing a silicon nitride film on the silicon substrate and the first heat treatment step, and
The temperature lowering rate in the temperature lowering step between the first heat treating step and the second heat treating step is set to 15 ° C./min or less, and the temperature rising rate in the temperature raising step between the second heat treating step and the third heat treating step is increased. The temperature rate is set to 15 ° C./minute or less, and at least a part of the first heat treatment step and a heat treatment step of forming an impurity diffusion region in the silicon substrate are performed at the same time. A method for manufacturing a semiconductor device as described above.
【請求項8】 上記第1熱処理工程及び第2熱処理工程
の等温熱処理の少なくとも一工程を30分以上行なうこ
とを特徴とする請求項7記載の半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 7, wherein at least one of the isothermal heat treatments of the first heat treatment step and the second heat treatment step is performed for 30 minutes or more.
【請求項9】 上記第2熱処理工程と上記第3熱処理工
程との間に上記シリコン基板を600〜900℃で等温
熱処理する中間熱処理工程を設けると共に、前記第2熱
処理工程と前記中間熱処理工程との間の昇温工程及び前
記中間熱処理工程と前記第3熱処理工程との間の昇温工
程における昇温速度を15℃/分以下としたことを特徴
とする請求項7記載の半導体装置の製造方法。
9. An intermediate heat treatment step of isothermally heat-treating the silicon substrate at 600 to 900 ° C. is provided between the second heat treatment step and the third heat treatment step, and the second heat treatment step and the intermediate heat treatment step are performed. 8. The semiconductor device according to claim 7, wherein the temperature raising rate in the temperature raising step between the first heat treatment step and the intermediate heat treatment step and in the temperature raising step between the third heat treatment step are 15 ° C./min or less. Production method.
【請求項10】 上記第1熱処理工程、第2熱処理工
程、及び、中間熱処理工程の少なくとも一工程を30分
以上行なうことを特徴とする請求項9記載の半導体装置
の製造方法。
10. The method of manufacturing a semiconductor device according to claim 9, wherein at least one of the first heat treatment step, the second heat treatment step, and the intermediate heat treatment step is performed for 30 minutes or more.
JP5074695A 1995-03-10 1995-03-10 Manufacture of semiconductor device Withdrawn JPH08250504A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5074695A JPH08250504A (en) 1995-03-10 1995-03-10 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5074695A JPH08250504A (en) 1995-03-10 1995-03-10 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH08250504A true JPH08250504A (en) 1996-09-27

Family

ID=12867412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5074695A Withdrawn JPH08250504A (en) 1995-03-10 1995-03-10 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH08250504A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6325848B1 (en) 1997-11-11 2001-12-04 Nec Corporation Method of making a silicon substrate with controlled impurity concentration
JP2002246573A (en) * 2001-02-13 2002-08-30 Nippon Steel Corp Manufacturing method of simox substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6325848B1 (en) 1997-11-11 2001-12-04 Nec Corporation Method of making a silicon substrate with controlled impurity concentration
JP2002246573A (en) * 2001-02-13 2002-08-30 Nippon Steel Corp Manufacturing method of simox substrate

Similar Documents

Publication Publication Date Title
KR100957729B1 (en) Process for preparing an ideal oxygen precipitating silicon wafer
US4661166A (en) Method of manufacturing semiconductor device using a Czochralski wafer and multiple heat treatment
JPH0684925A (en) Semiconductor substrate and its treatment
US6642123B2 (en) Method of fabricating a silicon wafer including steps of different temperature ramp-up rates and cool-down rates
KR20010073067A (en) Non-oxygen precipitating czochralski silicon wafers
JPH11150119A (en) Method and device for heat-treating silicon semiconductor substance
JP3022044B2 (en) Method for manufacturing silicon wafer and silicon wafer
JPH08250504A (en) Manufacture of semiconductor device
KR100432496B1 (en) Manufacturing method for annealed wafer
JPS60247935A (en) Manufacture of semiconductor wafer
JP3144378B2 (en) Method for manufacturing solid-state imaging device
JP3022045B2 (en) Method of manufacturing silicon wafer and silicon wafer
JPH11260750A (en) Manufacture of semiconductor device
JPS5818929A (en) Manufacture of semiconductor device
JPS63198334A (en) Manufacture of semiconductor silicon wafer
JP2001028372A (en) Semiconductor disk having crystal lattice defect and manufacture thereof
JP2943369B2 (en) Semiconductor substrate manufacturing method
JPH0897222A (en) Manufacture of silicon wafer, and silicon wafer
JPH0536699A (en) Single crystal silicon substrate
JPH0897221A (en) Manufacture of silicon wafer, and silicon wafer
JPH088263A (en) Semiconductor substrate
JPH05218051A (en) Method of intrinsic gettering treatment
JPS6216538B2 (en)
JPH01246838A (en) Heat treatment for semiconductor substrate
JPH02177541A (en) Silicon wafer and heat treatment of silicon wafer

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020604