JPH08248389A - Display panel - Google Patents
Display panelInfo
- Publication number
- JPH08248389A JPH08248389A JP7709095A JP7709095A JPH08248389A JP H08248389 A JPH08248389 A JP H08248389A JP 7709095 A JP7709095 A JP 7709095A JP 7709095 A JP7709095 A JP 7709095A JP H08248389 A JPH08248389 A JP H08248389A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- electrode
- liquid crystal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
- G02F2201/506—Repairing, e.g. with redundant arrangement against defective part
- G02F2201/508—Pseudo repairing, e.g. a defective part is brought into a condition in which it does not disturb the functioning of the device
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明はアクティブマトリック
ス型液晶表示装置などにおける表示パネルに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display panel in an active matrix type liquid crystal display device or the like.
【０００２】[0002]
【従来の技術】例えばアクティブマトリックス型液晶表
示装置には、画素データに対応する容量を蓄積する容量
素子として、画素容量部のほかに補助容量部を備えたも
のがある。図２および図３は従来のこのようなアクティ
ブマトリックス型液晶表示装置における表示パネルの一
部を示したものである。ただし、図２はこの表示パネル
における表示駆動パネル１のうち最上層の配向膜１９を
省略した状態の平面図を示す。この表示パネルでは、表
示駆動パネル１と共通電極パネル２とが図示しないシー
ル材を介して貼り合わされ、その間に液晶３が封入され
た構造となっている。2. Description of the Related Art For example, an active matrix type liquid crystal display device includes one having an auxiliary capacitance section in addition to a pixel capacitance section as a capacitance element for accumulating a capacitance corresponding to pixel data. 2 and 3 show a part of a display panel in such a conventional active matrix type liquid crystal display device. However, FIG. 2 shows a plan view of the display drive panel 1 in this display panel in a state in which the uppermost alignment film 19 is omitted. This display panel has a structure in which the display drive panel 1 and the common electrode panel 2 are bonded together via a sealing material (not shown), and the liquid crystal 3 is sealed between them.
【０００３】表示駆動パネル１は、ガラス基板４上に走
査ライン（ゲートライン）５と信号ライン（ドレインラ
イン）６がマトリックス状に設けられ、その各交点近傍
に薄膜トランジスタ（スイッチング素子）７および画素
電極８が設けられ、また画素電極８を挾んで走査ライン
５とは反対側に補助容量ライン９が設けられた構造とな
っている。In the display drive panel 1, scan lines (gate lines) 5 and signal lines (drain lines) 6 are provided in a matrix on a glass substrate 4, and thin film transistors (switching elements) 7 and pixel electrodes are provided near each intersection. 8 is provided, and an auxiliary capacitance line 9 is provided on the opposite side of the scanning line 5 across the pixel electrode 8.
【０００４】すなわち、ガラス基板４の上面の所定の個
所にはゲート電極１１を含む走査ライン５が形成され、
他の所定の個所には補助容量ライン９が形成され、その
上面全体にはゲート絶縁膜１２が形成されている。ゲー
ト絶縁膜１２の上面の所定の個所にはアモルファスシリ
コンからなる半導体薄膜１３が形成され、半導体薄膜１
３の上面の中央部にはチャネル保護膜１４が形成されて
いる。半導体薄膜１３およびチャネル保護膜１４の上面
の両側にはｎ+シリコンからなるコンタクト層１５、１
６が形成され、コンタクト層１５、１６の上面にはドレ
イン電極１７およびソース電極１８が形成され、またこ
れら電極１７、１８の形成と同時に信号ライン６が形成
されている。ゲート絶縁膜１２の上面の所定の個所には
ＩＴＯからなる画素電極８がソース電極１８に接続され
て形成されている。そして、全上面には配向膜１９が形
成されている。That is, the scanning line 5 including the gate electrode 11 is formed at a predetermined position on the upper surface of the glass substrate 4.
An auxiliary capacitance line 9 is formed at another predetermined position, and a gate insulating film 12 is formed on the entire upper surface thereof. A semiconductor thin film 13 made of amorphous silicon is formed at a predetermined position on the upper surface of the gate insulating film 12, and the semiconductor thin film 1
A channel protection film 14 is formed in the central portion of the upper surface of 3. On both sides of the upper surfaces of the semiconductor thin film 13 and the channel protective film 14, contact layers 15 made of n + silicon are provided.
6 is formed, the drain electrode 17 and the source electrode 18 are formed on the upper surfaces of the contact layers 15 and 16, and the signal line 6 is formed at the same time when these electrodes 17 and 18 are formed. A pixel electrode 8 made of ITO is connected to a source electrode 18 at a predetermined position on the upper surface of the gate insulating film 12. An alignment film 19 is formed on the entire upper surface.
【０００５】補助容量ライン９は、ＩＴＯからなり、画
素電極８の上辺部に対応する位置において走査ライン５
と平行して設けられている。そして、補助容量ライン９
の所定の部分は画素電極８の上辺部と重ね合わされ、こ
の重ね合わされた部分によって補助容量部が形成されて
いる。The auxiliary capacitance line 9 is made of ITO, and the scanning line 5 is located at a position corresponding to the upper side of the pixel electrode 8.
It is provided in parallel with. And the auxiliary capacitance line 9
A predetermined portion of the pixel electrode 8 is overlapped with the upper side portion of the pixel electrode 8, and the overlapped portion forms an auxiliary capacitance portion.
【０００６】一方、共通電極パネル２はガラス基板２１
を備えている。ガラス基板２１の下面の各所定の個所に
はブラックマスク２２およびカラーフィルタ２３が形成
されている。ブラックマスク２２およびカラーフィルタ
２３の下面にはＩＴＯからなる共通電極２４が形成さ
れ、共通電極２４の下面には配向膜２５が形成されてい
る。そして、画素電極８とこれに対向配置された共通電
極２４とその間の液晶３とによって画素容量部が形成さ
れている。On the other hand, the common electrode panel 2 has a glass substrate 21.
It has. A black mask 22 and a color filter 23 are formed at predetermined locations on the lower surface of the glass substrate 21. A common electrode 24 made of ITO is formed on the lower surfaces of the black mask 22 and the color filter 23, and an alignment film 25 is formed on the lower surface of the common electrode 24. A pixel capacitance portion is formed by the pixel electrode 8, the common electrode 24 arranged to face the pixel electrode 8, and the liquid crystal 3 therebetween.
【０００７】次に、図４は以上のような表示パネルの等
価回路を示したものである。符号３１は画素容量部、３
２は補助容量部、３３は薄膜トランジスタ７のゲート電
極１１とソース電極１８との間の寄生容量部、３４は走
査ライン５と画素電極８との間の寄生容量部を示す。こ
の場合、画素容量部３１の薄膜トランジスタ７に接続さ
れない側の電極である共通電極２４と、補助容量部３２
の薄膜トランジスタ７に接続されない側の電極である補
助容量ライン９は、共通電源（電圧ＶCOM）３５に接続
されている。Next, FIG. 4 shows an equivalent circuit of the display panel as described above. Reference numeral 31 is a pixel capacitor portion, 3
Reference numeral 2 is an auxiliary capacitance portion, 33 is a parasitic capacitance portion between the gate electrode 11 and the source electrode 18 of the thin film transistor 7, and 34 is a parasitic capacitance portion between the scanning line 5 and the pixel electrode 8. In this case, the common electrode 24, which is the electrode of the pixel capacitor 31 that is not connected to the thin film transistor 7, and the auxiliary capacitor 32.
The auxiliary capacitance line 9 which is an electrode on the side not connected to the thin film transistor 7 is connected to the common power source (voltage V COM ) 35.
【０００８】次に、図５（ａ）はフィールド反転駆動方
式の場合に液晶３に印加される電圧の波形を示し、図５
（ｂ）は走査ライン５に印加される走査信号を示したも
のである。そして、画素容量部３１の容量をＣLCとし、
補助容量部３２の容量をＣSとし、寄生容量部３３、３
４の合計容量をＣGSとし、ゲートパルスのハイレベルと
ローレベルの電位差をＶGHLとすると、ゲートパルスが
オフするときに、次の（１）式で求められる飛び込み電
圧ΔＶが生じる。 ΔＶ＝（ＣGS・ＶGHL）／（ＣLC＋ＣS＋ＣGS）……（１）Next, FIG. 5A shows the waveform of the voltage applied to the liquid crystal 3 in the case of the field inversion driving method.
(B) shows a scanning signal applied to the scanning line 5. Then, the capacitance of the pixel capacitance unit 31 is C LC ,
Let C S be the capacitance of the auxiliary capacitance section 32, and the parasitic capacitance sections 33, 3
Assuming that the total capacitance of 4 is C GS and the potential difference between the high level and the low level of the gate pulse is V GHL , when the gate pulse is turned off, a jump voltage ΔV obtained by the following equation (1) is generated. ΔV = (C GS · V GHL ) / (C LC + C S + C GS ) …… (1)
【０００９】この飛び込み電圧ΔＶは、信号電圧の極性
に関係なく、常に画素電極電位をΔＶだけ下げることに
なる。そこで、共通電極２４の電位ＶCOMを信号ライン
６の中心電位ＶCに対してこの飛び込み電圧ΔＶの分だ
け低く設定すると、液晶３に印加される電圧を正負ほぼ
対称な波形とすることができる。The jump voltage ΔV always lowers the pixel electrode potential by ΔV regardless of the polarity of the signal voltage. Therefore, when the potential V COM of the common electrode 24 is set lower than the center potential V C of the signal line 6 by the jump voltage ΔV, the voltage applied to the liquid crystal 3 can have a substantially positive and negative symmetrical waveform. .
【００１０】ところで、薄膜トランジスタ７が製造欠陥
によりオープン状態となった場合には、それに対応する
画素電極８がフローティング状態となってしまう。する
と、フローティング状態の画素電極８と共通電極２４と
の間の液晶３に信号ライン６からの信号電圧が印加され
ず、結果として、この表示パネルがポジ表示のものであ
る場合、フローティング状態の画素電極８の部分が常時
明点となり、画質が低下してしまう。If the thin film transistor 7 is opened due to a manufacturing defect, the pixel electrode 8 corresponding to the open state will be in a floating state. Then, the signal voltage from the signal line 6 is not applied to the liquid crystal 3 between the pixel electrode 8 in the floating state and the common electrode 24. As a result, when this display panel is for positive display, the pixel in the floating state is The portion of the electrode 8 always becomes a bright spot, and the image quality deteriorates.
【００１１】そこで、従来では、まず、所定の製造工程
後に検査を行い、明点欠陥があるか否かを調べ、明点欠
陥がある場合には、それに対応する画素電極８と該画素
電極８に隣接する信号ライン６とを接続し、これにより
フローティング状態の画素電極８に常時信号電圧を印加
し、それに対応する液晶３を駆動して遮光状態とし、こ
れにより明点を明点に比べて視認されにくい暗点に変え
るという方法が考えられている。Therefore, in the prior art, first, an inspection is performed after a predetermined manufacturing process to check whether or not there is a bright spot defect, and if there is a bright spot defect, the pixel electrode 8 corresponding to the bright spot defect and the pixel electrode 8 concerned. Is connected to the signal line 6 adjacent thereto, and thereby a signal voltage is constantly applied to the pixel electrode 8 in the floating state, and the liquid crystal 3 corresponding thereto is driven to be in the light-shielding state, whereby the bright point is compared with the bright point. A method of changing to a dark spot that is hard to be visually recognized is considered.
【００１２】[0012]
【発明が解決しようとする課題】しかしながら、従来の
このような方法では、明点欠陥があるか否かの検査を行
い、明点欠陥がある場合には、明点欠陥ごとに、画素電
極８と該画素電極８に隣接する信号ライン６とを接続し
なければならず、したがって大変な手間がかかるばかり
でなく、コスト高になってしまうという問題があった。
この発明の目的は、何ら手を加えることなく、明点を明
点に比べて視認されにくい暗点に変えることができる表
示パネルを提供することにある。However, in such a conventional method, it is inspected whether or not there is a bright spot defect, and if there is a bright spot defect, the pixel electrode 8 is formed for each bright spot defect. And the signal line 6 adjacent to the pixel electrode 8 must be connected to each other, so that there is a problem that not only it takes a lot of trouble but also the cost becomes high.
An object of the present invention is to provide a display panel capable of changing a bright spot into a dark spot which is hard to be visually recognized as compared with a bright spot without any modification.
【００１３】[0013]
【課題を解決するための手段】この発明は、スイッチン
グ素子に接続され、画素データに対応する容量を蓄積す
る容量素子を有する表示パネルにおいて、前記容量素子
の前記スイッチング素子に接続されない側の電極を、前
記スイッチング素子がオープン状態のときに該スイッチ
ング素子に対応する液晶を駆動して遮光状態とする電源
に接続したものである。According to the present invention, in a display panel having a capacitive element connected to a switching element and accumulating a capacitance corresponding to pixel data, an electrode on the side of the capacitive element which is not connected to the switching element is provided. When the switching element is in an open state, the liquid crystal corresponding to the switching element is driven to connect to a power source which is in a light shielding state.
【００１４】[0014]
【作用】この発明によれば、スイッチング素子がオープ
ン状態となった場合、このオープン状態のスイッチング
素子に対応する液晶が駆動して遮光状態となるので、何
ら手を加えることなく、明点を明点に比べて視認されに
くい暗点に変えることができる。According to the present invention, when the switching element is in the open state, the liquid crystal corresponding to the switching element in the open state is driven to be in the light shielding state. It can be changed to a dark spot that is less visible than dots.
【００１５】[0015]
【実施例】図１（Ａ）はこの発明の一実施例を適用した
表示パネルの等価回路を示したものである。なお、この
図において、図４と同一部分には同一の符号を付し、そ
の説明を適宜省略する。この表示パネルでは、画素容量
部３１の薄膜トランジスタ７に接続されない側の電極で
ある共通電極２４は低電源（電圧ＶLCCOM）４１に接続
され、補助容量部３２の薄膜トランジスタ７に接続され
ない側の電極である補助容量ライン９は高電源（電圧Ｖ
SCOM）４２に接続されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1A shows an equivalent circuit of a display panel to which an embodiment of the present invention is applied. In this figure, the same parts as those in FIG. 4 are designated by the same reference numerals, and the description thereof will be omitted as appropriate. In this display panel, the common electrode 24, which is the electrode of the pixel capacitance section 31 on the side not connected to the thin film transistor 7, is connected to the low power source (voltage V LCCOM ) 41, and the electrode on the side not connected to the thin film transistor 7 of the auxiliary capacitance section 32. A certain auxiliary capacitance line 9 has a high power source (voltage V
SCOM ) 42.
【００１６】さて、薄膜トランジスタ７が製造欠陥によ
りオープン状態となった場合には、それに対応する画素
電極８がフローティング状態となる。しかしながら、こ
の場合の等価回路は、図１（Ｂ）に示すように、両電源
４１、４２間に画素容量部３１と補助容量部３２とが直
列接続された場合と同じとなる。そして、画素容量部３
１の容量をＣLCとし、補助容量部３２の容量をＣSと
し、両容量部３１、３２間の電圧をＶSとすると、画素
容量部３１および補助容量部３２の各電荷ＱLC、ＱSは
それぞれ次の式（１）および（２）で与えられる。 ＱLC＝ＣLC（ＶLCCOM−ＶS） ……（１） ＱS＝ＣS（ＶSCOM−ＶS） ……（２） この場合、図１（Ｂ）に示す回路は直列接続であるの
で、ＱLC＝−ＱSが成立する。この結果、式（１）およ
び（２）から次の式（３）が求められる。 ＶS＝（ＣLCＶLCCOM＋ＣSＶSCOM）／（ＣLC＋ＣS） ……（３）When the thin film transistor 7 is opened due to a manufacturing defect, the pixel electrode 8 corresponding to the thin film transistor 7 is brought into a floating state. However, the equivalent circuit in this case is the same as in the case where the pixel capacitance section 31 and the auxiliary capacitance section 32 are connected in series between the power supplies 41 and 42 as shown in FIG. Then, the pixel capacitor section 3
If the capacitance of 1 is C LC , the capacitance of the auxiliary capacitance section 32 is C S, and the voltage between both capacitance sections 31 and 32 is V S , the respective charges Q LC and Q of the pixel capacitance section 31 and the auxiliary capacitance section 32 are represented. S is given by the following equations (1) and (2), respectively. Q LC = C LC (V LCCOM −V S ) (1) Q S = C S (V SCOM −V S ) (2) In this case, the circuit shown in FIG. 1 (B) is connected in series. Therefore, Q LC = −Q S holds. As a result, the following equation (3) is obtained from the equations (1) and (2). V S = (C LC V LCCOM + C S V SCOM ) / (C LC + C S ) ... (3)
【００１７】ここで、薄膜トランジスタ７がオープン状
態となった場合に、それに対応する液晶に印加される電
圧を５〔Ｖ〕とすると、次の式（４）が成立する。 ５〔Ｖ〕＝ＶS−ＶLCCOM ……（４） 次に、式（３）を式（４）に代入して演算すると、次の
式（５）が求められる。 ＶSCOM＝｛５〔Ｖ〕・（ＣLC＋ＣS）／ＣS｝＋ＶLCCOM ……（５）When the voltage applied to the liquid crystal corresponding to the thin film transistor 7 in the open state is 5 [V], the following equation (4) is established. 5 [V] = V S −V LCCOM (4) Next, by substituting the equation (3) into the equation (4), the following equation (5) is obtained. V SCOM = {5 [V] ・ (C LC + C S ) / C S } + V LCCOM ...... (5)
【００１８】したがって、薄膜トランジスタ７がオープ
ン状態となった場合に、それに対応する液晶に印加され
る電圧を５〔Ｖ〕とすると、高電源４２の電圧ＶSCOMを
低電源４１の電圧ＶLCCOMに対して式（５）を満足する
値とすればよいことになる。この結果、薄膜トランジス
タ７がオープン状態となった場合でも、それに対応する
液晶には５〔Ｖ〕の電圧が印加されることになり、当該
液晶を駆動して遮光状態とすることができる。この場合
の液晶に印加される電圧は５〔Ｖ〕以上であればよい。
したがって、薄膜トランジスタ７がオープン状態となっ
た場合には、それに対応する液晶が駆動して遮光状態と
なるので、何ら手を加えることなく、明点を明点に比べ
て視認されにくい暗点に変えることができ、手間が全く
かからず、コストの低減を図ることが可能となる。Therefore, when the thin film transistor 7 is in the open state and the voltage applied to the corresponding liquid crystal is 5 [V], the voltage V SCOM of the high power source 42 is compared with the voltage V LCCOM of the low power source 41. Then, a value satisfying the formula (5) should be set. As a result, even when the thin film transistor 7 is in the open state, a voltage of 5 [V] is applied to the liquid crystal corresponding to the thin film transistor 7, and the liquid crystal can be driven to be in the light shielding state. The voltage applied to the liquid crystal in this case may be 5 [V] or more.
Therefore, when the thin film transistor 7 is in the open state, the liquid crystal corresponding to the thin film transistor 7 is driven to be in the light-shielding state, so that the bright point is changed to the dark point which is less visible than the bright point without any modification. Therefore, the cost can be reduced without any trouble.
【００１９】なお、薄膜トランジスタ７が正常な場合に
は、画素容量部３１および補助容量部の各容量ＣLC、Ｃ
Sの値が共に従来の場合と同じであると、例えば図５に
示すように、ゲートパルスがオフするときに画素電極電
位に生じる飛び込み電圧ΔＶの値も従来の場合と同じと
なる。この場合、共通電極２４の電位ＶLCCOMも従来の
場合の電位ＶCOMと同じとすると、従来の場合とほとん
ど同じ光学特性を得ることができ、何ら問題は生じな
い。When the thin film transistor 7 is normal, the capacitances C LC and C of the pixel capacitance portion 31 and the auxiliary capacitance portion are
If both the values of S are the same as those in the conventional case, the value of the jump voltage ΔV generated in the pixel electrode potential when the gate pulse is turned off is also the same as in the conventional case, as shown in FIG. In this case, if the potential V LCCOM of the common electrode 24 is also the same as the potential V COM in the conventional case, almost the same optical characteristics as in the conventional case can be obtained and no problem occurs.
【００２０】[0020]
【発明の効果】以上説明したように、この発明によれ
ば、薄膜トランジスタがオープン状態となった場合、そ
れに対応する液晶が駆動して遮光状態となるので、何ら
手を加えることなく、明点を明点に比べて視認されにく
い暗点に変えることができ、手間が全くかからず、コス
トの低減を図ることが可能となる。As described above, according to the present invention, when a thin film transistor is in an open state, the liquid crystal corresponding thereto is driven to be in a light-shielding state, so that a bright point can be obtained without any modification. It is possible to change to a dark spot that is less visible than a bright spot, no labor is required, and cost can be reduced.
【図１】（Ａ）はこの発明の一実施例を適用した表示パ
ネルの等価回路を示す図、（Ｂ）は薄膜トランジスタが
オープン状態となった場合の等価回路を示す図。FIG. 1A is a diagram showing an equivalent circuit of a display panel to which an embodiment of the present invention is applied, and FIG. 1B is a diagram showing an equivalent circuit when a thin film transistor is in an open state.
【図２】従来の表示パネルの一部の平面図。FIG. 2 is a plan view of part of a conventional display panel.
【図３】図２のＸ−Ｘ線に沿う断面図。FIG. 3 is a sectional view taken along line XX of FIG.
【図４】この従来の表示パネルの等価回路を示す図。FIG. 4 is a diagram showing an equivalent circuit of this conventional display panel.
【図５】液晶に印加される電圧の波形などを示す図。FIG. 5 is a diagram showing a waveform of a voltage applied to liquid crystal.
５ 走査ライン ６ 信号ライン ７ 薄膜トランジスタ（スイッチング素子） ８ 画素電極 ９ 補助容量ライン ２４ 共通電極 ３１ 画素容量部 ３２ 補助容量部 ３３、３４ 寄生容量部 5 Scan Line 6 Signal Line 7 Thin Film Transistor (Switching Element) 8 Pixel Electrode 9 Auxiliary Capacitance Line 24 Common Electrode 31 Pixel Capacitance Section 32 Auxiliary Capacitance Section 33, 34 Parasitic Capacitance Section
Claims (3)
タに対応する容量を蓄積する容量素子を有する表示パネ
ルにおいて、 前記容量素子の前記スイッチング素子に接続されない側
の電極を、前記スイッチング素子がオープン状態のとき
に該スイッチング素子に対応する液晶を駆動して遮光状
態とする電源に接続したことを特徴とする表示パネル。1. A display panel having a capacitive element connected to a switching element for accumulating a capacitance corresponding to pixel data, wherein an electrode of a side of the capacitive element that is not connected to the switching element is in an open state. A display panel, characterized in that it is connected to a power source that drives a liquid crystal corresponding to the switching element to provide a light shielding state.
とを備え、前記画素容量部の前記スイッチング素子に接
続されない側の電極を低電源に接続し、前記補助容量部
の前記スイッチング素子に接続されない側の電極を高電
源に接続したことを特徴とする請求項１記載の表示パネ
ル。2. The capacitance element includes a pixel capacitance section and an auxiliary capacitance section, and an electrode of the pixel capacitance section that is not connected to the switching element is connected to a low power source to connect the switching element of the auxiliary capacitance section to the switching element. The display panel according to claim 1, wherein the electrode on the non-connected side is connected to a high power source.
ときに該スイッチング素子に対応する液晶に印加される
電圧は５〔Ｖ〕以上であることを特徴とする請求項１ま
たは２記載の表示パネル。3. The display panel according to claim 1, wherein the voltage applied to the liquid crystal corresponding to the switching element is 5 [V] or more when the switching element is in the open state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7709095A JPH08248389A (en) | 1995-03-09 | 1995-03-09 | Display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7709095A JPH08248389A (en) | 1995-03-09 | 1995-03-09 | Display panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08248389A true JPH08248389A (en) | 1996-09-27 |
Family
ID=13624093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7709095A Pending JPH08248389A (en) | 1995-03-09 | 1995-03-09 | Display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08248389A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007029381A1 (en) * | 2005-09-01 | 2007-03-15 | Sharp Kabushiki Kaisha | Display device, drive circuit, and drive method thereof |
| WO2011108437A1 (en) * | 2010-03-01 | 2011-09-09 | シャープ株式会社 | Liquid crystal display device |
-
1995
- 1995-03-09 JP JP7709095A patent/JPH08248389A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007029381A1 (en) * | 2005-09-01 | 2007-03-15 | Sharp Kabushiki Kaisha | Display device, drive circuit, and drive method thereof |
| JPWO2007029381A1 (en) * | 2005-09-01 | 2009-03-12 | シャープ株式会社 | Display device, driving circuit and driving method thereof |
| JP4633121B2 (en) * | 2005-09-01 | 2011-02-16 | シャープ株式会社 | Display device, driving circuit and driving method thereof |
| US8390552B2 (en) | 2005-09-01 | 2013-03-05 | Sharp Kabushiki Kaisha | Display device, and circuit and method for driving the same |
| WO2011108437A1 (en) * | 2010-03-01 | 2011-09-09 | シャープ株式会社 | Liquid crystal display device |
| JP5649235B2 (en) * | 2010-03-01 | 2015-01-07 | シャープ株式会社 | Liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190418B2 (en) | Semiconductor device | |
| JP3418653B2 (en) | Active matrix type liquid crystal display | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| KR100374435B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2003091017A (en) | Color liquid crystal display device | |
| KR100317621B1 (en) | Liquid Crystal Display | |
| EP0279171B1 (en) | Active matrix liquid crystal display device | |
| KR100286489B1 (en) | Active Matrix Display | |
| JPH07311390A (en) | Liquid crystal display device | |
| JP2003207794A (en) | Active matrix type display device | |
| JP3251490B2 (en) | Liquid crystal display | |
| JP2660528B2 (en) | Driving method of liquid crystal display device | |
| JP3518851B2 (en) | Driving method of active matrix substrate | |
| JP2960268B2 (en) | Active matrix liquid crystal panel, manufacturing method and driving method thereof, and active matrix liquid crystal display | |
| JPH08248389A (en) | Display panel | |
| JP4347366B2 (en) | Active matrix color liquid crystal display | |
| KR19990052286A (en) | Liquid crystal display | |
| KR100447225B1 (en) | Apparatus of Liquid Crystal Display Device | |
| JP2803677B2 (en) | Liquid crystal display | |
| KR100529572B1 (en) | Thin film transistor liquid crystal display | |
| JP3059291B2 (en) | Active matrix liquid crystal display | |
| JPH11202369A (en) | Liquid crystal display device and production thereof | |
| JP3339248B2 (en) | Display device | |
| JP2000206573A (en) | Active matrix type liquid crystal display device and pixel defect correction method | |
| JP3418683B2 (en) | Active matrix type liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050415 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050607 |