JPH08242199A - Generating and inspecting system for identification code - Google Patents

Generating and inspecting system for identification code

Info

Publication number
JPH08242199A
JPH08242199A JP7043989A JP4398995A JPH08242199A JP H08242199 A JPH08242199 A JP H08242199A JP 7043989 A JP7043989 A JP 7043989A JP 4398995 A JP4398995 A JP 4398995A JP H08242199 A JPH08242199 A JP H08242199A
Authority
JP
Japan
Prior art keywords
identification code
transmission
reception
timing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7043989A
Other languages
Japanese (ja)
Inventor
Yasuhisa Oshima
靖久 大嶋
Yasuhiro Shibuya
泰弘 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Electric Works Ltd
Original Assignee
Tamura Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Electric Works Ltd filed Critical Tamura Electric Works Ltd
Priority to JP7043989A priority Critical patent/JPH08242199A/en
Publication of JPH08242199A publication Critical patent/JPH08242199A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transceivers (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

PURPOSE: To lighten the processing load of a CPU and to attain a small-sized constitution of a circuit in the case where an identification code is transmitted and received. CONSTITUTION: A base station 1 and a mobile station 2 are provided with a register 101 to store beforehand the identification code to show an outgoing identification code and an incoming identification code to constitute control data, an identification code generating part such as a parallel/serial conversion circuit 102, etc., which reads out the identification code of the register at every periodical transmission timing output STM and reception timing output RTM of a timing generating part, and generates it as serial data, and an exclusive logical sum circuit 106, etc., which detects the matching of the output of the identification code generating part and the identification code contained in the received control data at every reception timing output. Consequently, the transmission. reception processing of the CPU is reduced, and besides, the circuit can be shared by transmission and reception, and accordingly, the circuit can be drastically simplified.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、基地局と複数の移動局
との間で時分割多元接続による無線通信を行うデジタル
無線電話装置に関し、特に各局間で通信される識別符号
の生成・検査方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital radio telephone apparatus for performing radio communication by time division multiple access between a base station and a plurality of mobile stations, and in particular, generation / inspection of an identification code communicated between the stations. Regarding the scheme.

【0002】[0002]

【従来の技術】この種の電話装置は、PSと呼称される
移動局及びCSと呼称される基地局間の通信にはデジタ
ル方式を採用し、音声等のアナログ信号はAD変換及び
DA変換が行われてデジタル信号として無線通信されて
いる。図7はこのような電話装置の構成を示し、加入者
回線Lを介して基地局1が接続され、基地局1と4台の
移動局2a〜2dとが無線接続されている。
2. Description of the Related Art This type of telephone system adopts a digital system for communication between a mobile station called PS and a base station called CS, and analog signals such as voice signals are AD-converted and DA-converted. It is performed and wirelessly communicated as a digital signal. FIG. 7 shows the configuration of such a telephone device, in which a base station 1 is connected via a subscriber line L, and the base station 1 and four mobile stations 2a to 2d are wirelessly connected.

【0003】ところで、この種の装置で扱われる無線周
波数帯域としては1.9GHzの帯域が用いられ、キャ
リア周波数の間隔は、300KHzとなっている。そし
て1つの周波数帯を介して1台の基地局と4台の移動局
との間で通信が行え、この場合この周波数は図8に示す
ように、5msec間に8つのタイムスロット〜に
時分割され、はじめの4つのタイムスロット〜で基
地局1は各移動局に対しデータを送信すると共に、残り
の4つのタイムスロット〜で各移動局からのデータ
を受信するようにしている。このようなTDMA(ti
me division multiple acce
ss)処理により同一周波数を4台の移動局で使用でき
ることから、電波を有効に活用することができる。
By the way, a 1.9 GHz band is used as a radio frequency band handled by this type of device, and the carrier frequency interval is 300 KHz. Then, communication can be performed between one base station and four mobile stations via one frequency band, and in this case, this frequency is time-divided into eight time slots ~ in 5 msec as shown in FIG. The base station 1 transmits data to each mobile station in the first four time slots, and receives data from each mobile station in the remaining four time slots. Such TDMA (ti
me division multiple access
Since the same frequency can be used by four mobile stations by the ss) processing, radio waves can be effectively used.

【0004】基地局と各移動局との間に通信されるバー
スト信号のフォーマットの例としては、図6に示すよう
なフォーマットとなっており、各タイムスロット当たり
240ビットが割り当てられ(1ビット=5/8×24
0=2.6μsec)、このうちデータビットは224
ビットであり、384KHzのクロックにより伝送され
る。各タイムスロットは、制御データを送受する制御用
物理スロットと音声データ等を送受する通信用物理スロ
ットとに大別されている。ここで、制御用物理スロット
は、呼接続に必要な情報を転送するチャネルである。
An example of the format of the burst signal communicated between the base station and each mobile station is as shown in FIG. 6, and 240 bits are allocated to each time slot (1 bit = 5/8 x 24
0 = 2.6 μsec), of which 224 data bits
It is a bit and is transmitted by a clock of 384 KHz. Each time slot is roughly divided into a control physical slot for transmitting / receiving control data and a communication physical slot for transmitting / receiving voice data and the like. Here, the control physical slot is a channel for transferring information necessary for call connection.

【0005】制御用物理スロットは、図6(a)に示す
ように、先頭から順次、4ビットの過渡応答ランプタイ
ムR、2ビットのスタートシンボルSS、62ビットの
プリアンプルPR、32ビットのユニークワードUW、
108ビットの情報I、及び16ビットの誤り検出CR
C(Cyclic Redundancy Chec
k)の各データ領域が割り当てられている。ここで、情
報Iは呼接続に必要な情報であり、移動局から基地局へ
の上り回線の場合は、図6(b)に示すように、4ビッ
トの種別信号CI、42ビットの着識別符号、28ビッ
トの発識別符号、34ビットの制御情報Iとからなる。
また基地局から移動局側への下り回線の場合は、図6
(c)に示すように、種別信号CIに続いて42ビット
の発識別符号、28ビットの着識別符号となる他は、上
り回線の場合と同様である。
The control physical slots are, as shown in FIG. 6A, sequentially from the beginning, a transient response ramp time R of 4 bits, a start symbol SS of 2 bits, a preamble PR of 62 bits, and a unique bit of 32 bits. Word UW,
108-bit information I and 16-bit error detection CR
C (Cyclic Redundancy Chec
Each data area of k) is allocated. Here, the information I is information necessary for call connection, and in the case of the uplink from the mobile station to the base station, as shown in FIG. 6B, a 4-bit type signal CI and a 42-bit destination identification It consists of a code, a 28-bit calling identification code, and 34-bit control information I.
Also, in the case of a downlink from the base station to the mobile station side, FIG.
As shown in (c), the type signal CI is followed by a 42-bit originating identification code and a 28-bit destination identification code, which are the same as in the case of the uplink.

【0006】このような、発識別符号及び着識別符号
は、従来はCPUがレジスタに書き込みを行っており、
書き込まれた識別符号は、バースト信号の送信タイミン
グが来るとレジスタから読み出されて送信される。ま
た、CPUは、バースト信号の受信毎にレジスタに蓄積
されている各識別符号の正否を確認し、正常な場合は後
続の制御情報Iを有効なものとして処理している。
Conventionally, the calling identification code and the destination identification code are written in the register by the CPU.
The written identification code is read from the register and transmitted when the burst signal transmission timing comes. Also, the CPU confirms the correctness of each identification code stored in the register each time the burst signal is received, and if the identification code is normal, processes the subsequent control information I as valid.

【0007】[0007]

【発明が解決しようとする課題】このように従来の装置
においては、識別符号を送信する場合はCPUが直接に
レジスタに書き込みを行っている。また、受信した識別
符号もCPUが直接その正否を検査している。このよう
な識別符号は多数のビットから構成されているため、こ
のような識別符号のレジスタへの書き込み及びレジスタ
の受信識別符号の検査を、CPUが2.5msec毎の
送受信時に繰り返して行うと、CPUの負荷が増大する
という問題があった。また、送信部及び受信部のそれぞ
れにレジスタやデータをラッチするラッチ回路等が必要
になり、回路が大規模になるという問題もあった。従っ
て本発明は、識別符号を送受信する場合にCPUの処理
負荷を軽減すると共に、この送受信回路を小型に構成す
ることを目的とする。
As described above, in the conventional device, when transmitting the identification code, the CPU directly writes in the register. The CPU also directly inspects the received identification code for correctness. Since such an identification code is composed of a large number of bits, if the CPU repeatedly performs such writing of the identification code into the register and inspection of the reception identification code of the register at the time of transmission / reception every 2.5 msec, There is a problem that the load on the CPU increases. In addition, a register and a latch circuit for latching data are required for each of the transmission unit and the reception unit, which causes a problem that the circuit becomes large in scale. Therefore, it is an object of the present invention to reduce the processing load on the CPU when transmitting and receiving the identification code and to make the transmitting and receiving circuit compact.

【0008】[0008]

【課題を解決するための手段】このような課題を解決す
るために本発明は、基地局及び移動局に、制御データを
構成する発識別符号及び着識別符号を示す識別符号を送
信する送信部を設け、送信部に、識別符号を予め蓄積す
るレジスタと、タイミング生成部の周期的な送信タイミ
ング出力毎にレジスタの識別符号を読み出しシリアルデ
ータとして生成する識別符号生成部とを設けたものであ
る。また、基地局及び移動局に、制御データを構成する
発識別符号及び着識別符号を示す識別符号を受信する受
信部を設け、受信部に、識別符号を予め蓄積するレジス
タと、タイミング生成部の周期的な受信タイミング出力
毎にレジスタの識別符号を読み出しシリアルデータとし
て生成する識別符号生成部と、識別符号生成部の出力と
受信した制御データ中に含まれる識別符号との一致を検
出する一致検出部とを設けたものである。また、基地局
及び移動局に、制御データを構成する発識別符号及び着
識別符号を示す識別符号を予め蓄積するレジスタと、タ
イミング生成部の周期的な送信タイミング出力及び受信
タイミング出力毎にレジスタの識別符号を読み出しシリ
アルデータとして生成する識別符号生成部と、受信タイ
ミング出力毎に識別符号生成部の出力と受信した制御デ
ータ中に含まれる識別符号との一致を検出する一致検出
部とを設けたものである。
In order to solve such a problem, the present invention provides a transmitting section for transmitting to a base station and a mobile station an identification code indicating a source identification code and a destination identification code which form control data. And a transmitter for storing the identification code in advance, and an identification code generation unit for reading the identification code of the register for each periodic transmission timing output of the timing generation unit and generating it as serial data. . In addition, the base station and the mobile station are provided with a receiving unit for receiving the identification code indicating the originating identification code and the destination identification code that form the control data, and the receiving unit includes a register that stores the identification code in advance and a timing generation unit. Matching detection that detects the match between the identification code generator that reads the identification code of the register at each periodic reception timing output and generates it as serial data, and the identification code included in the output of the identification code generator and the received control data And a section. In addition, the base station and the mobile station have a register for accumulating in advance the identification code indicating the originating identification code and the destination identification code forming the control data, and the register for each periodic transmission timing output and reception timing output of the timing generation unit. An identification code generation unit that reads out the identification code and generates it as serial data, and a match detection unit that detects a match between the output of the identification code generation unit and the identification code included in the received control data for each reception timing output are provided. It is a thing.

【0009】[0009]

【作用】CPU等の制御回路により予めレジスタに蓄積
された識別符号は、タイミング生成部の周期的な送信タ
イミング出力に基づいて生成されて送信される。また、
CPU等により予めレジスタに蓄積された識別符号は、
タイミング生成部の周期的な受信タイミング出力に基づ
いて生成される一方、生成された識別符号は、受信した
識別符号と比較照合され受信データの検査が行われる。
また、送信時には、予めレジスタに蓄積された識別符号
はタイミング生成部の周期的な送信タイミング出力に基
づいて生成され送信されると共に、受信時にはタイミン
グ生成部の周期的な受信タイミングに基づいて生成さ
れ、受信した識別符号と比較照合されることにより受信
データの検査が行われる。
The identification code previously stored in the register by the control circuit such as the CPU is generated and transmitted based on the periodic transmission timing output of the timing generator. Also,
The identification code previously stored in the register by the CPU or the like is
The generated identification code is compared and collated with the received identification code to inspect the received data while being generated based on the periodic reception timing output of the timing generation unit.
Further, at the time of transmission, the identification code stored in the register in advance is generated and transmitted based on the periodic transmission timing output of the timing generation unit, and at the time of reception, it is generated based on the periodic reception timing of the timing generation unit. The received data is inspected by comparing and collating with the received identification code.

【0010】[0010]

【実施例】以下、本発明について図面を参照して説明す
る。図4は本発明を適用したデジタル無線電話装置の一
実施例を示すブロック図であり、基地局1と無線通信を
行う移動局2の例を示している。同図において、移動局
2は、アンテナAT,高周波部21,変復調部22,無
線制御部23,及び無線インタフェース部24からなる
無線部を介して基地局1と無線接続される。ここで無線
インタフェース部24には、タイミングバスTBSを介
し、ユニークワード検出部25、タイミング生成部2
6、受信CI検査部27、スクランブル部28、CRC
処理部29、データ受信部30、データ送信部31、送
信データ連結部32、簡易秘話部33、速度変換部3
4,35、及び音声処理部36が接続されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 4 is a block diagram showing an embodiment of a digital radio telephone apparatus to which the present invention is applied, showing an example of a mobile station 2 which performs radio communication with a base station 1. In the figure, the mobile station 2 is wirelessly connected to the base station 1 via a radio unit including an antenna AT, a high frequency unit 21, a modulation / demodulation unit 22, a radio control unit 23, and a radio interface unit 24. Here, the wireless interface unit 24 is connected to the unique word detection unit 25 and the timing generation unit 2 via the timing bus TBS.
6, reception CI check unit 27, scramble unit 28, CRC
Processing unit 29, data receiving unit 30, data transmitting unit 31, transmission data connecting unit 32, simple confidential talk unit 33, speed converting unit 3
4, 35 and the voice processing unit 36 are connected.

【0011】またシステムバスSBSには、上述の受信
CI検査部27、送信データ連結部32、速度変換部3
4,35を除く各部が接続されていると共に、CPU4
0、操作部41、及び表示部42が接続される。さら
に、音声処理部36には、通話に必要な送受器43及び
リンガ44が接続されており、以上のような各部は図示
しない電源部からの電源供給により動作する。また、ユ
ニークワード検出部25及びタイミング生成部26は、
無線インタフェース部24により抽出された384KH
z のクロック信号CKに基づいて動作する。なお、デ
ータ受信部30及びデータ送信部31にも、図示省略し
たがクロック信号CKが供給されている。また、a,b
はそれぞれ移動局2が基地局1と通信を行う場合の受信
データ及び送信データを示している。
In the system bus SBS, the reception CI checking unit 27, the transmission data connecting unit 32, and the speed converting unit 3 described above are also provided.
Each part except 4, 35 is connected, and CPU4
0, the operation unit 41, and the display unit 42 are connected. Further, the voice processing unit 36 is connected with a handset 43 and a ringer 44 required for a telephone call, and each unit as described above operates by power supply from a power supply unit (not shown). Further, the unique word detection unit 25 and the timing generation unit 26 are
384KH extracted by the wireless interface unit 24
It operates based on the clock signal CK of z 2. The data receiving unit 30 and the data transmitting unit 31 are also supplied with the clock signal CK, though not shown. Also, a, b
Shows the reception data and the transmission data when the mobile station 2 communicates with the base station 1, respectively.

【0012】このように構成された移動局2は基地局1
と無線通信を行う場合、1つの周波数が5msec毎に
8個のタイムスロットに分割されたうちの1個のスロッ
トを介し基地局1からのデータを受信する。そしてこの
受信スロットから4スロット分時間的に遅れたスロット
を介し基地局1へデータを送信する。なお、タイムスロ
ットは、上述したように、1スロット当たり、625μ
sec(5msec/8)の時間が割り当てられ、かつ
1スロット分のデータは240ビットであることから1
ビット分のデータは約2.6μsecの時間を要してい
る。したがって、送受されるデータの速度は384KH
zである。ここで各物理スロットは、既に述べたよう
に、制御データを送受する制御用物理スロットと、音声
データ等を送受する通信用物理スロットとに大別され、
このうち制御用物理スロットは、図6に示すようなフォ
ーマットを有している。
The mobile station 2 constructed in this way is the base station 1
When wireless communication is performed with, data is received from the base station 1 through one slot in which one frequency is divided into eight time slots every 5 msec. Then, the data is transmitted to the base station 1 through the slot delayed by four slots from the reception slot. As described above, the time slot is 625μ per slot.
Since 1 sec (5 msec / 8) is allocated and the data for 1 slot is 240 bits, 1
The bit data requires about 2.6 μsec. Therefore, the speed of data transmitted and received is 384KH.
z. Here, each physical slot is roughly divided into a control physical slot for transmitting / receiving control data and a communication physical slot for transmitting / receiving voice data, as already described.
Of these, the control physical slot has a format as shown in FIG.

【0013】次に上述したフォーマットでデータを伝送
する移動局2の動作を簡単に説明する。図4において、
周波数1.9GHz付近の無線信号が基地局1から移動
局2へ送信されてくると、アンテナAT,高周波部2
1,変復調部22,無線制御部23,及び無線インタフ
ェース部24からなる無線部では、この無線信号から高
周波成分を取り除き、かつ復調を行って周波数384K
Hzの受信データaを無線インタフェース部24から出
力する。
Next, the operation of the mobile station 2 that transmits data in the above format will be briefly described. In FIG.
When a radio signal near the frequency of 1.9 GHz is transmitted from the base station 1 to the mobile station 2, the antenna AT and the high frequency unit 2
In the wireless unit including the modulation / demodulation unit 22, the wireless control unit 23, and the wireless interface unit 24, a high frequency component is removed from this wireless signal and demodulation is performed to obtain a frequency of 384K.
The reception data a of Hz is output from the wireless interface unit 24.

【0014】この受信データaはユニークワード検出部
25及び受信CI検査部27で受信され、各部において
は、タイミング生成部26の各受信タイミング出力に基
づきバースト状の受信データaの中から各々ユニークワ
ードUW及びチャネル種別等の受信データ種別を示す種
別信号CIを検出する。この検出された情報は、タイミ
ング生成部26へフィードバックされ、以降のデータ受
信に必要なタイミングを生成するために利用される。そ
して生成されたタイミング信号は、タイミングバスTB
Sを介し、スクランブル部28,データ受信部30,デ
ータ送信部31,簡易秘話部33及び音声処理部36等
の送受信処理部へ出力される。
The received data a is received by the unique word detector 25 and the received CI checker 27, and each unit receives a unique word from the burst-shaped received data a based on each reception timing output of the timing generator 26. A type signal CI indicating the type of received data such as UW and channel type is detected. The detected information is fed back to the timing generation unit 26 and used to generate the timing required for subsequent data reception. The generated timing signal is the timing bus TB
It is output to the transmission / reception processing units such as the scramble unit 28, the data reception unit 30, the data transmission unit 31, the simple confidential talk unit 33, and the voice processing unit 36 via S.

【0015】この場合、スクランブル部28では、受信
データaにかけられた符号列の直流平衡を保つためのス
クランブルをはずしてデータ受信部30へ出力する。C
PU40では、これらユニークワードUW及び種別信号
CIが検出された後にデータ受信部30中に蓄積されて
いる着識別符号や発識別符号及び情報I等のデータをシ
ステムバスSBSを介して入力し、これらの識別符号が
自装置に該当すれば各種プロトコル処理や受信データ処
理を行う。
In this case, the scrambler 28 removes the scramble for maintaining the DC balance of the code string applied to the received data a and outputs it to the data receiver 30. C
In the PU 40, after the unique word UW and the type signal CI are detected, the data such as the incoming call identification code, the outgoing call identification code and the information I accumulated in the data receiving unit 30 are input via the system bus SBS, and these If the identification code of No. corresponds to its own device, various protocol processes and received data processes are performed.

【0016】このように移動局2では、受信データaを
処理する場合、ユニークワード検出部25及び受信CI
検査部27においてユニークワードUW及び受信データ
種別を示す種別信号CIを検出してこれらの検出に基づ
き以降のデータの受信タイミングを生成し、スクランブ
ル部28,CRC処理部29,データ受信部30,デー
タ送信部31,送信データ連結部32,及び速度変換部
34,35等においては、CPU40が介在することな
く動作できるように構成する。なお、受信データaが通
信用物理スロットの情報Iでありこれが音声信号を示す
場合は、これらの情報は簡易秘話部33において秘話解
除されると共に、速度変換部34により32KHzの信
号に伸長され、さらに音声処理部36によりアナログ信
号に変換されて送受器43から出力される。
As described above, in the mobile station 2, when processing the received data a, the unique word detection unit 25 and the received CI are received.
The inspection unit 27 detects the unique word UW and the type signal CI indicating the received data type, and generates the reception timing of the subsequent data based on these detections. The scramble unit 28, the CRC processing unit 29, the data receiving unit 30, the data The transmission unit 31, the transmission data connection unit 32, the speed conversion units 34, 35, and the like are configured so that the CPU 40 can operate without intervention. When the received data a is the information I of the communication physical slot and indicates a voice signal, the information is deciphered by the simple confidential section 33 and expanded by the speed conversion section 34 into a 32 KHz signal. Further, the voice processing unit 36 converts the analog signal and outputs the analog signal from the handset 43.

【0017】次にCPU40が操作部41の発呼操作を
検出した場合は、CPU40は上述のフォーマットに基
づいてCI以降のデータを作成しデータ送信部31へ出
力する。データ送信部31では、タイミング生成部26
からの各送信タイミングに基づいてこの送信データをデ
ータ連結部32を介しCRC処理部29へ送る。CRC
処理部29ではこの送信データに誤り検出符号を付加し
てスクランブル部28へ送り、スクランブル部28では
この送信データに直流平衡をかけて送信データbとし
て、無線インタフェース部24等の無線部へ送る。
Next, when the CPU 40 detects the call operation of the operation unit 41, the CPU 40 creates data after CI based on the above-mentioned format and outputs it to the data transmission unit 31. In the data transmission unit 31, the timing generation unit 26
This transmission data is sent to the CRC processing unit 29 via the data connection unit 32 based on each transmission timing from the. CRC
The processing unit 29 adds an error detection code to this transmission data and sends it to the scramble unit 28. The scramble unit 28 DC-balances this transmission data and sends it as transmission data b to a radio unit such as the radio interface unit 24.

【0018】このようにして基地局1との間で発呼のプ
ロトコルが実行されて相手端末の呼出が行われ、相手の
応答により通話が開始される。この場合、送受器43か
らの音声信号は、音声処理部36において周波数32K
Hzのデジタル信号に変換され、さらに速度変換部35
により384KHzの周波数に圧縮されて簡易秘話部3
3へ送られる。簡易秘話部33ではこの音声データに対
して秘話処理を行い送信データ連結部32へ送る。その
後この音声データは、上述した経路を通って基地局1を
介し相手端末へ送信される。
In this way, the calling protocol is executed with the base station 1 to call the partner terminal, and the call is started in response to the partner's response. In this case, the audio signal from the handset 43 has a frequency of 32K in the audio processing unit 36.
Converted into a digital signal of Hz, and the speed conversion unit 35
Compressed to a frequency of 384 KHz by the simple secret section 3
Sent to 3. The simple confidential talk section 33 performs a secret story process on this voice data and sends it to the transmission data connection section 32. After that, this voice data is transmitted to the partner terminal via the base station 1 through the above-mentioned route.

【0019】次に図5は、移動局2と無線接続される基
地局1の構成を示すブロック図である。同図において、
移動局2と同等部分は同一符号を付してその詳細な説明
は省略する。即ち、基地局1は、移動局2に設けられて
いる操作部41,表示部42,送受器43,及びリンガ
44を省略し、音声処理部36に回線インタフェース5
1を接続するように構成している。
Next, FIG. 5 is a block diagram showing the configuration of the base station 1 wirelessly connected to the mobile station 2. In the figure,
The same parts as those of the mobile station 2 are designated by the same reference numerals, and detailed description thereof will be omitted. That is, the base station 1 omits the operation unit 41, the display unit 42, the handset 43, and the ringer 44 provided in the mobile station 2, and the voice processing unit 36 is connected to the line interface 5.
1 is connected.

【0020】この場合、CPU50は、データ受信部3
0を介し移動局2からの例えば発呼データ(制御デー
タ)等を入力すると、回線インタフェース51を制御し
て回線Lへ発呼データに応じたダイヤル信号等を送出さ
せる。また、回線インタフェース51を介し回線Lから
の着信信号等を受信すると、着信データ(制御データ)
をデータ送信部31にセットし、移動局2側へ送信させ
る。なお、発呼データや着信データ等の制御データ以外
の音声信号の伝送は、移動局2の場合と同様に行われ
る。即ち、回線インタフェース51を介する回線L側の
音声信号は、音声処理部36で処理され、速度変換やス
クランブル処理が行われた後、無線部を経て移動局2側
へ送信される。また、移動局2からの音声信号は、無線
部で受信された後、スクランブル処理及び速度変換が行
われさらに音声処理が施された後、回線L側へ送出され
る。
In this case, the CPU 50 has the data receiving unit 3
When calling data (control data) or the like is input from the mobile station 2 via 0, the line interface 51 is controlled to send a dial signal or the like corresponding to the calling data to the line L. When an incoming signal from the line L is received via the line interface 51, incoming data (control data)
Is set in the data transmission unit 31 and transmitted to the mobile station 2 side. The transmission of voice signals other than control data such as calling data and incoming data is performed in the same manner as in the mobile station 2. That is, the voice signal on the line L side via the line interface 51 is processed by the voice processing unit 36, subjected to speed conversion and scramble processing, and then transmitted to the mobile station 2 side via the radio unit. Further, the voice signal from the mobile station 2 is received by the radio section, then scrambled and speed-converted, further voice-processed, and then transmitted to the line L side.

【0021】ところで、基地局1及び移動局2において
は、上述の発呼データや着信データ等の制御データを送
受する場合は、既に詳述したように、図6に示す制御用
物理スロットを介して行われ、かつこれらの制御データ
は図6(b),(c)に示す情報Iとして送受信され
る。また、基地局1及び移動局2間で同期確立を行うた
めの同期バーストは図6(d),(e)に示すフォーマ
ットで伝送される。このような、制御用物理スロットを
介するデータ中の発識別符号及び着識別符号は、従来
は、その送信毎にCPUが直接データ送信部31に書き
込みを行っている。また、これらの識別符号を受信した
場合は、データ受信部30に蓄積されている識別符号を
CPUが直接検査してその正否を確認している。
By the way, in the base station 1 and the mobile station 2, when transmitting / receiving the control data such as the above-mentioned outgoing call data and incoming data, as already described in detail, the control physical slot shown in FIG. 6 is used. The control data is transmitted and received as information I shown in FIGS. 6B and 6C. Further, the synchronization burst for establishing synchronization between the base station 1 and the mobile station 2 is transmitted in the formats shown in FIGS. 6 (d) and 6 (e). In the past, the CPU directly writes the outgoing call identification code and the incoming call identification code in the data through the control physical slot to the data transmission unit 31 each time the transmission is performed. Further, when these identification codes are received, the CPU directly inspects the identification codes accumulated in the data receiving section 30 to confirm the correctness.

【0022】このため、CPUの処理負荷が増大すると
いう問題がある。また、データ送信部31及びデータ受
信部30のそれぞれにレジスタやデータをラッチするラ
ッチ回路等が必要になり、回路が大規模になるという問
題もある。従って本実施例では、識別符号を送受信する
場合については、データ送信部31及びデータ受信部3
0を共通化して回路規模を縮小すると共に、CPUの処
理負荷を軽減する。
Therefore, there is a problem that the processing load of the CPU increases. Further, each of the data transmitting unit 31 and the data receiving unit 30 requires a register, a latch circuit for latching data, and the like, which causes a problem that the circuit becomes large-scale. Therefore, in this embodiment, when transmitting and receiving the identification code, the data transmitting unit 31 and the data receiving unit 3
0 is shared to reduce the circuit scale and reduce the processing load on the CPU.

【0023】図1は、基地局及び各移動局において、デ
ータ送信部31の識別符号送信回路とデータ受信部30
の識別符号受信回路とを共通化した識別符号送受信回路
のブロック図である。同図において、この識別符号送受
信回路は、レジスタ101、パラレル/シリアル変換回
路102、インバータ103、オア(論理和)回路10
4、アンド(論理積)回路105、排他的論理和回路1
06、フリップフロップ(F/F)回路107,108
からなる。
FIG. 1 shows an identification code transmission circuit of the data transmission unit 31 and a data reception unit 30 in the base station and each mobile station.
3 is a block diagram of an identification code transmission / reception circuit that is shared with the identification code reception circuit of FIG. In the figure, this identification code transmission / reception circuit includes a register 101, a parallel / serial conversion circuit 102, an inverter 103, and an OR (logical sum) circuit 10.
4, AND (logical product) circuit 105, exclusive OR circuit 1
06, flip-flop (F / F) circuits 107 and 108
Consists of

【0024】なお、図1中において、DATAはCP
U(移動局の場合はCPU40、基地局の場合はCPU
50となる)から与えられる70ビットからなる発識別
符号及び着識別符号を示す識別符号データ、DATA
,は本回路から送信される識別符号データ、CSは
チップセレクト信号、CKは384KHzのクロック信
号、STMはタイミング生成部26から出力される送信
タイミング信号、RTMは同様にタイミング生成部26
から出力される受信タイミング信号、RTMは同様にタ
イミング生成部26から出力され識別符号の送信範囲タ
イミング(送信時間)を示す信号、a1はスクランブル
が解除された受信データ、CLRはCPU側から出力さ
れるクリア信号である。
In FIG. 1, DATA is CP.
U (CPU 40 for mobile stations, CPU for base stations
Identification code data indicating the originating identification code and the destination identification code consisting of 70 bits given by
, Is the identification code data transmitted from this circuit, CS is the chip select signal, CK is the clock signal of 384 KHz, STM is the transmission timing signal output from the timing generation unit 26, and RTM is the timing generation unit 26 similarly.
From the timing generator 26, RTM is a signal indicating the transmission range timing (transmission time) of the identification code, a1 is the descrambled reception data, and CLR is the CPU output. Clear signal.

【0025】また、図2はこの識別符号送受信回路の送
信動作を示すタイミングチャートである。図1及び図2
を用い、本識別符号送受信回路の送信動作について説明
する。まず、CPUは、初期化処理等において70ビッ
トの識別符号データDATAをチップセレクト信号C
Sによりパラレルデータとしてレジスタ101にセット
する。ここで、移動局の場合は、図6(b)に示すよう
に、42ビットの着識別符号と28ビットの発識別符号
とがセットされる。また基地局の場合は、図6(c)に
示すように、42ビットの発識別符号と28ビットの着
識別符号とがセットされる。
FIG. 2 is a timing chart showing the transmission operation of this identification code transmission / reception circuit. 1 and 2
The transmission operation of this identification code transmission / reception circuit will be described with reference to FIG. First, the CPU sends the 70-bit identification code data DATA to the chip select signal C in the initialization processing or the like.
The parallel data is set in the register 101 by S. Here, in the case of a mobile station, as shown in FIG. 6B, a 42-bit incoming identification code and a 28-bit outgoing identification code are set. In the case of a base station, as shown in FIG. 6C, a 42-bit calling identification code and a 28-bit destination identification code are set.

【0026】こうしてレジスタ101にセットされた識
別符号データは、パラレル/シリアル変換回路102に
よりシリアル信号に変換される。即ち、タイミング生成
部26から図2(b)に示す送信タイミング信号STM
がオア回路104を介してパラレル/シリアル変換回路
102へ出力されると、パラレル/シリアル変換回路1
02は、レジスタ101にセットされている識別符号デ
ータを図2(a)に示すクロック信号CKに同期してロ
ードすると共に逐次シリアル信号に変換する。そして、
シリアル変換された識別符号データは図2(a)に示す
クロック信号CKに同期して識別符号データDATA
としてアンド回路105の一方の入力へ出力される。
The identification code data thus set in the register 101 is converted into a serial signal by the parallel / serial conversion circuit 102. That is, the transmission timing signal STM shown in FIG.
Is output to the parallel / serial conversion circuit 102 via the OR circuit 104, the parallel / serial conversion circuit 1
Reference numeral 02 loads the identification code data set in the register 101 in synchronization with the clock signal CK shown in FIG. And
The serial-converted identification code data is synchronized with the clock signal CK shown in FIG.
Is output to one input of the AND circuit 105.

【0027】一方、アンド回路105の他方の入力に
は、タイミング生成部26から図2(c)に示すこの識
別符号の送信範囲タイミングSTRが出力されており、
アンド回路105では、この送信範囲タイミングSTR
が「H」レベルの間、識別符号データDATAを図2
(d)に示すDATAとして出力する。その後、次の
送信タイミング信号STMがタイミング生成部26から
出力されると、レジスタ101にセットされている識別
符号データは、同様に、アンド回路105から識別符号
データDATAとして出力される。このように、識別
符号を送信する場合、CPUがレジスタ101に毎回識
別符号データをセットすることなく、識別符号は繰り返
し送信できることから、CPUの識別符号送信処理の負
荷を大幅に軽減できる。
On the other hand, to the other input of the AND circuit 105, the transmission range timing STR of this identification code shown in FIG. 2C is output from the timing generation section 26,
In the AND circuit 105, this transmission range timing STR
Of the identification code data DATA during the "H" level in FIG.
Output as DATA shown in (d). After that, when the next transmission timing signal STM is output from the timing generation unit 26, the identification code data set in the register 101 is similarly output from the AND circuit 105 as the identification code data DATA. In this way, when transmitting the identification code, the identification code can be repeatedly transmitted without the CPU setting the identification code data in the register 101 each time, so that the load of the identification code transmission processing of the CPU can be significantly reduced.

【0028】次にこの識別符号送受信回路の受信動作を
図3のタイミングチャートを用いて説明する。タイミン
グ生成部26から図3(b)に示す受信タイミング信号
RTMがオア回路104を介してパラレル/シリアル変
換回路102へ出力されると、パラレル/シリアル変換
回路102は、CPUの初期化処理でレジスタ101に
セットされている識別符号データを図3(a)に示すク
ロック信号CKに同期してロードすると共に、逐次シリ
アル信号に変換する。そして、シリアル変換された識別
符号データは図3(c)に示す識別符号データDATA
として排他的論理和回路106の一方の入力へ出力さ
れる。
Next, the receiving operation of the identification code transmitting / receiving circuit will be described with reference to the timing chart of FIG. When the reception timing signal RTM shown in FIG. 3B is output from the timing generation unit 26 to the parallel / serial conversion circuit 102 via the OR circuit 104, the parallel / serial conversion circuit 102 registers in the initialization processing of the CPU. The identification code data set in 101 is loaded in synchronization with the clock signal CK shown in FIG. The serial-converted identification code data is the identification code data DATA shown in FIG.
Is output to one input of the exclusive OR circuit 106.

【0029】そしてこのとき、排他的論理和回路106
の他方の入力に図3(d)に示すような受信データa1
が送出されていれば、排他的論理和回路106では、こ
の受信データa1とレジスタ101からの識別符号デー
タDATAとの排他的論理和をとり、その出力結果O
UTをF/F回路107へ出力する。ところで、自局か
ら相手局へ送信する識別符号データと、相手局から自局
へ送信される識別符号データとは、通常一致している。
At this time, the exclusive OR circuit 106
To the other input of the received data a1 as shown in FIG.
Is transmitted, the exclusive OR circuit 106 takes the exclusive OR of the received data a1 and the identification code data DATA from the register 101 and outputs the output result O
The UT is output to the F / F circuit 107. By the way, the identification code data transmitted from the own station to the partner station and the identification code data transmitted from the partner station to the own station usually match.

【0030】ここで、双方の識別符号データが一致して
いれば、排他的論理和回路106の出力信号OUTは
「L」レベルを保持しているが、双方のデータが不一致
になると、図3(e)に示すように「H」レベルとな
る。この場合、F/F回路107は、インバータ103
を介するクロック信号CKの反転出力に同期して、排他
的論理和回路106からの「H」レベル出力信号OUT
をラッチする。そして、この「H」レベル出力信号OU
Tをクロック信号としてF/F回路108へ出力する。
この場合、F/F回路108は、図3(f)に示すよう
な「H」レベルのエラー信号ERRをCPU側へ出力す
る。この結果、CPUでは、このエラー信号ERRを検
知するだけで識別符号の受信エラーを認識することがで
き、従って、レジスタの内容を逐一検査して識別符号の
受信エラーを検出する従来方式に比べ、CPUの受信処
理の負荷を大幅に軽減できる。なお、エラー信号を検出
した時点でCPUはクリア信号CLRを各F/F回路1
07,108に出力してクリア信号CLRをリセットす
る。
Here, if both the identification code data match, the output signal OUT of the exclusive OR circuit 106 holds the "L" level, but if both data do not match, FIG. As shown in (e), the level becomes "H". In this case, the F / F circuit 107 is the inverter 103.
"H" level output signal OUT from the exclusive OR circuit 106 in synchronization with the inverted output of the clock signal CK via
Latch. Then, this "H" level output signal OU
The T is output to the F / F circuit 108 as a clock signal.
In this case, the F / F circuit 108 outputs the "H" level error signal ERR as shown in FIG. 3 (f) to the CPU side. As a result, the CPU can recognize the reception error of the identification code only by detecting the error signal ERR. Therefore, compared with the conventional method in which the contents of the register are inspected one by one to detect the reception error of the identification code. The reception processing load on the CPU can be greatly reduced. When the error signal is detected, the CPU sends the clear signal CLR to each F / F circuit 1
07 and 108 are output to reset the clear signal CLR.

【0031】また、この識別符号の受信エラーERRと
他の例えばCRC検査結果エラーとを、オア条件として
CPUへ与えるように構成しても良く、この場合、CP
Uは何れかのエラーが検出されたら、バースト受信エラ
ーとして処理するように構成する。このように構成する
ことにより、従来、バースト受信時には各エラー毎の検
出を行って処理していたCPUのエラー処理を簡略化す
ることができる。なお、本実施例回路では、従来回路の
ように、識別符号の送信用及び受信用として各レジスタ
及び各パラレル/シリアル変換回路を設けずに、図1に
示すように、1つのレジスタ及びパラレル/シリアル変
換回路により識別符号を送受信できるため、回路の大幅
な簡略化が可能になる。
Further, the reception error ERR of this identification code and another error such as CRC check result error may be given to the CPU as an OR condition. In this case, CP
U is configured to treat as a burst receive error if any error is detected. With this configuration, it is possible to simplify the error processing of the CPU, which conventionally performs detection and processing for each error during burst reception. In the circuit of the present embodiment, unlike the conventional circuit, each register and each parallel / serial conversion circuit for transmitting and receiving the identification code are not provided, and as shown in FIG. Since the identification code can be transmitted and received by the serial conversion circuit, the circuit can be greatly simplified.

【0032】[0032]

【発明の効果】以上説明したように本発明によれば、C
PU等により識別符号を予めレジスタに蓄積し、識別符
号生成部は蓄積した識別符号をタイミング生成部からの
周期的な送信タイミング出力に基づき生成し送信するよ
うにしたので、CPUは識別符号を送信する場合に、バ
ースト信号の送信毎に送信する必要がなく、従って識別
符号を送信する際のCPUの処理負担を大幅に軽減でき
る。また、CPU等により予め識別符号をレジスタに蓄
積し、識別符号生成部は蓄積した識別符号をタイミング
生成部の周期的な受信タイミング出力に基づいて生成す
る一方、一致検出部は生成された識別符号と受信した識
別符号と比較照合して受信データの検査を行うようにし
たので、CPUはこの検査結果のみを入力すれば、受信
した識別符号の正否を判断することができ、従ってCP
Uの識別符号受信時の処理を大幅に軽減できる。また、
送信時には、予めレジスタに蓄積された識別符号をタイ
ミング生成部の周期的な送信タイミング出力に基づいて
生成し送信すると共に、受信時には、タイミング生成部
の周期的な受信タイミングに基づいて上記レジスタの識
別符号を生成して受信した識別符号と比較照合し受信デ
ータを検査するようにしたので、CPUの識別符号送受
信処理が大幅に軽減されると共に、レジスタ及び識別符
号生成部を構成するパラレル/シリアル変換回路を送信
と受信とで共用でき、従って回路を小規模に構成するこ
とができる。
As described above, according to the present invention, C
Since the identification code is accumulated in the register in advance by the PU or the like, and the identification code generation unit is configured to generate and transmit the accumulated identification code based on the periodic transmission timing output from the timing generation unit, the CPU transmits the identification code. In this case, it is not necessary to transmit the burst signal each time it is transmitted, and therefore the processing load on the CPU when transmitting the identification code can be greatly reduced. Further, the CPU or the like stores the identification code in advance in the register, the identification code generation unit generates the accumulated identification code based on the periodic reception timing output of the timing generation unit, and the coincidence detection unit generates the generated identification code. Since the received data is inspected by comparing and collating with the received identification code, the CPU can judge whether the received identification code is correct by inputting only the inspection result.
The processing at the time of receiving the U identification code can be greatly reduced. Also,
At the time of transmission, the identification code stored in the register in advance is generated and transmitted based on the periodic transmission timing output of the timing generation unit, and at the time of reception, the identification of the register is performed based on the periodic reception timing of the timing generation unit. Since the code is generated and the received data is inspected by comparing and collating with the received identification code, the CPU's identification code transmission / reception processing is greatly reduced and the parallel / serial conversion that constitutes the register and the identification code generation unit is performed. The circuit can be used for both transmission and reception, so that the circuit can be constructed in a small scale.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明を適用した識別符号送受信回路の一実
施例を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of an identification code transmission / reception circuit to which the present invention is applied.

【図2】 上記実施例回路の送信動作タイミングを示す
タイミングチャートである。
FIG. 2 is a timing chart showing a transmission operation timing of the circuit of the embodiment.

【図3】 実施例回路の受信動作タイミングを示すタイ
ミングチャートである。
FIG. 3 is a timing chart showing a receiving operation timing of the embodiment circuit.

【図4】 実施例回路が適用される移動局の構成を示す
ブロック図である。
FIG. 4 is a block diagram showing a configuration of a mobile station to which an embodiment circuit is applied.

【図5】 実施例回路が適用される基地局の構成を示す
ブロック図である。
FIG. 5 is a block diagram showing a configuration of a base station to which the embodiment circuit is applied.

【図6】 デジタル無線電話装置における制御用物理ス
ロットで送受される制御データの一例を示す図である。
FIG. 6 is a diagram showing an example of control data transmitted and received in a control physical slot in a digital wireless telephone device.

【図7】 デジタル無線電話装置のシステム構成図であ
る。
FIG. 7 is a system configuration diagram of a digital wireless telephone device.

【図8】 デジタル無線電話装置の通信タイミングを示
す図である。
FIG. 8 is a diagram showing communication timing of the digital wireless telephone device.

【符号の説明】[Explanation of symbols]

1…基地局、2a〜2b…移動局、26…タイミング生
成部、30…データ受信部、31…データ送信部、10
1…レジスタ、102…パラレル/シリアル変換回路、
103…インバータ、104…オア回路、105…アン
ド回路、106…排他的論理和回路、107,108…
F/F回路。
DESCRIPTION OF SYMBOLS 1 ... Base station, 2a-2b ... Mobile station, 26 ... Timing generation part, 30 ... Data receiving part, 31 ... Data transmitting part, 10
1 ... register, 102 ... parallel / serial conversion circuit,
103 ... Inverter, 104 ... OR circuit, 105 ... AND circuit, 106 ... Exclusive OR circuit, 107, 108 ...
F / F circuit.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 有線回線を収容すると共に複数の送信及
び受信の各タイムスロットを介して時分割多元接続によ
る無線通信を行う基地局と、基地局と無線接続され前記
複数の送信及び受信の各タイムスロットのうち、何れか
1つの送信タイムスロット及び受信タイムスロットを介
し基地局と無線通信を行う移動局とからなり、制御デー
タを送受する場合は前記送受信タイムスロットを制御用
物理スロットとして用い、所定周波数のクロック信号及
びこのクロック信号から周期的な送受信の各タイミング
信号を生成するタイミング生成部の出力に基づいて前記
制御データの送受信を行うデジタル無線電話装置におい
て、 前記基地局及び移動局に、前記制御データを構成する発
識別符号及び着識別符号を示す識別符号を送信する送信
部を設け、前記送信部に、前記識別符号を予め蓄積する
レジスタと、前記タイミング生成部の周期的な送信タイ
ミング出力毎に前記レジスタの識別符号を読み出しシリ
アルデータとして生成する識別符号生成部とを設け、C
PU等の制御回路により予め前記レジスタに蓄積された
識別符号を前記タイミング生成部の周期出力に基づいて
生成し送信することを特徴とする識別符号の生成・検査
方式。
1. A base station accommodating a wired line and performing wireless communication by time division multiple access through a plurality of transmission and reception time slots, and each of the plurality of transmission and reception wirelessly connected to the base station. Of the time slots, the mobile station performs radio communication with the base station via any one of the transmission time slot and the reception time slot, and when transmitting / receiving control data, the transmission / reception time slot is used as a control physical slot, In a digital radiotelephone device that transmits and receives the control data based on a clock signal of a predetermined frequency and an output of a timing generation unit that generates each timing signal of periodic transmission and reception from this clock signal, in the base station and the mobile station, A transmitter is provided for transmitting an identification code indicating a calling identification code and a destination identification code that form the control data. The transmission unit, a register for previously storing said identification code, the identification code generator for generating a serial data read an identification code of the register in periodic transmission timing for each output of the timing generator is provided, C
An identification code generation / inspection method characterized in that an identification code accumulated in advance in the register is generated and transmitted based on a periodic output of the timing generation unit by a control circuit such as a PU.
【請求項2】 有線回線を収容すると共に複数の送信及
び受信の各タイムスロットを介して時分割多元接続によ
る無線通信を行う基地局と、基地局と無線接続され前記
複数の送信及び受信の各タイムスロットのうち、何れか
1つの送信タイムスロット及び受信タイムスロットを介
し基地局と無線通信を行う移動局とからなり、制御デー
タを送受する場合は前記送受信タイムスロットを制御用
物理スロットとして用い、所定周波数のクロック信号及
びこのクロック信号から周期的な送受信の各タイミング
信号を生成するタイミング生成部の出力に基づいて前記
制御データの送受信を行うデジタル無線電話装置におい
て、 前記基地局及び移動局に、前記制御データを構成する発
識別符号及び着識別符号を示す識別符号を受信する受信
部を設け、前記受信部に、前記識別符号を予め蓄積する
レジスタと、前記タイミング生成部の周期的な受信タイ
ミング出力毎に前記レジスタの識別符号を読み出しシリ
アルデータとして生成する識別符号生成部と、識別符号
生成部の出力と受信した前記制御データ中に含まれる識
別符号との一致を検出する一致検出部とを設け、この一
致検出部の出力に応じて識別符号の検査を行うことを特
徴とする識別符号の生成・検査方式。
2. A base station that accommodates a wired line and performs wireless communication by time division multiple access through a plurality of transmission and reception time slots; and each of the plurality of transmissions and receptions wirelessly connected to the base station. Of the time slots, the mobile station performs radio communication with the base station via any one of the transmission time slot and the reception time slot, and when transmitting / receiving control data, the transmission / reception time slot is used as a control physical slot, In a digital radiotelephone device that transmits and receives the control data based on a clock signal of a predetermined frequency and an output of a timing generation unit that generates each timing signal of periodic transmission and reception from this clock signal, in the base station and the mobile station, A receiving unit is provided for receiving an identification code indicating a calling identification code and a destination identification code forming the control data. A register that stores the identification code in advance in the reception unit, an identification code generation unit that reads out the identification code of the register for each periodic reception timing output of the timing generation unit, and generates the serial data, and an identification code generation unit. Generation of an identification code, characterized in that a coincidence detection section for detecting a coincidence between the output and the identification code included in the received control data is provided, and the identification code is inspected according to the output of the coincidence detection section.・ Inspection method.
【請求項3】 有線回線を収容すると共に複数の送信及
び受信の各タイムスロットを介して時分割多元接続によ
る無線通信を行う基地局と、基地局と無線接続され前記
複数の送信及び受信の各タイムスロットのうち、何れか
1つの送信タイムスロット及び受信タイムスロットを介
し基地局と無線通信を行う移動局とからなり、制御デー
タを送受する場合は前記送受信タイムスロットを制御用
物理スロットとして用い、所定周波数のクロック信号及
びこのクロック信号から周期的な送受信の各タイミング
信号を生成するタイミング生成部の出力に基づいて前記
制御データの送受信を行うデジタル無線電話装置におい
て、 前記基地局及び移動局に、前記制御データを構成する発
識別符号及び着識別符号を示す識別符号を予め蓄積する
レジスタと、前記タイミング生成部の周期的な送信タイ
ミング出力及び受信タイミング出力毎に前記レジスタの
識別符号を読み出しシリアルデータとして生成する識別
符号生成部と、前記受信タイミング出力毎に識別符号生
成部の出力と受信した前記制御データ中に含まれる識別
符号との一致を検出する一致検出部とを設け、送信時に
は前記タイミング生成部の周期的な送信タイミング出力
に基づいて生成された前記識別符号生成部の識別符号を
送信すると共に、受信時には前記一致検出部の出力に応
じて識別符号の検査を行うことを特徴とする識別符号の
生成・検査方式。
3. A base station accommodating a wired line and performing wireless communication by time division multiple access through a plurality of transmission and reception time slots, and each of the plurality of transmission and reception wirelessly connected to the base station. Of the time slots, the mobile station performs radio communication with the base station via any one of the transmission time slot and the reception time slot, and when transmitting / receiving control data, the transmission / reception time slot is used as a control physical slot, In a digital radiotelephone device that transmits and receives the control data based on a clock signal of a predetermined frequency and an output of a timing generation unit that generates each timing signal of periodic transmission and reception from this clock signal, in the base station and the mobile station, A register for accumulating in advance an identification code indicating an originating identification code and a destination identification code which constitute the control data; An identification code generation unit that reads out the identification code of the register for each periodic transmission timing output and reception timing output of the timing generation unit and generates as serial data, and an output of the identification code generation unit for each reception timing output are received. A match detection unit that detects a match with the identification code included in the control data is provided, and at the time of transmission, the identification code of the identification code generation unit generated based on the periodic transmission timing output of the timing generation unit is used. An identification code generation / inspection method, characterized in that the identification code is inspected according to the output of the coincidence detection unit while being transmitted.
JP7043989A 1995-03-03 1995-03-03 Generating and inspecting system for identification code Pending JPH08242199A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7043989A JPH08242199A (en) 1995-03-03 1995-03-03 Generating and inspecting system for identification code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7043989A JPH08242199A (en) 1995-03-03 1995-03-03 Generating and inspecting system for identification code

Publications (1)

Publication Number Publication Date
JPH08242199A true JPH08242199A (en) 1996-09-17

Family

ID=12679133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7043989A Pending JPH08242199A (en) 1995-03-03 1995-03-03 Generating and inspecting system for identification code

Country Status (1)

Country Link
JP (1) JPH08242199A (en)

Similar Documents

Publication Publication Date Title
AU648003B2 (en) Prioritized data transfer method and apparatus for a radiotelephone peripheral
US5297142A (en) Data transfer method and apparatus for communication between a peripheral and a master
EP0690593B1 (en) Transmitter and receiver for use in TDMA/TDD mobile radio communications systems having loopback test facilities
US5400320A (en) Digital communication apparatus having an error detecting section
JP4721284B2 (en) Method and system for synchronization using encoded null packets
JPH08242199A (en) Generating and inspecting system for identification code
JP3257326B2 (en) SACCH data transmission / reception circuit of digital wireless telephone device
JP3116765B2 (en) Digital radio telephone equipment
JP2799947B2 (en) Mobile phone system
JP3063561B2 (en) Slot sharing processing method
JP2982590B2 (en) Unique word detection device
JP2959393B2 (en) Monitor system for digital cordless telephone system
JP3063563B2 (en) Scramble / descramble device
JPH0799473A (en) Digital mobile communication equipment
JPH07147571A (en) Scramble/descramble processing unit
JP2815807B2 (en) Control channel standby method
JP2799945B2 (en) Mobile phone system
JPH07273709A (en) Monitor system for digital cordless telephone system
JP3008760B2 (en) Mobile phone system
JPH08237242A (en) Sync bit generation circuit for digital radio telephone system
JPH0955713A (en) Enciphering system for time-division multiplex communication system
JP2799946B2 (en) Burst signal receiving method
JPH02256341A (en) Synchronizing recovery circuit recovering word synchronization and radio communication equipment using the circuit
JP2799949B2 (en) Mobile phone system
JPH04318718A (en) Data processing unit