JPH0824196B2 - Method for manufacturing semiconductor pressure sensor - Google Patents

Method for manufacturing semiconductor pressure sensor

Info

Publication number
JPH0824196B2
JPH0824196B2 JP64001061A JP106189A JPH0824196B2 JP H0824196 B2 JPH0824196 B2 JP H0824196B2 JP 64001061 A JP64001061 A JP 64001061A JP 106189 A JP106189 A JP 106189A JP H0824196 B2 JPH0824196 B2 JP H0824196B2
Authority
JP
Japan
Prior art keywords
semiconductor
etching
pressure
substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP64001061A
Other languages
Japanese (ja)
Other versions
JPH02181472A (en
Inventor
修 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP64001061A priority Critical patent/JPH0824196B2/en
Publication of JPH02181472A publication Critical patent/JPH02181472A/en
Publication of JPH0824196B2 publication Critical patent/JPH0824196B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は単結晶シリコン半導体の感圧ダイアフラム上
に拡散によって歪ゲージを作り込む半導体圧力センサの
製造方法に関する。
The present invention relates to a method of manufacturing a semiconductor pressure sensor in which a strain gauge is formed on a pressure-sensitive diaphragm of a single crystal silicon semiconductor by diffusion.

〔従来の技術〕 よく知られているように、シリコン半導体を用いる歪
ゲージはシリコンのピエゾ効果によって非常に高いゲー
ジファクタをもち、また単結晶シリコンは理想的な高弾
性体でもある。これを利用して、シリコンの半導体チッ
プ内に感圧ダイアフラムを形成してその表面に歪ゲージ
を拡散により作り込むことにより、小形でかつ感度のよ
い半導体圧力センサを作ることができる。この半導体圧
力センサはふつうは数mm角のもので、1枚のシリコンウ
エハから通常の半導体装置と本質的には同じプロセスを
利用して多数個製造でき、これに際してはまずウエハの
表面に拡散によって歪ゲージ等を作り込み、裏面からエ
ッチングにより凹所を掘り込んで歪ゲージ部を感圧ダイ
アフラムに形成した上で各チップに切り離す。
[Prior Art] As is well known, a strain gauge using a silicon semiconductor has a very high gauge factor due to the piezo effect of silicon, and single crystal silicon is also an ideal highly elastic body. By utilizing this, a pressure sensitive diaphragm is formed in a silicon semiconductor chip, and a strain gauge is formed on the surface of the pressure sensitive diaphragm by diffusion, whereby a small and highly sensitive semiconductor pressure sensor can be manufactured. This semiconductor pressure sensor is usually a few mm square, and many can be manufactured from one silicon wafer using essentially the same process as a normal semiconductor device. A strain gauge is made, and a recess is dug from the back by etching to form a strain gauge portion on a pressure-sensitive diaphragm and then cut into chips.

かかる半導体圧力センサは量産に適するが、実用上は
もちろんその感度をできるだけ均一に揃える必要があ
り、このための要点は、いかに凹所の掘り込み量をよく
制御して感圧ダイアフラムの寸法とくに厚みをばらつき
を少なく管理できるかにある。このために種々の工夫が
なされているが、第4図にこの凹所を掘り込むために現
在実用化されている方法の要領を示す。
Although such a semiconductor pressure sensor is suitable for mass production, it is of course necessary to make its sensitivity as uniform as possible in practical use. The point for this is how well the depth of the recess is controlled and the size of the pressure-sensitive diaphragm, especially the thickness. It can be managed with less variation. Various measures have been taken for this purpose, and FIG. 4 shows the outline of the method currently put into practical use for digging this recess.

第4図はウエハ内の半導体圧力センサ1個分を断面で
示すもので、同図(a)には凹所の掘り込み途中の状態
が、同図(b)には完成時の状態がそれぞれ示されてい
る。圧力センサ用のシリコン半導体からなる基体10は、
この例ではn形の半導体領域11とp形の半導体領域12と
n形の半導体領域13との3層構造になっており、ふつう
は半導体領域11が数百μmの厚みの基板であり、半導体
領域12および13はその上に順次成長された合わせて数十
μmの厚みのエピタキシャル層である。
FIG. 4 is a cross-sectional view showing one semiconductor pressure sensor in the wafer. FIG. 4 (a) shows a state in the middle of excavation of a recess, and FIG. 4 (b) shows a completed state. It is shown. The base 10 made of a silicon semiconductor for a pressure sensor,
In this example, a three-layer structure of an n-type semiconductor region 11, a p-type semiconductor region 12, and an n-type semiconductor region 13 is formed. Usually, the semiconductor region 11 is a substrate having a thickness of several hundreds of μm. Regions 12 and 13 are epitaxial layers having a total thickness of several tens of μm, which are successively grown thereon.

この基体10の裏側から凹所の掘り込みを開始する前
に、その表側のこの例ではn形の半導体領域13の表面か
ら歪ゲージ20としての半導体抵抗層がp形で拡散され
る。この歪ゲージ20はふつう複数個例えば4個拡散さ
れ、基体10の表面上を覆う酸化膜71に明けた窓を介して
歪ゲージ20の両端にそれぞれ導電接触するアルミ等の接
続膜72によって例えばブリッジ接続される。通例のよう
に接続膜72の上は窒化シリコン等の保護膜73によって覆
われ、それに明けた窓部内の接続膜72が外部との接続用
の接続パッド80として用いられる。
Before digging the recess from the back side of the substrate 10, the semiconductor resistance layer as the strain gauge 20 is diffused as p-type from the surface of the n-type semiconductor region 13 in this example on the front side. A plurality of, for example, four strain gauges 20 are usually diffused, and bridges are formed, for example, by connecting films 72 made of aluminum or the like which are in conductive contact with both ends of the strain gauge 20 through the windows opened in the oxide film 71 covering the surface of the substrate 10. Connected. As usual, the connection film 72 is covered with a protective film 73 made of silicon nitride or the like, and the connection film 72 in the open window is used as a connection pad 80 for external connection.

第4図(a)は凹所を掘り込むための1回目のエッチ
ングがなされた状態を示す。まず、基板10の裏側の半導
体領域10の表面に酸化膜90を被着してその歪ゲージ20が
作り込まれた範囲に対応する部分に窓を明け、この酸化
膜90をマスクとする化学エッチング法により、半導体領
域11に下穴31aを図示のようにその半導体領域12との界
面近くまで深く掘り込む。この際のエッチング液として
は、比較的エッチング速度が高い例えばふっ酸と硝酸の
混合液が用いられる。
FIG. 4 (a) shows a state in which the first etching for engraving the recess has been performed. First, an oxide film 90 is deposited on the surface of the semiconductor region 10 on the back side of the substrate 10, a window is opened in a portion corresponding to the range where the strain gauge 20 is formed, and chemical etching is performed using the oxide film 90 as a mask. By the method, the prepared hole 31a is dug deep into the semiconductor region 11 up to near the interface with the semiconductor region 12 as shown in the figure. As the etching liquid at this time, for example, a mixed liquid of hydrofluoric acid and nitric acid having a relatively high etching rate is used.

第4図(b)は2回目のないしは仕上げエッチングを
終えた完成状態を示す。この仕上げには、例えば5%程
度のふっ酸を電解液に用いて低電圧下でn形の半導体領
域11を電解エッチングすることにより、p形の半導体領
域12との界面でエッチングを自動停止させる。これによ
って、同図(a)の下穴31aが同図(b)のように深さ
が半導体領域11と半導体領域12の界面で規制された凹所
31に仕上げられる。この凹所31の掘り込み完了後にエッ
チングマスク用の酸化膜90を除去した上で、ウエハをス
クライビングによりチップに分離して図示の状態のとす
る。
FIG. 4 (b) shows a completed state after the second or final etching. For this finishing, for example, about 5% hydrofluoric acid is used as an electrolytic solution to electrolytically etch the n-type semiconductor region 11 under a low voltage to automatically stop the etching at the interface with the p-type semiconductor region 12. . As a result, the pilot hole 31a in FIG. 11A has a recess whose depth is regulated at the interface between the semiconductor regions 11 and 12 as shown in FIG.
Finished to 31. After the digging of the recess 31 is completed, the oxide film 90 for the etching mask is removed, and then the wafer is separated into chips by scribing to obtain the state shown in the drawing.

このようにして製造された半導体圧力センサでは、図
の凹所31の上側の歪ゲージ20が作り込まれた範囲内の半
導体領域12および13が感圧ダイアフラム60となる。従っ
て、この感圧ダイアフラム60の厚み寸法は両半導体領域
12および13の厚みをあらかじめよく管理して置くことに
よって一定にでき、その面積はエッチング条件の管理に
よって一定にでき、かつ半導体領域11と半導体領域12と
の界面で決まるその下面の平坦度も良好にできるので、
半導体圧力センサの感度を小さなばらつき内に均一に揃
えることができる。
In the semiconductor pressure sensor manufactured in this manner, the semiconductor regions 12 and 13 within the region where the strain gauge 20 on the upper side of the recess 31 in the drawing is formed become the pressure sensitive diaphragm 60. Therefore, the thickness dimension of this pressure-sensitive diaphragm 60 is
The thickness of 12 and 13 can be made constant by preliminarily controlling and placing them, and the area can be made constant by controlling the etching conditions, and the flatness of the lower surface determined by the interface between the semiconductor regions 11 and 12 is also good. Because you can
The sensitivity of the semiconductor pressure sensor can be made uniform within a small variation.

なお、第4図(b)の半導体圧力センサは、その基体
10の凹所31が設けられる側の面,図ではその下面10aを
シリコンの台座等にはんだ付け等の手段で接合ないし接
着した上で、この台座を介して取り付けることによって
ふつうは専用の容器内に収納され、感圧ダイアフラム60
に対して上下方向から掛かる2種の圧力の差圧の測定な
いし検出に用いられる。実際には、かかる上下圧力の一
方を基準圧力にして置いて、他方の圧力,例えばは凹所
31の方に導入される圧力を測定ないし検出するために用
いられることが多い。
The semiconductor pressure sensor shown in FIG.
The surface of the 10 where the recess 31 is provided, in the figure, the lower surface 10a is joined or adhered to a silicon pedestal or the like by a method such as soldering, and then attached through this pedestal, which is usually used in a dedicated container. Stored in a pressure sensitive diaphragm 60
It is used to measure or detect the differential pressure between two types of pressure applied from above and below. In practice, one of the vertical pressures is set as the reference pressure, and the other pressure, for example, the recess
It is often used to measure or detect the pressure introduced towards 31.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

上述のように従来方法によって精度の高い半導体圧力
センサを製造することができるが、凹所を堀り込むため
のエッチングに比較的長時間を要することと、それ用の
半導体チップの面積をあまり縮小できない問題が残って
いる。
As described above, it is possible to manufacture a highly accurate semiconductor pressure sensor by the conventional method, but it takes a relatively long time to etch the recess, and the area of the semiconductor chip for that is reduced too much. There is a problem that cannot be solved.

エッチング時間としては、第4図の下穴31aを掘り込
むための1回目のエッチングに要する時間が長く、半導
体領域11の厚みが500μm程度の場合ふつう2時間程度
以上を要する。半導体領域11の厚みを薄くすればもちろ
んエッチング時間は短縮できるが、前述のように半導体
圧力センサを容器等に取り付けたときにそれとの熱膨張
係数の差をこの部分で吸収させないと温度誤差が発生す
るほか、ウエハがあまり薄くなると取り扱いが非常に不
便になって支障が生じるので、半導体領域11の厚みを現
状より薄くするのは望ましくない。また1回目のエッチ
ング時間があまり長引くと、マスク用の酸化膜90までが
侵されて不良発生の原因となりやすい。
As the etching time, the time required for the first etching for digging the prepared hole 31a in FIG. 4 is long, and usually about 2 hours or more when the thickness of the semiconductor region 11 is about 500 μm. Of course, if the thickness of the semiconductor region 11 is reduced, the etching time can be shortened.However, when the semiconductor pressure sensor is attached to the container, etc. as described above, a temperature error will occur unless the difference in the coefficient of thermal expansion from it is absorbed in this part. In addition, if the wafer becomes too thin, it will be very inconvenient to handle and trouble will occur. Therefore, it is not desirable to make the thickness of the semiconductor region 11 thinner than the current one. Further, if the etching time of the first etching is too long, the oxide film 90 for the mask is also attacked, which is likely to cause a defect.

チップ面積を縮小できない主な原因は、半導体圧力セ
ンサを台座と接合ないし接着するために第4図(b)の
基体10の下面10aにかなりの面積が必要なことにある。
前述のように、半導体圧力センサではその感圧ダイアフ
ラムに掛かる上下圧力の一方を基準圧力とする条件で使
用されることが多いので、下面10aの例えばはんだ付け
部に僅かでも漏洩があると使用に耐えなくなり、この下
面10aでの無漏洩の接合を保証するために最低の面積が
必要になるからである。
The main reason why the chip area cannot be reduced is that a considerable area is required for the lower surface 10a of the base body 10 of FIG. 4 (b) in order to bond or bond the semiconductor pressure sensor to the pedestal.
As described above, the semiconductor pressure sensor is often used under the condition that one of the vertical pressures applied to the pressure-sensitive diaphragm is used as the reference pressure, so that even if there is a slight leak in the soldering part of the lower surface 10a, it can be used. This is because it becomes unbearable and the minimum area is required in order to guarantee the leak-free joining on the lower surface 10a.

また凹所31の面積についても、感圧ダイアフラム60に
対して必要最低限のふつうは1.5〜2mm程度の径を持たせ
るようにされるが、従来方法ではエッチング条件を異方
性にしても、同図(b)からわかるように凹所31の側面
に若干の傾斜が付くのを避けられないので、この傾斜の
分だけ余分にチップ面積が必要になる問題がある。とく
に最近では半導体圧力センサをいわゆる触覚センサに使
用する用途があり、この場合には1個のチップ内に多数
個の感圧ダイアフラムをマトリックス状に作り込む必要
があるので、全体では凹所31の傾斜分だけでも広い面積
が食われることになる。
Also, regarding the area of the recess 31, the minimum necessary normal for the pressure-sensitive diaphragm 60 is usually made to have a diameter of about 1.5 to 2 mm, but in the conventional method, even if the etching conditions are anisotropic, As can be seen from FIG. 7B, since it is inevitable that the side surface of the recess 31 is slightly inclined, there is a problem that an extra chip area is required for this inclination. In particular, recently, there is an application in which a semiconductor pressure sensor is used as a so-called tactile sensor. In this case, since it is necessary to form a large number of pressure-sensitive diaphragms in a matrix in one chip, the recess 31 is formed as a whole. A large area will be eaten only by the inclination.

本発明はかかる問題を解決して、半導体圧力センサの
感圧ダイアフラムを形成するために要するエッチング時
間を短縮し、かつそのチップ面積を縮小することを目的
とする。
An object of the present invention is to solve such a problem, to shorten the etching time required for forming the pressure-sensitive diaphragm of the semiconductor pressure sensor, and to reduce the chip area thereof.

〔課題を解決するための手段〕[Means for solving the problem]

本発明によればこの目的は、従来と同様に感圧ダイア
フラムを凹所を掘り込むことによって形成する半導体圧
力センサにおいて、まずシリコン半導体基体内にその一
方の面側の一方の導電形の半導体領域と接して他方の導
電形の半導体領域を設けて置き、この基体の他方の表面
に拡散により歪ゲージを作り込み、一方の導電形の半導
体領域の歪ゲージに対応する範囲内に溝を物理的加工法
によりこの範囲の周縁を限定するように掘り込み、この
範囲内の一方の導電形の半導体領域を電解エッチング法
により他方の導電形の半導体領域との界面まで掘り込ん
で凹所を形成する第1の製造方法によって達成される。
According to the present invention, an object of the present invention is to provide a semiconductor pressure sensor in which a pressure-sensitive diaphragm is formed by digging a recess in the same manner as in the conventional art. A semiconductor region of the other conductivity type is placed in contact with the substrate, a strain gauge is formed on the other surface of this substrate by diffusion, and a groove is physically formed within the range corresponding to the strain gauge of the semiconductor region of the one conductivity type. A processing method is used to engrave so as to limit the periphery of this range, and a semiconductor region of one conductivity type within this range is engraved to the interface with the semiconductor region of the other conductivity type by electrolytic etching to form a recess. This is achieved by the first manufacturing method.

なお、上述の物理的加工法としては、レーザ加工法を
利用するのが好適である。
As the above-mentioned physical processing method, it is preferable to use a laser processing method.

さらに上述の目的は、半導体圧力センサの感圧ダイア
フラムを上述の凹所によって形成するかわりにその下側
に空洞を設けることによって形成する構造とし、このた
め、一方の導電形のシリコン半導体基板の一方の面側の
所定範囲に他方の導電形の高不純物濃度半導体層を作り
込んでその表面に接して一方の導電形のエピタキシャル
半導体層を成長させ、このエピタキシャル半導体層の表
面側の前記所定範囲に対応する範囲に拡散により歪ゲー
ジを作り込み、前記基板の他方の面側からエッチング路
を物理的加工法により前記高不純物濃度半導体層に達す
るように掘り込み、このエッチング路を介して前記高不
純物濃度半導体層を化学エッチング法により空洞に穿つ
第2の方法によっても達成される。
Further, the above-mentioned object is a structure in which the pressure-sensitive diaphragm of the semiconductor pressure sensor is formed by providing a cavity below the pressure-sensitive diaphragm instead of the above-mentioned recess. Therefore, one of the silicon semiconductor substrates of one conductivity type is formed. A high-impurity-concentration semiconductor layer of the other conductivity type is formed in a predetermined range on the surface side, and an epitaxial semiconductor layer of one conductivity type is grown in contact with the surface of the semiconductor layer. A strain gauge is formed in the corresponding area by diffusion, and an etching path is dug from the other surface side of the substrate to reach the high impurity concentration semiconductor layer by a physical processing method. It is also achieved by the second method, in which the concentration semiconductor layer is formed in the cavity by the chemical etching method.

なお、上述の物理的加工法にはレーザ加工法が同様に
好適であり、これによってエッチング路として細長い穴
を掘り込むのが望ましい。このエッチング路は化学エッ
チング法により高不純物濃度層を空洞に穿つ際のエッチ
ング液の通路の役目を果たすほか、空洞に被測定圧力を
導入しあるいは空洞を基準圧力室として封じ切る際の通
路として利用することができる。また、上記構成中の高
不純物濃度層は埋込拡散層あるいは埋込エピタキシャル
層として作り込むことができる。
A laser processing method is also suitable for the above-described physical processing method, and it is desirable to dig a long and narrow hole as an etching path by this method. This etching path not only serves as a passage for the etching solution when the high impurity concentration layer is formed in the cavity by the chemical etching method, but also as a passage when introducing the measured pressure into the cavity or closing the cavity as a reference pressure chamber. can do. Further, the high impurity concentration layer in the above structure can be formed as a buried diffusion layer or a buried epitaxial layer.

〔作用〕[Action]

上述の第1の方法では、感圧ダイアフラムを従来と同
じく凹所の掘り込みにより形成するが、従来のようにエ
ッチングによって下穴を掘り込むかわりにレーザ加工等
の物理的加工法によって溝を掘り込むことより、仕上げ
エッチング前のいわば予備エッチングに要する時間を短
縮するもので、仕上げエッチングには従来と同様に電解
エッチングを利用するが、凹所の掘り込みに要する時間
を従来の2分の1以下に短縮できる。
In the first method described above, the pressure-sensitive diaphragm is formed by digging the recess as in the conventional method, but instead of digging the prepared hole by etching as in the conventional method, the groove is dug by a physical processing method such as laser processing. By doing so, the time required for so-called pre-etching before finish etching is shortened, and electrolytic etching is used for finish etching as in the conventional method, but the time required for digging a recess is half that of the conventional method. It can be shortened to

さらにこの方法では、溝が上述の構成にいうように凹
所の周縁を限定するように掘り込まれるので、仕上げエ
ッチング後にも凹所の形状が溝によって規制されてその
側面に傾斜がなくなり、従来の傾斜分だけチップ面積を
ふつうは20%程度縮小することができ、容易にわかるよ
うにとくに多数個の感圧ダイアフラムが1チップ内に作
り込まれる触覚センサ等に有利である。
Further, in this method, since the groove is dug so as to limit the peripheral edge of the recess as in the above-mentioned configuration, the shape of the recess is restricted by the groove even after the finish etching, and the side surface has no inclination. It is possible to reduce the chip area by about 20% by the amount of inclination, which is particularly advantageous for a tactile sensor in which a large number of pressure-sensitive diaphragms are built in one chip.

上述の第2の方法は、従来と異なり感圧ダイアフラム
をその下側に空洞を穿つことにより形成するものである
が、高不純物濃度層に対する化学エッチング速度を低不
純物濃度層に対するよりも格段に高め得ることに着目し
て、この高不純物濃度層を半導体圧力センサ用の基体内
にあらかじめ埋め込んで置く。このための具体的手段と
しては、上述の構成にいうようにシリコン半導体基板の
一方の面の所定範囲に高不純物濃度層を拡散等の手段で
作り込んでその上にエピタキシャル層を成長させ、この
エピタキシャル層を空洞を設けた後に感圧ダイアフラム
として用いる。
The second method described above is different from the conventional method in that the pressure-sensitive diaphragm is formed by forming a cavity in the lower side of the pressure-sensitive diaphragm, but the chemical etching rate for the high impurity concentration layer is much higher than that for the low impurity concentration layer. Paying attention to the obtainment, the high impurity concentration layer is embedded in advance in the substrate for the semiconductor pressure sensor. As a specific means for this, as described in the above configuration, a high impurity concentration layer is formed in a predetermined range on one surface of the silicon semiconductor substrate by a method such as diffusion, and an epitaxial layer is grown on the layer. The epitaxial layer is used as a pressure-sensitive diaphragm after forming the cavity.

空洞を穿つには、まず基板の他方の面側からエッチン
グ路をレーザ加工法等の物理的加工法によって高不純物
濃度層に達するように掘り込んで置き、ついでこのエッ
チング路を介して高不純物濃度層だけを選択的に化学エ
ッチングする。この方法では、エッチング路の掘り込み
はごく短時間で済み、化学エッチングの時間も従来の仕
上げエッチングと同等でよいので、感圧ダイアフラムの
形成に要する時間を従来の5分の1程度に短縮できる。
また、半導体圧力センサの基体の下面ないし基板の他方
の面には1mm以下のごく細いエッチング路があるだけ
で、ほぼその全面を台座等との接合や接着に利用できる
ので、チップ面積を従来の半分以下に縮小することが可
能になる。
To make a cavity, first, an etching path is dug from the other surface side of the substrate by a physical processing method such as a laser processing method so as to reach a high impurity concentration layer, and then a high impurity concentration is passed through this etching path. Only the layers are selectively chemically etched. In this method, the digging of the etching path is very short, and the time for chemical etching may be the same as that for the conventional finish etching. Therefore, the time required for forming the pressure-sensitive diaphragm can be shortened to about one fifth of the conventional time. .
In addition, since the bottom surface of the base of the semiconductor pressure sensor or the other surface of the substrate has a very small etching path of 1 mm or less, almost the entire surface can be used for joining or bonding with a pedestal, etc. It can be reduced to less than half.

〔実施例〕〔Example〕

以下、図を参照しながら本発明の実施例を説明する。
図中の前に説明した第4図と同じ部分には同じ符号が付
けられており、重複部分に対する説明は省略することと
する。第1図は感圧ダイアフラムを凹所の掘り込みによ
って形成する実施例を示すものである。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The same parts as those in FIG. 4 described before in the drawing are designated by the same reference numerals, and the description of the overlapping parts will be omitted. FIG. 1 shows an embodiment in which a pressure-sensitive diaphragm is formed by digging a recess.

第1図(a)に示すように、この実施例において用い
られる半導体基体10は第4図の場合と同じく半導体領域
11〜13を含む3層構成になっており、例えばn形の半導
体領域11が基板とされ、p形の半導体領域12およびn形
の半導体領域13がその上に順次成長されたエピタキシャ
ル層でとされるが、例えばp形の半導体領域12は基板の
表面から拡散によって作り込んでもよい。また、本発明
の本質上はこの例ではn形である一方の導電形の半導体
領域11とこの例ではp形である他方の導電形の半導体領
域12とが互いに逆導電形であればよく、従って基体10は
2層構造であれば足りる。この実施例においては、基板
である半導体領域11の厚みは例えば400〜500μm,エピタ
キシャル層である半導体領域12の厚みは20〜30μm程
度,同じくエピタキシャル層である半導体領域13の厚み
は10μm前後とされる。歪ゲージ20はこの例ではn形で
ある半導体領域13の表面から、第4図の場合と同じ要領
でp形の抵抗層として作り込まれる。
As shown in FIG. 1A, the semiconductor substrate 10 used in this embodiment has the same semiconductor region as in FIG.
It has a three-layer structure including 11 to 13, for example, an n-type semiconductor region 11 is used as a substrate, and a p-type semiconductor region 12 and an n-type semiconductor region 13 are epitaxial layers sequentially grown thereon. However, for example, the p-type semiconductor region 12 may be formed by diffusion from the surface of the substrate. Further, in the essence of the present invention, the semiconductor region 11 of one conductivity type which is n-type in this example and the semiconductor region 12 of the other conductivity type which is p-type in this example may be of opposite conductivity types, Therefore, the substrate 10 need only have a two-layer structure. In this embodiment, the thickness of the semiconductor region 11 which is a substrate is, for example, 400 to 500 μm, the thickness of the semiconductor region 12 which is an epitaxial layer is about 20 to 30 μm, and the thickness of the semiconductor region 13 which is also an epitaxial layer is about 10 μm. It The strain gauge 20 is formed as a p-type resistance layer from the surface of the semiconductor region 13, which is n-type in this example, in the same manner as in FIG.

第1図(b)は溝の掘り込み工程であって、半導体領
域11内に溝が例えばレーザ加工法によって半導体領域12
との界面近くにまで達する深さで掘り込まれる。これに
用いるレーザ装置としては、高出力のエキシマレーザが
よく、また波長は長くなるがロッド形やスラブ形の固体
レーザを利用することもできる。溝切り用にはレーザビ
ームを絞って0.3〜0.5mmの幅で溝が掘り込めるようにす
る。溝切りのパターンは、凹所がふつう円形なので、そ
の周縁ないし周面を限定する外側の円形パターンの溝30
aと、その内側の直線パターンのふつうは複数本の溝30b
とを適宜組み合わせたものとする。このレーザ溝切りの
速度は充分速く、ウエハあたり500〜1000個の半導体圧
力センサを作り込む場合、30分から1時間でこれを完了
させることができる。なお、次工程でのエッチングのマ
スク用の酸化膜90は、この溝切りの前にあらかじめ被着
して置くのがよい。
FIG. 1 (b) shows a trench digging process in which the trench is formed in the semiconductor region 11 by, for example, a laser processing method.
It is dug to the depth near the interface with. As a laser device used for this purpose, a high-power excimer laser is preferable, and a rod-type or slab-type solid-state laser having a long wavelength can be used. For grooving, the laser beam is focused so that the groove can be dug with a width of 0.3 to 0.5 mm. Since the groove pattern is generally circular in the recesses, the outer circular groove 30 that limits the periphery or peripheral surface of the groove is used.
a and the inner straight pattern is usually multiple grooves 30b
And are appropriately combined. The laser grooving speed is sufficiently high, and when 500 to 1000 semiconductor pressure sensors are built per wafer, this can be completed in 30 minutes to 1 hour. The oxide film 90 used as a mask for etching in the next step is preferably deposited in advance before this groove cutting.

第1図(c)は電解エッチングによる凹所30の仕上げ
工程であって、従来と同じく5%程度のふっ酸液を用い
て低電圧下でn形の半導体領域11を電解エッチングする
ことにより、p形の半導体領域12との界面で規制された
深さまで凹所30を掘り込んで、感圧ダイアフラム60を形
成する。この仕上げエッチング後の凹所30の周面は、前
述の円形パターンの溝30aによってすでにその大体の形
状が限定されているので、図示のように傾斜のない直円
柱面状に形成される。また、この電解エッチングに要す
る時間は、溝30の掘り込みパターンを工夫することによ
り従来より短くでき、ふつう20〜30分程度で済む。この
仕上げエッチングの完了後、酸化膜90を除去した上でウ
エハから半導体圧力センサを単離して図示の状態とす
る。
FIG. 1 (c) shows a finishing process of the recess 30 by electrolytic etching. By electrolytically etching the n-type semiconductor region 11 at a low voltage using a hydrofluoric acid solution of about 5% as in the conventional case, The recess 30 is dug to a depth regulated at the interface with the p-type semiconductor region 12 to form the pressure-sensitive diaphragm 60. The peripheral surface of the recess 30 after this finish etching is formed in the shape of a right circular cylinder without inclination, as shown in the figure, because its approximate shape is already limited by the circular pattern of grooves 30a. Further, the time required for this electrolytic etching can be shortened as compared with the conventional case by devising the engraving pattern of the groove 30, and it is usually about 20 to 30 minutes. After completion of this finishing etching, the oxide film 90 is removed, and then the semiconductor pressure sensor is isolated from the wafer to obtain the state shown in the drawing.

この実施例での凹所30の掘り込みに要する時間は従来
の半分かそれ以下で済み、また凹所30の周面に傾斜がな
いので、第4図の従来の場合よりも半導体圧力センサの
チップ面積を20%程度縮小することができる。
In this embodiment, the time required for digging the recess 30 is half or less than that of the conventional one, and since the peripheral surface of the recess 30 is not inclined, the semiconductor pressure sensor of the conventional pressure sensor shown in FIG. The chip area can be reduced by about 20%.

第2図および第3図はいずれも空洞によって感圧ダイ
アフラムを形成する実施例を示す。まず第2図の実施例
から説明する。
2 and 3 both show an embodiment in which a pressure-sensitive diaphragm is formed by a cavity. First, the embodiment shown in FIG. 2 will be described.

第2図(a)に示された基板15はこの例ではn形とさ
れ、数Ωcm程度の比抵抗をもつ低不純物濃度でその厚み
が数百μmのものがこれに用いられる。その表面に酸化
膜91を付けられ、かつその所定範囲に窓が図示のように
抜かれる。次の同図(b)の工程では、基板15の表面か
ら高不純物濃度層16を酸化膜91をマスクとする固体拡散
法等によりこの例では0.01Ωcm程度の比抵抗で作り込
む。この高不純物濃度層16はこの実施例ではp形とされ
るが、その比抵抗が0.07Ωcm程度以下の高不純物濃度層
であればn形としても差し支えない。この高不純物濃度
層16によって空洞の大きさが決まるので、その拡散は深
めに例えば20〜30μmとされる。
The substrate 15 shown in FIG. 2 (a) is an n type in this example, and a low impurity concentration having a specific resistance of about several Ωcm and a thickness of several hundred μm is used for this. An oxide film 91 is attached to the surface, and a window is punched out in the predetermined area as shown. In the next step (b) of the same figure, the high impurity concentration layer 16 is formed from the surface of the substrate 15 by a solid diffusion method using the oxide film 91 as a mask with a specific resistance of about 0.01 Ωcm in this example. Although the high impurity concentration layer 16 is p-type in this embodiment, it may be n-type as long as it has a specific resistance of about 0.07 Ωcm or less. Since the size of the cavity is determined by the high impurity concentration layer 16, the diffusion is deeper, for example, 20 to 30 μm.

同図(c)の工程では、まず酸化膜91を除去した上
で、エピタキシャル層18を基板15の上に数Ωcm程度の比
抵抗になる低不純物濃度で、かつこの例ではn形で成長
させる。後の工程で感圧ダイアフラムがこのエピタキシ
ャル層18で形成されるので、エピタキシャル層18の厚み
はそれに適した例えば30〜40μmとされる。なお、この
エピタキシャル層18は、その下の高不純物濃度層16から
不純物があまりその中に上がり込んで来ないように、比
較的低温度で成長させるのが望ましい。以上により、こ
の実施例において半導体圧力センサを作り込むための基
体10ないしはウエハが完成される。
In the step of FIG. 7C, first, the oxide film 91 is removed, and then the epitaxial layer 18 is grown on the substrate 15 at a low impurity concentration that provides a specific resistance of about several Ωcm, and in this example, n-type. . Since the pressure-sensitive diaphragm is formed by this epitaxial layer 18 in a later step, the thickness of the epitaxial layer 18 is set to, for example, 30 to 40 μm suitable for it. It should be noted that this epitaxial layer 18 is preferably grown at a relatively low temperature so that impurities from the high impurity concentration layer 16 therebelow do not rise into it. As described above, the base body 10 or the wafer for forming the semiconductor pressure sensor in this embodiment is completed.

第2図(d)では、まずエピタキシャル層18の表面か
ら前述と同じ要領で歪ゲージ20を作り込んだ上で、基体
10の裏側の基板15の表面からエッチング路40としてこの
例では1本の細長な穴をレーザ加工法等の物理適加工法
により高不純物濃度層16に達する深さで掘り込む。エッ
チング路40がレーザ加工される場合の径は0.3〜0.5mmと
され、これを放電加工や機械加工で明ける場合は径を1m
m程度としても差し支えない。
In FIG. 2 (d), first, a strain gauge 20 is formed on the surface of the epitaxial layer 18 in the same manner as described above, and then the substrate is formed.
In this example, one elongated hole is dug from the surface of the substrate 15 on the back side of the substrate 10 as an etching path 40 to a depth reaching the high impurity concentration layer 16 by a physically appropriate processing method such as a laser processing method. The diameter when the etching path 40 is laser processed is 0.3 to 0.5 mm, and the diameter is 1 m when it can be opened by electrical discharge machining or machining.
It does not matter if it is about m.

第2図(e)は空洞のエッチング工程であって、エッ
チング液として例えば酢酸,硝酸およびふっ酸の8:3:1
の割合の混合液を用い、このエッチング液中にウエハを
浸漬した状態でエッチング路40から高不純物濃度層16を
選択的にエッチングする。これにより、空洞50が図示の
ように穿たれてその上のエピタキシャル層18が感圧ダイ
アフラム60に形成される。この際の条件によっても異な
るが、高不純物濃度層16に対するエッチング速度は毎分
1〜3μmが得られ、低不純物濃度の基板15およびエピ
タキシャル層18はほとんどエッチングされない。空洞50
のエッチングに要する時間は、ふつう10〜20分で長くて
も30分を越えない。なお、基板15がほとんどエッチング
されないので、前の実施例のように基板15の表面をエッ
チング用マスクとしての酸化膜等で保護する必要はな
い。
FIG. 2 (e) shows a cavity etching process, and the etching liquid is, for example, 8: 3: 1 of acetic acid, nitric acid and hydrofluoric acid.
The high impurity concentration layer 16 is selectively etched from the etching path 40 in a state in which the wafer is immersed in the etching liquid using a mixed liquid of the ratio. This causes the cavity 50 to be drilled as shown and the epitaxial layer 18 thereon to be formed on the pressure sensitive diaphragm 60. Although depending on the conditions at this time, the etching rate for the high impurity concentration layer 16 is 1 to 3 μm / min, and the low impurity concentration substrate 15 and the epitaxial layer 18 are hardly etched. Cavity 50
The time required for etching is usually 10 to 20 minutes and does not exceed 30 minutes at the longest. Since the substrate 15 is hardly etched, it is not necessary to protect the surface of the substrate 15 with an oxide film or the like as an etching mask as in the previous embodiment.

第3図の実施例は高不純物濃度層としてエピタキシャ
ル層を利用するものである。同図(a)の工程では、基
板15の上面を酸化膜92をマスクとし例えば苛性カリのエ
ッチング液で掘り込んで凹み15aを例えば30μm程度の
最大深さで作る。この例では苛性カリ溶液が異方性エッ
チング液のため、凹み15aは図示のように開いたV字形
の形状になっているが、凹み15aは図の上方に凹な滑ら
かな形状のものであればよい。
The embodiment of FIG. 3 utilizes an epitaxial layer as the high impurity concentration layer. In the step of FIG. 3A, the upper surface of the substrate 15 is dug with an etching solution of caustic potash to form the recess 15a with a maximum depth of about 30 .mu.m using the oxide film 92 as a mask. In this example, since the caustic potash solution is an anisotropic etching solution, the recess 15a has an open V-shape as shown in the figure. However, the recess 15a has a smooth shape that is recessed upward in the figure. Good.

同図(b)の工程では、酸化膜92を除去した基板15の
上面に高不純物濃度のこの例ではp形のエピタキシャル
層17aを30μm強の厚みに成長させる。このエピタキシ
ャル層17aの不純物濃度は前と同じく0.07Ωcm程度以下
の比抵抗になるように充分高められる。さらにこの成長
後に、エピタキシャル層17aは図でLFで示された面まで
ラッピング等により除去される。
In the step of FIG. 7B, a p-type epitaxial layer 17a having a high impurity concentration in this example is grown to a thickness of 30 μm or more on the upper surface of the substrate 15 from which the oxide film 92 has been removed. The impurity concentration of the epitaxial layer 17a is sufficiently increased so that it has a specific resistance of about 0.07 Ωcm or less as before. Further, after this growth, the epitaxial layer 17a is removed by lapping or the like up to the surface indicated by LF in the figure.

次の同図(c)の工程では、その上にエピタキシャル
層18を前の実施例と同じくn形の低不純物濃度で例えば
30〜40μmの厚みに成長され、上述のエピタキシャル層
17aが高不純物濃度層17としてその下に埋め込まれる。
これで、この実施例用の基体10が完成され、この中の高
不純物濃度層17が空洞に,エピタキシャル層18のその上
の部分が感圧ダイアフラムにそれぞれ対応する。
In the next step (c) of the same figure, an epitaxial layer 18 is formed thereon with the same low n-type impurity concentration as in the previous embodiment.
The above-mentioned epitaxial layer grown to a thickness of 30-40 μm
17a is buried under the high impurity concentration layer 17.
This completes the substrate 10 for this embodiment, in which the high impurity concentration layer 17 corresponds to the cavity and the upper portion of the epitaxial layer 18 corresponds to the pressure-sensitive diaphragm.

第3図(d)はエピタキシャル層18に歪ゲージ20を作
り込みかつ基体10の裏側からエッチング路40を設ける工
程であり、同図(e)は空洞51を穿って感圧ダイアフラ
ム60を形成する工程であるが、その要領が第2図の実施
例と同じなので、これらの工程に対する説明は省略す
る。
FIG. 3D shows a step of forming a strain gauge 20 in the epitaxial layer 18 and providing an etching path 40 from the back side of the substrate 10, and FIG. 3E shows a step of forming a pressure sensitive diaphragm 60 by punching a cavity 51. The steps are the same as those in the embodiment of FIG. 2, but the description of these steps will be omitted.

第2図および第3図のいずれの実施例においても、空
洞50ないし51によって感圧ダイアフラム60を形成するに
要する時間は従来の5分の1程度に短縮される。また、
半導体圧力センサの基体10の下面10aには小径のエッチ
ング路40が開口しているだけなので、下面10aのほぼ全
部を台座等との接合ないし接着に利用することができ、
これによって半導体圧力センサのチップ面積を半減させ
ることができる。
2 and 3, the time required to form the pressure sensitive diaphragm 60 by the cavities 50 to 51 is reduced to about one fifth of the conventional time. Also,
Since only the small-diameter etching path 40 is opened on the lower surface 10a of the base 10 of the semiconductor pressure sensor, almost all of the lower surface 10a can be used for joining or bonding with a pedestal or the like.
This can reduce the chip area of the semiconductor pressure sensor by half.

これらの実施例では、感圧ダイアフラム60の径寸法を
高不純物濃度層16ないし17の幅によってあらかじめ設定
することができるので、感圧ダイアフラムの径寸法精度
を従来よりも向上して、感度のばらつきの少ない半導体
圧力センサを製造することができる。さらに、空洞50な
いし51の深さを上述の実施例におけるよりずっと小さく
選定することにより、その上の感圧ダイアフラム60が上
方から過剰な圧力が掛かって撓んだとき、空洞の底面に
それに対するストッパの役目を果たさせ、感その破壊を
防止することもできる。
In these examples, since the diameter dimension of the pressure-sensitive diaphragm 60 can be preset by the width of the high impurity concentration layers 16 to 17, the diameter dimension accuracy of the pressure-sensitive diaphragm is improved as compared with the conventional one, and the variation in sensitivity is increased. It is possible to manufacture a semiconductor pressure sensor having a small number of components. Furthermore, by choosing the depth of the cavities 50-51 to be much smaller than in the previous embodiment, when the pressure-sensitive diaphragm 60 above it flexes under excessive pressure from above, the bottom surface of the cavity will be offset by it. It can also serve as a stopper and prevent the damage of the feeling.

以上説明した実施例からわかるように、本発明はかか
る例示に限らず種々の態様で実施をしてその固有の効果
を挙げることができる。
As can be seen from the above-described embodiments, the present invention is not limited to such an example, and can be implemented in various modes to bring out its unique effects.

〔発明の効果〕〔The invention's effect〕

以上述べたように、凹所により感圧ダイアフラムを形
成する本発明による第1の方法では、シリコン半導体基
体内にその一方の面側の一方の導電形の半導体領域と接
して他方の導電形の半導体領域を設けて置き、この基体
の他方の表面に拡散により歪ゲージを作り込んだ上で、
一方の導電形の半導体領域の歪ゲージに対応する範囲内
に溝を物理的加工法によりこの範囲の周縁を限定するよ
うに掘り込むことにより、凹所のための掘り込み量の大
部分を物理的加工により能率よく掘り込んで置き、次に
物理的加工法により限定された範囲内の一方の導電形の
半導体領域を電解エッチング法により他方の導電形の半
導体領域との界面まで掘り込んで凹所を仕上げ形成する
ことにより、凹所の掘り込みに要する時間を従来の半分
以下に減少させることができる。
As described above, according to the first method of the present invention for forming the pressure-sensitive diaphragm by the recess, the silicon semiconductor substrate is in contact with the semiconductor region of one conductivity type on one surface side thereof and of the other conductivity type. A semiconductor region is provided and placed, and a strain gauge is created on the other surface of this substrate by diffusion,
By digging a groove in a range corresponding to the strain gauge of one conductivity type semiconductor region so as to limit the peripheral edge of this range by a physical processing method, most of the digging amount for the recess is physically Efficiently by excavating the semiconductor region of one conductivity type within the range limited by the physical processing method to the interface with the semiconductor region of the other conductivity type by the electrolytic etching method. By finishing forming the place, the time required for digging the recess can be reduced to less than half that in the conventional case.

さらにこの第1の方法によれば、電解エッチングによ
る一方の半導体領域への凹所の仕上げ掘り込みを他方の
半導体領域との界面で自動停止させることにより、凹所
の深さ,従ってそれによって形成される感圧ダイアフラ
ムの厚みを精度よく管理して、半導体圧力センサの感度
を均一に揃えることができるほか、物理加工法によって
凹所の周面をあらかじめ限定して置くことにより、周面
に傾斜のない凹所を掘り込むことができるので、半導体
圧力センサにチップ面積を従来より20%程度縮小するこ
とができる。
Furthermore, according to this first method, the finish digging of the recess into one semiconductor region by electrolytic etching is automatically stopped at the interface with the other semiconductor region, so that the depth of the recess, and thus the formation thereof, is formed. The thickness of the pressure-sensitive diaphragm can be accurately controlled to make the sensitivity of the semiconductor pressure sensor uniform, and the peripheral surface of the recess can be limited by the physical processing method in advance to make it inclined. Since it is possible to dig a recess that does not have a chip, the chip area of the semiconductor pressure sensor can be reduced by about 20% compared to the conventional case.

空洞によって感圧ダイアフラムを形成する本発明によ
る第2の方法では、シリコン半導体基板の一方の面の所
定範囲に高不純物濃度層を作り込んでその上にエピタキ
シャル層を成長させて置き、このエピタキシャル層の表
面の高不純物濃度層に対応する範囲に拡散により歪ゲー
ジを作り込んだ上で、基板の他方の面側から高不純物濃
度層に達するようにエッチング路を物理的加工法によっ
て能率的に掘り込み、このエッチング路を用いて高不純
物濃度層だけを化学エッチング法によって選択的にエッ
チングして空洞に穿つことにより、従来の5分の1程度
の短時間で感圧ダイアフラムを形成することができる。
According to the second method of the present invention for forming a pressure-sensitive diaphragm by a cavity, a high impurity concentration layer is formed in a predetermined area on one surface of a silicon semiconductor substrate, and an epitaxial layer is grown and placed on the high impurity concentration layer. After forming a strain gauge by diffusion in the range corresponding to the high impurity concentration layer on the surface of, the etching path is efficiently dug by a physical processing method so as to reach the high impurity concentration layer from the other surface side of the substrate. By using this etching path, only the high impurity concentration layer is selectively etched by the chemical etching method to form the cavity, so that the pressure-sensitive diaphragm can be formed in a short time of about 1/5 of the conventional time. .

また、この第2の方法では高不純物濃度層のパターン
の大きさをあらかじめ管理して置くことによって、感圧
ダイアフラムの径寸法を精度よく管理して半導体圧力セ
ンサの感度を均一に揃えることができる。さらに、半導
体圧力センサの基体の下面には細いエッチング路がある
だけで、そのほぼ全面を台座等への取り付けに際してそ
れとの接合や接着用面積に利用できるので、半導体圧力
センサのチップ面積を従来の半分以下に縮小させること
ができる。
Further, in the second method, the size of the pattern of the high impurity concentration layer is controlled and set in advance, so that the diameter dimension of the pressure sensitive diaphragm can be accurately controlled and the sensitivity of the semiconductor pressure sensor can be made uniform. . Further, since there is only a thin etching path on the lower surface of the base of the semiconductor pressure sensor, almost the entire surface of the base can be used for bonding or adhering area with the pedestal or the like. It can be reduced to less than half.

このほかに本発明は次の効果を有する。 In addition to this, the present invention has the following effects.

(a)触覚センサのように1個の半導体チップ内に多数
個の感圧ダイアフラムを作り込む必要がある場合、チッ
プ面積を従来の10分の1以下に縮小することができる。
(A) When it is necessary to form a large number of pressure-sensitive diaphragms in one semiconductor chip like a tactile sensor, the chip area can be reduced to one-tenth or less of the conventional one.

(b)従来のように下穴をエッチングで掘り込む際、そ
れ用のマスクとしての酸化膜等が浸食されて思わぬ不良
が発生するようなことがなくなるので、仕損じを減らし
て半導体圧力センサのコストを一層下げることができ
る。
(B) When digging a prepared hole by etching as in the conventional case, an oxide film or the like as a mask for the same is not corroded to cause an unexpected defect, so that the damage is reduced and the semiconductor pressure sensor is reduced. The cost can be further reduced.

以上のように本発明は、半導体圧力センサの感度を従
来よりも均一に揃え、その製造に要する時間の短縮とチ
ップ面積の縮小とによってその経済性を向上する上で著
効を奏し得るもので、本発明によって半導体圧力センサ
の一層の高度化と普及および発展に貢献することができ
る。
As described above, the present invention can make the sensitivity of the semiconductor pressure sensor more uniform than the conventional one, and can be remarkably effective in improving the economical efficiency by shortening the time required for its production and reducing the chip area. The present invention can contribute to further sophistication, spread, and development of semiconductor pressure sensors.

【図面の簡単な説明】[Brief description of drawings]

第1図から第3図までが本発明に関し、第1図は凹所に
より感圧ダイアフラムを形成する本発明の実施例を主な
工程ごとの状態で示す半導体圧力センサの断面図、第2
図および第3図は空洞により感圧ダイアフラムを形成す
る本発明のそれぞれ異なる実施例を主な工程ごとの状態
で示す半導体圧力センサの断面図である。第4図は従来
の製造方法を主な工程ごとの状態で示す半導体圧力セン
サの断面図である。図において、 10:半導体圧力センサ用シリコン半導体基体ないしはウ
エハ、10a:基体の下面、11:一方の導電形の半導体領域
ないしは基板、12:他方の導電形の半導体領域ないしエ
ピタキシャル層、13:半導体領域ないしエピタキシャル
層、15:半導体基板、15a:基板の凹み、16:拡散層による
高不純物濃度層、17:エピタキシャル層による高不純物
濃度層、17a,18:エピタキシャル層、20:歪ゲージ、30:
凹所、30a,30b:溝、31:凹所、31a:下穴、40:エッチング
路、50,51:空洞、60:感圧ダイアフラム、71:酸化膜、7
2:接続膜、73:保護膜、80:接続パッド、90〜92:酸化
膜、LF:ラッピング面、である。
1 to 3 relate to the present invention, and FIG. 1 is a sectional view of a semiconductor pressure sensor showing an embodiment of the present invention in which a pressure-sensitive diaphragm is formed by a recess, in a state of each main process,
FIG. 3 and FIG. 3 are cross-sectional views of a semiconductor pressure sensor showing different embodiments of the present invention in which a pressure-sensitive diaphragm is formed by a cavity in a state of each main process. FIG. 4 is a sectional view of a semiconductor pressure sensor showing a conventional manufacturing method in a state of each main step. In the drawing, 10: silicon semiconductor substrate or wafer for semiconductor pressure sensor, 10a: lower surface of substrate, 11: semiconductor region or substrate of one conductivity type, 12: semiconductor region or epitaxial layer of other conductivity type, 13: semiconductor region Or epitaxial layer, 15: semiconductor substrate, 15a: substrate recess, 16: high impurity concentration layer by diffusion layer, 17: high impurity concentration layer by epitaxial layer, 17a, 18: epitaxial layer, 20: strain gauge, 30:
Recess, 30a, 30b: Groove, 31: Recess, 31a: Prepared hole, 40: Etching path, 50, 51: Cavity, 60: Pressure sensitive diaphragm, 71: Oxide film, 7
2: connection film, 73: protective film, 80: connection pad, 90 to 92: oxide film, LF: lapping surface.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】シリコン半導体基体内にその一方の面側の
一方の導電形の半導体領域と接して他方の導電形の半導
体領域を設けて置き、この基体の他方の表面に拡散によ
り歪ゲージを作り込み、一方の導電形の半導体領域の歪
ゲージに対応する範囲内に溝を物理的加工法によりこの
範囲の周縁を限定するように掘り込み、この範囲内の一
方の導電形の半導体領域を電解エッチング法により他方
の導電形の半導体領域との界面まで掘り込んで凹所を形
成し、この凹所と他方の面との間の基体を感圧ダイアフ
ラムに形成することを特徴とする半導体圧力センサの製
造方法。
1. A silicon semiconductor substrate is provided with a semiconductor region of one conductivity type on one surface side thereof in contact with a semiconductor region of the other conductivity type, and a strain gauge is provided on the other surface of the substrate by diffusion. A groove is formed in a range corresponding to the strain gauge of one conductivity type semiconductor region so as to limit the peripheral edge of this range by a physical processing method, and one conductivity type semiconductor region in this range is formed. The semiconductor pressure is characterized in that a recess is formed by digging up to the interface with the other conductivity type semiconductor region by the electrolytic etching method, and the substrate between this recess and the other surface is formed as a pressure-sensitive diaphragm. Sensor manufacturing method.
【請求項2】一方の導電形のシリコン半導体基板の一方
の面側の所定範囲に他方の導電形の高不純物濃度半導体
層を作り込んでその表面に接して一方の導電形のエピタ
キシャル半導体層を成長させ、このエピタキシャル半導
体層の表面側の前記所定範囲に対応する範囲に拡散によ
り歪ゲージを作り込み、前記基板の他方の面側からエッ
チング路を物理的加工法により前記高不純物濃度半導体
層に達するように掘り込み、このエッチング路を介して
前記高不純物濃度半導体層を化学エッチング法により空
洞に穿ち、この空洞上のエピタキシャル半導体層部分を
感圧ダイアフラムに形成することを特徴とする半導体圧
力センサの製造方法。
2. A high-impurity concentration semiconductor layer of the other conductivity type is formed in a predetermined area on one surface side of a silicon semiconductor substrate of one conductivity type, and an epitaxial semiconductor layer of one conductivity type is formed in contact with the surface thereof. A strain gauge is grown by diffusion in a range corresponding to the predetermined range on the surface side of the epitaxial semiconductor layer, and an etching path is formed in the high impurity concentration semiconductor layer from the other surface side of the substrate by a physical processing method. A semiconductor pressure sensor characterized in that it is dug to reach it, the high-impurity-concentration semiconductor layer is bored through this etching path into a cavity by a chemical etching method, and an epitaxial semiconductor layer portion on the cavity is formed into a pressure-sensitive diaphragm. Manufacturing method.
JP64001061A 1989-01-06 1989-01-06 Method for manufacturing semiconductor pressure sensor Expired - Lifetime JPH0824196B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP64001061A JPH0824196B2 (en) 1989-01-06 1989-01-06 Method for manufacturing semiconductor pressure sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP64001061A JPH0824196B2 (en) 1989-01-06 1989-01-06 Method for manufacturing semiconductor pressure sensor

Publications (2)

Publication Number Publication Date
JPH02181472A JPH02181472A (en) 1990-07-16
JPH0824196B2 true JPH0824196B2 (en) 1996-03-06

Family

ID=11491021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP64001061A Expired - Lifetime JPH0824196B2 (en) 1989-01-06 1989-01-06 Method for manufacturing semiconductor pressure sensor

Country Status (1)

Country Link
JP (1) JPH0824196B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014211365A (en) * 2013-04-18 2014-11-13 ルネサスエレクトロニクス株式会社 Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2625994B2 (en) * 1987-11-26 1997-07-02 株式会社デンソー Manufacturing method of semiconductor pressure sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014211365A (en) * 2013-04-18 2014-11-13 ルネサスエレクトロニクス株式会社 Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH02181472A (en) 1990-07-16

Similar Documents

Publication Publication Date Title
US5242863A (en) Silicon diaphragm piezoresistive pressure sensor and fabrication method of the same
JP3506932B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JP4306162B2 (en) Semiconductor device and manufacturing method thereof
US6250165B1 (en) Semiconductor physical quantity sensor
JP4273663B2 (en) Manufacturing method of semiconductor pressure sensor
JPH11201844A (en) Semiconductor pressure sensor and its manufacture
JP4168497B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP4258099B2 (en) Manufacturing method of semiconductor pressure sensor
JPH0824196B2 (en) Method for manufacturing semiconductor pressure sensor
JP3744217B2 (en) Manufacturing method of semiconductor pressure sensor
JP2001358345A (en) Manufacturing method of semiconductor pressure sensor
JP4250788B2 (en) Manufacturing method of semiconductor pressure sensor
JP3744218B2 (en) Manufacturing method of semiconductor pressure sensor
JPH02100372A (en) Semiconductor pressure sensor
JP2876617B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JPH0230188A (en) Manufacture of semiconductor pressure sensor
JPH06221945A (en) Semiconductor pressure sensor and manufacture thereof
JP4120037B2 (en) Semiconductor dynamic quantity sensor and manufacturing method thereof
JP4134367B2 (en) Manufacturing method of semiconductor pressure sensor
JP2576245B2 (en) Manufacturing method of semiconductor pressure sensor
JPH0831608B2 (en) Method for manufacturing semiconductor pressure sensor
JPH06260660A (en) Semiconductor distortion sensor
JPH07113708A (en) Manufacture of semiconductor absolute pressure sensor
JP4120036B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP2003031818A (en) Semiconductor pressure sensor