JPH08239800A - 金属をメッキする方法および装置 - Google Patents

金属をメッキする方法および装置

Info

Publication number
JPH08239800A
JPH08239800A JP7339865A JP33986595A JPH08239800A JP H08239800 A JPH08239800 A JP H08239800A JP 7339865 A JP7339865 A JP 7339865A JP 33986595 A JP33986595 A JP 33986595A JP H08239800 A JPH08239800 A JP H08239800A
Authority
JP
Japan
Prior art keywords
plating
voltage
electrochemical
current
driver circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7339865A
Other languages
English (en)
Other versions
JP4162272B2 (ja
Inventor
Peter G Goolsby
ピーター・ジー・グールスビー
Dan R Ramirez
ダン・アール・ラミレツ
Lei P Lai
レイ・ピン・ライ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH08239800A publication Critical patent/JPH08239800A/ja
Application granted granted Critical
Publication of JP4162272B2 publication Critical patent/JP4162272B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S204/00Chemistry: electrical and wave energy
    • Y10S204/09Wave forms

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【課題】 金属をメッキする方法および装置を提供す
る。 【解決手段】 この方法および装置は、電流大きさ特性
が大きく変化する可能性のある電圧パルスを、並列抵抗
および容量について大きな電気リアクタンスを有するメ
ッキ電極12および対象物14に印加し、その目的は、
電極12と対象物14との間の電位をプログラム済みメ
ッキ電圧過電位および不足電位に増加することである。
プログラム済みメッキ電圧過電位は、電気化学反応が拡
散層においてどの程度速く進行できるかを決定し、プロ
グラム済み電圧不足電位は、拡散層の電気化学反応がど
の程度速く遅くなるかを決定する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般に、金属をメッキ
する装置および方法に関し、さらに詳しくは、電子製品
上の相互接続(interconnects) をメッキする装置および
方法を提供する。
【0002】
【従来の技術】メッキ処理とは電気化学的な処理で、被
着対象の表面と電極との間に電位を生成することにより
金属の層を表面に被着する。電子産業では、このメッキ
装置および方法は、半導体ウェハの一部上に金属層をメ
ッキして、相互接続,ワイヤ・ボンディング部位,フリ
ップ・チップ・ボンディング部位またはテープ自動化ボ
ンディング部位を形成する。
【0003】従来利用されたメッキ・システムには、電
気化学拡散層(electrochemical diffusion layer) の充
電および放電の不定制御(indeterminate control) とい
う問題があり、その結果、ウェハ上の不均等な被着特性
および非平坦なバンプ被着が生じた。図1は、従来の製
造方法を用いたかかるメッキ・バンプ被着の走査電子顕
微鏡写真図を示す。
【0004】従来、不均等な被着は、従来のメッキ・シ
ステムが拡散層のイオン空乏を最小限に抑えるために必
要な高周波数および高電流で動作できなかったために生
じた。従来技術の別の問題点は、電圧および電流印加モ
ード(forcing mode)の制御に関するメッキ・パラメータ
の不正確な制御や、プログラムされたデューティ・サイ
クルおよび周波数応答の精度および帯域幅であった。さ
らに、従来のシステムは、メッキ液の有効製造寿命中に
必要とされる高パルス・メッキ周波数において一貫した
ピーク動作電流分布を維持できなかった。
【0005】従来の方法は、パルス期間の長さに比べて
比較的長い時間期間中に電流需要を検出するオペアンプ
に依存する。従来のオペアンプは、約20秒の積分時定
数を有する積分回路として構成される。すなわち、短い
時間期間の電流需要の瞬時変化に対してあまり高速に対
応できない。従来のオペアンプ集積回路の出力は、MO
SFET電圧制御デバイスのゲートに接続される。MO
SFETは、ゲート電圧が増加すると、MOSFETが
より「オン」にバイアスされるという点で電流レギュレ
ータとして機能し、この動作により、ブリッジ回路を介
してより多くの電流を電気化学的反応セルに流すことが
できる。このゲート電圧は、オペアンプ集積回路によっ
て影響を受けるのに長い時間がかかる。
【0006】従来の回路の総合効果は、メッキ対象物
(実質的に、並列コンデンサおよび抵抗器)上の電気化
学的な拡散層の電気リアクタンスを充電する能力は、周
波数の増加によって制限される。周波数が30Hz以上
に増加すると、拡散層の電気化学的な時定数は、従来の
回路が電気化学拡散層を充電する能力を無効にする。電
荷移動(charge transfer) の量は、電圧および電流制御
モードの両モードにおいて、ただし主に電圧制御モード
において、従来の回路の立ち上がりおよび立ち下がりで
電気化学拡散層に制限されるので、従来の装置を利用す
ると、不安定で予測できない金属被着が形成される。
【0007】特に電子産業界では、従来利用されてきた
システムの他の問題点の他に、上記の問題により、ウェ
ハ毎におよびウェハ内の相互接続ボンディング部位間
で、金属被着肉厚,平坦性,粒子構造および被着硬度の
許容できないプロセス変化が生じた。理解されるよう
に、電気化学処理の制御および金属被着の最適化を高度
に制御するシステムが必要とされる。
【0008】
【実施例】本発明は、均等な厚さおよび平坦な形状の導
電メタライゼーション・シード層を有する半導体ウェハ
基板上に金属被着をメッキすることを可能にする。本発
明は、融解金属および化学水溶液からさまざまな金属物
質を、半導体ウェハのシード層上に電気化学的に被着す
ることを促進する。これは、単一ウェハ上に数千または
数万もの超小型形状(microfeature)からなる半導体ウェ
ハ上で、超小型形状の均等性および平坦性がデバイス毎
に必要される電子産業界で特に有利である。均等性およ
び平坦性は、精密半導体最終製造および組立機器をあま
り調整せずに、製造中に適切な組立歩どまりを維持する
ために必要である。メッキ・システムは、金属を被着す
る代わりに金属をエッチングするシステムに容易に変換
できることは当技術分野で周知である。
【0009】電気化学拡散層の充電および放電特性の確
定制御,パルス・メッキ・パラメータの正確な制御,本
格的な電圧印加および電流印加,広範囲のメッキ電圧お
よび電流における正確なキャリブレーション,電圧およ
び電流の本格的なACおよびDC印加,各メッキ反応セ
ルの独立した制御,パルス波形および反応時間の正確な
タイミング,およびシステム・ハードウェアの簡単で再
現可能なキャリブレーションが不可能であった従来のシ
ステムの問題点を解決するメッキ・システムについて以
下で開示する。
【0010】図2は、本発明の実施例を示す。電気化学
液11を有するメッキ・セル10が設けられ、その中に
は電極12およびメッキ対象物(対象物)14が配置さ
れる。水晶微量天秤(Quartz Crystal Microbalance) 1
6は、対象物14に被着される際の金属の肉厚を検出す
るために、電気化学液11に浸漬される。一例では、対
象物14は半導体ウェハからなる。また、ソフトウェア
19に結合されたアナログ/デジタル変換器(A/D)
18に信号を供給するため、導電性センサ(conductivit
y sensor) 17も電気化学液11に浸漬される。センサ
19は、電極12と対象物14との間で電気化学液11
の抵抗を判定するため、導電性信号を受信・処理する。
【0011】メッキ・セル・ドライバ回路(ドライバ回
路)30は、入力20および電極12に結合される。メ
ッキ・セル・ドライバ回路30は、波形発生器20から
制御信号を受信する。制御信号は、波形発生器ソースま
たは他の手段によって生成できる。電圧印加モード(vol
tage forcing mode)では、メッキ・セル・ドライバ回路
30は、電気化学反応をシミュレーションするコンピュ
ータ・システム400によって制御されるソフトウェア
・アルゴリズムから応答して、みっき・セルに印加され
る複数の電圧レベルおよびデューティ・サイクルに関す
る印加電圧パルス特性を変更して、メッキ・セル10に
おいて所望の金属被着特性を生成する。電流印加モード
(current forcing mode)では、メッキ・セル・ドライバ
回路30は、電気化学反応をシミュレーションするコン
ピュータ・システム400によって制御されるソフトウ
ェア・アルゴリズムから応答して、メッキ・セル10に
印加される複数の電流レベルおよびデューティ・サイク
ルに関する印加電流パルス特性を変更して、メッキ・セ
ル10において所望の金属被着特性を生成する。
【0012】スイッチ60は、システムの動作モードを
選択する。ディフォルト位置では、スイッチ60は電圧
印加モードを選択し、それによりドライバ30はプログ
ラム可能なデューティ・サイクルおよびプログラム可能
な周波数で複数の電圧レベルのプログラム可能なパルス
列を出力する。スイッチ60は、コンピュータ化制御素
子75からのデジタル信号ソースによって制御される検
出点選択器(sense point selector)である。スイッチ6
0は、電極12から検出された電圧を配線のフィードバ
ック・ネットワークを介してドライバ30および波形発
生器20の入力に送出する。電極12において検出され
た電圧は、ドライバ回路30および波形発生器20に対
して、フィードバック・ループを閉じる手段を提供し、
増幅器30を介して、および電極12において、小さい
信号波形発生器20からのプログラムされた電圧に対す
る安定性およびコンプライアンスを保証する。
【0013】第2位置では、スイッチ60は電流印加モ
ードを選択し、それによりドライバ30は、プログラム
可能なデューティ・サイクルおよびプログラム可能な周
波数で複数の電流レベルのプログラム可能なパルス列を
出力する。スイッチ60は、メッキ・セル10を介して
検出された電流をドライバ回路30および波形発生器2
0の入力に送出する。メッキ・セル10を介して検出さ
れた電流は、ドライバ回路30および波形発生器20に
対してフィードバック・ループを閉じる手段を提供し、
ドライバ回路30を介して、およびメッキ・セル10を
介して、小さい信号波形発生器20からのプログラムさ
れた電流に対する増幅器安定性およびコンプライアンス
を保証する。
【0014】QCM16は、メッキ工程中に金属被着の
肉厚を監視するために、電気化学液11に浸漬される。
QCM16は、ドライバ回路30が電圧印加モードのと
き、電極12および対象物14と電気的に並列である。
電圧印加モードは、ドライバ30が設定周波数およびデ
ューティ・サイクルの電圧パルスの固定レベルを電極1
2に供給して、それによりメッキ・セル10に印加され
る電流が、対象物14にメッキされる表面積,メッキ面
に流れる流体の流体力学,金属電気化学液11のイオン
濃度などに依存して変化するときの、ドライバ30の状
態と定義される。それにより、QCM16は、半導体ウ
ェハメッキ工程中にメッキされる追加領域となり、メッ
キ対象物14に比例して電流を消費する。
【0015】好適な実施例では、QCMの水晶は直径
1.0インチで肉厚0.015インチの平坦な円形プレ
ートである。水晶は、一般に発振回路の一部として、そ
の共振周波数で電気的に励起される。水晶は、数MHz
のレートで厚さ剪断モード(thickness shear mode)にお
いて振動する。水晶は、電気化学液11に挿入されるプ
ローブの端部に装着される。コネクタ90に接続される
電気ケーブルは、QCM16の信号を信号調整器(signa
l conditioner)91に送信する。信号調整器91は、シ
ュミット・トリガ回路(Schmitt trigger circuitry) を
利用して、QCM16の信号の非対称パルス特性を調整
(square up) する。信号調整器91からのQCM16の
信号は、周波数検出器92に結合され、デジタル・カウ
ンタ93にも結合される。
【0016】メッキ水晶の周波数感度は極めて高い。Q
CM16にメッキされる1ミクロンの肉厚は、基本送信
周波数に約160,000Hzの周波数変化を生じさせ
る。この周波数変化を解決することは高速デジタル・カ
ウンタ93により比較的簡単なことがわかる。さらに、
間欠的にQCM16をイネーブルし、発振周波数を判定
し、QCMをディセーブルし、プログラム可能な確定時
間期間だけ待ち、発振周波数を再測定し、それにより周
波数の差を判定することにより、対象物14に金属が被
着されるレートを検出することは簡単な概念である。こ
の方法は、2またはそれ以上のサンプル期間の間のメッ
キ・レートが得られる。
【0017】半導体メッキ工程中にQCM16を常にイ
ネーブルする必要はない。上記の方法は、QCM16の
水晶は限られた寿命を有するので、QCM16の水晶を
経済的に利用し、寿命がきたら交換しなければならな
い。QCM16の寿命は、発振微量天秤構造に被着され
る金属の質量に依存する。
【0018】周波数検出器92およびデジタル・カウン
タ93は、ともにソフトウェア94に結合される。ソフ
トウェア94は、メッキ中の電気化学反応のメッキ・レ
ートを判定し、ビデオ・ディスプレイ95上に表示し、
記録して、ユーザがプログラムしたメッキ肉厚に達した
らメッキ処理を終了する。メッキ処理は、波形発生器2
0およびドライバ回路30にデジタル結合された制御素
子96にソフトウェア94がデジタル信号を送信したと
きに停止する。制御素子96は、波形発生器20にドラ
イバ回路30への出力をトライステート化するように指
示し、また制御素子96はドライバ回路30に「スリー
プ」モードになるように指示して、それによりドライバ
回路30の出力は電極12から効果的に電気的に分離さ
れ、そのためメッキ・セル10にほとんど電流は流れな
い。 電圧印加モード 図2を参照して、メッキ・セル10に印加される電圧
は、電圧検出フィードバック回路40によって監視さ
れ、電圧検出フィードバック回路40は、好ましくは、
ドライバ回路30が電極12に取り付けられた位置に極
めて近い点に結合される。互いに物理的に近接したこれ
ら2つの点を設ける目的は、電圧検出フィードバック回
路40の検出点と、ドライバ回路30の高電力接続との
間のIRまたは電圧降下誤差を最小限に抑えることであ
る。
【0019】電圧検出フィードバック回路40の出力
は、電気ケーブルを介してコネクタ80に結合される。
コネクタ80は、アナログ/デジタル変換器(A/D)
81に結合される。A/D変換器81は、差動検出され
た電圧を信号に変換し、この信号はデジタル手段によっ
てコンピュータ・インタフェースからデジタル信号プロ
セッサ(DSP)82に送信できる。DSP82は、メ
ッキ・セル10において測定された電圧を表す符号化パ
ルス波形を受信する。この波形は、250×103 サン
プル/秒のレートでA/D81によってデジタル化され
る。DSP82は、デジタル・フィルタ方法によるソフ
トウェア・アルゴリズムおよびパルス・パラメータ特性
判定方法とともに、メッキ・セル10において差動検出
された電圧に関する以下の特性を利用する。
【0020】
【表1】 スルー・レート デューティ・サイクル オーバシュート 第1誘導体 立ち上がり時間 オフセット誤差 上 最大ピーク電圧 振幅 最小ピーク電圧 ベース RMS電圧 アンダシュート 平均電圧 立ち下がり時間 雑音余裕 幅 スペクトル解析 遅延 パルス変化 ソフトウェア83は、これらの導出されたパラメータを
利用して、ビデオ・ディスプレイ84を更新し、符号化
制御信号を制御素子85に送信する。制御素子85は、
電圧フィードバック回路40,波形発生器20およびド
ライバ回路30にインタフェースするデジタル回路を内
蔵する。制御素子85の第1の目的は、電圧フィードバ
ック回路40の出力におけるオフセット誤差を検出し、
電圧フィードバック回路40に内蔵されるデジタル・ポ
テンショメータを用いてこの誤差をゼロにする制御信号
を与えることである。この電圧検出フィードバック回路
のオフセットに影響を及ぼす制御信号は、A/D81,
DSP82およびソフトウェア83の相互作用から導出
される。
【0021】制御素子85の第2の目的は、差動検出さ
れた電圧パルス波形をパルス・パラメータ特性判定方法
とともに解析した結果を利用して、デジタル制御フィー
ドバックをドライバ回路30に与えることであり、ドラ
イバ回路30はドライバ回路30の増幅器のループ安定
性を制御する追加内部制御素子を内蔵する。制御素子8
5からの同じデジタル制御フィードバック信号は、ドラ
イバ回路30が電圧印加モードのときに、ドライバ回路
30に対してオフセット誤差制御を行い、制御素子85
からの同じデジタル制御フィードバック信号は、ドライ
バ回路30に内蔵される内部回路を介してスルー・レー
ト,立ち上がり時間,立ち下がり時間,オーバシュート
およびアンダシュートの制御を行い、そうすることで、
ドライバ回路30に対して電子的な調整を行い、その目
的は、ドライバ回路30が波形発生器20からの刺激に
対して安定性を維持し、かつドライバ回路30が所望の
スルー・レート,立ち上がり時間,立ち下がり時間,オ
ーバシュートおよびアンダシュートの正確な波形を電極
12に与えることを保証することである。
【0022】従って、本発明の方法および装置は、瞬時
に変化する被メッキ領域から独立して一定の電流密度を
維持するため、電圧制御モードにおいて供給電流を瞬時
に変化させることにより、被メッキ領域の寸法の変化を
補償し、また本発明はメッキ反応セル10に対して厳密
なプログラム電圧パルスを維持することにより、メッキ
領域の変化に応答して供給されるメッキ電流を変化させ
る。
【0023】電圧印加モードにおいて、本発明は、プロ
グラムされた電圧がプログラムされた過電位(overpoten
tial) 値とプログラムされた不足電位(underpotential)
値との間の差を変えることを可能にし、そのためプログ
ラム過電位値とプログラム不足電位値との間の差を手動
またはコンピュータ・アルゴリズムによって調整するこ
とにより、対応するメッキ電流分布を監視・調整でき、
従って本発明を利用して一定の表面形態応答(surface m
orphology response) が実現される。
【0024】電圧印加モードにおいて、本発明は、電極
12および対象物14における厳密なプログラム電圧を
維持して所望の形態応答を生成しつつ、変化するメッキ
領域から独立して一定の電流密度を維持するのに十分な
電流で、半導体ウェハ製造中に生じる電気化学拡散層を
高速に充電および放電する方法を提供する。半導体ウェ
ハ・メッキに存在する電気化学拡散層に対する本発明の
効果は、電極12および対象物14を高速に充電するた
め、電気化学反応は高速に進行して、電解液のイオン濃
度がイオン不足モード(ion starvation mode) に空乏化
する前に高速に停止することである。この作用を達成す
るためには、必要なより高い周波数およびスルー・レー
トで動作するために極めて高い電力の高速電子素子が必
要である。 電流印加モード 図2を参照して、メッキ・セル10に印加される電流
は、電流検出フィードバック回路50によって監視さ
れ、電流検出フィードバック回路50は、好ましくはア
ナログ・グランド15よりも上の点に結合され、かつ対
象物14の下の電流検出フィードバック回路50の接続
とアナログ・グランド15との間に配置された低オーム
の精密抵抗器の間に結合される。電流検出フィードバッ
ク回路50は、対象物14とアナログ・グランド50と
の間に差動結合される。電流検出フィードバック回路5
0の出力は、好ましくは、電気ケーブルを介してコネク
タ70に結合される。コネクタ70は、アナログ/デジ
タル変換器(A/D)71に結合される。A/D変換器
71は、差動検出された電流を信号に変換し、この信号
はデジタル手段によってコンピュータ・インタフェース
を介してデジタル信号プロセッサ(DSP)72に送信
できる。DSP72は、メッキ・セル10に流れる電流
を表す符号化パルス波形を受信する。好適な実施例で
は、この波形は、メッキ・セル10に流れる電流を正確
に表すため、250×103 サンプル/秒のレートでA
/D71によってデジタル化される。
【0025】DSP72は、デジタル・フィルタ方法に
よるソフトウェア・アルゴリズム73およびパルス・パ
ラメータ特性判定方法とともに、メッキ・セル10にお
いて差動検出された電流に関する以下の特性を利用す
る。
【0026】
【表2】 スルー・レート デューティ・サイクル オーバシュート 第1誘導体 立ち上がり時間 オフセット誤差 上 最大ピーク電流 振幅 最小ピーク電流 ベース RMS電流 アンダシュート 平均電流 立ち下がり時間 総合電流 幅 スペクトル解析 遅延 パルス変化 ソフトウェア73は、これらの導出されたパラメータを
利用して、ビデオ・ディスプレイ74を更新し、符号化
制御信号を制御素子75に送信する。制御素子75は、
電流フィードバック回路50,波形発生器20およびド
ライバ回路30にインタフェースするデジタル回路を内
蔵する。
【0027】制御素子75の第1の目的は、電流検出フ
ィードバック回路50の出力におけるオフセット誤差を
検出し、電流検出フィードバック回路50に内蔵される
デジタル・ポテンショメータを利用してこの誤差をゼロ
にする制御信号を与えることである。電流検出フィード
バック回路50のオフセットに影響を及ぼす制御信号
は、A/D71,DSP72およびソフトウェア73の
相互作用から導出される。
【0028】制御素子75の第2の目的は、差動検出さ
れた電流パルス波形をパルス・パラメータ特性判定方法
とともに解析した結果を利用して、デジタル制御フィー
ドバックをドライバ回路30に与えることであり、ドラ
イバ回路30はドライバ回路30の増幅器のループ安定
性を制御する追加内部制御素子を内蔵する。制御素子7
5からの同じデジタル制御フィードバック信号は、ドラ
イバ回路30が電流印加モードのときに、ドライバ回路
30に対してオフセット誤差制御を行い、制御素子75
からの同じデジタル制御フィードバック信号は、ドライ
バ回路30に内蔵される内部回路を介してスルー・レー
ト,立ち上がり時間,立ち下がり時間,オーバシュート
およびアンダシュートの制御を行う。メッキ・セル10
に流れる電流を表す差動検出信号と、A/D18および
ソフトウェア19とともに導電性センサ17を利用して
判定された抵抗とがDSP72を用いて処理されると、
ソフトウェア73は、メッキ・セル10の電気リアクタ
ンスを判定できる。
【0029】要するに、コンピュータ・システム400
は、A/D71およびDSP72からの入力を利用し
て、メッキ・セル10において進行中の電気化学反応の
厳密な抵抗および厳密な容量を判定し、そうすること
で、ドライバ回路30に対して電子的な調整を行い、そ
の目的は、ドライバ回路30が波形発生器20からの刺
激に対して安定性を維持し、かつドライバ回路30が所
望のスルー・レート,立ち上がり時間,立ち下がり時
間,オーバシュートおよびアンダシュートの正確な波形
を電極12に与えることを保証することである。
【0030】電流印加モードにおいて、本発明は、プロ
グラムされた電流がプログラムされた過電流値とプログ
ラムされた不足電流値との間の差を変えることを可能に
し、そのためプログラム過電流値とプログラム不足電流
値との間の差を手動またはコンピュータ・アルゴリズム
によって調整することにより、対応するメッキ電圧分布
を監視・調整でき、従って本発明を利用して一定の表面
形態応答が実現される。
【0031】ここで図3を参照して、ドライバ回路30
の好適な実施例の回路図を示す。ドライバ30は、単位
利得複合反転増幅器(unity gain composite inverting
amplifier)であり、小信号入力オフセット最小化オペア
ンプ304に結合された高電力高電圧のパワー・オペア
ンプ302(以下オペアンプ302という)からなる。
対象物14上の拡散層境界を効果的に制御するために
は、オペアンプ302は5アンペア以上のピーク動作電
流を供給しなければならない。より好ましくは、オペア
ンプ302は、半導体製造において一般的な領域をメッ
キするため15アンペア以上を供給できなければならな
い。パワー・オペアンプではない10ミリアンプ以下を
供給できる一般的なオペアンプは、本発明で用いるには
適していない。ドライバ回路30は、活性反応期間およ
び不活性反応期間中に電圧または電流印加をイネーブル
する。
【0032】複合増幅の目的は、波形発生器20からオ
ペアンプ302に送信されるプログラム可能な入力信号
値からの出力電圧および電流差の誤差を最小限に抑え、
かつ一般的な高電力オペアンプ上に存在する特徴的に大
きい(>5mV)入力オフセット電圧を最小限に抑える
ことである。小信号入力オフセット最小化オペアンプ3
04は、アナログ・グランド305に結合される。
【0033】小信号入力オフセット最小化オペアンプ3
04の入力オフセット・トリミングを利用することによ
り、オペアンプ302は、電流印加モードにおいて±3
0アンペアの駆動電流範囲、また電圧印加モードにおい
て±2.5ボルトの範囲で、ドライバ30までの入力と
メッキ・セル10までの出力との間で1ミリボルト以下
の誤差の、入力から出力までの信号コンプライアンスを
維持できる。オフセット・トリム・デジタル・ポテンシ
ョメータ305は、デジタル・インタフェース330に
結合され、デジタル・インタフェース330は、コンピ
ュータ・システム400に結合される。コンピュータ・
システム400は、図1に示される素子40,80,8
1,82,83,85を利用して、複合増幅器システム
の出力の電圧オフセットを判定できる。次に、コンピュ
ータ・システム400は、複合増幅器ネットワーク(3
02,304)の入力オフセット誤差を調整し、最小限
にするため、デジタル制御信号をオフセット・デジタル
・トリム・ポテンショメータ305に送出する。
【0034】入力オーバドライブ保護ネットワーク30
8は、オペアンプ304の出力とアナログ・グランド3
05とに結合され、システム起動中に過剰な入力オーバ
ドライブを防ぐ。入力オーバドライブ保護ネットワーク
308は、スルー・レート補償ネットワーク310に結
合される。スルー・レート補償ネットワーク310は、
オペアンプ302への電圧入力がどれだけ速くスルーす
るかを判定する。スルー・レート補償ネットワーク31
0は、ハイブリッド回路311に結合され、ハイブリッ
ド回路311はコンピュータ・システム400に結合さ
れる。
【0035】素子400,311,310の相互作用の
目的は、デジタル化された波形情報を利用して、複合増
幅器(302,304)が安定するようにどのように補
償するかを判定することであり、そのためメッキ・セル
10に印加されるパルスにおいて適切な波形特性が維持
される。コンピュータ・システム400は、好ましく
は、「雑音利得補償(noise gain compensation) 」とい
う方法を利用してこれを達成する。この方法は、複合増
幅器システムの「過去状態」安定性分布を特徴づけて、
次にスルー・レート補償ネットワーク310およびハイ
ブリッド回路311内に内蔵される直列RCネットワー
クを、フィードバック補償ネットワーク316両端のフ
ィードバック抵抗とスルー・レート補償ネット尾ワーク
310およびハイブリッド回路311の組み合わせ両端
のフィードバック抵抗との比率が十分大きく、システム
利得が安定点でオープン・ループ利得分布に交差するこ
とを保証するような値に設定する。ハイブリッド回路3
11内のコンデンサは、コンピュータ・システム400
により、オープン・ループ利得クロスオーバ周波数の
0.1に相当するコーナ周波数に設定される。
【0036】スルー・レート補償ネットワーク310の
入力は、入力オーバドライブ保護ネットワーク308の
出力と、フィードバック補償ネットワーク316の出力
とに結合される。スルー・レート補償ネットワーク31
0の出力は、入力保護ネットワーク312の入力に結合
される。
【0037】入力保護ネットワーク312は、オペアン
プ302両端の過剰な電圧差を防ぐ。また、入力保護ネ
ットワーク312は、過剰な出力遷移も防ぐ。入力保護
ネットワーク312は、好ましくは、6つの高速回復ダ
イオード(fast recovery diode) からなり、3つは背面
結合保護ネットワーク(back-to-back protection netwo
rk) に結合され、デュアル逆極性構成(dual reverse po
larity confiugration) で構成される。入力保護ネット
ワーク312の出力は、オペアンプ302の入力に結合
される。オペアンプ302は、高電流出力をメッキ・セ
ル10に与える。
【0038】オペアンプ302の出力は、電流制限回路
314の入力に結合される。電流制限回路314は、オ
ペアンプ302からのピーク電流出力を監視する。電流
制限回路314は、ピーク電流が所定の電流、本実施例
では15アンペアを越えるときに、出力電流検出抵抗器
315の両端で発生する電圧フィードバック信号を利用
して、オペアンプ302を遮断する。電流制限回路31
4の出力は、フィードバック補償ネットワーク316の
入力に結合される。フィードバック補償ネットワーク3
16は、オペアンプ302の応答を選択的に濾波し、デ
ジタル・インタフェース318(これはハイブリッド回
路317に結合される)に結合されたコンピュータ・シ
ステム400から信号を受信することによってこの選択
的濾波を行う。ハイブリッド回路317は、フィードバ
ック補償ネットワーク316とともに、コンデンサをフ
ィードバック経路に入れて、フィードバックにおいて位
相の進みを生じさせて、これが動作中にメッキ・セル1
0において生じる電気化学反応11の容量負荷性質によ
る位相遅れを相殺する。また、フィードバック補償ネッ
トワーク316は、必要な電圧フィードバックを出力と
して与え、これはスルー・レート補償ネットワーク31
0および加算接合部318に結合される。好ましくは、
加算接合部318は、同じ値を有する3つの高精度の1
0,000Ω薄膜抵抗器からなる。
【0039】フィードバック補償ネットワーク316
は、選択的に構成可能な並列RCネットワークからな
る。波形発生器20は、フィードバック補償ネットワー
ク316に結合され、波形発生器20がそのプログラム
された電圧値とドライバ3の駆動電圧値との間の誤差を
検出することを可能にし、そうすることで、波形発生器
20は、5mv内で、複合増幅器回路(302,30
4)への入力から複合増幅器回路(302,304)か
らの出力までの誤差を補償できる。追加入力信号オフセ
ット誤差は、デジタル・オフセット・トリム・ポテンシ
ョメータ305によって補償される。
【0040】高/低周波数電源バイパス・ネットワーク
320,322は、高周波数雑音がオペアンプ302に
結合されるのを防ぎ、また低周波数雑音がオペアンプ3
02に結合されるのを防ぐ。高/低周波数電源バイパス
・ネットワーク320,322は、オペアンプ302と
グランド305とに結合される。
【0041】電流制限回路314の出力は、メッキ・セ
ル10の入力に結合され、対象物14の表面における電
気化学反応13中に電気化学液11を介して、および対
象物14とアナログ・グランド15との間に配置される
低オームの電流検出抵抗器を介して、アナログ・グラン
ド305への低インピーダンス電気接続を完成する。本
発明は、メッキ・セル10の変化する時定数の問題を解
決する。メッキ・セル10は短いRC時定数で開始し、
副生物の濃度が増加すると増加する。本発明のシステム
は、電極12および対象物14に流れる電流を電気化学
反応13のために存在する自然発生RC時定数によって
減衰させるのではなく、減衰電流(decaycurrent) を手
動判定レベルまたはコンピュータ・システム400によ
って達成されるプログラム済みレベルまで印加する。減
衰電流は、ドライバ回路30の電圧または電流印加作用
によって制御される。減衰電流は、波形発生器20の刺
激とメッキ・セルからの信号のフィードバックとに応答
して、ドライバ回路30によって確定または不定レベル
に印加される。
【0042】また、本発明は、拡散境界層を制御する。
拡散境界層分布は、電気化学反応の付近の流体力学条件
によって設定され、表面欠陥三次電流(surface impairi
ng tertiary current)で変化できる。三次電流は、活性
化および質量移動(mass transfer) 効果の両方が分極抵
抗(polarization resistance) に寄与するときに存在す
る。被着反応は質量移動によって制御され、三次電流は
拡散層肉厚の均等性に主に依存する。パルス・サイクル
のオン・サイクル(または活性反応期間)およびオフ・
サイクル(または不活性反応期間)における本発明のシ
ステムの電圧または電流印加能力により、高周波数で拡
散領域層の反応時間を制御できる。拡散層は、均等な金
属層を被着でき、かつ所望の形態金属被着を達成するの
に十分な長さだけ強制的に「オン」される。
【0043】図4は、浴薬剤の充電および放電特性の正
確な制御により製造される一般的なバンプ被着を、走査
電子顕微鏡写真を用いて示す。以下のデータは、本発明
を利用することによる一般的な均等かつ再現可能な超小
型形状(microfeature)成長を示す。このデータは、異な
る製造ロットから採取した2つの異なる半導体ウェハか
ら測定された。高さ分布データは、半導体製造業界で一
般的な校正済みDekTakprofilemeter から記録された。
【0044】
【表3】 ウェハ・シリアル番号 ウェハ上の測定位置 高さ測定値[μ] C7 最上部ダイ 20.70μ C7 中央ダイ 19.59μ C7 底部ダイ 21.02μ C7 左ダイ 20.98μ C7 右ダイ 20.68μ G4 最上部ダイ 20.84μ G4 中央ダイ 20.06μ G4 底部ダイ 21.27μ G4 左ダイ 20.62μ G4 右ダイ 20.61μ G4 2つのウェハ上のバンプ 0.49μ 高さの標準偏差[μ] わかるように、本発明は、高い分解能および高い再現精
度でメッキ処理パラメータを制御する。メッキ・システ
ムは、メッキ処理パラメータの高度な制御を有し、その
結果、平坦でより均等な被着が得られ、金属被着形態応
答(metallic deposits morphological response)は正確
に制限でき、本発明を電気化学液および適切に構成され
た電極12と対象物14とともに用いることにより、メ
ッキ液の有効製造寿命中に、ウェハ内で、ウェハ毎に、
またウェハ・ロット毎に、半導体ウェハ相互接続超小型
形状の被着特性のばらつきが低減される。
【0045】さらに、本発明は、処理パラメータを高度
の分解能および精度で維持することにより、充電浴濃度
および対応する浴導電性ならびにメッキ容量変化が、金
属被着形態、例えば、被着分布,硬度,平坦性および粒
径特性に及ぼす影響を低減する。
【0046】さらに、本発明は、電流大きさ特性が大き
く変化する可能性のある電圧パルスを、電気化学液が有
する並列抵抗および容量について大きな電気リアクタン
スを有するメッキ電極12および対象物14に正確に印
加する方法を提供し、その目的は、電極12と対象物と
の間の電位を、拡散層において電気化学反応がどの程度
速く進行できるかを決定するプログラム済みメッキ電圧
過電位まで増加し、また装置が拡散層の電気化学反応を
どの程度速く遅くするかを決定するプログラム済み電圧
不足電位まで増加することである。
【図面の簡単な説明】
【図1】従来の方法を利用したメッキ・バンプの走査電
子顕微鏡写真の側面図である。
【図2】本発明の実施例のブロック図である。
【図3】本発明の実施例で用いられる回路素子の回路図
である。
【図4】本発明の実施例を利用したメッキ・バンプの走
査電子顕微鏡写真の側面図である。
【符号の説明】
10 メッキ・セル 11 電気化学液 12 電極 13 電気化学反応 14 メッキ対象物 15 アナログ・グランド 16 水晶微量天秤(QCM) 17 導電性センサ 18 アナログ/デジタル変換器(A/D) 19 ソフトウェア 20 波形発生器 30 メッキ・セル・ドライバ回路 40 電圧検出フィードバック回路 50 電流検出フィードバック回路 60 スイッチ 70 コネクタ 71 アナログ/デジタル変換器(A/D) 72 デジタル信号プロセッサ(DSP) 73 ソフトウェア 74 ビデオ・ディスプレイ 75 制御素子 80 コネクタ 81 アナログ/デジタル変換器(A/D) 82 デジタル信号プロセッサ(DSP) 83 ソフトウェア 84 ビデオ・ディスプレイ 85 制御素子 90 コネクタ 91 信号調整器 92 周波数検出器 93 デジタル・カウンタ 94 ソフトウェア 95 ビデオ・ディスプレイ 96 制御素子 302 高電力高電圧のパワー・オペアンプ 304 小信号入力オフセット最小化オペアンプ 305 オフセット・トリム・デジタル・ポテンショメ
ータ(アナログ・グランド) 308 入力オーバドライブ保護ネットワーク 310 スルー・レート補償ネットワーク 311 ハイブリッド回路 312 入力保護ネットワーク 314 電流制限回路 315 出力電流検出抵抗器 316 フィードバック補償ネットワーク 317 ハイブリッド回路 318 デジタル・インタフェース(加算接合部) 320 高/低周波数電源バイパス・ネットワーク 322 高/低周波数電源バイパス・ネットワーク 330 デジタル・インタフェース 400 コンピュータ・システム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レイ・ピン・ライ アメリカ合衆国アリゾナ州グレンデール、 ウェスト・アロゥヘッド・レイクス・ドラ イブ5720

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 電気化学液(11)に配置される電極
    (12);前記電極(12)に結合され、電圧または電
    流印加を可能にするパワー・オペアンプ(302)から
    なるドライバ回路(30);前記ドライバ回路(30)
    に結合された電圧フィードバック回路(40);および
    前記ドライバ回路(30)に結合された電流フィードバ
    ック回路(50);によって構成されることを特徴とす
    る回路。
  2. 【請求項2】 電気化学液(11);前記電気化学液に
    配置される電極(12);前記電気化学液に配置される
    メッキ対象物(14)であって、グランド(15)に結
    合される対象物(14);前記電極に結合され、電圧パ
    ルスを前記電極に供給するパワー・オペアンプ(30
    2)からなるドライバ回路(30)であって、前記パワ
    ー・オペアンプ(302)は、少なくとも5アンペアの
    デバイスからなる、ドライバ回路(30);および前記
    ドライバ回路(30)に結合された入力(20);によ
    って構成されることを特徴とするメッキ・システム。
  3. 【請求項3】 活性反応期間および不活性反応期間を有
    するメッキ方法であって:電気化学液(11)を設ける
    段階;前記電気化学液(11)に電極(12)を設ける
    段階;前記電気化学液(11)内に反応対象物(14)
    を設ける段階であって、前記対象物(14)は拡散層か
    らなる、段階;および前記活性反応期間および前記不活
    性反応期間中に、電圧または電流印加する段階;によっ
    て構成されることを特徴とする方法。
  4. 【請求項4】 金属層をメッキする方法であって:メッ
    キ・セル(10)を設ける段階であって、電気化学反応
    が前記メッキ・セル(10)内で生じ、前記電気化学反
    応はRC時定数を有する、段階;減衰電流が前記RC時
    定数の唯一の関数とはならないように、前記メッキ・セ
    ル(10)における減衰電流を制御する段階;によって
    構成されることを特徴とする方法。
  5. 【請求項5】 電気化学液(11)を設ける段階;前記
    電気化学液(11)内に表面(14)を設ける段階であ
    って、前記表面(14)は拡散層からなる、段階;前記
    電気化学液(11)内に電極(12)を設ける段階;前
    記表面(14)と前記電極(12)との間に電位を生成
    する段階;および前記拡散層において電気化学処理がど
    の程度速く進行するかを決定するプログラム済みメッキ
    電圧過電位に電位が設定され、かつ電気化学処理がどの
    程度速く前記拡散層における電気化学処理を遅くするか
    を決定するプログラム済み電圧不足電位に電位が設定さ
    れるように、電圧または電流パルスを前記電極(12)
    に印加する段階;によって構成されることを特徴とする
    電気化学処理。
JP33986595A 1994-12-05 1995-12-05 金属をメッキする方法および装置 Expired - Fee Related JP4162272B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US349590 1989-05-09
US08/349,590 US5605615A (en) 1994-12-05 1994-12-05 Method and apparatus for plating metals

Publications (2)

Publication Number Publication Date
JPH08239800A true JPH08239800A (ja) 1996-09-17
JP4162272B2 JP4162272B2 (ja) 2008-10-08

Family

ID=23373083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33986595A Expired - Fee Related JP4162272B2 (ja) 1994-12-05 1995-12-05 金属をメッキする方法および装置

Country Status (3)

Country Link
US (1) US5605615A (ja)
JP (1) JP4162272B2 (ja)
GB (1) GB2295829B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707120B1 (ko) * 1999-05-03 2007-04-16 프리스케일 세미컨덕터, 인크. 반도체 웨이퍼 위에 구리층을 형성하는 방법
JP2019537662A (ja) * 2016-10-12 2019-12-26 ニューサウス・イノベイションズ・プロプライエタリー・リミテッドNewsouth Innovations Pty Limited 電気化学的プロセスを制御するための方法およびプロセス

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077410A (en) * 1996-12-31 2000-06-20 Byron; David E. Method and apparatus for forming crystals
US6168693B1 (en) * 1998-01-22 2001-01-02 International Business Machines Corporation Apparatus for controlling the uniformity of an electroplated workpiece
WO1999040615A1 (en) 1998-02-04 1999-08-12 Semitool, Inc. Method and apparatus for low-temperature annealing of metallization micro-structures in the production of a microelectronic device
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
JP3196719B2 (ja) 1998-03-31 2001-08-06 日本電気株式会社 汚染防御用隔離ラインを有する半導体製造ライン、ウエハ搬送機構および半導体の製造方法
WO1999054527A2 (en) 1998-04-21 1999-10-28 Applied Materials, Inc. Electro-chemical deposition system and method of electroplating on substrates
US6159817A (en) * 1998-05-07 2000-12-12 Electro-Films Incorporated Multi-tap thin film inductor
DE69942669D1 (de) * 1998-10-05 2010-09-23 Semitool Inc Submikrone metallisierung unter verwendung elektrochemischer beschichtung
US6878259B2 (en) * 1998-10-14 2005-04-12 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
US6524461B2 (en) * 1998-10-14 2003-02-25 Faraday Technology Marketing Group, Llc Electrodeposition of metals in small recesses using modulated electric fields
US6080504A (en) * 1998-11-02 2000-06-27 Faraday Technology, Inc. Electrodeposition of catalytic metals using pulsed electric fields
US6258220B1 (en) * 1998-11-30 2001-07-10 Applied Materials, Inc. Electro-chemical deposition system
US6551488B1 (en) * 1999-04-08 2003-04-22 Applied Materials, Inc. Segmenting of processing system into wet and dry areas
US6557237B1 (en) * 1999-04-08 2003-05-06 Applied Materials, Inc. Removable modular cell for electro-chemical plating and method
US6585876B2 (en) * 1999-04-08 2003-07-01 Applied Materials Inc. Flow diffuser to be used in electro-chemical plating system and method
US6344419B1 (en) 1999-12-03 2002-02-05 Applied Materials, Inc. Pulsed-mode RF bias for sidewall coverage improvement
FR2808291B1 (fr) * 2000-04-26 2003-05-23 Mofratech Procede electrolytique d'oxydation pour l'obtention d'un revetement ceramique a la surface d'un metal
US6228665B1 (en) * 2000-06-20 2001-05-08 International Business Machines Corporation Method of measuring oxide thickness during semiconductor fabrication
US6447663B1 (en) * 2000-08-01 2002-09-10 Ut-Battelle, Llc Programmable nanometer-scale electrolytic metal deposition and depletion
US6630360B2 (en) * 2002-01-10 2003-10-07 Advanced Micro Devices, Inc. Advanced process control (APC) of copper thickness for chemical mechanical planarization (CMP) optimization
US20050202660A1 (en) * 2002-05-07 2005-09-15 Microfabrica Inc. Electrochemical fabrication process including process monitoring, making corrective action decisions, and taking appropriate actions
CN100582318C (zh) * 2002-05-07 2010-01-20 南加州大学 用于在适形接触掩模电镀操作期间监测沉积质量的方法和装置
US10297421B1 (en) 2003-05-07 2019-05-21 Microfabrica Inc. Plasma etching of dielectric sacrificial material from reentrant multi-layer metal structures
US20060207888A1 (en) * 2003-12-29 2006-09-21 Taylor E J Electrochemical etching of circuitry for high density interconnect electronic modules
US20050145506A1 (en) * 2003-12-29 2005-07-07 Taylor E. J. Electrochemical etching of circuitry for high density interconnect electronic modules
US20180195188A9 (en) * 2012-06-13 2018-07-12 Floyd L. Williamson Systems and methods for controlling electrochemical processes
US10000860B1 (en) * 2016-12-15 2018-06-19 Applied Materials, Inc. Methods of electrochemical deposition for void-free gap fill
WO2024085831A1 (en) * 2022-10-19 2024-04-25 T.C. Erciyes Universitesi A system and method for increasing hydrogen production in electrolyzers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1144756A (en) * 1968-10-28 1969-03-12 Ingram & Glass Ltd Improvements relating to the electrodeposition of metals
DE2113537A1 (de) * 1971-03-16 1972-10-05 Schering Ag Verfahren und Geraet fuer die Messung der wirksamen Oberflaeche von elektrisch leitenden Gegenstaenden
US4018658A (en) * 1974-12-26 1977-04-19 Merlin Industries, Inc. Electroplating of recoverable silver from photographic solutions and cell with current control means therefor
AT354474B (de) * 1975-11-07 1980-01-10 Koreska Gmbh W Korrekturmaterial
US4120759A (en) * 1976-08-10 1978-10-17 New Nippon Electric Company, Ltd. Constant current density plating method
JPS5321048A (en) * 1976-08-10 1978-02-27 Nippon Electric Co Constant current density plating device
GB1534117A (en) * 1977-07-19 1978-11-29 Rode Kg E Electroplating baths
DE3317132A1 (de) * 1983-05-11 1984-11-15 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur messung der elektrischen stromdichteverteilung
US4461680A (en) * 1983-12-30 1984-07-24 The United States Of America As Represented By The Secretary Of Commerce Process and bath for electroplating nickel-chromium alloys
BR8805772A (pt) * 1988-11-01 1990-06-12 Metal Leve Sa Processo de formacao de camada de deslizamento de mancal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707120B1 (ko) * 1999-05-03 2007-04-16 프리스케일 세미컨덕터, 인크. 반도체 웨이퍼 위에 구리층을 형성하는 방법
JP2019537662A (ja) * 2016-10-12 2019-12-26 ニューサウス・イノベイションズ・プロプライエタリー・リミテッドNewsouth Innovations Pty Limited 電気化学的プロセスを制御するための方法およびプロセス

Also Published As

Publication number Publication date
GB2295829B (en) 1998-09-16
JP4162272B2 (ja) 2008-10-08
GB2295829A (en) 1996-06-12
US5605615A (en) 1997-02-25
GB9524875D0 (en) 1996-02-07

Similar Documents

Publication Publication Date Title
US5605615A (en) Method and apparatus for plating metals
US7837851B2 (en) In-situ profile measurement in an electroplating process
US5767693A (en) Method and apparatus for measurement of mobile charges with a corona screen gun
Stibal et al. Contactless evaluation of semi-insulating GaAs wafer resistivity using the time-dependent charge measurement
JPH05175390A (ja) 金属メッキ装置とその方法、導体修復装置とその方法、並びに回路修復装置とその方法
US4065374A (en) Method and apparatus for plating under constant current density
US20040035837A1 (en) Addition of power at selected harmonics of plasma processor drive frequency
US7001492B2 (en) Systems for electroplating metal onto a layer of low conductivity material
US6858446B2 (en) Plasma monitoring method and semiconductor production apparatus
JPS61204379A (ja) 無電解メツキ浴のメツキ速度制御方法
US6344126B1 (en) Electroplating apparatus and method
US6500317B1 (en) Plating apparatus for detecting the conductivity between plating contacts on a substrate
US4483749A (en) Method and apparatus for plating minute parts
WO1991000380A1 (en) Electrolytic processing apparatus and method with time multiplexed power supply
TW201504480A (zh) 電鍍處理器之自動原位控制
US20240162049A1 (en) Electrochemical additive manufacturing system having conductive seed layer
US6793792B2 (en) Electroplating methods including maintaining a determined electroplating voltage and related systems
JPS6252241B2 (ja)
EP1592949B1 (en) A flow sensor and method for measuring a flow rate component of a fluid containing electrically charged elements
JPH03125452A (ja) 絶縁層の特性表示方法および装置
US20220221423A1 (en) An electrochemical sensor for detecting and characterizing a biological material
TWI392003B (zh) 監視金屬層的電解拋光製程的方法與系統、電解拋光形成在晶圓上的金屬層之系統與其監視方法與系統
JPH06122996A (ja) 電着膜の形成方法及びその装置
US20050167266A1 (en) ECMP system
RU1772221C (ru) Способ автоматического контрол толщины гальванопокрытий

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070518

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070605

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees