JPH08236453A - Method for growing crystal of compound semiconductor - Google Patents

Method for growing crystal of compound semiconductor

Info

Publication number
JPH08236453A
JPH08236453A JP3705895A JP3705895A JPH08236453A JP H08236453 A JPH08236453 A JP H08236453A JP 3705895 A JP3705895 A JP 3705895A JP 3705895 A JP3705895 A JP 3705895A JP H08236453 A JPH08236453 A JP H08236453A
Authority
JP
Japan
Prior art keywords
compound semiconductor
type impurity
silicon substrate
layer
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3705895A
Other languages
Japanese (ja)
Inventor
Yoshiaki Honda
由明 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP3705895A priority Critical patent/JPH08236453A/en
Publication of JPH08236453A publication Critical patent/JPH08236453A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE: To form a compound semiconductor layer having a small dislocation density on the surface of a silicon substrate. CONSTITUTION: After a p-type impurity-doped layer 6 is formed on the surface of a silicon substrate 5, a compound semiconductor layer 7 is formed on the layer 6 by growing the crystal of a compound semiconductor. Therefore, the compound semiconductor layer 7 can be grown two-dimensionally on the substrate 5, because the charge mismatching which occurs at the boundary between the substrate 5 and layer 7 is suppressed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、シリコン基板上に化合
物半導体結晶を形成する、化合物半導体の結晶成長方法
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor crystal growth method for forming a compound semiconductor crystal on a silicon substrate.

【0002】[0002]

【従来の技術】シリコン基板上にガリウム砒素(GaAs)
等の化合物半導体をエピタキシャル成長させた半導体ウ
ェハは、超LSI 技術が適用できるシリコンと、高速低消
費電力型の電子デバイス、または、光デバイス( LEDあ
るいは半導体レーザ等)等を実現できるGaAs等の化合物
半導体とを、集積化する技術として注目されている。
2. Description of the Related Art Gallium arsenide (GaAs) on a silicon substrate
Semiconductor wafers made by epitaxial growth of compound semiconductors such as silicon are compound semiconductors such as GaAs that can be applied to silicon to which VLSI technology can be applied and high speed and low power consumption electronic devices or optical devices (LEDs or semiconductor lasers). And are attracting attention as a technology for integrating them.

【0003】しかしながら、ガリウム砒素はシリコンに
比べ、格子定数が 4%大きく、また、熱膨張係数も約
2.5倍の値となる。この格子定数の差は、格子不整合に
よるミスフィット転位を発生させ、熱膨張係数の差は、
化合物半導体成長後の冷却工程で、ウェハの反り、及
び、反り緩和による転位を発生させるという問題点があ
り、良質なガリウム砒素の層をシリコン基板上に形成す
ることは不可能であった。これらの問題を解決するた
め、シリコン基板上にアモルファス状の低温ガリウム砒
素バッファ層を介してガリウム砒素の結晶成長を行う2
段階成長法、または、中間層に超格子構造を導入する方
法が提案されている。ところが、これらの方法を用いた
場合でも、ガリウム砒素層の転位密度は、例えば、半導
体レーザで許容される転位密度である略103 cm-2に比べ
て2〜3桁大きい値となっていたため、さらなる改善が
必要とされていた。
However, gallium arsenide has a lattice constant which is 4% larger than that of silicon, and a thermal expansion coefficient of about 3%.
It is 2.5 times the value. This difference in lattice constant causes misfit dislocations due to lattice mismatch, and the difference in thermal expansion coefficient is
In the cooling step after the growth of the compound semiconductor, there is a problem that the wafer warps and dislocations are generated due to the warp relaxation, and it has been impossible to form a good quality gallium arsenide layer on the silicon substrate. In order to solve these problems, gallium arsenide crystal is grown on a silicon substrate through an amorphous low-temperature gallium arsenide buffer layer. 2
A step growth method or a method of introducing a superlattice structure into the intermediate layer has been proposed. However, even when these methods are used, the dislocation density of the gallium arsenide layer is, for example, a value that is two to three orders of magnitude higher than the dislocation density of about 10 3 cm -2 that is allowable in semiconductor lasers. , Further improvement was needed.

【0004】[0004]

【発明が解決しようとする課題】以上に説明したよう
に、シリコン基板上に化合物半導体を結晶成長させる場
合、転位密度の小さい良質な化合物半導体の層が形成で
きないという問題点があった。
As described above, when a compound semiconductor is crystal-grown on a silicon substrate, there is a problem that a high-quality compound semiconductor layer having a low dislocation density cannot be formed.

【0005】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、シリコン基板上に転位密
度の小さい化合物半導体の層を結晶成長させることがで
きる化合物半導体の結晶成長方法を提供することにあ
る。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a compound semiconductor crystal growth method capable of growing a compound semiconductor layer having a low dislocation density on a silicon substrate. To provide.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の化合物半導体の結晶成長方法は、シ
リコン基板の表面に化合物半導体を結晶成長させる、化
合物半導体の結晶成長方法において、前記シリコン基板
の表面に、p型不純物をドーピングしたp型不純物ドー
ピング層を形成する工程と、そのp型不純物ドーピング
層上に前記化合物半導体を結晶成長させる工程とを備え
たことを特徴とするものである。
In order to achieve the above object, the method for growing a compound semiconductor crystal according to claim 1 is a method for growing a compound semiconductor crystal, which comprises growing a compound semiconductor on the surface of a silicon substrate. The method further comprises the steps of forming a p-type impurity doping layer doped with p-type impurities on the surface of the silicon substrate, and crystallizing the compound semiconductor on the p-type impurity doping layer. is there.

【0007】請求項2記載の化合物半導体の結晶成長方
法は、請求項1記載の化合物半導体の結晶成長方法で、
前記p型不純物ドーピング層を、前記シリコン基板に前
記p型不純物を拡散させる方法、または、前記シリコン
基板に前記p型不純物をイオン注入する方法によって形
成することを特徴とするものである。
A method of growing a compound semiconductor crystal according to a second aspect is the method of growing a compound semiconductor crystal according to the first aspect.
The p-type impurity doping layer is formed by a method of diffusing the p-type impurity into the silicon substrate or a method of ion-implanting the p-type impurity into the silicon substrate.

【0008】請求項3記載の化合物半導体の結晶成長方
法は、請求項1記載の化合物半導体の結晶成長方法で、
前記p型不純物ドーピング層を、前記p型不純物を導入
したシリコンの結晶成長により形成することを特徴とす
るものである。
A crystal growth method for a compound semiconductor according to a third aspect is the crystal growth method for a compound semiconductor according to the first aspect,
It is characterized in that the p-type impurity doping layer is formed by crystal growth of silicon into which the p-type impurity is introduced.

【0009】請求項4記載の化合物半導体の結晶成長方
法は、請求項1乃至請求項3記載の化合物半導体の結晶
成長方法で、前記シリコン基板の表面に、前記p型不純
物ドーピング層を局所的に形成する工程と、前記p型不
純物ドーピング層上に前記化合物半導体を選択的に結晶
成長させる工程とを備えたことを特徴とするものであ
る。
The compound semiconductor crystal growth method according to claim 4 is the compound semiconductor crystal growth method according to any one of claims 1 to 3, wherein the p-type impurity doping layer is locally formed on the surface of the silicon substrate. It is characterized by comprising a step of forming and a step of selectively growing a crystal of the compound semiconductor on the p-type impurity doping layer.

【0010】[0010]

【作用】シリコン基板上にガリウム砒素等の化合物半導
体を結晶成長させた場合、シリコンとガリウム砒素の界
面に生ずるミスフィット転位等の欠陥は、ガリウム砒素
の結晶成長初期に、ガリウム砒素が島状に成長し、島同
士が結合するときに発生することが知られている。この
ため、結晶成長初期の段階で、島状(3次元的)成長を
抑制し、面状(2次元的)に成長させることにより、ミ
スフィット転位等の欠陥を大幅に低減させることが可能
となる。
[Function] When a compound semiconductor such as gallium arsenide is crystal-grown on a silicon substrate, defects such as misfit dislocations which occur at the interface between silicon and gallium arsenide are formed in the island shape of gallium arsenide at the initial stage of gallium arsenide crystal growth. It is known to grow and occur when islands combine. Therefore, it is possible to significantly reduce defects such as misfit dislocations by suppressing island-shaped (three-dimensional) growth and growing it in a plane (two-dimensional) at the initial stage of crystal growth. Become.

【0011】ここで、3次元成長の起源としては、無極
性半導体であるシリコン基板と、有極性半導体であるガ
リウム砒素層との界面に発生する電荷の不整合によると
考えられる。特に、シリコン基板の表面に形成される、
第1層のAs(V族原子)とシリコンとの電荷の不整合が
大きく、これを緩和するため、エネルギー的に、より安
定な島状にガリウム砒素が結晶成長する。そこで、この
電荷を中性化することにより島状成長を抑制し、面状成
長を促進することができる。
Here, it is considered that the origin of the three-dimensional growth is due to the mismatch of charges generated at the interface between the nonpolar semiconductor silicon substrate and the polar semiconductor gallium arsenide layer. In particular, formed on the surface of the silicon substrate,
There is a large charge mismatch between As (group V atom) in the first layer and silicon, and this is alleviated, so that gallium arsenide crystal grows in an energy-stable island shape. Therefore, by neutralizing this charge, island growth can be suppressed and planar growth can be promoted.

【0012】図4の断面図に基づいて、シリコン基板の
表面でのガリウム砒素の結晶成長について説明する。シ
リコン基板1の表面にガリウム砒素を結晶成長させる場
合、シリコン基板1の表面に、まず、第1層として砒素
原子2が成長し、さらに、ガリウム原子3が成長する
が、本発明の化合物半導体の結晶成長方法では、シリコ
ン基板1の表面にp型不純物4をドーピングしておくこ
とにより、シリコン基板1の表面に形成される砒素原子
2の第1層とシリコン基板1との間で発生する電荷の不
整合を、ドーピングした原子の電荷によって解消し、低
転位で高品質なガリウム砒素等の化合物半導体を結晶成
長させることが可能となる。
Crystal growth of gallium arsenide on the surface of the silicon substrate will be described with reference to the sectional view of FIG. When crystal-growing gallium arsenide on the surface of the silicon substrate 1, first, arsenic atoms 2 grow as the first layer and then gallium atoms 3 grow on the surface of the silicon substrate 1. In the crystal growth method, the surface of the silicon substrate 1 is doped with the p-type impurity 4 so that the charge generated between the first layer of arsenic atoms 2 formed on the surface of the silicon substrate 1 and the silicon substrate 1 is increased. It is possible to eliminate the incompatibility due to the charges of the doped atoms, and it is possible to grow a high-quality compound semiconductor such as gallium arsenide with a low dislocation.

【0013】[0013]

【実施例】図1の断面図に基づいて本発明の化合物半導
体の結晶成長方法の一実施例について説明する。まず、
各構成について説明すると、5はシリコン基板、6はシ
リコン基板5の表面に形成されたp型不純物ドーピング
層、7はp型不純物ドーピング層6上に形成された、ガ
リウム砒素等で構成された化合物半導体層である。
EXAMPLE An example of the method for growing a compound semiconductor crystal according to the present invention will be described with reference to the sectional view of FIG. First,
Each structure will be described. 5 is a silicon substrate, 6 is a p-type impurity doping layer formed on the surface of the silicon substrate 5, and 7 is a compound formed on the p-type impurity doping layer 6 and made of gallium arsenide or the like. It is a semiconductor layer.

【0014】次に、製造方法について説明する。まず、
シリコン基板5の表面より拡散によりp型不純物をドー
ピングしてp型不純物ドーピング層6を形成する。p型
不純物としては、ボロン(B )を用い、ボロン雰囲気中
で熱処理を行い、ボロンをシリコン基板5の表面に拡散
させる。拡散条件としては、例えば、BCl3を用いたキャ
リアガスによって拡散炉の内部に導入し、例えば、1000
℃、1時間の加熱を行う。これにより、シリコン基板5
の表面におけるボロンの濃度は、 5×1020cm-3程度とな
る。
Next, the manufacturing method will be described. First,
A p-type impurity is doped from the surface of the silicon substrate 5 by diffusion to form a p-type impurity doping layer 6. Boron (B 2) is used as the p-type impurity, and heat treatment is performed in a boron atmosphere to diffuse the boron to the surface of the silicon substrate 5. As the diffusion conditions, for example, introduced into the inside of the diffusion furnace by a carrier gas using BCl 3 , for example, 1000
C., heating for 1 hour. Thereby, the silicon substrate 5
The concentration of boron on the surface of is about 5 × 10 20 cm -3 .

【0015】次に、有機金属化学気相成長(MOVPE )
法、または、分子線エピタキシー(MBE )法等で、p型
不純物ドーピング層6上に、ガリウム砒素等の化合物半
導体を結晶成長させる。結晶成長させる場合、2段階成
長法(シリコン基板5上にアモルファス状の低温ガリウ
ム砒素バッファ層を介して、ガリウム砒素の結晶成長を
行う方法)、または、超格子構造を導入した中間層を設
ける方法を用いて形成してもよい。但し、ボロンの拡散
法は実施例に限定されるものではない。また、p型不純
物もボロンに限定されず、ガリウム(Ga)、アルミニウ
ム(Al)等の、シリコンにおいてp型不純物になるもの
であれば何等差し支えない。
Next, metal organic chemical vapor deposition (MOVPE)
Or a molecular beam epitaxy (MBE) method, etc., a compound semiconductor such as gallium arsenide is crystal-grown on the p-type impurity doping layer 6. In the case of crystal growth, a two-step growth method (a method of growing gallium arsenide crystal on a silicon substrate 5 via an amorphous low-temperature gallium arsenide buffer layer) or a method of providing an intermediate layer into which a superlattice structure is introduced You may form using. However, the boron diffusion method is not limited to the embodiment. Further, the p-type impurity is not limited to boron, and it does not matter as long as it becomes a p-type impurity in silicon, such as gallium (Ga) and aluminum (Al).

【0016】図1に示した実施例では、p型不純物を拡
散法を用いてシリコン基板に導入したが、イオン注入法
を用いて導入してもよい。この場合、ボロンのイオン注
入により、シリコン基板の内部にボロンを導入した後、
熱処理を行って、p型に活性化し結晶化させる。イオン
注入法を用いる場合も拡散法と同様にp型不純物はボロ
ンに限定されない。
In the embodiment shown in FIG. 1, the p-type impurity is introduced into the silicon substrate by the diffusion method, but it may be introduced by the ion implantation method. In this case, after introducing boron into the silicon substrate by boron ion implantation,
A heat treatment is performed to activate p-type and crystallize. Even when the ion implantation method is used, the p-type impurity is not limited to boron as in the diffusion method.

【0017】図2の断面図に基づいて本発明の化合物半
導体の結晶成長方法の異なる実施例について説明する。
図2に示す実施例は、シリコン基板8の表面に、p型不
純物を導入したシリコンを結晶成長させて、p型エピタ
キシャル層9を形成し、そのp型エピタキシャル層9上
にガリウム砒素等で構成された化合物半導体層10を結
晶成長させたものである。p型エピタキシャル層9を結
晶成長させる方法としては、一般的な気相成長法の他
に、シリコンMBE 法を用いても差し支えない。p型不純
物としては、例えば、ボロンを用いる。
A different embodiment of the method of growing a compound semiconductor crystal according to the present invention will be described with reference to the sectional view of FIG.
In the embodiment shown in FIG. 2, p-type impurity-introduced silicon is crystal-grown on the surface of a silicon substrate 8 to form a p-type epitaxial layer 9, and gallium arsenide or the like is formed on the p-type epitaxial layer 9. The obtained compound semiconductor layer 10 is crystal-grown. As a method for crystallizing the p-type epitaxial layer 9, a silicon MBE method may be used in addition to the general vapor phase growth method. Boron, for example, is used as the p-type impurity.

【0018】図3の断面図に基づいて本発明の化合物半
導体の結晶成長方法のさらに異なる実施例について説明
する。図3に示す実施例は、シリコン基板の表面に、p
型不純物ドーピング層を局所的に形成し、そのp型不純
物ドーピング層上に化合物半導体を選択的に結晶成長さ
せたものである。
A further different embodiment of the compound semiconductor crystal growth method of the present invention will be described with reference to the sectional view of FIG. In the embodiment shown in FIG. 3, p is formed on the surface of a silicon substrate.
A p-type impurity doping layer is locally formed and a compound semiconductor is selectively grown on the p-type impurity doping layer.

【0019】ガリウム砒素等の化合物半導体をシリコン
基板上に結晶成長させた場合、格子定数の差、熱膨張係
数の差により、化合物半導体中に歪みまたは転位が発生
するが、転位の低減方法として、化合物半導体を形成す
る領域を低減する方法は有効な方法である。化合物半導
体を形成する領域を低減する方法としては、化合物半導
体をシリコン基板上に選択成長させる方法があり、図3
に示す実施例は、この方法を用いたものである。
When a compound semiconductor such as gallium arsenide is crystal-grown on a silicon substrate, strain or dislocation occurs in the compound semiconductor due to a difference in lattice constant and a difference in thermal expansion coefficient. The method of reducing the region where the compound semiconductor is formed is an effective method. As a method of reducing the region where the compound semiconductor is formed, there is a method of selectively growing the compound semiconductor on a silicon substrate.
The example shown in (1) uses this method.

【0020】図3に示す基板を形成するためには、ま
ず、シリコン基板11の表面に、p型不純物のドーピン
グを選択的に行ってp型不純物ドーピング層12を形成
し、シリコン基板11の表面に絶縁膜(例えば、窒化シ
リコン膜13)を形成した後、p型不純物ドーピング層
12上の、化合物半導体を選択成長させる箇所の窒化シ
リコン膜13を除去して開口14を形成する。次に、化
合物半導体を結晶成長させると、窒化シリコン膜13上
には化合物半導体は成長せず、開口14に露出するシリ
コン上に化合物半導体層15が形成される。化合物半導
体の結晶成長にはMOVPE 法を用いる。
In order to form the substrate shown in FIG. 3, first, a p-type impurity doping layer 12 is formed by selectively performing p-type impurity doping on the surface of the silicon substrate 11, and then the surface of the silicon substrate 11 is formed. After an insulating film (for example, a silicon nitride film 13) is formed on the p-type impurity-doped layer 12, the silicon nitride film 13 at a portion on the p-type impurity doping layer 12 where the compound semiconductor is selectively grown is removed to form an opening 14. Next, when the compound semiconductor is crystal-grown, the compound semiconductor does not grow on the silicon nitride film 13 and the compound semiconductor layer 15 is formed on the silicon exposed in the opening 14. The MOVPE method is used for crystal growth of compound semiconductors.

【0021】[0021]

【発明の効果】以上に説明したように、請求項1乃至請
求項4記載の化合物半導体の結晶成長方法によれば、シ
リコン基板と化合物半導体結晶成長層の界面に生じる電
荷不整合を抑制し、シリコン基板上に化合物半導体結晶
を2次元的に成長させることが可能となり、低転位で高
品質な、ガリウム砒素等の化合物半導体を結晶成長させ
ることができる。
As described above, according to the compound semiconductor crystal growth method of the first to fourth aspects, charge mismatch generated at the interface between the silicon substrate and the compound semiconductor crystal growth layer is suppressed, A compound semiconductor crystal can be two-dimensionally grown on a silicon substrate, and a low-dislocation, high-quality compound semiconductor such as gallium arsenide can be crystal-grown.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の化合物半導体の結晶成長方法の一実施
例を示す断面図である。
FIG. 1 is a cross-sectional view showing an example of a compound semiconductor crystal growth method of the present invention.

【図2】本発明の化合物半導体の結晶成長方法の異なる
実施例を示す断面図である。
FIG. 2 is a cross-sectional view showing another embodiment of the compound semiconductor crystal growth method of the present invention.

【図3】本発明の化合物半導体の結晶成長方法のさらに
異なる実施例を示す断面図である。
FIG. 3 is a sectional view showing still another embodiment of the compound semiconductor crystal growth method of the present invention.

【図4】本発明の化合物半導体の結晶成長方法を用い
て、表面にガリウム砒素で構成された化合物半導体層を
形成したシリコン基板の一実施例を示す断面図である。
FIG. 4 is a cross-sectional view showing an example of a silicon substrate on the surface of which a compound semiconductor layer made of gallium arsenide is formed by using the compound semiconductor crystal growth method of the present invention.

【符号の説明】[Explanation of symbols]

1,5,8,11 シリコン基板 6,12 p型不純物ドーピング層 9 p型エピタキシャル層(p型不純物
ドーピング層)
1, 5, 8, 11 Silicon substrate 6,12 p-type impurity doping layer 9 p-type epitaxial layer (p-type impurity doping layer)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01S 3/18 H01S 3/18 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01S 3/18 H01S 3/18

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板の表面に化合物半導体を結
晶成長させる、化合物半導体の結晶成長方法において、
前記シリコン基板の表面に、p型不純物をドーピングし
たp型不純物ドーピング層を形成する工程と、そのp型
不純物ドーピング層上に前記化合物半導体を結晶成長さ
せる工程とを備えたことを特徴とする化合物半導体の結
晶成長方法。
1. A method for crystal growth of a compound semiconductor, which comprises growing a compound semiconductor on the surface of a silicon substrate by crystal growth.
A compound comprising: a step of forming a p-type impurity doping layer doped with a p-type impurity on a surface of the silicon substrate; and a step of crystal-growing the compound semiconductor on the p-type impurity doping layer. Semiconductor crystal growth method.
【請求項2】 前記p型不純物ドーピング層を、前記シ
リコン基板に前記p型不純物を拡散させる方法、また
は、前記シリコン基板に前記p型不純物をイオン注入す
る方法によって形成することを特徴とする、請求項1記
載の化合物半導体の結晶成長方法。
2. The p-type impurity doping layer is formed by a method of diffusing the p-type impurity into the silicon substrate or a method of ion-implanting the p-type impurity into the silicon substrate. The crystal growth method for a compound semiconductor according to claim 1.
【請求項3】 前記p型不純物ドーピング層を、前記p
型不純物を導入したシリコンの結晶成長により形成する
ことを特徴とする請求項1記載の化合物半導体の結晶成
長方法。
3. The p-type impurity doping layer is formed into the p-type impurity doping layer.
2. The crystal growth method for a compound semiconductor according to claim 1, wherein the crystal growth is performed by crystal growth of silicon doped with a type impurity.
【請求項4】 前記シリコン基板の表面に、前記p型不
純物ドーピング層を局所的に形成する工程と、前記p型
不純物ドーピング層上に前記化合物半導体を選択的に結
晶成長させる工程とを備えたことを特徴とする、請求項
1乃至請求項3記載の化合物半導体の結晶成長方法。
4. A step of locally forming the p-type impurity doping layer on the surface of the silicon substrate, and a step of selectively crystal-growing the compound semiconductor on the p-type impurity doping layer. 4. The method for growing a compound semiconductor crystal according to claim 1, wherein:
JP3705895A 1995-02-24 1995-02-24 Method for growing crystal of compound semiconductor Withdrawn JPH08236453A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3705895A JPH08236453A (en) 1995-02-24 1995-02-24 Method for growing crystal of compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3705895A JPH08236453A (en) 1995-02-24 1995-02-24 Method for growing crystal of compound semiconductor

Publications (1)

Publication Number Publication Date
JPH08236453A true JPH08236453A (en) 1996-09-13

Family

ID=12486973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3705895A Withdrawn JPH08236453A (en) 1995-02-24 1995-02-24 Method for growing crystal of compound semiconductor

Country Status (1)

Country Link
JP (1) JPH08236453A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076694B2 (en) 2005-05-02 2011-12-13 Nichia Corporation Nitride semiconductor element having a silicon substrate and a current passing region
JP2013125833A (en) * 2011-12-14 2013-06-24 Toyota Motor Corp Iii-v compound semiconductor manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076694B2 (en) 2005-05-02 2011-12-13 Nichia Corporation Nitride semiconductor element having a silicon substrate and a current passing region
JP2013125833A (en) * 2011-12-14 2013-06-24 Toyota Motor Corp Iii-v compound semiconductor manufacturing method

Similar Documents

Publication Publication Date Title
JP4757441B2 (en) Growth of group III nitride films on mismatched substrates without conventional low temperature nucleation layers
US6010937A (en) Reduction of dislocations in a heteroepitaxial semiconductor structure
US5659188A (en) Capped anneal
US4863877A (en) Ion implantation and annealing of compound semiconductor layers
US20160343811A1 (en) Method for forming group iii/v conformal layers on silicon substrates
US20040077166A1 (en) Semiconductor crystal growing method and semiconductor light-emitting device
JP3024584B2 (en) Method for manufacturing semiconductor device
EP0430562B1 (en) Semiconductor heterostructure and method of producing the same
JP2576766B2 (en) Semiconductor substrate manufacturing method
JPH08236453A (en) Method for growing crystal of compound semiconductor
US5183778A (en) Method of producing a semiconductor device
JP2001126985A (en) Compound semiconductor substrate
JP3107646U (en) Compound semiconductor epitaxial wafer
JP3592922B2 (en) Compound semiconductor substrate
JPH03188619A (en) Method for heteroepitaxially growing iii-v group compound semiconductor on different kind of substrate
JP2565908B2 (en) Compound semiconductor device
McClure et al. Growth of GaAs on Polycrystalline Germanium Substrates Prepared via Aluminum-Induced Crystallization
JP2649928B2 (en) Method for manufacturing semiconductor wafer
JP2727564B2 (en) Heteroepitaxial growth method
JPS63192227A (en) Epitaxial growth method of compound semiconductor
JPH08264456A (en) Growing method for crystal of compound semiconductor
JPS63304617A (en) Method of growing compound semiconductor crystal
CN117286583A (en) Germanium tin compound material growth method based on doped nucleation layer
JP3084989B2 (en) Compound semiconductor substrate and method of manufacturing the same
JPH0425135A (en) Semiconductor substrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020507