JPH08234746A - Digital filter and electronic musical instrument using same - Google Patents

Digital filter and electronic musical instrument using same

Info

Publication number
JPH08234746A
JPH08234746A JP7060073A JP6007395A JPH08234746A JP H08234746 A JPH08234746 A JP H08234746A JP 7060073 A JP7060073 A JP 7060073A JP 6007395 A JP6007395 A JP 6007395A JP H08234746 A JPH08234746 A JP H08234746A
Authority
JP
Japan
Prior art keywords
digital filter
filter
output
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7060073A
Other languages
Japanese (ja)
Other versions
JP3357498B2 (en
Inventor
Taichi Kosugi
太一 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawai Musical Instrument Manufacturing Co Ltd
Original Assignee
Kawai Musical Instrument Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawai Musical Instrument Manufacturing Co Ltd filed Critical Kawai Musical Instrument Manufacturing Co Ltd
Priority to JP06007395A priority Critical patent/JP3357498B2/en
Publication of JPH08234746A publication Critical patent/JPH08234746A/en
Application granted granted Critical
Publication of JP3357498B2 publication Critical patent/JP3357498B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

PURPOSE: To provide the digital filter which can easily have through characteristics and the electronic musical instrument which uses the digital filter. CONSTITUTION: The digital filter 21 is provided with a characteristic control circuit which sets at least one of the output value, stored value, and input value of a delay register outputting data to the output path of the filter to zero according to external control information. Of the electronic musical instrument which has a waveform signal generating means, the digital filter 21 which filters a musical sound waveform signal, and a musical sound generation control means, the digital filter 21 includes the characteristic control circuit, and the musical sound generation control means when generating a musical sound signal that need not be passed through the filter supplies control information that makes the characteristic control circuit effective to the digital filter 21, which has flat characteristics.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はデジタルフィルタおよび
デジタルフィルタを用いた電子楽器に関し、特にフィル
タをスルー状態に制御可能なデジタルフィルタおよび該
フィルタを用いた電子楽器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital filter and an electronic musical instrument using the digital filter, and more particularly to a digital filter capable of controlling the filter in a through state and an electronic musical instrument using the filter.

【0002】[0002]

【従来の技術】従来、電子楽器において、発生した楽音
波形信号をデジタルフィルタに通して周波数特性の制御
を行うものがあった。また、デジタルフィルタを通す必
要のない楽音信号についてはデジタルフィルタのバイパ
ス路、及びデジタルフィルタの出力信号とバイパスされ
た信号(デジタルフィルタの入力信号)のいずれか一方
を出力するセレクタを設けて、デジタルフィルタをバイ
パスしていた。
2. Description of the Related Art Conventionally, there has been an electronic musical instrument which controls a frequency characteristic by passing a generated musical tone waveform signal through a digital filter. For a tone signal that does not need to be passed through the digital filter, a digital filter bypass path and a selector that outputs either the output signal of the digital filter or the bypassed signal (input signal of the digital filter) are provided. I was bypassing the filter.

【0003】[0003]

【発明が解決しようとする課題】前記したような従来の
電子楽器においては、ハードウェアにおいてデジタルフ
ィルタを実現した場合には、デジタルフィルタの入力端
子および出力端子の近傍の間にバイパス路を配線する必
要があり、またセレクタ回路も必要となって、構成が複
雑化するという問題点があり、またデジタルフィルタを
DSP等の処理装置およびプログラムによって実現した
場合には、フィルタを通すかスルーかという条件によっ
て処理内容および処理時間が大幅に異なり、それぞれの
場合で異なる記憶領域が必要になるなど、時分割の周期
的処理に不向きな処理を行う必要があるという問題点が
あった。本発明の目的は、前記のような従来技術の問題
点を改良し、容易にスルー特性が実現できるデジタルフ
ィルタおよび該デジタルフィルタを用いた電子楽器を提
供することにある。
In the conventional electronic musical instrument as described above, when the digital filter is realized by hardware, a bypass path is provided between the input terminal and the output terminal of the digital filter. There is a problem in that the configuration becomes complicated because it is necessary to provide a selector circuit, and when the digital filter is realized by a processing device such as a DSP and a program, whether the filter is passed or passed. There is a problem in that it is necessary to perform processing unsuitable for the time-divisional periodic processing, such as the processing contents and processing time greatly differ depending on the case, and different storage areas are required in each case. SUMMARY OF THE INVENTION It is an object of the present invention to improve the above-mentioned problems of the prior art and provide a digital filter which can easily realize a through characteristic and an electronic musical instrument using the digital filter.

【0004】[0004]

【課題を解決するための手段】第1の発明は、デジタル
フィルタにおいて、外部からの制御情報に基づき、フィ
ルタの出力経路にデータを出力する遅延レジスタの出力
値、記憶値、入力値の内の少なくとも1つを零にする特
性制御手段を設けたことを特徴とする。また、第2の発
明は、楽音波形信号を発生する波形信号発生手段、楽音
波形信号をフィルタリングするデジタルフィルタおよび
楽音発生制御手段を含む電子楽器において、該デジタル
フィルタは第1の発明のデジタルフィルタであり、楽音
発生制御手段は、フィルタを通す必要のない楽音信号を
発生させる場合には、前記特性制御手段を有効にする制
御情報を前記デジタルフィルタに与えることを特徴とす
る。
According to a first aspect of the present invention, in a digital filter, an output value, a stored value, or an input value of a delay register that outputs data to an output path of the filter is selected based on control information from the outside. Characteristic control means for setting at least one to zero is provided. A second invention is an electronic musical instrument including a waveform signal generating means for generating a tone waveform signal, a digital filter for filtering the tone waveform signal, and a tone generation control means, wherein the digital filter is the digital filter according to the first invention. There is a feature that the tone generation control means gives control information for enabling the characteristic control means to the digital filter when a tone signal which does not need to be filtered is generated.

【0005】[0005]

【作用】第1の発明は、デジタルフィルタにおいて、フ
ィルタの出力経路にデータを出力する遅延レジスタの出
力値、記憶値、入力値の内の少なくとも1つを零にする
特性制御手段を設けたので、簡単な手段により、遅延レ
ジスタの内容がフィルタ出力に影響を与えなくなり、フ
ィルタの周波数特性が、バイパスした場合と同じフラッ
トな特性となる。またバイパス経路やセレクタを設ける
必要がなく、処理も周波数特性を変化させる場合と同じ
内容および時間となる。また、第2の発明は、電子楽器
において、楽音発生回路に第1の発明のデジタルフィル
タを使用し、フィルタを通す必要のない楽音信号を発生
させる場合には、前記特性制御手段を有効にする制御情
報を前記デジタルフィルタに与えるようにしたので、構
成が簡単になると共に、複数の独立した楽音発生チャネ
ルから出力される楽音信号を周期的に時分割処理する場
合に、処理内容を統一することが可能となり、プログラ
ムが簡単になる。
According to the first aspect of the invention, the digital filter is provided with the characteristic control means for setting at least one of the output value, the stored value and the input value of the delay register for outputting data to the output path of the filter to zero. By a simple means, the contents of the delay register do not affect the filter output, and the frequency characteristic of the filter becomes the same flat characteristic as in the case of bypass. Further, it is not necessary to provide a bypass path or a selector, and the processing has the same content and time as when the frequency characteristic is changed. In a second aspect of the invention, in the electronic musical instrument, when the digital filter according to the first aspect of the invention is used in the tone generation circuit and the tone signal that does not need to be filtered is generated, the characteristic control means is enabled. Since the control information is given to the digital filter, the structure is simplified and the processing contents are unified when the musical tone signals output from a plurality of independent musical tone generating channels are periodically time-division processed. It becomes possible and the program becomes easy.

【0006】[0006]

【実施例】以下、本発明の一実施例を図面を参照して詳
細に説明する。図1は本発明が適用された電子楽器の回
路構成を示すブロック図である。CPU1は、ROM2
に格納されている制御プログラムに基づき、電子楽器全
体の制御を行う中央処理装置である。CPU1には、設
定された所定の周期でCPU1にタイマ割り込みをかけ
るタイマ回路も内蔵されている。ROM2には、プログ
ラムの他、音色パラメータも記憶されている。音色パラ
メータには波形選択情報、デジタルフィルタのカットオ
フ周波数、レゾナンス等のパラメータ、振幅エンベロー
プベースパラメータなどがある。RAM3はワークエリ
アおよび演奏情報の記憶用バッファとして使用される。
またバッテリーバックアップされ、主電源を切っても設
定した情報を保持することができるように構成される。
キーボード4は、例えばそれぞれ2つのスイッチを備え
た複数の鍵からなり、キーイベント、タッチ検出回路5
は各スイッチの状態をスキャンし、キーイベント(キー
オン、キーオフ)およびタッチ情報を生成する回路であ
る。パネル6は、音色選択スイッチ等の各種スイッチ、
および液晶あるいはLED等により文字や図形を表示す
る表示装置から成り、パネルインターフェース回路7は
CPU1からの制御により、パネル6の各スイッチの状
態のスキャンおよび表示装置の駆動を行う。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a block diagram showing a circuit configuration of an electronic musical instrument to which the present invention is applied. CPU1 is ROM2
It is a central processing unit that controls the entire electronic musical instrument based on a control program stored in. The CPU 1 also has a built-in timer circuit that issues a timer interrupt to the CPU 1 at a set predetermined cycle. The ROM 2 stores tone color parameters as well as programs. The timbre parameters include waveform selection information, cutoff frequencies of digital filters, parameters such as resonance, and amplitude envelope base parameters. The RAM 3 is used as a work area and a buffer for storing performance information.
In addition, it has a battery backup so that it can retain the set information even when the main power is turned off.
The keyboard 4 includes, for example, a plurality of keys each having two switches, and has a key event and touch detection circuit 5
Is a circuit that scans the state of each switch and generates key events (key-on, key-off) and touch information. Panel 6 has various switches such as tone color selection switches,
Also, the panel interface circuit 7 scans the state of each switch of the panel 6 and drives the display device under the control of the CPU 1 by using a liquid crystal display device or a display device that displays characters or figures.

【0007】音源回路8は、デジタル楽音波形情報が記
憶されている波形メモリ9から発音すべき音高に比例し
たアドレス間隔で楽音波形を読み出し、エンベロープ信
号を乗算することによって楽音信号を発生させる複数の
楽音発生回路であり、実際には、1つの楽音発生回路を
時分割多重動作させることにより同時に複数の楽音信号
を独立して発生可能に構成されている。D/A変換器1
0はデジタル楽音信号をD/A変換し、アンプ11はス
ピーカ12を駆動するために楽音信号を増幅する。バス
13は電子楽器内の各回路を接続している。なお、この
他に必要に応じてメモリカードインターフェース回路、
FDD(フロッピディスクドライブ)インターフェース
回路、MIDIインターフェース回路等を設けてもよ
い。
The tone generator circuit 8 reads musical tone waveforms from the waveform memory 9 in which digital musical tone waveform information is stored at address intervals proportional to the pitch to be generated, and multiplies the envelope signals to generate musical tone signals. In practice, one tone generation circuit is configured to be capable of independently generating a plurality of tone signals at the same time by time-division multiplexing operation of one tone generation circuit. D / A converter 1
0 performs D / A conversion of the digital tone signal, and the amplifier 11 amplifies the tone signal for driving the speaker 12. The bus 13 connects each circuit in the electronic musical instrument. In addition to this, if necessary, a memory card interface circuit,
An FDD (floppy disk drive) interface circuit, a MIDI interface circuit, etc. may be provided.

【0008】音源回路8の内部には、大きく分けて、波
形発生回路、デジタルフィルタ、エンベロープ付与回路
が存在する。波形発生回路20は、アドレス累算回路、
サンプル補間回路等から成り、CPU1から設定された
波形選択(音色)情報、および発音すべき音高に対応し
た波形メモリの読み出しアドレス間隔情報に基づき、読
み出しアドレス信号を順次発生する。波形メモリ9から
はこの読み出しアドレスに従って、楽音波形データ(サ
ンプル)が順次読み出され、波形発生回路20によって
補間処理されて出力される。デジタルフィルタ21は、
フィルタ係数発生回路25から供給される各種パラメー
タに従って、入力信号をフィルタリングする。デジタル
フィルタの実現方法としては周知の任意の方法が採用可
能であるが、例えばハードウェアによる方法、およびD
SPおよびソフトウェアによる方法等が可能である。ス
ルーフラグ22は例えば楽音発生チャネル分の1ビット
レジスタであり、CPU1からそれぞれに0または1を
設定可能に構成される。そして、例えばその出力が1で
ある場合にはデジタルフィルタ21がスルー状態とな
る。
The tone generator circuit 8 is roughly divided into a waveform generating circuit, a digital filter, and an envelope applying circuit. The waveform generation circuit 20 includes an address accumulation circuit,
A read address signal is sequentially generated based on the waveform selection (tone color) information set by the CPU 1 and the read address interval information of the waveform memory corresponding to the pitch to be sounded, which is composed of a sample interpolation circuit or the like. Musical tone waveform data (samples) are sequentially read from the waveform memory 9 in accordance with the read address, subjected to interpolation processing by the waveform generation circuit 20, and output. The digital filter 21 is
The input signal is filtered according to various parameters supplied from the filter coefficient generation circuit 25. Any known method can be adopted as a method for realizing the digital filter. For example, a hardware method and D
A method using SP and software is possible. The through flag 22 is, for example, a 1-bit register for a tone generation channel, and is configured so that 0 or 1 can be set from the CPU 1 respectively. Then, for example, when the output is 1, the digital filter 21 is in the through state.

【0009】カットオフ値出力回路23およびレゾナン
ス値出力回路24はそれぞれ、CPU1から発音チャネ
ル毎にフィルタの特性パラメータであるカットオフ値ω
0 およびレゾナンス値Qを設定され、カットオフ値ω0
およびレゾナンス値Qの関数1/2Qを出力する。各回
路は単なるレジスタおよび変換回路であってもよいが、
パラメータが時間とともに滑らかに変化するように、目
標値に向かって漸近する値を順次発生するエンベロープ
発生器と同様の機能を有する回路を備えていてもよい。
また、レゾナンス値Qは通常CPU1から対数(dB
値)表現されたパラメータとして与えられるので、レゾ
ナンス値出力回路24内で容易に逆数に変換できる。振
幅エンベロープ発生回路26は、CPU1から設定され
たエンベロープパラメータに基づき、各チャネルごとに
振幅エンベロープ信号を発生する。乗算器27は、デジ
タルフィルタ21の出力信号と振幅エンベロープ発生回
路26の出力エンベロープ信号とを乗算し、楽音信号を
出力する。なお図示していないが、複数の楽音発生チャ
ネルの楽音信号は乗算後に加算、混合される。
The cutoff value output circuit 23 and the resonance value output circuit 24 are each provided by the CPU 1 with a cutoff value ω which is a characteristic parameter of a filter for each sound generation channel.
0 and the resonance value Q are set, and the cutoff value ω0
And a function 1 / 2Q of the resonance value Q is output. Each circuit may be a simple register and conversion circuit,
A circuit having a function similar to that of an envelope generator that sequentially generates values that are asymptotic toward a target value may be provided so that the parameters change smoothly with time.
Further, the resonance value Q is usually a logarithm (dB
Since it is given as a parameter expressed as a value, it can be easily converted into an inverse number in the resonance value output circuit 24. The amplitude envelope generating circuit 26 generates an amplitude envelope signal for each channel based on the envelope parameter set by the CPU 1. The multiplier 27 multiplies the output signal of the digital filter 21 and the output envelope signal of the amplitude envelope generating circuit 26, and outputs a tone signal. Although not shown, tone signals of a plurality of tone generation channels are added and mixed after multiplication.

【0010】図4は、図1のフィルタ係数発生回路25
の構成を示すブロック図である。cos関数発生器60
は、例えばω0 を(1−cosω0 )に変換する変換テ
ーブルを記憶したROM、および補間回路により構成さ
れ、sin関数発生器61は、例えばω0 をsinω0
に変換する変換テーブルを記憶したROM、および補間
回路により構成される。乗算器62および63は、co
s関数発生器60の出力およびsin関数発生器61の
出力にそれぞれレゾナンス値出力回路24から出力され
た1/2Qを乗算する。これはフィルタの出力値が1を
超えないようにするための補正である。
FIG. 4 shows the filter coefficient generation circuit 25 of FIG.
FIG. 3 is a block diagram showing the configuration of FIG. cos function generator 60
Is composed of, for example, a ROM that stores a conversion table for converting ω 0 to (1-cos ω 0), and an interpolation circuit. The sin function generator 61, for example, converts ω 0 to sin ω 0
It is composed of a ROM that stores a conversion table for converting to, and an interpolation circuit. The multipliers 62 and 63 are co
The output of the s-function generator 60 and the output of the sin-function generator 61 are respectively multiplied by 1 / 2Q output from the resonance value output circuit 24. This is a correction to prevent the output value of the filter from exceeding 1.

【0011】図2は転置型2次IIR(巡回型)フィル
タの一般的な構成例を示すブロック図である。乗算器3
0〜33は信号にそれぞれの係数を乗算する。34〜3
6は加算器、37、38は遅延用のレジスタである。こ
のような構成は以下のようにして得られる。まずアナロ
グの2次ローパスフィルタの伝達関数H(s)を求め、
これを双1次Z変換することによってデジタルフィルタ
の伝達関数(式1)を得る。なおω0 はサンプリング周
波数を正規化して表現したカットオフ(共振)周波数、
Qはクォリティファクタあるいはレゾナンスと呼ばれる
パラメータであり、0<ω0 <π、Q≧1である。
FIG. 2 is a block diagram showing a general configuration example of a transposed second-order IIR (recursive) filter. Multiplier 3
0 to 33 multiply signals by respective coefficients. 34-3
6 is an adder, and 37 and 38 are delay registers. Such a structure is obtained as follows. First, obtain the transfer function H (s) of the analog second-order low-pass filter,
The transfer function (Equation 1) of the digital filter is obtained by subjecting this to bilinear Z conversion. Note that ω 0 is the cutoff (resonance) frequency expressed by normalizing the sampling frequency,
Q is a parameter called quality factor or resonance, and 0 <ω0 <π and Q ≧ 1.

【0012】[0012]

【数1】 なお、αは、振幅−周波数特性の最大値が1となるよう
に定められている。式1から周知の方法によって2次I
IRデジタルフィルタの標準形が求められ、これを転置
型フィルタに変換することによって、図2のデジタルフ
ィルタが得られる。なお転置型フィルタとは、デジタル
フィルタのブロック図において、信号の向きを全て反転
し、信号の分岐点を加算器に、加算器を分岐点に置き換
えたフィルタであり、元のフィルタと同じ特性となる。
[Equation 1] Note that α is set so that the maximum value of the amplitude-frequency characteristic is 1. From equation 1, the secondary I
A standard form of the IR digital filter is obtained, and by converting this into a transposed filter, the digital filter of FIG. 2 is obtained. Note that the transposed filter is a filter in which all signal directions are inverted in the block diagram of a digital filter, and a signal branch point is replaced by an adder and an adder is replaced by a branch point, which has the same characteristics as the original filter. Become.

【0013】図2の構成でデジタルフィルタを実現して
もよいが、図2のフィルタを実現するためにはフィルタ
係数(α、β、γ)の算出に複雑な計算を必要とする。
そこで、b<<1ならば1/(1+b)が(1−b)で
近似できることを利用して、式1を近似式2に変形す
る。
Although a digital filter may be realized with the configuration of FIG. 2, in order to realize the filter of FIG. 2, complicated calculation is required to calculate the filter coefficients (α, β, γ).
Therefore, if b << 1, 1 / (1 + b) can be approximated by (1-b), and the expression 1 is transformed into the approximate expression 2.

【0014】[0014]

【数2】 この式2を実現するデジタルフィルタは、式2の右辺の
分数表現された部分Fに相当するデジタルフィルタの出
力に係数(1−b)をかけることによって実現できる。
そして、部分Fのフィルタの出力をフィードバックする
フィードバックループの係数(Fの分母のZの1次およ
び2次の係数)も(1−b)を含んでいる。従って、ま
ず部分Fのフィルタの出力に係数(1−b)をかけた信
号を生成し、これを出力とすると共に、該信号にフィー
ドバックループの残りの係数をかけることによってフィ
ードバック信号を生成するようにすると、係数の演算が
簡単になる。
[Equation 2] The digital filter that realizes Expression 2 can be realized by multiplying the output of the digital filter corresponding to the fraction F on the right side of Expression 2 by the coefficient (1-b).
The coefficient of the feedback loop for feeding back the output of the filter of the portion F (first and second-order coefficients of Z in the denominator of F) also includes (1-b). Therefore, first, a signal is generated by multiplying the output of the filter of the portion F by the coefficient (1-b), and this signal is used as the output, and the feedback signal is generated by multiplying the signal by the remaining coefficient of the feedback loop. When set to, the calculation of the coefficient becomes simple.

【0015】図3は、以上のようにして図2のデジタル
フィルタを変形し、更に本発明を適用したフィルタの機
能ブロック図である。図4のフィルタ係数発生回路25
から発生された係数aをかけられた入力信号は、加算器
41、49および信号を2倍するための1ビットシフト
回路52に入力される。加算器41の出力は、乗算器4
2および加算器43に入力され、乗算器42で係数bを
かけられた信号は加算器43によって減算される。この
構成によって、加算器41の出力信号に係数(1−b)
がかけられる。該信号はフィルタの出力となると共に、
2つの係数回路の入力となる。第1の係数回路、即ち乗
算器44、加算器45、1ビットシフト回路46によ
り、出力信号に係数2(1−A)がかけられ、第2の係
数回路、即ち乗算器47、加算器48により係数(b−
1)がかけられる。第2の係数回路の出力は加算器49
によって、乗算器40の出力信号と加算され、遅延レジ
スタ50に入力される。また、第1の係数回路の出力
は、加算器51によって、1ビットシフト回路52、遅
延レジスタ50の出力と加算され、第2の遅延レジスタ
52に入力される。
FIG. 3 is a functional block diagram of a filter obtained by modifying the digital filter shown in FIG. 2 as described above and further applying the present invention. The filter coefficient generation circuit 25 of FIG.
The input signal multiplied by the coefficient a generated from is input to the adders 41, 49 and the 1-bit shift circuit 52 for doubling the signal. The output of the adder 41 is the multiplier 4
2 and the adder 43, and the signal multiplied by the coefficient b in the multiplier 42 is subtracted by the adder 43. With this configuration, the output signal of the adder 41 has the coefficient (1-b)
Can be applied. The signal becomes the output of the filter and
It is an input of two coefficient circuits. A coefficient 2 (1-A) is applied to the output signal by the first coefficient circuit, that is, the multiplier 44, the adder 45, and the 1-bit shift circuit 46, and the second coefficient circuit, that is, the multiplier 47 and the adder 48. Therefore, the coefficient (b-
1) is applied. The output of the second coefficient circuit is the adder 49.
Is added to the output signal of the multiplier 40 and input to the delay register 50. The output of the first coefficient circuit is added by the adder 51 to the outputs of the 1-bit shift circuit 52 and the delay register 50, and the result is input to the second delay register 52.

【0016】第2の遅延レジスタ53は、フィルタの出
力経路にある加算器41にデータを出力する遅延レジス
タであり、フィルタの出力信号の演算にその出力信号が
使用されるレジスタである。遅延レジスタ53の出力信
号は、複数ビットの信号をゲートするアンドゲート54
の一方の入力端子を介して加算器41に入力されてお
り、アンドゲート54の他方の入力端子には、インバー
タ55を介してスルーフラグ信号が入力されている。従
って、スルーフラグ信号が0の場合には、遅延レジスタ
53の出力がそのまま加算器41に入力されるが、1の
場合には加算器41には0が入力される。よって、スル
ーフラグが1の場合のデジタルフィルタの特性は、H
(z)=a(1−b)となる。そこで、a=1、b=0
となるように、共振周波数ω0 をほぼπに、レゾナンス
Qを1に設定すれば、H(z)はほぼ1となり、デジタ
ルフィルタの特性をほぼスルー状態とすることができ
る。また、スルーフラグが1の場合には、デジタルフィ
ルタのフィードバックループが切断されるので、遅延レ
ジスタ50、53内のデータも急速に減衰し、クリアさ
れる。以上のような構成により、簡単な構成で、容易に
スルー状態を実現できるデジタルフィルタが得られる。
The second delay register 53 is a delay register for outputting data to the adder 41 in the output path of the filter, and the output signal is used for calculating the output signal of the filter. The output signal of the delay register 53 is an AND gate 54 that gates a signal of a plurality of bits.
The through flag signal is input to the adder 41 via one input terminal, and the through flag signal is input to the other input terminal of the AND gate 54 via the inverter 55. Therefore, when the through flag signal is 0, the output of the delay register 53 is directly input to the adder 41, but when it is 1, 0 is input to the adder 41. Therefore, the characteristic of the digital filter when the through flag is 1 is H
(Z) = a (1-b). Therefore, a = 1 and b = 0
If the resonance frequency ω 0 is set to approximately π and the resonance Q is set to 1 so that H (z) becomes approximately 1, the characteristic of the digital filter can be almost in the through state. Further, when the through flag is 1, the feedback loop of the digital filter is disconnected, so that the data in the delay registers 50 and 53 are rapidly attenuated and cleared. With the above configuration, it is possible to obtain a digital filter with a simple configuration that can easily realize the through state.

【0017】図5は本発明のデジタルフィルタの他の実
施例の構成の主要部を示すブロック図である。図5
(a)に示す第2の実施例は、図3に示す第1の実施例
のアンドゲート54をセレクタ70に置き換えたもので
ある。セレクタ70は、制御端子に入力されるスルーフ
ラグ信号が0のときには、遅延レジスタ53からの信号
を出力し、スルーフラグ信号が1の場合には0を出力す
る。図5(b)は、遅延レジスタ53および50の入力
側にアンドゲート71および72を設けた第3の実施例
である。このような構成の場合、スルーフラグが1の時
には、1演算周期後に2つの遅延レジスタ50、53の
内容が0となり、第1の実施例と同様にフィルターの特
性がスルー状態となる。またこの時、遅延レジスタの内
容も入力信号の値に関わらず確実にクリヤされる。なお
フィルタの特性をスルー状態にするのみであれば、アン
ドゲート71のみで可能であり、アンドゲート72は省
略してもよい。
FIG. 5 is a block diagram showing the main part of the configuration of another embodiment of the digital filter of the present invention. Figure 5
The second embodiment shown in (a) is obtained by replacing the AND gate 54 of the first embodiment shown in FIG. 3 with a selector 70. The selector 70 outputs the signal from the delay register 53 when the through flag signal input to the control terminal is 0, and outputs 0 when the through flag signal is 1. FIG. 5B is a third embodiment in which AND gates 71 and 72 are provided on the input side of the delay registers 53 and 50. In such a configuration, when the through flag is 1, the contents of the two delay registers 50 and 53 become 0 after one operation cycle, and the filter characteristic is in the through state as in the first embodiment. At this time, the contents of the delay register are surely cleared regardless of the value of the input signal. Note that if only the filter characteristic is set to the through state, the AND gate 71 alone can be used, and the AND gate 72 may be omitted.

【0018】以上、実施例を説明したが、次のような変
形例も考えられる。実施例においては、遅延レジスタの
出力あるいは入力を0にする例を開示したが、遅延レジ
スタ回路そのものにリセット機能をもたせ、スルーフラ
グ信号によってレジスタの記憶内容をリセットするよう
にしてもよい。また転置型の2次IIRフィルタについ
て開示したが、フィルタの出力経路にデータを出力する
遅延レジスタ、即ちその出力値がフィルタの出力値の計
算に直接関係する遅延レジスタの出力が0になるように
制御を行えば、任意の形式のデジタルフィルタに本発明
を適用可能である。実施例においては波形読み出し方式
の楽音発生回路を開示したが、楽音波形発生方式は任意
であり、例えばサイン合成方式においても実施可能であ
る。
Although the embodiment has been described above, the following modifications are also possible. Although the example in which the output or the input of the delay register is set to 0 is disclosed in the embodiment, the delay register circuit itself may be provided with a reset function so that the content stored in the register is reset by the through flag signal. Although the transposed second-order IIR filter is disclosed, the delay register that outputs data to the output path of the filter, that is, the output of the delay register whose output value is directly related to the calculation of the output value of the filter becomes 0. If controlled, the present invention can be applied to any type of digital filter. Although the embodiment has disclosed the tone generation circuit of the waveform readout system, the tone waveform generation system is arbitrary and can be implemented in the sine synthesis system, for example.

【0019】[0019]

【発明の効果】以上述べたように、第1の発明において
は、デジタルフィルタにおいて、フィルタの出力経路に
データを出力する遅延レジスタの出力値、記憶値、入力
値の内の少なくとも1つを零にする特性制御手段を設け
たので、簡単な手段により、遅延レジスタの内容がフィ
ルタ出力に影響を与えなくなり、フィルタの周波数特性
が、バイパスした場合と同じフラットな特性となる。ま
たバイパス経路やセレクタを設ける必要がなく、処理も
周波数特性を変化させる場合と同じ内容および時間とな
るという効果がある。更に、フィードバックループを切
断することにより、遅延レジスタの記憶値をクリヤでき
る。また、第2の発明は、電子楽器において、楽音発生
回路に第1の発明のデジタルフィルタを使用し、フィル
タを通す必要のない楽音信号を発生させる場合には、前
記特性制御手段を有効にする制御情報を前記デジタルフ
ィルタに与えるようにしたので、構成が簡単になると共
に、複数の独立した楽音発生チャネルから出力される楽
音信号を周期的に時分割処理する場合に、処理内容を統
一することが可能となり、プログラムが簡単になるとい
う効果がある。また、発音開始時などフィルタの特性を
急激に変更する際に、一時的にスルー状態にして遅延レ
ジスタの内容をクリヤすることができる。
As described above, in the first invention, in the digital filter, at least one of the output value, the stored value and the input value of the delay register for outputting data to the output path of the filter is set to zero. Since the characteristic control means is provided, the content of the delay register does not affect the filter output by a simple means, and the frequency characteristic of the filter becomes the same flat characteristic as in the case of bypass. Further, it is not necessary to provide a bypass path or a selector, and there is an effect that the processing has the same content and time as when the frequency characteristic is changed. Furthermore, the value stored in the delay register can be cleared by disconnecting the feedback loop. In a second aspect of the invention, in the electronic musical instrument, when the digital filter according to the first aspect of the invention is used in the tone generation circuit and the tone signal that does not need to be filtered is generated, the characteristic control means is enabled. Since the control information is given to the digital filter, the structure is simplified and the processing contents are unified when the musical tone signals output from a plurality of independent musical tone generating channels are periodically time-division processed. This makes it possible to simplify the program. In addition, when the characteristics of the filter are suddenly changed such as at the start of sound generation, the contents of the delay register can be cleared by temporarily setting the through state.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明が適用された電子楽器の回路構成を示す
ブロック図である。
FIG. 1 is a block diagram showing a circuit configuration of an electronic musical instrument to which the present invention is applied.

【図2】転置型2次IIRフィルタの一般的な構成例を
示すブロック図である。
FIG. 2 is a block diagram showing a general configuration example of a transposed second-order IIR filter.

【図3】図2のデジタルフィルタを変形し本発明を適用
したフィルタの機能ブロック図である。
FIG. 3 is a functional block diagram of a filter to which the present invention is applied by modifying the digital filter of FIG.

【図4】フィルタ係数発生回路25の構成を示すブロッ
ク図である。
FIG. 4 is a block diagram showing a configuration of a filter coefficient generation circuit 25.

【図5】本発明のデジタルフィルタの他の実施例の構成
の主要部を示すブロック図である。
FIG. 5 is a block diagram showing the main part of the configuration of another embodiment of the digital filter of the present invention.

【符号の説明】[Explanation of symbols]

1…CPU、2…ROM、3…RAM、4…キーボー
ド、5…キーイベント、タッチ検出回路、6…パネル、
7…パネルインターフェース回路、8…音源回路、9…
波形メモリ、10…D/A変換器、11…アンプ、12
…スピーカ、13…バス
1 ... CPU, 2 ... ROM, 3 ... RAM, 4 ... Keyboard, 5 ... Key event, touch detection circuit, 6 ... Panel,
7 ... Panel interface circuit, 8 ... Sound source circuit, 9 ...
Waveform memory, 10 ... D / A converter, 11 ... Amplifier, 12
… Speaker, 13… Bus

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 外部からの制御情報に基づき、フィルタ
の出力経路にデータを出力する遅延レジスタの出力値、
記憶値、入力値の内の少なくとも1つを零にする特性制
御手段を設けたことを特徴とするデジタルフィルタ。
1. An output value of a delay register for outputting data to an output path of a filter based on control information from the outside,
A digital filter comprising a characteristic control means for setting at least one of a stored value and an input value to zero.
【請求項2】 前記デジタルフィルタは転置型2次II
Rフィルタであることを特徴とする請求項1に記載のデ
ジタルフィルタ。
2. The transposed secondary II
The digital filter according to claim 1, wherein the digital filter is an R filter.
【請求項3】 楽音波形信号を発生する波形信号発生手
段、楽音波形信号をフィルタリングするデジタルフィル
タおよび楽音発生制御手段を含む電子楽器において、 該デジタルフィルタは請求項1および2のいずれかに記
載のデジタルフィルタであり、 楽音発生制御手段は、フィルタを通す必要のない楽音信
号を発生させる場合には、前記特性制御手段を有効にす
る制御情報を前記デジタルフィルタに与えることを特徴
とする、デジタルフィルタを用いた電子楽器。
3. An electronic musical instrument comprising a waveform signal generating means for generating a musical tone waveform signal, a digital filter for filtering a musical tone waveform signal, and a musical tone generation control means, wherein the digital filter is according to any one of claims 1 and 2. A digital filter, wherein the tone generation control means gives control information for enabling the characteristic control means to the digital filter when generating a tone signal that does not need to pass through the filter. Electronic musical instrument using.
JP06007395A 1995-02-24 1995-02-24 Electronic musical instruments using digital filters Expired - Fee Related JP3357498B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06007395A JP3357498B2 (en) 1995-02-24 1995-02-24 Electronic musical instruments using digital filters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06007395A JP3357498B2 (en) 1995-02-24 1995-02-24 Electronic musical instruments using digital filters

Publications (2)

Publication Number Publication Date
JPH08234746A true JPH08234746A (en) 1996-09-13
JP3357498B2 JP3357498B2 (en) 2002-12-16

Family

ID=13131551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06007395A Expired - Fee Related JP3357498B2 (en) 1995-02-24 1995-02-24 Electronic musical instruments using digital filters

Country Status (1)

Country Link
JP (1) JP3357498B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288640A (en) * 2006-04-19 2007-11-01 Oki Electric Ind Co Ltd Noise removal device of voice communication terminal
JP2009272733A (en) * 2008-05-01 2009-11-19 Mitsutoyo Corp Amplitude characteristic correction method for output signal of a/d converter, and seismometer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288640A (en) * 2006-04-19 2007-11-01 Oki Electric Ind Co Ltd Noise removal device of voice communication terminal
US7983908B2 (en) 2006-04-19 2011-07-19 Oki Electric Industry Co., Ltd. Noise-canceling device for voice communication terminal using configurable multiple digital filters
JP2009272733A (en) * 2008-05-01 2009-11-19 Mitsutoyo Corp Amplitude characteristic correction method for output signal of a/d converter, and seismometer

Also Published As

Publication number Publication date
JP3357498B2 (en) 2002-12-16

Similar Documents

Publication Publication Date Title
JP3177978B2 (en) Digital filter coefficient setting method
US4942799A (en) Method of generating a tone signal
EP0454047A2 (en) Tone generation apparatus
JP3357498B2 (en) Electronic musical instruments using digital filters
JP2779983B2 (en) Electronic musical instrument
JP2663496B2 (en) Signal interpolator for musical tone signal generator
JP3341777B2 (en) Effect giving device
US20020069748A1 (en) Electronic musical instrument and tone volume control method
JP3777923B2 (en) Music signal synthesizer
JP2699570B2 (en) Electronic musical instrument
JP2739665B2 (en) Sound equipment distortion device
JPH0131638B2 (en)
JP3136674B2 (en) Effect adding device
JP2643717B2 (en) Music synthesizer
JP3617921B2 (en) Electronic musical instrument effect imparting device
JPH0798584A (en) Digital filter device for electronic musical instrument
JP3217739B2 (en) Digital filter device and digital filter method
JP3282416B2 (en) Signal processing device
JPH0997071A (en) Envelope detection method
JPH09120281A (en) Effect device
JP3556423B2 (en) A tone control device for electronic musical instruments using a harmonic synthesis type sound source.
JP2968847B2 (en) Noise generator
JPH10247084A (en) Sound source device
JP3536446B2 (en) Delayed feedback sound source
JP3201553B2 (en) Electronic musical instrument

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081004

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081004

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091004

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees