JPH0823072A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0823072A
JPH0823072A JP15723394A JP15723394A JPH0823072A JP H0823072 A JPH0823072 A JP H0823072A JP 15723394 A JP15723394 A JP 15723394A JP 15723394 A JP15723394 A JP 15723394A JP H0823072 A JPH0823072 A JP H0823072A
Authority
JP
Japan
Prior art keywords
diffusion resistance
semiconductor
semiconductor device
resistors
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15723394A
Other languages
Japanese (ja)
Inventor
Yoshinori Yoshikawa
芳徳 吉川
Toshiharu Takaramoto
敏治 宝本
Kunihiko Goto
邦彦 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15723394A priority Critical patent/JPH0823072A/en
Publication of JPH0823072A publication Critical patent/JPH0823072A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To provide a semiconductor device equipped with a circuit where two resistors, at least, are connected together, wherein the resistors are so constituted as to be kept constant in a resistance relative ratio between them independent of the potentials of the terminals of the resistors. CONSTITUTION:The man-connecting terminal of a resistor is connected to both diffusion resistor sections 2 which form a resistor and semiconductors 3 which are provided surrounding the diffusion resistor sections 2, the connecting terminal of the resistor is connected to the diffusion resistor sections 2 of the connected resistors, and the semiconductors 3 provided surrounding the diffusion resistors 2 of the connected resistors are connected to each other and separated from the connection terminal of the resistor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、少なくとも2個の抵抗
が相互に接続された回路を有する半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a circuit in which at least two resistors are connected to each other.

【0002】近年、アナログ・デジタル混載LSIの応
用の拡大に伴い、アナログ回路の高精度化・低歪み特性
化が要求されている。そのため、複数の抵抗の相対比を
精度よく作成することが求められている。すなわち、抵
抗の端子の電圧の変化によって複数の抵抗の相対比が変
化しないものを作成することが求められている。
[0002] In recent years, along with the expansion of applications of analog / digital mixed LSI, there is a demand for high precision and low distortion characteristics of analog circuits. Therefore, it is required to accurately create a relative ratio of a plurality of resistors. That is, it is required to create a resistor in which the relative ratio of a plurality of resistors does not change due to a change in the voltage of the resistor terminals.

【0003】[0003]

【従来の技術】図9と図10とに、半導体装置上に形成
された2個の抵抗が相互に接続されている状態を示す。
図9(a)と図10(a)は断面図を示し、図9(b)
と図10(b)は平面図を示す。これらの図において、
2は拡散抵抗部であり、3は拡散抵抗部2を包囲する半
導体部である。拡散抵抗部2を包囲する半導体部3は、
図9においては、ウエル構造とすることによって分離さ
れており、また、図10においては、底面に形成された
絶縁層6と側壁に形成された反対導電型の拡散層7とに
よって分離されている。
2. Description of the Related Art FIGS. 9 and 10 show a state in which two resistors formed on a semiconductor device are connected to each other.
9 (a) and 10 (a) show cross-sectional views, and FIG. 9 (b).
And FIG. 10 (b) shows a plan view. In these figures,
Reference numeral 2 is a diffusion resistance portion, and 3 is a semiconductor portion surrounding the diffusion resistance portion 2. The semiconductor portion 3 surrounding the diffusion resistance portion 2 is
In FIG. 9, they are separated by a well structure, and in FIG. 10, they are separated by an insulating layer 6 formed on the bottom surface and a diffusion layer 7 of the opposite conductivity type formed on the side wall. .

【0004】2個の抵抗が相互に接続されていない非接
続端に設けられる端子A・Cは、いずれの端子も拡散抵
抗部2のコンタクト4と拡散抵抗部2を包囲する半導体
部3のコンタクト5とに接続されており、また、2個の
抵抗が相互に接続される接続部に設けられる端子Bは、
2個の抵抗の拡散抵抗部2のコンタクト4と拡散抵抗部
2を包囲する半導体部3のコンタクト5とにそれぞれ接
続されている。
The terminals A and C provided at the non-connection ends where the two resistors are not connected to each other have contacts 4 of the diffusion resistance portion 2 and contacts of the semiconductor portion 3 surrounding the diffusion resistance portion 2. 5 is connected to the terminal 5 and the terminal B provided at the connection part where the two resistors are connected to each other is
It is connected to the contact 4 of the diffusion resistance part 2 of two resistors and the contact 5 of the semiconductor part 3 surrounding the diffusion resistance part 2, respectively.

【0005】これを回路図で示すと図12のようにな
る。
A circuit diagram of this is shown in FIG.

【0006】[0006]

【発明が解決しようとする課題】図9において、例えば
端子Aに0V、端子Cに5Vの電圧が印加されると、端
子A・B間及び端子B・C間の拡散抵抗部2を包囲する
半導体部3に電位勾配が発生する。その結果、拡散抵抗
部2を包囲する半導体部3と半導体層1との間に電位差
が発生するが、この電位差は端子A側では小さく、端子
C側では大きくなる。そのため、拡散抵抗部2を包囲す
る半導体部3の半導体層1との接合面に発生する空乏層
の幅は端子A側で小さく、端子C側で大きくなる。この
結果、端子B・C間の拡散抵抗部2を包囲する半導体部
3の抵抗は端子A・B間の拡散抵抗部2を包囲する半導
体部3の抵抗より大きくなる。図12に示す回路図にお
いて、二つの拡散抵抗部2を包囲する半導体部3の抵抗
値が相違すると、たとえ二つの拡散抵抗部2の抵抗が等
しくても、端子A・B間と端子B・C間の抵抗の相対比
は変化する。
In FIG. 9, for example, when a voltage of 0 V is applied to the terminal A and a voltage of 5 V is applied to the terminal C, the diffusion resistance portion 2 between the terminals A and B and between the terminals B and C is surrounded. A potential gradient is generated in the semiconductor section 3. As a result, a potential difference occurs between the semiconductor portion 3 surrounding the diffusion resistance portion 2 and the semiconductor layer 1, but this potential difference is small on the terminal A side and large on the terminal C side. Therefore, the width of the depletion layer generated on the junction surface of the semiconductor portion 3 surrounding the diffusion resistance portion 2 with the semiconductor layer 1 is small on the terminal A side and large on the terminal C side. As a result, the resistance of the semiconductor portion 3 surrounding the diffusion resistance portion 2 between the terminals B and C is higher than the resistance of the semiconductor portion 3 surrounding the diffusion resistance portion 2 between the terminals A and B. In the circuit diagram shown in FIG. 12, when the resistance values of the semiconductor portion 3 surrounding the two diffusion resistance portions 2 are different, even if the resistances of the two diffusion resistance portions 2 are equal, the terminals A and B and the terminal B. The relative ratio of resistance between C varies.

【0007】図10においても同様であり、拡散抵抗部
2を包囲する半導体部3と分離用の反対導電型の拡散層
7との接合面の空乏層の幅が電位勾配に対応して不等に
変化し、端子A・B間と端子B・C間の拡散抵抗部2を
包囲する半導体部3の抵抗が相違する。その結果、図9
の場合と同様に端子A・B間と端子B・C間の抵抗の相
対比が変化する。
The same applies to FIG. 10, and the width of the depletion layer at the junction between the semiconductor portion 3 surrounding the diffusion resistance portion 2 and the diffusion layer 7 of the opposite conductivity type for isolation is unequal in correspondence with the potential gradient. The resistance of the semiconductor portion 3 surrounding the diffusion resistance portion 2 between the terminals A and B and between the terminals B and C is different. As a result,
As in the case of, the relative ratio of the resistance between the terminals A and B and between the terminals B and C changes.

【0008】本発明の目的は、この欠点を解消すること
にあり、複数の抵抗を接続した回路を有する半導体装置
において、各抵抗の端子の電位によって各抵抗の相対比
が変化しないように構成されている半導体装置を提供す
ることにある。
An object of the present invention is to eliminate this drawback. In a semiconductor device having a circuit in which a plurality of resistors are connected, the relative ratio of the resistors is not changed by the potential of the terminals of the resistors. The present invention is to provide a semiconductor device.

【0009】[0009]

【課題を解決するための手段】上記の目的は、少なくと
も2個の抵抗が相互に接続されている回路を有する半導
体装置において、前記の抵抗の非接続端の端子は、前記
の抵抗を構成する拡散抵抗部2とこの拡散抵抗部2を包
囲する半導体部3との双方に接続されており、前記の抵
抗の接続部の端子は、接続される双方の抵抗の拡散抵抗
部2に接続されており、前記の接続される双方の抵抗の
前記の拡散抵抗部2を包囲する半導体部3は相互に接続
されるが、前記の抵抗の接続部の端子とは分離されてい
る半導体装置によって達成される。なお、前記の拡散抵
抗部2を包囲する半導体部3は、電気的に任意の電位が
与えられるように他の半導体部から分離されていること
が好ましく、その方法としては、前記の拡散抵抗部2を
包囲する半導体部3を、前記の拡散抵抗部2の導電型と
反対の導電型を有するウエル構造にするか、または、底
面を絶縁層6により分離し、側面を前記の拡散抵抗部2
を包囲する半導体部3の導電型と反対の導電型を有する
拡散層7により分離するとよい。
The above object is to provide a semiconductor device having a circuit in which at least two resistors are connected to each other, and a terminal at a non-connection end of the resistor constitutes the resistor. It is connected to both the diffusion resistance portion 2 and the semiconductor portion 3 surrounding the diffusion resistance portion 2, and the terminal of the connection portion of the resistance is connected to the diffusion resistance portion 2 of both resistances to be connected. This is achieved by a semiconductor device in which the semiconductor parts 3 surrounding the diffused resistance part 2 of both the resistances connected to each other are connected to each other, but are separated from the terminals of the connection part of the resistances. It The semiconductor part 3 surrounding the diffusion resistance part 2 is preferably separated from other semiconductor parts so as to be electrically given an arbitrary potential. The semiconductor portion 3 surrounding 2 has a well structure having a conductivity type opposite to that of the diffusion resistance portion 2, or the bottom surface is separated by an insulating layer 6 and the side surface is formed into the diffusion resistance portion 2 described above.
Is preferably separated by a diffusion layer 7 having a conductivity type opposite to the conductivity type of the semiconductor portion 3 surrounding the.

【0010】なお、前記の少なくとも2個の拡散抵抗部
が一つの半導体部に包囲されている構造でもよく、ま
た、前記の少なくとも2個の拡散抵抗部が一体に形成さ
れ、この一体に形成された拡散抵抗部から少なくとも3
個の端子が取り出されている構造でもよく、また、前記
の少なくとも2個の拡散抵抗部がこの拡散抵抗部を包囲
する半導体部に形成された二つのコンタクト間を結ぶ線
と交叉する方向に併設されている構造でもよく、さらに
また、前記の拡散抵抗部が、屈曲部よりなり、この拡散
抵抗部を包囲する半導体部に形成された二つのコンタク
ト間に発生する電位勾配と同じ方向に電位勾配が発生す
るように屈曲されている構造でもよい。
The at least two diffusion resistance portions may be surrounded by one semiconductor portion, and the at least two diffusion resistance portions may be integrally formed and formed integrally. At least 3 from the diffusion resistance part
It is also possible to have a structure in which one terminal is taken out, and the at least two diffusion resistance portions are provided side by side in a direction crossing a line connecting between two contacts formed in the semiconductor portion surrounding the diffusion resistance portion. Further, the diffusion resistance portion may be a bent portion, and a potential gradient in the same direction as a potential gradient generated between two contacts formed in a semiconductor portion surrounding the diffusion resistance portion. The structure may be bent so as to generate.

【0011】[0011]

【作用】図1と図2とにおいて、端子A・C間に電圧が
印加された場合、拡散抵抗部2と拡散抵抗部2を包囲す
る半導体部3とにほゞ同じような電位勾配が発生するの
で、拡散抵抗部2と拡散抵抗部2を包囲する半導体部3
との接合面においては全領域にわたって電位差が殆ど発
生しない。したがって、この接合面の空乏層幅も全領域
にわたって殆ど変化しないので、拡散抵抗部2の抵抗値
は電圧が印加されてもほゞ一定に保たれる。一方、拡散
抵抗部2を包囲する半導体部3の抵抗値は従来例で述べ
たように、端子A・C間に印加される電圧によって変化
するが、拡散抵抗部2を包囲する半導体部3を相互に接
続する配線は図11に示すように端子Bに接続されてい
ないので、拡散抵抗部2を包囲する半導体部3の抵抗値
がたとえ変化しても端子A・B間と端子B・C間の抵抗
相対比に影響を与えることがなく、相対比は一定に保た
れる。
In FIG. 1 and FIG. 2, when a voltage is applied between the terminals A and C, almost the same potential gradient is generated in the diffusion resistance section 2 and the semiconductor section 3 surrounding the diffusion resistance section 2. Therefore, the diffusion resistance portion 2 and the semiconductor portion 3 surrounding the diffusion resistance portion 2
A potential difference hardly occurs over the entire area at the joint surface with. Therefore, the width of the depletion layer of this junction surface hardly changes over the entire region, so that the resistance value of the diffusion resistance portion 2 is kept substantially constant even when a voltage is applied. On the other hand, although the resistance value of the semiconductor portion 3 surrounding the diffusion resistance portion 2 changes depending on the voltage applied between the terminals A and C as described in the conventional example, the semiconductor portion 3 surrounding the diffusion resistance portion 2 is Since the interconnecting wires are not connected to the terminal B as shown in FIG. 11, even if the resistance value of the semiconductor portion 3 surrounding the diffusion resistance portion 2 changes, the resistance between the terminals A and B and between the terminals B and C is reduced. The relative ratio is kept constant without affecting the relative resistance ratio.

【0012】[0012]

【実施例】以下、図面を参照して、本発明の八つの実施
例に係る抵抗の形状について説明する。
The shapes of resistors according to eight embodiments of the present invention will be described below with reference to the drawings.

【0013】第1例 図1参照 図1(a)は断面図であり、図1(b)は平面図であ
る。図において、1は例えばp型半導体層であり、2は
p型拡散抵抗部であり、3は拡散抵抗部2を包囲する半
導体部であり、n型ウエルよりなっている。4はp型拡
散抵抗部2に形成されたコンタクトであり、5はn型ウ
エル3に形成されたコンタクトであり、8は配線であ
る。
First Example See FIG. 1 FIG. 1 (a) is a sectional view and FIG. 1 (b) is a plan view. In the figure, 1 is, for example, a p-type semiconductor layer, 2 is a p-type diffusion resistance portion, 3 is a semiconductor portion surrounding the diffusion resistance portion 2, and is an n-type well. Reference numeral 4 is a contact formed in the p-type diffusion resistance portion 2, 5 is a contact formed in the n-type well 3, and 8 is a wiring.

【0014】両端部の端子A・Cはそれぞれ配線8を介
してp型拡散抵抗部2のコンタクト4とn型ウエル3の
コンタクト5とに接続され、中央の接続部の端子Bは、
配線8を介して左右二つのp型拡散抵抗部2のコンタク
ト4に接続されている。中央の接続部において、拡散抵
抗部2を包囲する二つの半導体部3のコンタクト5は配
線8を介して相互に接続されているが、端子Bとは分離
されている。
The terminals A and C at both ends are respectively connected to the contact 4 of the p-type diffused resistance portion 2 and the contact 5 of the n-type well 3 via the wiring 8, and the terminal B of the central connection portion is
It is connected to the contacts 4 of the two left and right p-type diffusion resistance portions 2 via the wiring 8. In the central connection part, the contacts 5 of the two semiconductor parts 3 surrounding the diffusion resistance part 2 are connected to each other via the wiring 8, but are separated from the terminal B.

【0015】第2例 図2参照 図2(a)は断面図であり、図2(b)は平面図であ
る。図において、2は拡散抵抗部であり、3は拡散抵抗
部2を包囲する半導体部であり、6は絶縁層であり、7
は拡散抵抗部2を包囲する半導体部3と反対の導電型を
有する分離用拡散層である。配線の接続は第1例と同一
である。
Second Example See FIG. 2 FIG. 2A is a sectional view and FIG. 2B is a plan view. In the figure, 2 is a diffusion resistance portion, 3 is a semiconductor portion surrounding the diffusion resistance portion 2, 6 is an insulating layer, and 7
Is a diffusion layer for isolation having a conductivity type opposite to that of the semiconductor portion 3 surrounding the diffusion resistance portion 2. The wiring connection is the same as in the first example.

【0016】第3例 図3参照 図3(a)は断面図であり、図3(b)は平面図であ
る。第1例における2個のウエル3を合体させて1個の
ウエル3とし、その中に2個の拡散抵抗部2を形成した
ものである。
Third Example See FIG. 3 FIG. 3 (a) is a sectional view and FIG. 3 (b) is a plan view. The two wells 3 in the first example are combined to form one well 3, and two diffusion resistance portions 2 are formed therein.

【0017】第4例 図4参照 図4(a)は断面図であり、図4(b)は平面図であ
る。第3例における2個の拡散抵抗部2を合体して1個
とし、1個の拡散抵抗部2に端子A・B・Cにそれぞれ
接続する3個のコンタクト4を形成したものである。
Fourth Example See FIG. 4 FIG. 4A is a sectional view and FIG. 4B is a plan view. The two diffusion resistance portions 2 in the third example are combined into one, and one diffusion resistance portion 2 is formed with three contacts 4 respectively connected to the terminals A, B, and C.

【0018】第5例 図5参照 図5(a)は断面図であり、図5(b)は平面図であ
る。第2例における2個の拡散抵抗部2を合体して1個
に形成し、1個の拡散抵抗部2に端子A・B・Cにそれ
ぞれ接続する3個のコンタクト4を形成したものであ
る。
Fifth Example See FIG. 5 FIG. 5 (a) is a sectional view and FIG. 5 (b) is a plan view. The two diffusion resistance portions 2 in the second example are combined to form one, and one diffusion resistance portion 2 is formed with three contacts 4 respectively connected to the terminals A, B, and C. .

【0019】第6例 図6参照 1個のウエル3内に複数(この図では5個)の拡散抵抗
部2が形成され、これらの拡散抵抗部2はウエル3に設
けられた2個のコンタクト5を結ぶ線と交わる方向、こ
の例においては直交する方向に併設されている。
Sixth Example See FIG. 6 A plurality of diffusion resistance portions 2 (five in this drawing) are formed in one well 3, and these diffusion resistance portions 2 are two contacts provided in the well 3. They are provided side by side in the direction intersecting with the line connecting 5 and in the direction orthogonal to this example.

【0020】第7例 図7参照 1個のウエル3内に拡散抵抗部2が屈曲して形成されて
いる。この屈曲部に発生する電位の勾配がウエル3に形
成された2個のコンタクト5間に発生する電位の勾配と
反対方向になるような部位が発生しないように屈曲部が
形成されている。
Seventh Example See FIG. 7 A diffusion resistance portion 2 is formed in a bent manner in one well 3. The bent portion is formed so that there is no portion in which the potential gradient generated in the bent portion is in the opposite direction to the potential gradient generated between the two contacts 5 formed in the well 3.

【0021】第8例 図8参照 本発明に係る抵抗を反転アンプに応用した場合の回路図
を図8に示す。図において、2は拡散抵抗部の抵抗であ
り、3は拡散抵抗部2を包囲する半導体部の抵抗であ
り、分圧点Pの分圧比は常に一定に保たれる。
Eighth Example See FIG. 8 FIG. 8 shows a circuit diagram when the resistor according to the present invention is applied to an inverting amplifier. In the figure, 2 is the resistance of the diffusion resistance portion, 3 is the resistance of the semiconductor portion surrounding the diffusion resistance portion 2, and the voltage division ratio at the voltage dividing point P is always kept constant.

【0022】[0022]

【発明の効果】以上説明したとおり、本発明に係る半導
体装置においては、二つの抵抗を相互に接続する接続部
においては、拡散抵抗部同士と拡散抵抗部を包囲する半
導体部同士とをそれぞれ別々に接続し、拡散抵抗部の接
続配線のみから端子を取り出しているので、各端子の電
位が変化しても各抵抗の抵抗比が変化することがなくな
って、精度の高い抵抗比を得ることができ、半導体装置
におけるアナログ回路の高精度化、低歪み化に寄与する
ところが大きい。
As described above, in the semiconductor device according to the present invention, the diffusion resistance portions and the semiconductor portions surrounding the diffusion resistance portions are separated from each other in the connection portion connecting the two resistors to each other. Since the terminals are taken out only from the connection wiring of the diffusion resistance part, the resistance ratio of each resistance does not change even if the potential of each terminal changes, and a highly accurate resistance ratio can be obtained. This contributes to high precision and low distortion of the analog circuit in the semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例に係る抵抗の構成図であ
る。
FIG. 1 is a configuration diagram of a resistor according to a first embodiment of the present invention.

【図2】本発明の第2実施例に係る抵抗の構成図であ
る。
FIG. 2 is a configuration diagram of a resistor according to a second embodiment of the present invention.

【図3】本発明の第3実施例に係る抵抗の構成図であ
る。
FIG. 3 is a configuration diagram of a resistor according to a third exemplary embodiment of the present invention.

【図4】本発明の第4実施例に係る抵抗の構成図であ
る。
FIG. 4 is a configuration diagram of a resistor according to a fourth exemplary embodiment of the present invention.

【図5】本発明の第5実施例に係る抵抗の構成図であ
る。
FIG. 5 is a configuration diagram of a resistor according to a fifth exemplary embodiment of the present invention.

【図6】本発明の第6実施例に係る抵抗の構成図であ
る。
FIG. 6 is a configuration diagram of a resistor according to a sixth embodiment of the present invention.

【図7】本発明の第7実施例に係る抵抗の構成図であ
る。
FIG. 7 is a configuration diagram of a resistor according to a seventh embodiment of the present invention.

【図8】本発明に係る抵抗を反転アンプに応用した場合
の回路図である。
FIG. 8 is a circuit diagram when the resistor according to the present invention is applied to an inverting amplifier.

【図9】従来技術に係る抵抗の構成図である。FIG. 9 is a configuration diagram of a resistor according to a conventional technique.

【図10】従来技術に係る抵抗の構成図である。FIG. 10 is a configuration diagram of a resistor according to a conventional technique.

【図11】本発明に係る抵抗の回路図である。FIG. 11 is a circuit diagram of a resistor according to the present invention.

【図12】従来技術に係る抵抗の回路図である。FIG. 12 is a circuit diagram of a resistor according to the related art.

【符号の説明】[Explanation of symbols]

1 半導体層 2 拡散抵抗部 3 拡散抵抗部を包囲する半導体部 4 拡散抵抗部に形成されたコンタクト 5 拡散抵抗部を包囲する半導体部に形成されたコン
タクト 6 絶縁層 7 分離用拡散層 8 配線
1 semiconductor layer 2 diffusion resistance part 3 semiconductor part surrounding the diffusion resistance part 4 contact 5 formed in the diffusion resistance part contact 5 formed in the semiconductor part surrounding the diffusion resistance part 6 insulating layer 7 separation diffusion layer 8 wiring

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも2個の抵抗が相互に接続され
てなる回路を有する半導体装置において、 前記抵抗の非接続端の端子は、前記抵抗を構成する拡散
抵抗部と該拡散抵抗部を包囲する半導体部との双方に接
続されてなり、 前記抵抗の接続部の端子は、接続される双方の抵抗の拡
散抵抗部に接続されてなり、 前記接続される双方の抵抗の前記拡散抵抗部を包囲する
半導体部は相互に接続され、前記抵抗の接続部の端子と
は分離されてなることを特徴とする半導体装置。
1. A semiconductor device having a circuit in which at least two resistors are connected to each other, wherein a terminal at a non-connection end of the resistors surrounds a diffusion resistance part forming the resistance and the diffusion resistance part. The resistor is connected to both sides of the semiconductor part, and the terminal of the resistor connecting part is connected to the diffused resistor part of both connected resistors, and surrounds the diffused resistor part of both connected resistors. The semiconductor device is connected to each other and is separated from the terminal of the connection portion of the resistor.
【請求項2】 前記拡散抵抗部を包囲する半導体部は、
電気的に任意の電位が与えられるように他の半導体部か
ら分離されてなることを特徴とする請求項1記載の半導
体装置。
2. The semiconductor portion surrounding the diffusion resistance portion,
2. The semiconductor device according to claim 1, wherein the semiconductor device is separated from other semiconductor parts so that an arbitrary potential is electrically applied.
【請求項3】 前記拡散抵抗部を包囲する半導体部は、
前記拡散抵抗部の導電型と反対の導電型を有するウエル
よりなることを特徴とする請求項2記載の半導体装置。
3. The semiconductor portion surrounding the diffusion resistance portion,
3. The semiconductor device according to claim 2, wherein the well has a conductivity type opposite to that of the diffusion resistance portion.
【請求項4】 前記拡散抵抗部を包囲する半導体部は、
底面が絶縁層により分離され、側面が前記拡散抵抗部を
包囲する半導体部の導電型と反対の導電型を有する拡散
層により分離されてなることを特徴とする請求項2記載
の半導体装置。
4. The semiconductor portion surrounding the diffusion resistance portion,
3. The semiconductor device according to claim 2, wherein the bottom surface is separated by an insulating layer, and the side surface is separated by a diffusion layer having a conductivity type opposite to that of the semiconductor portion surrounding the diffusion resistance portion.
【請求項5】 前記少なくとも2個の拡散抵抗部が一つ
の半導体部に包囲されてなることを特徴とする請求項
1、2、3、または、4記載の半導体装置。
5. The semiconductor device according to claim 1, wherein the at least two diffusion resistance parts are surrounded by one semiconductor part.
【請求項6】 前記少なくとも2個の拡散抵抗部が一体
に形成され、該一体に形成された拡散抵抗部から少なく
とも3個の端子が取り出されてなることを特徴とする請
求項1、2、3、または、4記載の半導体装置。
6. The at least two diffusion resistance parts are integrally formed, and at least three terminals are taken out from the integrally formed diffusion resistance parts. 3. The semiconductor device according to 3 or 4.
【請求項7】 前記少なくとも2個の拡散抵抗部が該拡
散抵抗部を包囲する半導体部に形成された二つのコンタ
クト間を結ぶ線と交叉する方向に併設されてなることを
特徴とする請求項1、2、3、4、または、5記載の半
導体装置。
7. The at least two diffusion resistance portions are provided side by side in a direction intersecting a line connecting two contacts formed in a semiconductor portion surrounding the diffusion resistance portions. The semiconductor device of 1, 2, 3, 4, or 5.
【請求項8】 前記拡散抵抗部が、屈曲部よりなり、該
拡散抵抗部を包囲する半導体部に形成された二つのコン
タクト間に発生する電位勾配と同じ方向に電位勾配が発
生するように屈曲されてなることを特徴とする請求項
1、2、3、4、または、6記載の半導体装置。
8. The diffusion resistance portion is formed of a bent portion, and is bent so that a potential gradient is generated in the same direction as a potential gradient generated between two contacts formed in a semiconductor portion surrounding the diffusion resistance portion. 7. The semiconductor device according to claim 1, 2, 3, 4, or 6.
JP15723394A 1994-07-08 1994-07-08 Semiconductor device Pending JPH0823072A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15723394A JPH0823072A (en) 1994-07-08 1994-07-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15723394A JPH0823072A (en) 1994-07-08 1994-07-08 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0823072A true JPH0823072A (en) 1996-01-23

Family

ID=15645153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15723394A Pending JPH0823072A (en) 1994-07-08 1994-07-08 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0823072A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287899A (en) * 2006-04-17 2007-11-01 Oki Electric Ind Co Ltd Semiconductor device
EP3174096A1 (en) * 2015-11-27 2017-05-31 Nxp B.V. Diffused resistor
US11709517B2 (en) 2020-03-12 2023-07-25 Nxp Usa, Inc. Bias current generator circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287899A (en) * 2006-04-17 2007-11-01 Oki Electric Ind Co Ltd Semiconductor device
EP3174096A1 (en) * 2015-11-27 2017-05-31 Nxp B.V. Diffused resistor
US11709517B2 (en) 2020-03-12 2023-07-25 Nxp Usa, Inc. Bias current generator circuit

Similar Documents

Publication Publication Date Title
US4215333A (en) Resistor termination
EP0017919A1 (en) Diffused resistor
US4890191A (en) Integrated circuits
JPH0823072A (en) Semiconductor device
US5257005A (en) Small value precision integrated circuit resistors
JPS62130551A (en) Integrated circuit
JPH065788A (en) Semiconductor device
JPH02304964A (en) Semiconductor integrated circuit
US7049698B1 (en) Semiconductor integrated circuit having transistor with reduced resistance
JPH084092B2 (en) Semiconductor device
JPH027553A (en) Semiconductor integrated circuit device
JPS5812343A (en) Semiconductor device
JPS61101048A (en) Semiconductor integrated circuit device
JPS59229856A (en) Resistor circuit
JPS5844601Y2 (en) Dual field effect transistor
JPH09213883A (en) Resistor element for semiconductor integrated circuit
EP0881684A1 (en) Integrated circuit resistor structure
JPS61184862A (en) Integrated circuit
JPH06232341A (en) Semiconductor device
JPH0331017B2 (en)
JPH10335584A (en) Resistance structure of integrated circuit
JPS6248903B2 (en)
JPH0421344B2 (en)
JPS61150262A (en) Input protection resistor
JPH07297368A (en) Resistor and semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030909