JPH08228114A - Constant current source circuit - Google Patents

Constant current source circuit

Info

Publication number
JPH08228114A
JPH08228114A JP7032166A JP3216695A JPH08228114A JP H08228114 A JPH08228114 A JP H08228114A JP 7032166 A JP7032166 A JP 7032166A JP 3216695 A JP3216695 A JP 3216695A JP H08228114 A JPH08228114 A JP H08228114A
Authority
JP
Japan
Prior art keywords
circuit
current
transistor
source
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7032166A
Other languages
Japanese (ja)
Other versions
JP2705610B2 (en
Inventor
Toshiyuki Eto
俊之 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7032166A priority Critical patent/JP2705610B2/en
Publication of JPH08228114A publication Critical patent/JPH08228114A/en
Application granted granted Critical
Publication of JP2705610B2 publication Critical patent/JP2705610B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE: To improve the yield of manufacture by suppressing the fluctuation in an output current caused by the manufacture dispersion of components, especially, of a resistor in the constant current source circuit. CONSTITUTION: This circuit is composed of a first current mirror circuit composed of P transistors 1, 5, 6 and 8, second current mirror circuit composed of N transistors 2, 7 and 8, conversion circuit 70 and variable resistor means 71. The conversion circuit 70 defines the other terminal of a drain resistor 52 to connect the drain of an N transistor 4 as an input/output terminal for outputting a voltage for which the output current of the first current mirror circuit is inputted and converted. The variable resistor means 71 is composed of two fixed resistors 50 and 51 serially connected between two terminals and an N transistor 3 for which the drain is connected to the junction of these two fixed resistors and the source is connected to one of two terminals.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は定電流源回路に関し、特
に電流ミラー回路からなる定電流源回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant current source circuit, and more particularly to a constant current source circuit composed of a current mirror circuit.

【0002】[0002]

【従来の技術】従来、この種の定電流源回路は、バイア
ス用の定電流源,定電流負荷,電流比の分配など、回路
の構成要素として用いられている。例えば、図4は従来
の定電流源回路の1例を示す回路図である。
2. Description of the Related Art Conventionally, a constant current source circuit of this type has been used as a constituent element of a circuit such as a constant current source for bias, a constant current load, and distribution of current ratio. For example, FIG. 4 is a circuit diagram showing an example of a conventional constant current source circuit.

【0003】図4を参照し、その回路構成を大きく区分
すると、この定電流源回路は、P型トランジスタ1,6
及び9からなる第1の電流ミラー回路と、N型トランジ
スタ2,7及び8からなる第2の電流ミラー回路と、ソ
ース抵抗55とから構成されている。
Referring to FIG. 4, when the circuit configuration is roughly divided, this constant current source circuit is composed of P-type transistors 1 and 6.
And 9, a first current mirror circuit, a second current mirror circuit including N-type transistors 2, 7 and 8, and a source resistor 55.

【0004】第1の電流ミラー回路は、P型トランジス
タ1,6及び9のゲートを共に入力端子に接続し、P型
トランジスタ1のドレインを入力端子とし他P型トラン
ジスタのドレインをそれぞれ出力端子としている。その
中でP型トランジスタ9のドレインは吐出用電流出力端
子60に導出されている。
In the first current mirror circuit, the gates of P-type transistors 1, 6 and 9 are both connected to an input terminal, the drain of P-type transistor 1 is used as an input terminal, and the drains of other P-type transistors are used as output terminals, respectively. There is. Among them, the drain of the P-type transistor 9 is led to the ejection current output terminal 60.

【0005】第2の電流ミラー回路は、N型トランジス
タ2,7及び8のゲートを共に入力端子に接続し、N型
トランジスタ7のドレインを入力端子とし他N型トラン
ジスタのドレインをそれぞれ出力端子としている。その
中でN型トランジスタ8のドレインは吸込用電流出力端
子61に導出されている。又、第1の電流ミラー回路の
出力電流および入力電流を第2の電流ミラー回路の入力
端子および出力端子にそれぞれ入力または出力し、入出
力電流の正帰還ループを構成している。
In the second current mirror circuit, the gates of N-type transistors 2, 7 and 8 are both connected to the input terminal, the drain of the N-type transistor 7 is used as the input terminal, and the drains of the other N-type transistors are used as the output terminals, respectively. There is. Among them, the drain of the N-type transistor 8 is led to the current output terminal 61 for suction. Further, the output current and the input current of the first current mirror circuit are input or output to the input terminal and the output terminal of the second current mirror circuit, respectively, to form a positive feedback loop of the input / output current.

【0006】ソース抵抗55は、第1の電流ミラー回路
の入力電流を出力する第2の電流ミラー回路のN型トラ
ンジスタ2のソースに一端を接続し、N型トランジスタ
2の出力電流自身の負帰還動作により出力電流値を設定
している。
The source resistor 55 has one end connected to the source of the N-type transistor 2 of the second current mirror circuit that outputs the input current of the first current mirror circuit, and the output current of the N-type transistor 2 is negatively fed back. The output current value is set by the operation.

【0007】次に、この定電流源回路の出力電流を求め
る。トランジスタ1,2,6,7,8及び9のゲート幅
を各々W1,W2,W6,W7,W8及びW9とし、ゲ
ート長を各々L1,L2,L6,L7,L8及びL9と
し、ソース抵抗55の値をRとする。 又、トランジス
タ・サイズをW1/L1=W6/L6=W9/L9およ
びW7/L7=W8/L8と定める。
Next, the output current of this constant current source circuit is obtained. The gate widths of the transistors 1, 2, 6, 7, 8 and 9 are W1, W2, W6, W7, W8 and W9 respectively, the gate lengths are L1, L2, L6, L7, L8 and L9 respectively, and the source resistance 55 Let R be the value of. Also, the transistor sizes are defined as W1 / L1 = W6 / L6 = W9 / L9 and W7 / L7 = W8 / L8.

【0008】各トランジスタを強反転領域で動作させた
とき、端子60と61に流れる出力電流Ioutは
When each transistor is operated in the strong inversion region, the output current Iout flowing through the terminals 60 and 61 is

【0009】 [0009]

【0010】この回路は、電源電圧変動に対し、良好な
定電流特性を示す。
This circuit exhibits good constant current characteristics with respect to fluctuations in the power supply voltage.

【0011】又、他の公知の例を示すと、例えば、図5
は特開昭61−145616号公報に示されている定電
流源回路の回路図である。
Another known example is shown in FIG.
Is a circuit diagram of a constant current source circuit disclosed in Japanese Patent Laid-Open No. 61-145616.

【0012】図5で示されている回路をブロック単位で
構成を説明する。この定電流源回路は、トランジスタ2
0,ダイオード30並びに抵抗56及び57からなる起
動回路70と、トランジスタ21,22及び23,ダイ
オード31及び32並びに抵抗58からなる定電流回路
71と、トランジスタ24及び25,演算増幅回路40
並びに抵抗59からなる温度特性相殺回路72から構成
されている。
The structure of the circuit shown in FIG. 5 will be described in block units. This constant current source circuit includes a transistor 2
0, the diode 30, and the resistors 56 and 57, the starting circuit 70, the transistors 21, 22 and 23, the diodes 31 and 32, and the resistor 58, the constant current circuit 71, the transistors 24 and 25, and the operational amplifier circuit 40.
And a temperature characteristic canceling circuit 72 including a resistor 59.

【0013】次に、この回路の動作について説明する。
先ず、電源が供給されるとトランジスタ20のコレクタ
に電流が流れ、定電流回路71が起動する。
Next, the operation of this circuit will be described.
First, when power is supplied, current flows in the collector of the transistor 20 and the constant current circuit 71 is activated.

【0014】一方、温度特性相殺回路72において、演
算増幅回路40,トランジスタ24及び抵抗59からな
る帰還ループにより、抵抗59の端子電圧がダイオード
32の端子に発生した電圧と等しくなり、この電圧を抵
抗59の値で除した大きさの電流がトランジスタ24に
流れる。
On the other hand, in the temperature characteristic canceling circuit 72, the terminal voltage of the resistor 59 becomes equal to the voltage generated at the terminal of the diode 32 due to the feedback loop composed of the operational amplifier circuit 40, the transistor 24 and the resistor 59, and this voltage is applied to the resistor. A current having a magnitude divided by the value of 59 flows through the transistor 24.

【0015】この結果、この定電流源回路の吐出用電流
出力端子60には、定電流回路71のトランジスタ23
と温度特性相殺回路72のトランジスタ25とからのミ
ラー電流が足し合わされた電流が流れる。このとき、抵
抗58及び59の抵抗値ならびにトランジスタ24及び
25のエミッタ面積比を適当に設定することにより、温
度変化による変動電流分を相殺することができ、この定
電流源回路の吐出用電流出力端子60から吐き出される
定電流を温度変化に対し一定とすることができる。
As a result, the transistor 23 of the constant current circuit 71 is connected to the discharge current output terminal 60 of the constant current source circuit.
And a mirror current from the transistor 25 of the temperature characteristic canceling circuit 72 is added, and a current flows. At this time, by appropriately setting the resistance values of the resistors 58 and 59 and the emitter area ratios of the transistors 24 and 25, it is possible to cancel the fluctuation current component due to the temperature change, and the constant current source circuit discharge current output. The constant current discharged from the terminal 60 can be constant with respect to the temperature change.

【0016】[0016]

【発明が解決しようとする課題】図4に示した従来の定
電流源回路は、Ioutの表現式から分かるように、ソ
ース抵抗55の抵抗値バラツキにより大きく変動する。
このため、例えば、演算増幅回路のバイアス回路として
用いられると、演算増幅回路の特性に大きな製造バラツ
キを生じさせ製造歩留の低下を招くという問題点があ
る。
In the conventional constant current source circuit shown in FIG. 4, as can be seen from the expression of Iout, the resistance value of the source resistor 55 fluctuates greatly.
Therefore, for example, when it is used as a bias circuit of an operational amplifier circuit, there is a problem in that the characteristics of the operational amplifier circuit cause a large manufacturing variation and the manufacturing yield is reduced.

【0017】又、図5に示した従来の定電流源回路は、
良好な出力電流の温度特性をもつ。しかし、抵抗58及
び59の絶対値のバラツキによる出力電流の変動が図4
に示した回路と同様に大きく、演算増幅器40を用いる
ことにより周波数安定性に対し対策が必要になり素子数
も増加するという問題点がある。
Further, the conventional constant current source circuit shown in FIG.
It has a good temperature characteristic of output current. However, the fluctuation of the output current due to the variation of the absolute values of the resistors 58 and 59 is shown in FIG.
As is the case with the circuit shown in FIG. 3, there is a problem in that the use of the operational amplifier 40 necessitates a countermeasure against frequency stability and increases the number of elements.

【0018】したがって、本発明の目的は、定電流源回
路において、構成素子、特に抵抗の製造バラツキによる
出力電流の変動を小さく抑制し、製造歩留を向上させる
ことにある。
Therefore, it is an object of the present invention to suppress fluctuations in output current due to manufacturing variations of constituent elements, particularly resistors, in a constant current source circuit to improve the manufacturing yield.

【0019】[0019]

【課題を解決するための手段】そのため、本発明による
定電流源回路は、ゲートを入力端子に接続した複数のト
ランジスタの1つのドレインを前記入力端子とし他のド
レインをそれぞれ出力端子とした第1の電流ミラー回路
と、この第1の電流ミラー回路の出力電流および入力電
流をそれぞれ入力または出力する相補極性の第2の電流
ミラー回路と、前記第1又は2の電流ミラー回路の入力
電流を出力するトランジスタのソースに一端を接続した
ソース抵抗とを有する定電流源回路において、前記第1
又は2の電流ミラー回路の出力電流を電圧に変換する変
換回路を備え、前記ソース抵抗は抵抗値が前記変換回路
の変換電圧により制御される可変抵抗手段からなる。
Therefore, in the constant current source circuit according to the present invention, one drain of a plurality of transistors whose gates are connected to the input terminal is used as the input terminal, and the other drains are used as the output terminals, respectively. Current mirror circuit, a second current mirror circuit of complementary polarity that inputs or outputs the output current and the input current of the first current mirror circuit, and outputs the input current of the first or second current mirror circuit. A constant current source circuit having a source resistance whose one end is connected to the source of the transistor
Alternatively, a conversion circuit for converting the output current of the current mirror circuit of No. 2 into a voltage is provided, and the source resistance includes variable resistance means whose resistance value is controlled by the conversion voltage of the conversion circuit.

【0020】[0020]

【実施例】次に、本発明について図面を参照して説明す
る。
Next, the present invention will be described with reference to the drawings.

【0021】図1は、本発明の定電流源回路の第1の実
施例を示す回路図である。図1を参照し、その回路構成
を大きく区分すると、本実施例の定電流源回路は、P型
トランジスタ1,5,6及び9からなる第1の電流ミラ
ー回路と、N型トランジスタ2,7及び8からなる第2
の電流ミラー回路と、変換回路70と、可変抵抗手段7
1とから構成されている。
FIG. 1 is a circuit diagram showing a first embodiment of the constant current source circuit of the present invention. Referring to FIG. 1, if the circuit configuration is roughly divided, the constant current source circuit of the present embodiment has a first current mirror circuit composed of P-type transistors 1, 5, 6 and 9 and an N-type transistor 2, 7. 2nd consisting of 8 and
Current mirror circuit, conversion circuit 70, and variable resistance means 7
1 and 1.

【0022】第1の電流ミラー回路は、P型トランジス
タ1,5,6及び9のゲートを共に入力端子に接続し、
P型トランジスタ1のドレインを入力端子とし他P型ト
ランジスタのドレインをそれぞれ出力端子としている。
その中でP型トランジスタ9のドレインは吐出用電流出
力端子60に導出されている。
The first current mirror circuit connects the gates of P-type transistors 1, 5, 6 and 9 together to the input terminal,
The drain of the P-type transistor 1 is used as an input terminal, and the drains of the other P-type transistors are used as output terminals.
Among them, the drain of the P-type transistor 9 is led to the ejection current output terminal 60.

【0023】第2の電流ミラー回路は、N型トランジス
タ2,7及び8のゲートを共に入力端子に接続し、N型
トランジスタ7のドレインを入力端子とし他N型トラン
ジスタのドレインをそれぞれ出力端子としている。その
中でN型トランジスタ8のドレインは吸込用電流出力端
子61に導出されている。又、第1の電流ミラー回路の
出力電流および入力電流を第2の電流ミラー回路の入力
端子および出力端子にそれぞれ入力または出力し、入出
力電流の正帰還ループを構成している。
In the second current mirror circuit, the gates of N-type transistors 2, 7 and 8 are both connected to the input terminal, the drain of the N-type transistor 7 is used as the input terminal, and the drains of the other N-type transistors are used as the output terminals, respectively. There is. Among them, the drain of the N-type transistor 8 is led to the current output terminal 61 for suction. Further, the output current and the input current of the first current mirror circuit are input or output to the input terminal and the output terminal of the second current mirror circuit, respectively, to form a positive feedback loop of the input / output current.

【0024】変換回路70は、ソースを接地しゲートを
ドレインに接続したN型トランジスタ4とドレイン抵抗
52とから構成されている。N型トランジスタ4のドレ
インを接続するドレイン抵抗52の他端を第1の電流ミ
ラー回路の出力電流を入力し変換した電圧を出力する入
出力端子としている。
The conversion circuit 70 is composed of an N-type transistor 4 having a source grounded and a gate connected to a drain, and a drain resistor 52. The other end of the drain resistor 52 that connects the drain of the N-type transistor 4 is used as an input / output terminal that inputs the output current of the first current mirror circuit and outputs a converted voltage.

【0025】可変抵抗手段71は、2端子間に直列接続
された2つの固定抵抗50及び51と、この2つの固定
抵抗の中間接続点にドレインを接続し2端子の1つにソ
ースを接続したN型トランジスタ3とからなる。さら
に、N型トランジスタ3のゲートを変換回路70の入出
力端子に接続し2端子間の抵抗値を制御している。この
2端子の1つをN型トランジスタ2のソースに接続し他
端子を接地することにより、N型トランジスタ2の出力
電流自身の負帰還動作により出力電流値を設定してい
る。
The variable resistance means 71 has two fixed resistors 50 and 51 connected in series between two terminals, a drain connected to an intermediate connection point between these two fixed resistors, and a source connected to one of the two terminals. And an N-type transistor 3. Further, the gate of the N-type transistor 3 is connected to the input / output terminal of the conversion circuit 70 to control the resistance value between the two terminals. By connecting one of the two terminals to the source of the N-type transistor 2 and grounding the other terminal, the output current value is set by the negative feedback operation of the output current itself of the N-type transistor 2.

【0026】次に、図1を参照して、本実施例の定電流
源回路の動作を説明する。
Next, the operation of the constant current source circuit of this embodiment will be described with reference to FIG.

【0027】この実施例の定電流源回路の電源が供給さ
れると、P型トランジスタ1及び6並びにN型トランジ
スタ2及び7からなる正帰還ループの第1及び2の電流
ミラー回路の入出力電流がリーク電流などにより起動さ
れる。起動されたN型トランジスタ2の出力電流は、可
変抵抗手段71の抵抗値による出力電流自身の負帰還動
作のため、可変抵抗手段71の抵抗値により設定される
電流値において定常に達する。
When the constant current source circuit of this embodiment is supplied with power, the input and output currents of the first and second current mirror circuits of the positive feedback loop composed of the P-type transistors 1 and 6 and the N-type transistors 2 and 7, respectively. Is activated by leakage current. The output current of the activated N-type transistor 2 reaches a steady state at the current value set by the resistance value of the variable resistance means 71 due to the negative feedback operation of the output current itself by the resistance value of the variable resistance means 71.

【0028】このとき、P型トランジスタ5により供給
される電流は、ドレイン抵抗52とダイオード接続され
たN型トランジスタ4により電圧に変換される。この変
換された電圧はN型トランジスタ3のゲートに入力され
る。ここで、N型トランジスタ3は、ドレイン電圧が十
分低く設定されていると、三極管領域で動作し、ドレイ
ンとソースとの間の抵抗値をゲート電位により制御す
る。結局、N型トランジスタ2のソース抵抗としての可
変抵抗手段71の抵抗値は、N型トランジスタ2自身の
ドレインを流れる電流に依存することになる。
At this time, the current supplied by the P-type transistor 5 is converted into a voltage by the N-type transistor 4 which is diode-connected to the drain resistor 52. This converted voltage is input to the gate of the N-type transistor 3. Here, when the drain voltage is set to be sufficiently low, the N-type transistor 3 operates in the triode region and controls the resistance value between the drain and the source by the gate potential. After all, the resistance value of the variable resistance means 71 as the source resistance of the N-type transistor 2 depends on the current flowing through the drain of the N-type transistor 2 itself.

【0029】いま、抵抗50及び51並びにドレイン抵
抗52が製造バラツキにより設計値より大きい抵抗値に
振れたと仮定する。このとき、ドレイン抵抗52に流れ
る電流は減少するがドレイン抵抗52自身の抵抗値は増
加しているため、変換回路70の入出力端子に出力され
る変換電圧の変動は相殺されて若干の変動に留まる。こ
の変換電圧をゲートに入力しているN型トランジスタ3
のドレインとソースとの間の抵抗値も若干の変動に留ま
る。
It is now assumed that the resistors 50 and 51 and the drain resistor 52 have a resistance value larger than the designed value due to manufacturing variations. At this time, the current flowing through the drain resistance 52 decreases, but the resistance value of the drain resistance 52 itself increases. Therefore, the fluctuation of the converted voltage output to the input / output terminal of the conversion circuit 70 is canceled out and a slight fluctuation occurs. stay. N-type transistor 3 which inputs this converted voltage to the gate
The resistance value between the drain and the source of the device also changes only slightly.

【0030】可変抵抗手段71は抵抗50及び51の抵
抗値の変動により全体として抵抗値を増加させる。しか
し、ゲート電圧変動が若干の変動に留まるN型トランジ
スタ3が抵抗51と並列に接続されているので、可変抵
抗手段71全体としての合成抵抗値の変動は小さく抑制
される結果となる。
The variable resistance means 71 increases the resistance value as a whole by the fluctuation of the resistance values of the resistors 50 and 51. However, since the N-type transistor 3 in which the gate voltage fluctuation is only a slight fluctuation is connected in parallel with the resistor 51, the fluctuation of the combined resistance value of the entire variable resistance means 71 is suppressed to be small.

【0031】従って、本実施例の定電流源回路により、
抵抗絶対値の製造バラツキによる出力電流の変動を小さ
く抑えることができる。
Therefore, according to the constant current source circuit of this embodiment,
It is possible to suppress the fluctuation of the output current due to the manufacturing variation of the absolute resistance value.

【0032】又、変換回路70は、ソースを接地しゲー
トをドレインに接続したN型トランジスタ4をドレイン
抵抗52と直列接続しているため、N型トランジスタ4
のしきい値変動を含む変換電圧出力がN型トランジスタ
3のしきい値変動を相殺し、N型トランジスタ3のしき
い値の製造バラツキによる出力電流の変動を小さく抑え
ることができる。
In the conversion circuit 70, the N-type transistor 4 having the source grounded and the gate connected to the drain is connected in series with the drain resistor 52.
The converted voltage output including the threshold value variation of 1 can offset the threshold variation of the N-type transistor 3, and the variation of the output current due to the manufacturing variation of the threshold value of the N-type transistor 3 can be suppressed to be small.

【0033】以上の様子を調べるために回路シミュレー
ションを行った。図2は本実施例の定電流源回路の回路
シミュレーション結果を示す特性図である。この特性図
は、抵抗の温度係数+0.16%/K及び出力電流の設
計値20μAを回路シミュレーションの条件とし、抵抗
の絶対精度−10〜+25%をパラメータ変数とし、温
度範囲−30〜85℃における出力電流の特性を示して
いる。比較のために、図1に示す本実施例の定電流源回
路および図4に示す従来の定電流源回路の出力電流特性
を併記している。
A circuit simulation was carried out to examine the above situation. FIG. 2 is a characteristic diagram showing a circuit simulation result of the constant current source circuit of this embodiment. This characteristic diagram shows that the temperature coefficient of the resistance + 0.16% / K and the design value of the output current of 20 μA are the conditions for the circuit simulation, the absolute accuracy of the resistance is -10 to + 25% as the parameter variable, and the temperature range is -30 to 85 ° C. Shows the characteristics of the output current at. For comparison, the output current characteristics of the constant current source circuit of this embodiment shown in FIG. 1 and the conventional constant current source circuit shown in FIG. 4 are also shown.

【0034】図2に示されるように、室温(27℃)に
おける抵抗の絶対精度の変動に対する出力電流のバラツ
キは、従来の定電流源回路では−29〜+19%である
のに対し、本実施例の定電流源回路では−20〜+12
%となり、大幅に改善される。又、本実施例および従来
の定電流源回路は、正の温度係数をもつ抵抗の特性と負
の温度係数をもつMOSトランジスタの表面移動度とを
互いに相殺し、全体として、良好な出力電流の温度特性
を示している。しかし、両者を更に比較すれば、抵抗値
が設計中心値であるときの出力電流の温度係数は、従来
の定電流源回路では+2.0μA/100℃であるのに
対し、本実施例の定電流源回路では+1.1μA/10
0℃となり、やはり改善されている。
As shown in FIG. 2, the variation of the output current with respect to the fluctuation of the absolute accuracy of the resistance at room temperature (27 ° C.) is −29 to + 19% in the conventional constant current source circuit, whereas in the present embodiment. In the example constant current source circuit, -20 to +12
%, Which is a significant improvement. Further, the constant current source circuit according to the present embodiment and the conventional constant current source circuit cancel out the characteristic of the resistance having the positive temperature coefficient and the surface mobility of the MOS transistor having the negative temperature coefficient to each other, so that a good output current can be obtained as a whole. It shows the temperature characteristics. However, by further comparing the two, the temperature coefficient of the output current when the resistance value is the design center value is +2.0 μA / 100 ° C. in the conventional constant current source circuit, whereas the temperature coefficient of the present embodiment is constant. + 1.1μA / 10 in current source circuit
It was 0 ° C, which is also improved.

【0035】これらの改善理由は、変換回路70及び可
変抵抗手段71を備え、抵抗の絶対値変動に対し、変換
回路70の変換電圧を若干の変動に抑制すると共に、こ
の変換電圧をゲートに入力するMOSトランジスタと抵
抗素子からなる可変抵抗手段71の合成抵抗としての変
動率を小さく抑制することができるためである。
The reason for these improvements is that the conversion circuit 70 and the variable resistance means 71 are provided, and the conversion voltage of the conversion circuit 70 is suppressed to a slight fluctuation with respect to the absolute value fluctuation of the resistance, and this conversion voltage is input to the gate. This is because the variation rate of the combined resistance of the variable resistance means 71 including the MOS transistor and the resistance element can be suppressed to be small.

【0036】図3は、本発明の定電流源回路の第2の実
施例を示す回路図である。
FIG. 3 is a circuit diagram showing a second embodiment of the constant current source circuit of the present invention.

【0037】図3を参照すると、本実施例の定電流源回
路は、ダイオード接続されたN型トランジスタ10,1
1,12及び13並びに抵抗53及び54からなる起動
回路を図1に示した第1の実施例に付加することによ
り、定電流源回路の起動時間を短縮したものである。電
流が定常状態に達したとき、抵抗54の両端に降下電圧
が発生するため、N型トランジスタ13が非導通とな
り、起動回路が定電流源回路から切り離される。
Referring to FIG. 3, the constant current source circuit of the present embodiment is a diode-connected N-type transistor 10, 1.
The starting time of the constant current source circuit is shortened by adding a starting circuit composed of 1, 12 and 13 and resistors 53 and 54 to the first embodiment shown in FIG. When the current reaches a steady state, a voltage drop occurs across the resistor 54, so that the N-type transistor 13 becomes non-conductive and the starting circuit is disconnected from the constant current source circuit.

【0038】従って、本実施例の定電流源回路は、定常
状態において、図1に示した第1の実施例と同様に動作
する。
Therefore, the constant current source circuit of this embodiment operates in the steady state in the same manner as the first embodiment shown in FIG.

【0039】[0039]

【発明の効果】以上説明したように、本発明による定電
流源回路は、変換回路及び可変抵抗手段を備え、抵抗の
絶対値変動に対し、変換回路の変換電圧を若干の変動に
抑制すると共に、この変換電圧をゲートに入力するMO
Sトランジスタと抵抗からなる可変抵抗手段の合成抵抗
としての変動率を小さく抑制することができるため、抵
抗値の製造バラツキによる出力電流の変動を小さく抑制
することができ、製造歩留を向上させる。
As described above, the constant current source circuit according to the present invention includes the conversion circuit and the variable resistance means, and suppresses the conversion voltage of the conversion circuit to a slight fluctuation with respect to the fluctuation of the absolute value of the resistance. , MO to input this converted voltage to the gate
Since the variation rate of the combined resistance of the variable resistance means including the S transistor and the resistance can be suppressed to be small, the variation of the output current due to the manufacturing variation of the resistance value can be suppressed to be small, and the manufacturing yield is improved.

【0040】又、同じ理由により、出力電流の温度係数
をも小さく抑制することができる等の効果がある。
For the same reason, the temperature coefficient of the output current can be suppressed to a small value.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の定電流源回路の第1の実施例を示す回
路図である。
FIG. 1 is a circuit diagram showing a first embodiment of a constant current source circuit of the present invention.

【図2】図1の定電流源回路の回路シミュレーション結
果を示す特性図である。
FIG. 2 is a characteristic diagram showing a circuit simulation result of the constant current source circuit of FIG.

【図3】本発明の定電流源回路の第2の実施例を示す回
路図である。
FIG. 3 is a circuit diagram showing a second embodiment of the constant current source circuit of the present invention.

【図4】従来の定電流源回路の1例を示す回路図であ
る。
FIG. 4 is a circuit diagram showing an example of a conventional constant current source circuit.

【図5】従来の定電流源回路の他の1例を示す回路図で
ある。
FIG. 5 is a circuit diagram showing another example of a conventional constant current source circuit.

【符号の説明】[Explanation of symbols]

1,5,6,9 P型トランジスタ 2,3,4,7,8,10,11,12,13 N型
トランジスタ 20,21,22,23,24,25 バイポーラト
ランジスタ 40 演算増幅器 50,51,52,53,54,55,56,57,5
8,59 抵抗 60 吐出用電流出力端子 61 吸込用電流出力端子 70 変換回路 71 可変抵抗手段
1, 5, 6, 9 P-type transistor 2, 3, 4, 7, 8, 10, 10, 11, 12, 13 N-type transistor 20, 21, 22, 23, 24, 25 Bipolar transistor 40 Operational amplifier 50, 51, 52, 53, 54, 55, 56, 57, 5
8,59 Resistance 60 Discharge current output terminal 61 Suction current output terminal 70 Conversion circuit 71 Variable resistance means

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 ゲートを入力端子に接続した複数のトラ
ンジスタの1つのドレインを前記入力端子とし他のドレ
インをそれぞれ出力端子とした第1の電流ミラー回路
と、この第1の電流ミラー回路の出力電流および入力電
流をそれぞれ入力または出力する相補極性の第2の電流
ミラー回路と、前記第1又は2の電流ミラー回路の入力
電流を出力するトランジスタのソースに一端を接続した
ソース抵抗とを有する定電流源回路において、 前記第1又は2の電流ミラー回路の出力電流を電圧に変
換する変換回路を備え、前記ソース抵抗は抵抗値が前記
変換回路の変換電圧により制御される可変抵抗手段から
なることを特徴とする定電流源回路。
1. A first current mirror circuit in which one drain of a plurality of transistors whose gates are connected to an input terminal is used as the input terminal and other drains are used as output terminals, respectively, and an output of the first current mirror circuit. A second current mirror circuit of complementary polarity for inputting or outputting a current and an input current, respectively, and a source resistance having one end connected to the source of the transistor for outputting the input current of the first or second current mirror circuit. In the current source circuit, a conversion circuit for converting the output current of the first or second current mirror circuit into a voltage is provided, and the source resistance comprises variable resistance means whose resistance value is controlled by the conversion voltage of the conversion circuit. Constant current source circuit characterized by.
【請求項2】 前記変換回路は、前記第1又は2の電流
ミラー回路の出力電流を入力し変換した電圧を出力する
入出力端子と、前記ソース抵抗を接続したトランジスタ
と同極性でありソースを接地または電源接続した第1の
トランジスタと、この第1のトランジスタのドレイン及
びゲートを一端に共通接続し他端を前記入出力端子に接
続したドレイン抵抗とを有し、前記可変抵抗手段は、2
端子間に直列接続された2つの固定抵抗と、前記第一の
トランジスタと同極性であり前記2つの固定抵抗の接続
点にドレインを接続し前記入出力端子にゲートを接続し
前記2端子の1つにソースを接続した第2のトランジス
タとを有する請求項1記載の定電流源回路。
2. The conversion circuit has an input / output terminal for inputting an output current of the first or second current mirror circuit and outputting a converted voltage, and a source having the same polarity as a transistor connected to the source resistor, The variable resistance means includes a first transistor grounded or connected to a power source, and a drain resistance having a drain and a gate of the first transistor commonly connected to one end and the other end connected to the input / output terminal.
Two fixed resistors connected in series between terminals and a drain connected to the connection point of the two fixed resistors having the same polarity as the first transistor and a gate connected to the input / output terminal, The constant current source circuit according to claim 1, further comprising a second transistor whose source is connected to the second transistor.
JP7032166A 1995-02-21 1995-02-21 Constant current source circuit Expired - Fee Related JP2705610B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7032166A JP2705610B2 (en) 1995-02-21 1995-02-21 Constant current source circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7032166A JP2705610B2 (en) 1995-02-21 1995-02-21 Constant current source circuit

Publications (2)

Publication Number Publication Date
JPH08228114A true JPH08228114A (en) 1996-09-03
JP2705610B2 JP2705610B2 (en) 1998-01-28

Family

ID=12351366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7032166A Expired - Fee Related JP2705610B2 (en) 1995-02-21 1995-02-21 Constant current source circuit

Country Status (1)

Country Link
JP (1) JP2705610B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999066973A3 (en) * 1998-06-24 2002-05-30 Motorola Inc Temperature compensation arrangement and current reference circuit
US7057448B2 (en) 2003-06-06 2006-06-06 Toko, Inc. Variable output-type constant current source circuit
US7609106B2 (en) 2006-08-28 2009-10-27 Nec Electronics Corporation Constant current circuit
JP2019117546A (en) * 2017-12-27 2019-07-18 ラピスセミコンダクタ株式会社 Current generation circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0662531A (en) * 1992-08-03 1994-03-04 Sharp Corp Bandgap type constant current source circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0662531A (en) * 1992-08-03 1994-03-04 Sharp Corp Bandgap type constant current source circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999066973A3 (en) * 1998-06-24 2002-05-30 Motorola Inc Temperature compensation arrangement and current reference circuit
US7057448B2 (en) 2003-06-06 2006-06-06 Toko, Inc. Variable output-type constant current source circuit
US7609106B2 (en) 2006-08-28 2009-10-27 Nec Electronics Corporation Constant current circuit
JP2019117546A (en) * 2017-12-27 2019-07-18 ラピスセミコンダクタ株式会社 Current generation circuit

Also Published As

Publication number Publication date
JP2705610B2 (en) 1998-01-28

Similar Documents

Publication Publication Date Title
US6794940B2 (en) Operational amplifier circuit
US3947778A (en) Differential amplifier
JPH08234853A (en) Ptat electric current source
JP2003518309A (en) Voltage generator with current limiter
US5099205A (en) Balanced cascode current mirror
US3956708A (en) MOSFET comparator
KR20020035324A (en) Differential amplifier
US6362682B2 (en) Common-mode feedback circuit and method
JP3352899B2 (en) Amplifier circuit
JP2705610B2 (en) Constant current source circuit
EP0618674B1 (en) Voltage-to-current conversion circuit
US6933708B2 (en) Voltage regulator with reduced open-loop static gain
US20060267568A1 (en) Voltage regulating circuit and method thereof
US6525602B1 (en) Input stage for a buffer with negative feed-back
JP2725941B2 (en) AB class push-pull drive circuit
US6876182B1 (en) MOSFET current mirror circuit with cascode output
KR0158625B1 (en) Bipola transistor circuit having free collector node
JP2004310444A (en) Voltage generating circuit
US20210250006A1 (en) Output pole-compensated operational amplifier
US7906954B2 (en) Bias circuit
US7554402B2 (en) High CMR amplifier topology
KR20050030610A (en) Current mirror circuit
JP2615005B2 (en) Semiconductor integrated circuit
JP3775903B2 (en) Constant current circuit
JPS58154911A (en) Gain control amplifier

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970909

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees