JPH08212790A - Associative memory for retrieval of multiprotocol address and its retrieval method - Google Patents

Associative memory for retrieval of multiprotocol address and its retrieval method

Info

Publication number
JPH08212790A
JPH08212790A JP7015102A JP1510295A JPH08212790A JP H08212790 A JPH08212790 A JP H08212790A JP 7015102 A JP7015102 A JP 7015102A JP 1510295 A JP1510295 A JP 1510295A JP H08212790 A JPH08212790 A JP H08212790A
Authority
JP
Japan
Prior art keywords
protocol
sequencer
entry
address
identifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7015102A
Other languages
Japanese (ja)
Other versions
JP3662618B2 (en
Inventor
Yoichi Hariguchi
口 陽 一 播
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP01510295A priority Critical patent/JP3662618B2/en
Publication of JPH08212790A publication Critical patent/JPH08212790A/en
Application granted granted Critical
Publication of JP3662618B2 publication Critical patent/JP3662618B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

PURPOSE: To obtain an associative memory for retrieval of a multiprotocol address, in which a plurality of addresses of respectively different protocols can be retrieved by one associative memory table and a high speed and a low cost of the route control of a network can be realized at the same time and to obtain its retrieval method. CONSTITUTION: The associative memory is provided with an associative memory table 12 comprising a plurality of entries composed of a plurality of segments in a prescribed bit length and with a selection means 16 for a sequencer 14 which controls an agreement retrieval procedure at every protocol. At least a protocol identifier and a protocol address are stored in every entry, and the entry which agrees with a protocol identifier is detected. Then, the sequencer 14 which corresponds to the prescribed protocol identifier is selected by the selection means 16, and the agreement of the logical product of the protocol address in units of segments is retrieved by the sequencer 14 selected in the detected entry.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マルチプロトコルアド
レス検索用連想メモリおよびその検索方法に関し、詳し
くは、1つの連想メモリで複数の異なるプロトコルのア
ドレス(マルチプロトコルアドレス)を、それぞれのプ
ロトコルに応じて検索することができ、高速かつ低コス
トにネットワークの経路制御を行うことができるマルチ
プロトコルアドレス検索用連想メモリおよびその検索方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an associative memory for multi-protocol address search and a search method therefor. The present invention relates to a multi-protocol address search associative memory that can be searched by performing high-speed and low-cost route control, and a search method therefor.

【0002】[0002]

【従来の技術】連想メモリ(CAM)は、内容アドレス
式メモリとも呼ばれ、通常の半導体メモリのようにデー
タを記憶する記憶部と、この記憶部に記憶されるデータ
を検索する検索部とを有している。記憶部には検索され
るデータが予め記憶され、検索部において、記憶部に記
憶されているデータと検索しようとするデータとが一致
検索され、一致するデータの有無や記憶されているアド
レス等が単一サイクルで検索され出力される。連想メモ
リを用いることにより、膨大な量のデータの中から目的
とするデータを瞬時に得ることができるため、検索処理
を頻繁に行うシステムの性能向上のために用いられる。
2. Description of the Related Art An associative memory (CAM) is also called a content addressable memory, and has a storage unit for storing data like an ordinary semiconductor memory and a search unit for searching data stored in this storage unit. Have The data to be searched is stored in advance in the storage unit, and the search unit performs a match search between the data stored in the storage unit and the data to be searched. It is searched and output in a single cycle. By using the associative memory, the target data can be instantly obtained from a huge amount of data, and thus it is used for improving the performance of a system that frequently performs search processing.

【0003】ここで、ネットワークの経路制御を例に挙
げて、上述する連想メモリの適用例について説明する。
まず、ネットワークの概略について述べる。
An application example of the associative memory described above will now be described by taking the route control of the network as an example.
First, an outline of the network will be described.

【0004】ネットワークに接続されたコンピュータ間
は、ある特定のデータ通信プロトコル(以下、単にプロ
トコルと記述する)を用いてデータ通信が行われる。こ
のようなプロトコルとしては、例えばIP(Internet P
rotocol )、IPX(Internetwork Packet Exchange,
Novel の Netwareで使われる)、DECNet、AppleTalkな
ど多くの種類が存在し、そのビット長、データの格納順
序、格納位置などは、それぞれのプロトコル毎に異なっ
ているのが一般的である。又、ルータは異なるネットワ
ークを相互接続するのに使われ、複数のプロトコルの経
路制御が可能なものもある。これはマルチプロトコルル
ータと呼ばれる。
Data communication is performed between computers connected to the network using a specific data communication protocol (hereinafter, simply referred to as protocol). As such a protocol, for example, IP (Internet P
rotocol), IPX (Internetwork Packet Exchange,
There are many types such as Novel Netware), DECNet, AppleTalk, etc., and the bit length, data storage order, storage location, etc. are generally different for each protocol. Routers are also used to interconnect different networks, and some are capable of routing multiple protocols. This is called a multi-protocol router.

【0005】それぞれのプロトコルは、ネットワーク上
に存在する全てのコンピュータに識別子としてプロトコ
ルアドレス(当該プロトコルのアドレス:以下、単にア
ドレスと記述する)を割り当てる。これにより、それぞ
れのコンピュータは一意に識別される。しかし、マルチ
プロトコルルータは、アドレスだけではコンピュータを
一意に識別することはできない。なぜなら、あるプロト
コルと別の異なるプロトコルとが、それぞれ異なるコン
ピュータに同一アドレスを割り当てた場合、それぞれの
プロトコルにより割り当てられたアドレスだけでは、コ
ンピュータを一意に識別することができないという問題
が発生するからである。例えば図9においてコンピュー
タ3からコンピュータ1へデータを転送する場合、ルー
タは目的地のアドレス1234からだけではコンピュー
タ1にデータを送るべきか、コンピュータ2にデータを
送るべきか識別できない。
Each protocol assigns a protocol address (address of the protocol: hereinafter simply referred to as address) as an identifier to all computers existing on the network. This uniquely identifies each computer. However, a multi-protocol router cannot uniquely identify a computer by its address. This is because if one protocol and another different protocol assign the same address to different computers, the computer cannot be uniquely identified only by the address assigned by each protocol. is there. For example, when transferring data from the computer 3 to the computer 1 in FIG. 9, the router cannot identify whether to send the data to the computer 1 or the computer 2 only from the destination address 1234.

【0006】この問題点を解決するために、通常LAN
(Local Area Network)のフレームには上位のプロトコ
ルの識別をするための識別子が含まれている。ルータは
プロトコル識別子とアドレスを組み合わせて送信先を決
定する。このようなLANのフレームとして、イーサネ
ット(Ethernet)のフレームを例に挙げて説明を行う。
To solve this problem, a normal LAN is used.
The (Local Area Network) frame includes an identifier for identifying a higher level protocol. The router determines the destination by combining the protocol identifier and the address. An Ethernet frame will be described as an example of such a LAN frame.

【0007】図6は、LANの1つであるイーサネット
のフレームの概念図である。このフレームは概念的なも
のであり現実のものとは異なるが、このイーサネットの
フレームの転送先および転送元のアドレスDAおよびS
Aと、既存のプロトコルのプロトコルタイプTYPと、
既存のプロトコルのデータグラムと、通信エラー検出用
データCRCとから構成される。また、既存のプロトコ
ルのデータグラムは、この既存のプロトコルのデータグ
ラムの通信元および通信先のアドレスsaおよびda
と、通信されるデータdataから構成されるとする。
FIG. 6 is a conceptual diagram of an Ethernet frame which is one of LANs. Although this frame is conceptual and different from the actual one, the transfer destination and transfer source addresses DA and S of this Ethernet frame
A and the protocol type TYP of the existing protocol,
It is composed of an existing protocol datagram and a communication error detection data CRC. Also, the datagram of the existing protocol is the source and destination addresses sa and da of the datagram of the existing protocol.
And data to be communicated.

【0008】次に、ルータを介した通信について説明す
る。ここで、図7(a)はルータを用いたネットワーク
接続の概念図、図7(b)はコンピュータAからルータ
Rに入力されるイーサネットのフレームの概念図、図7
(c)はルータRからコンピュータBに出力されるイー
サネットのフレームの概念図である。なお、コンピュー
タA、BのMAC(Media Access Control)アドレス
(イーサネットのアドレス)および既存のプロトコルの
アドレスを、それぞれGA、GBおよびLA、LBと
し、ルータRのMACアドレスをGRとして以下の説明
を続ける。
Next, communication via the router will be described. Here, FIG. 7A is a conceptual diagram of network connection using a router, FIG. 7B is a conceptual diagram of an Ethernet frame input from the computer A to the router R, and FIG.
(C) is a conceptual diagram of an Ethernet frame output from the router R to the computer B. Note that the MAC (Media Access Control) addresses (Ethernet addresses) of the computers A and B and the addresses of existing protocols are GA, GB and LA, LB, respectively, and the MAC address of the router R is GR, and the following description is continued. .

【0009】図7(a)に示すように、データの転送を
行うルータRには、各種のプロトコルのイーサネットの
フレームが入力され、ルータRにおいて、それぞれのプ
ロトコルに応じて転送先が決定され、ルータRからそれ
ぞれの通信先にそれぞれのフレームが出力される。例え
ば、コンピュータAからコンピュータBにデータを送信
する場合、コンピュータAが用いるプロトコルのフレー
ムがルータRに入力され、ルータRにおいて、コンピュ
ータAが用いるプロトコルに応じて転送先が決められ、
その結果、ルータRからコンピュータBにフレームが出
力される。
As shown in FIG. 7A, an Ethernet frame of various protocols is input to the router R that transfers data, and the transfer destination is determined in the router R according to each protocol. Each frame is output from the router R to each communication destination. For example, when transmitting data from the computer A to the computer B, a frame of the protocol used by the computer A is input to the router R, and the transfer destination is determined in the router R according to the protocol used by the computer A.
As a result, the frame is output from the router R to the computer B.

【0010】図7(b)に示すように、コンピュータA
からルータRに転送されるイーサネットのフレームに
は、このフレームの転送先および転送元のアドレスGR
およびGAと、既存のプロトコルのプロトコルタイプT
YPと、既存のプロトコルのデータグラムが含まれる。
また、既存のプロトコルのデータグラムは、通信元およ
び通信先のアドレスLAおよびLBと、通信されるデー
タdataを含んでいる。このイーサネットのフレーム
は、プロトコルタイプTYPの既存のプロトコルのフレ
ームが、イーサネットの転送元のアドレスGAから転送
先のアドレスGRに、即ち、コンピュータAからルータ
Rに転送されることを意味する。
As shown in FIG. 7B, the computer A
The Ethernet frame transferred from the router R to the router R includes the transfer destination and transfer source addresses GR of this frame.
And GA and protocol type T for existing protocols
Includes YP and existing protocol datagrams.
Moreover, the datagram of the existing protocol includes the addresses LA and LB of the communication source and the communication destination, and the data data to be communicated. This Ethernet frame means that a frame of an existing protocol of the protocol type TYP is transferred from the transfer source address GA of the Ethernet to the transfer destination address GR, that is, from the computer A to the router R.

【0011】このイーサネットのフレームがルータRに
入力されると、ルータRはプロトコルタイプTYPとL
Bから転送先を決定する。即ち、ルータは、コンピュー
タBのアドレスLBを自分の持つテーブルで検索して、
コンピュータBのMACアドレスおよび、どのネットワ
ークに接続されているかを知り、コンピュータBの接続
されているネットワークに図7(c)で示されるイーサ
ネットフレームを送出する。即ち、GRはGBに、GA
はGRに変換される。
When this Ethernet frame is input to the router R, the router R receives the protocol types TYPE and L.
The transfer destination is determined from B. That is, the router searches the address LB of the computer B in its own table,
By knowing the MAC address of the computer B and which network it is connected to, the Ethernet frame shown in FIG. 7C is sent to the network to which the computer B is connected. That is, GR is GB, GA is
Is converted to GR.

【0012】図7(c)に示すように、ルータRからコ
ンピュータBに転送されるイーサネットのフレームは、
このフレームの転送先および転送元のアドレスGBおよ
びGRと、既存のプロトコルのプロトコルタイプTYP
と、既存のプロトコルのデータグラムを含んでいる。ま
た、既存のプロトコルのデータグラムは、通信元および
通信先のアドレスLAおよびLBと、通信されるデータ
dataを含んでいる。このイーサネットのフレーム
は、プロトコルタイプTYPの既存のプロトコルのフレ
ームが、イーサネットの転送元のアドレスGRから転送
先のアドレスGBに、即ち、ルータRからコンピュータ
Bに転送されることを意味する。
As shown in FIG. 7C, the Ethernet frame transferred from the router R to the computer B is
The transfer destination and transfer source addresses GB and GR of this frame, and the protocol type TYP of the existing protocol
And contains the datagram of the existing protocol. Moreover, the datagram of the existing protocol includes the addresses LA and LB of the communication source and the communication destination, and the data data to be communicated. This Ethernet frame means that an existing protocol frame of the protocol type TYP is transferred from the Ethernet transfer source address GR to the transfer destination address GB, that is, from the router R to the computer B.

【0013】このように、ルータRにより、送出先の決
定が正しく行われることにより、複数のネットワーク上
に異なる複数のプロトコルのフレームが混在する場合で
あっても、それぞれのコンピュータを一意に識別し、相
互接続してデータ通信を行うことができる。マルチプロ
トコルルータは、各プロトコル毎に別々のアドレス検索
テーブルを用意している。CAMをテーブルに使う場合
は各プロトコル毎にCAMのチップを割り当てることに
なる。
In this way, the router R correctly determines the transmission destination, so that even if frames of different protocols are mixed on a plurality of networks, each computer can be uniquely identified. , Can be interconnected for data communication. The multi-protocol router prepares a separate address lookup table for each protocol. When the CAM is used for the table, the CAM chip is assigned for each protocol.

【0014】最後に、ルータが送出先を決定する場合に
行うアドレス検索への連想メモリの適用例について説明
する。上述するルータRによるアドレス検索において、
連想メモリは、既存のプロトコルの通信先のアドレスL
Bから、イーサネットのフレームの転送先のアドレスG
Bを得るために用いられる。
Finally, an example of application of the associative memory to the address search performed when the router determines the transmission destination will be described. In the address search by the router R described above,
The associative memory is the address L of the communication destination of the existing protocol.
B to Ethernet frame transfer destination address G
Used to get B.

【0015】図8は、従来のネットワークのアドレス検
索への連想メモリの適用例の模式図である。同図におい
て、それぞれの連想メモリは、このネットワークで用い
られる全てのプロトコルと1対1に対応し、それぞれの
連想メモリには、対応するプロトコルのアドレスが、ネ
ットワークに接続される全てのコンピュータについて予
め記憶される。ルータRにそれぞれのプロトコルに応じ
たイーサネットのフレームが入力されると、ルータRに
より、プロトコルタイプTYPに対応する連想メモリが
選択され、この連想メモリにおいて、既存のプロトコル
の通信先のアドレスLBを用いた検索が行われ、高速に
イーサネットの通信先のアドレスGBを得ることができ
る。
FIG. 8 is a schematic diagram of an example of application of an associative memory to a conventional network address search. In the figure, each associative memory has a one-to-one correspondence with all the protocols used in this network, and each associative memory has the address of the corresponding protocol in advance for all computers connected to the network. Remembered. When the Ethernet frame corresponding to each protocol is input to the router R, the router R selects the associative memory corresponding to the protocol type TYP, and the address LB of the communication destination of the existing protocol is used in the associative memory. The search is performed, and the address GB of the communication destination of Ethernet can be obtained at high speed.

【0016】上述する連想メモリのアドレス検索への適
用例においては、送出先アドレスの検索を高速に行うこ
とができる。しかし、従来の連想メモリでは、異なる複
数のプロトコルのデータグラム、特に、そのビット長、
格納順序などが異なるアドレスデータを1つの連想メモ
リで検索することができないため、プロトコル毎に異な
る連想メモリを用いなければならなかった。このため、
使用する連想メモリの個数が増え、コスト高になるとい
う問題点があった。これに対してコストを削減するため
に、連想メモリを使用せずにソフトウェアで検索を行う
と、ソフトウェアによる検索は検索時間がかかり過ぎる
という問題点があった。
In the above-described application example of the associative memory to the address search, the destination address search can be performed at high speed. However, in conventional associative memory, datagrams of different protocols, especially their bit length,
Since it is not possible to retrieve address data with different storage order in one associative memory, it is necessary to use different associative memories for each protocol. For this reason,
There is a problem that the number of associative memories to be used increases and the cost increases. On the other hand, in order to reduce the cost, if the search is performed by software without using the associative memory, the search by software takes a long time.

【0017】[0017]

【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく種々の問題点をかえりみて、所定プロ
トコル識別子が記憶されているエントリを検出するとと
もに、所定プロトコル識別子に基づいてシーケンサを選
択し、このシーケンサにより、所定プロトコル識別子に
より検出されたエントリの中からさらに所定プロトコル
アドレスが記憶されているエントリを検出することによ
り、複数のそれぞれ異なるプロトコルのアドレスを1つ
の連想メモリテーブルで検索することができ、ネットワ
ークの経路制御の高速化および低コスト化を同時に実現
することができるマルチプロトコルアドレス検索用連想
メモリおよびその検索方法を提供することにある。
SUMMARY OF THE INVENTION The object of the present invention is to detect various entries based on the above-mentioned prior art, to detect an entry in which a predetermined protocol identifier is stored, and to control a sequencer based on the predetermined protocol identifier. By selecting and using this sequencer, an entry in which a predetermined protocol address is stored is detected from the entries detected by the predetermined protocol identifier, and a plurality of addresses of different protocols are searched in one associative memory table. (EN) Provided is a multi-protocol address search associative memory and a search method therefor capable of simultaneously realizing high-speed and low-cost route control of a network.

【0018】[0018]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数個の所定ビット長のセグメントから
なるエントリを複数個有する連想メモリテーブルと、一
致検索の手順をプロトコル毎に制御するシーケンサの選
択手段とを備え、前記エントリには少なくともプロトコ
ル識別子およびプロトコルアドレスが記憶され、所定プ
ロトコル識別子に一致するエントリが検出されるととも
に、前記所定プロトコル識別子に応じたシーケンサが前
記選択手段により選択され、前記検出されたエントリに
おいて前記選択されたシーケンサにより、前記セグメン
ト単位の前記プロトコルアドレスの論理積一致検索が行
われることを特徴とするマルチプロトコルアドレス検索
用連想メモリを提供するものである。
In order to achieve the above object, the present invention controls an associative memory table having a plurality of entries each consisting of a plurality of segments having a predetermined bit length, and a matching search procedure for each protocol. Selecting means of a sequencer for performing at least a protocol identifier and a protocol address are stored in the entry, an entry matching the predetermined protocol identifier is detected, and a sequencer corresponding to the predetermined protocol identifier is selected by the selecting means. An associative memory for multi-protocol address search is provided in which the logical product coincidence search of the protocol address in the segment unit is performed by the selected sequencer in the detected entry.

【0019】さらに、前記シーケンサを前記プロトコル
毎に備えるのが好ましい。
Further, it is preferable that the sequencer is provided for each protocol.

【0020】また、本発明は、予めそれぞれのプロトコ
ルに応じたプロトコル識別子およびプロトコルアドレス
をそれぞれのエントリの異なるセグメントに記憶した
後、前記プロトコル識別子が記憶されているセグメント
の一致検索を行い、前記所定プロトコル識別子が記憶さ
れている前記エントリを検出するとともに、前記所定プ
ロトコル識別子に基づいてシーケンサ識別子を獲得し、
次いで、前記シーケンサ識別子により前記所定プロトコ
ル識別子に応じたシーケンサを選択し、その後、前記選
択されたシーケンサの制御に従って、前記所定プロトコ
ル識別子により一致検出されたエントリの前記プロトコ
ルアドレスが記憶されているセグメントの一致検索を行
い、前記所定プロトコルアドレスが記憶されている前記
エントリを検出することを特徴とするマルチプロトコル
アドレスの検索方法を提供するものである。
Further, according to the present invention, the protocol identifier and the protocol address corresponding to each protocol are stored in advance in different segments of the respective entries, and then the segment in which the protocol identifier is stored is searched for a match to perform the predetermined search. Detecting the entry in which a protocol identifier is stored and obtaining a sequencer identifier based on the predetermined protocol identifier,
Next, a sequencer corresponding to the predetermined protocol identifier is selected by the sequencer identifier, and then, according to the control of the selected sequencer, the segment of the segment in which the protocol address of the entry detected as a match by the predetermined protocol identifier is stored. A method for searching a multi-protocol address, which comprises performing a match search and detecting the entry in which the predetermined protocol address is stored.

【0021】ここで、予め前記プロトコル識別子に対応
する前記シーケンサ識別子を前記セグメントの一部に記
憶した後、前記所定プロトコル識別子により一致検出さ
れたエントリの前記セグメントの一部に記憶されたシー
ケンサ識別子を獲得するのが好ましい。
Here, after the sequencer identifier corresponding to the protocol identifier is stored in a part of the segment in advance, the sequencer identifier stored in a part of the segment of the entry whose match is detected by the predetermined protocol identifier is stored. Preferably obtained.

【0022】また、前記所定プロトコル識別子をデコー
ドすることにより、前記シーケンサ識別子を獲得するの
が好ましい。
Further, it is preferable that the sequencer identifier is obtained by decoding the predetermined protocol identifier.

【0023】[0023]

【発明の作用】本発明のマルチプロトコルアドレス検索
用連想メモリは、シーケンサの選択手段、さらにはそれ
ぞれのプロトコルに対応するシーケンサを備えるもので
ある。既に述べたように、それぞれのプロトコルアドレ
スは、ビット長、格納位置などが異なるため、例えばI
PアドレスとIPXアドレスとを同一の検索手順により
検索することはできない。そこで、本発明においては、
ROM、RAM、レジスタなどによるルックアップテー
ブルや、デコード回路などのシーケンサの選択手段を備
えることにより、それぞれのプロトコルに応じてシーケ
ンサを選択し、それぞれのプロトコルに応じて当該プロ
トコルのアドレスを検索することができる。従って、本
発明のマルチプロトコルアドレス検索用連想メモリによ
れば、複数の異なるプロトコルのアドレスを1つの連想
メモリテーブルに記憶して、これらの中から所定プロト
コルの所定アドレスを有するエントリを検出することが
できる。
The associative memory for multi-protocol address search according to the present invention comprises a sequencer selecting means and a sequencer corresponding to each protocol. As described above, each protocol address has a different bit length, storage position, etc.
The P address and the IPX address cannot be searched by the same search procedure. Therefore, in the present invention,
By providing a sequencer selection means such as a lookup table with ROM, RAM, and registers, and a decoding circuit, a sequencer is selected according to each protocol, and an address of the protocol is searched according to each protocol. You can Therefore, according to the associative memory for multi-protocol address search of the present invention, addresses of a plurality of different protocols can be stored in one associative memory table, and an entry having a predetermined address of a predetermined protocol can be detected from these. it can.

【0024】また、本発明のマルチプロトコルアドレス
の検索方法は、それぞれのエントリの異なるセグメント
にプロトコル識別子およびプロトコルアドレスを記憶し
ておき、まず、プロトコル識別子が記憶されているセグ
メントを検索して、所定プロトコル識別子が記憶されて
いるエントリを検出するとともに、この所定プロトコル
識別子からシーケンサ識別子を獲得し、このシーケンサ
識別子によりこのプロトコルに対応するシーケンサを選
択し、続いて、このシーケンサに従って、所定プロトコ
ル識別子により検出されたエントリのプロトコルアドレ
スが記憶されているセグメントを検索して、所定プロト
コルアドレスが記憶されているエントリを検出するもの
である。従って、本発明のマルチプロトコルアドレスの
検索方法によれば、プロトコル識別子により、それぞれ
のプロトコルアドレスがどのプロトコルのアドレスであ
るかを認識できるため、複数の異なるプロトコルのアド
レスを1つの連想メモリに記憶して、これらをプロトコ
ル識別子およびプロトコルアドレスにより検索すること
ができる。これにより、ネットワークの経路制御を高速
で行うことができるとともに、低コストでシステムを構
築することができる。
Further, in the multi-protocol address search method of the present invention, the protocol identifier and the protocol address are stored in different segments of each entry, and first, the segment in which the protocol identifier is stored is searched to determine a predetermined value. Detects the entry in which the protocol identifier is stored, obtains the sequencer identifier from this predetermined protocol identifier, selects the sequencer corresponding to this protocol by this sequencer identifier, and then detects by the predetermined protocol identifier according to this sequencer The segment storing the protocol address of the stored entry is searched to detect the entry storing the predetermined protocol address. Therefore, according to the multi-protocol address search method of the present invention, it is possible to recognize which protocol address each protocol address is from by the protocol identifier, so that addresses of a plurality of different protocols are stored in one associative memory. Then, these can be searched by the protocol identifier and the protocol address. As a result, the route control of the network can be performed at high speed, and the system can be constructed at low cost.

【0025】[0025]

【実施例】以下に、添付の図面に示す好適実施例に基づ
いて、本発明のマルチプロトコルアドレス検索用連想メ
モリおよびその検索方法を詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION The associative memory for multi-protocol address retrieval of the present invention and its retrieval method will be described in detail below with reference to the preferred embodiments shown in the accompanying drawings.

【0026】図1は、本発明のマルチプロトコルアドレ
ス検索用連想メモリの一実施例のブロック図である。こ
のブロック図に示すように、本発明のマルチプロトコル
アドレス検索用連想メモリ10は、それぞれのプロトコ
ルに応じたエントリデータを記憶し、このエントリデー
タと検索データとの一致検索を行う連想メモリテーブル
12と、それぞれのプロトコル毎に設けられ、エントリ
データの検索の手順を制御するシーケンサ(群)14
と、プロトコルに応じてシーケンサ14を選択するシー
ケンサの選択手段16とから構成される。
FIG. 1 is a block diagram of an embodiment of the associative memory for multi-protocol address search according to the present invention. As shown in this block diagram, a multi-protocol address search associative memory 10 of the present invention stores an entry data corresponding to each protocol, and an associative memory table 12 for performing a match search between the entry data and the search data. , A sequencer (group) 14 which is provided for each protocol and controls the procedure for searching entry data 14
And sequencer selecting means 16 for selecting the sequencer 14 according to the protocol.

【0027】また、図2は、上述する連想メモリテーブ
ルの一実施例の概念図である。この連想メモリテーブル
12は、エントリ0,1,…,mから構成され、それぞ
れのエントリ0〜mには、例えば、IPエントリ、IP
Xエントリ、DECNetエントリ、AppleTalk エントリなど
のデータが任意の順序で記憶される。また、それぞれの
エントリ0〜mは、検索の基本単位であるセグメント
0,1,…,nに分割される。なお、それぞれのセグメ
ント0〜nは、同一ビット長を有していても、異なるビ
ット長を有していても良く、また、そのビット長は特に
制限されるものではない。
FIG. 2 is a conceptual diagram of an embodiment of the associative memory table described above. The associative memory table 12 is made up of entries 0, 1, ..., M, and each entry 0 to m has, for example, an IP entry and an IP.
Data such as X entries, DECNet entries and AppleTalk entries are stored in any order. Also, each entry 0 to m is divided into segments 0, 1, ... The segments 0 to n may have the same bit length or different bit lengths, and the bit length is not particularly limited.

【0028】次に、図3は、図2に示す連想メモリテー
ブルのエントリの一実施例の概念図である。エントリの
セグメント0には、プロトコルID(識別子)およびシ
ーケンサIDが記憶され、セグメント1〜nには、プロ
トコルIDに対応するプロトコルアドレスが記憶され
る。なお、それぞれのセグメント0〜nのビット長は、
32〜64ビット程度である。例えば、セグメント1〜
nのビット長が32ビットである場合、セグメント1〜
nに記憶されるプロトコルアドレスは、IPエントリの
場合、IPアドレスは32ビットであるからセグメント
1だけに記憶される。同様に、IPXエントリの場合、
IPXアドレスは80ビットであるからセグメント1,
2およびセグメント3の16ビットまでに記憶される。
このように、セグメントの個数は、セグメントのビット
長およびプロトコルアドレスのビット長に応じて適宜選
択される。
Next, FIG. 3 is a conceptual diagram of an embodiment of an entry of the associative memory table shown in FIG. A segment 0 of the entry stores a protocol ID (identifier) and a sequencer ID, and segments 1 to n store a protocol address corresponding to the protocol ID. The bit length of each segment 0 to n is
It is about 32 to 64 bits. For example, segment 1
If the bit length of n is 32 bits, segments 1 to
In the case of an IP entry, the protocol address stored in n is stored only in segment 1 because the IP address is 32 bits. Similarly, for an IPX entry,
Since the IPX address is 80 bits, segment 1,
Up to 16 bits of 2 and segment 3 are stored.
In this way, the number of segments is appropriately selected according to the bit length of the segment and the bit length of the protocol address.

【0029】ここで、図4に、セグメント0に記憶され
るプロトコルIDおよびシーケンサIDの具体例を示
す。同図においては、説明を容易にするために、どのプ
ロトコルに対応するデータであるかが、例えばIP,I
PXのようにコメントとして示されている。また、プロ
トコルIDは、イーサネット規格によるものが示されて
いる。なお、シーケンサIDは、プロトコルIDに対応
するシーケンサを選択するための番号であり、それぞれ
のプロトコルと1対1に対応する番号である。一例を述
べれば、IPの場合、プロトコルIDは0800(16
進数)であり、これに対するシーケンサIDは番号1で
ある。なお、この図に示す例では、セグメント0は、1
6ビット長のプロトコルIDと、3ビット長のシーケン
サIDとの19ビットの大きさで構成される。
Here, FIG. 4 shows a specific example of the protocol ID and sequencer ID stored in the segment 0. In the figure, in order to facilitate the explanation, the protocol corresponding to which data is
It is shown as a comment like PX. Further, the protocol ID is shown according to the Ethernet standard. The sequencer ID is a number for selecting a sequencer corresponding to the protocol ID, and is a number corresponding to each protocol on a one-to-one basis. As an example, in the case of IP, the protocol ID is 0800 (16
The sequencer ID for this is number 1. In the example shown in this figure, segment 0 is 1
It has a 19-bit size of a 6-bit length protocol ID and a 3-bit length sequencer ID.

【0030】次に、図5に示す連想メモリテーブルの模
式図を用いて、上述するように構成され、複数の異なる
プロトコルに対応するエントリデータが記憶された本発
明の連想メモリにおいて、所定プロトコルのアドレスが
記憶されているエントリの検索方法について述べる。な
お、図5に示す連想メモリテーブルは、エントリ0,
1,…,4から構成され、それぞれのエントリ0,1,
…,4は、セグメント0,1,…,4に分割されてい
る。
Next, referring to the schematic diagram of the associative memory table shown in FIG. 5, in the associative memory of the present invention configured as described above and storing the entry data corresponding to a plurality of different protocols, A method of searching for an entry in which an address is stored will be described. The associative memory table shown in FIG.
1, ..., 4 and each entry 0, 1,
..., 4 are divided into segments 0, 1, ..., 4.

【0031】まず、1回目の検索では、この連想メモリ
テーブルの全てのエントリ0〜4のセグメント0におい
て、シーケンサIDをマスクしながら一致検索が行わ
れ、所定プロトコルIDが記憶されているエントリが検
出される。例えば、図4に示す例のように、検索データ
として0800(16進数)が与えられると、セグメン
ト0のプロトコルIDに0800(16進数)が記憶さ
れたエントリだけが一致検出される。その結果、ここで
はエントリ0,2および3において一致検出され、エン
トリ1および4において不一致が検出されたとする。
First, in the first search, in segment 0 of all entries 0 to 4 of this associative memory table, a match search is performed while masking the sequencer ID, and an entry storing a predetermined protocol ID is detected. To be done. For example, when 0800 (hexadecimal number) is given as the search data as in the example shown in FIG. 4, only the entry in which the protocol ID of segment 0 stores 0800 (hexadecimal number) is detected as a match. As a result, it is assumed here that a match is detected in entries 0, 2 and 3 and a mismatch is detected in entries 1 and 4.

【0032】その後、所定プロトコルIDにより一致検
出されたエントリ0,2または3のセグメント0に記憶
されているシーケンサIDを読み出し、例えば、図4に
示す例では、プロトコルIDが0800(16進数)で
あるエントリに記憶されているシーケンサID、即ち、
番号1を読み出し、このシーケンサIDに応じてシーケ
ンサを選択する。シーケンサが選択されると、所定プロ
トコルIDにより一致検出されたエントリ0,2および
3のセグメント1〜4におけるプロトコルアドレスの検
索手順は、選択されたシーケンサにより制御される。
After that, the sequencer ID stored in the segment 0 of the entry 0, 2 or 3 in which the match is detected by the predetermined protocol ID is read out. For example, in the example shown in FIG. 4, the protocol ID is 0800 (hexadecimal number). Sequencer ID stored in an entry, that is,
The number 1 is read and the sequencer is selected according to this sequencer ID. When the sequencer is selected, the procedure for searching the protocol addresses in the segments 1 to 4 of the entries 0, 2 and 3 which are detected to match by the predetermined protocol ID is controlled by the selected sequencer.

【0033】ここで、上述するシーケンサについて説明
する。既に述べたように、それぞれのエントリのセグメ
ント1〜nに記憶されるプロトコルアドレスは、プロト
コルが異なれば、そのビット長、格納順序などが異な
る。従って、検索しようとするプロトコルに応じて、セ
グメント1〜nにおける検索手順を変更する必要があ
る。この検索手順を制御するのがシーケンサである。な
お、シーケンサは、ネットワークにおいて用いられるプ
ロトコルに対して、1対1に連想メモリの内部または外
部に用意されていれば良い。
Now, the sequencer described above will be described. As described above, the protocol addresses stored in the segments 1 to n of the respective entries have different bit lengths, storage order, etc. when the protocols are different. Therefore, it is necessary to change the search procedure in the segments 1 to n according to the protocol to be searched. The sequencer controls this search procedure. The sequencer may be provided inside or outside the associative memory on a one-to-one basis with respect to the protocol used in the network.

【0034】次に、2回目の検索では、1回目の検索で
セグメント0において所定プロトコルIDにより一致検
出されたエントリ0,2および3のセグメント1におい
て一致検索が行われ、所定プロトコルアドレスの最初の
1セグメント分のデータが記憶されているエントリが検
出される。なお、不一致が検出されたエントリ1および
4のセグメント1においては一致検索は行われない。2
回目の検索の結果、ここではエントリ0および3におい
て一致検出され、エントリ2において不一致が検出され
たとする。
Next, in the second search, a match search is performed in the segments 1 of the entries 0, 2 and 3 which are found to match in the segment 0 by the predetermined protocol ID in the first search, and the first search of the predetermined protocol address is performed. An entry in which data for one segment is stored is detected. It should be noted that no match search is performed on the segment 1 of the entries 1 and 4 in which the mismatch is detected. Two
As a result of the second search, it is assumed here that a match is detected in entries 0 and 3 and a mismatch is detected in entry 2.

【0035】そして、3回目の検索では、2回目の検索
でセグメント1において所定プロトコルアドレスの最初
の1セグメント分のデータにより一致検出されたエント
リ0および3のセグメント2において一致検出が行わ
れ、所定プロトコルアドレスの2番目の1セグメント分
のデータが記憶されているエントリが検出される。な
お、セグメント1において一致検出されなかったエント
リ2のセグメント2においては一致検索は行われない。
3回目の検索の結果、ここではエントリ3において一致
検出され、エントリ0において不一致が検出されたとす
る。従って、エントリ3に所定プロトコルIDおよび所
定プロトコルアドレスが記憶されていることが検出され
る。このように、論理積検索を行うことにより、効率の
良い検索が行われる。
In the third search, the match detection is performed in the segment 2 of the entries 0 and 3 in which the match is detected by the data of the first segment of the predetermined protocol address in the segment 1 in the second search. The entry in which the data for the second segment of the protocol address is stored is detected. Note that no match search is performed on segment 2 of entry 2 for which no match was detected on segment 1.
As a result of the third search, it is assumed here that a match is detected in entry 3 and a mismatch is detected in entry 0. Therefore, it is detected that the predetermined protocol ID and the predetermined protocol address are stored in the entry 3. By performing the logical product search in this way, an efficient search is performed.

【0036】例えば、IPエントリの場合、IPアドレ
スは32ビット(1セグメント)であるから、IPのシ
ーケンサは、所定プロトコルIDにより一致検出された
エントリのセグメント1の検索を行い、所定プロトコル
アドレスが記憶されているエントリを検出する。このよ
うに、IPエントリの場合、セグメント0および1を論
理積検索することにより、所定プロトコルIDおよび所
定プロトコルアドレスが記憶されているエントリを検出
することができる。
For example, in the case of an IP entry, since the IP address is 32 bits (1 segment), the IP sequencer searches the segment 1 of the entry in which the match is detected by the predetermined protocol ID, and the predetermined protocol address is stored. Detected entries. As described above, in the case of the IP entry, the entry in which the predetermined protocol ID and the predetermined protocol address are stored can be detected by performing the logical product search of the segments 0 and 1.

【0037】一方、IPXエントリの場合、IPXアド
レスは80ビット(3セグメント(2セグメント+16
ビット))であるから、IPXのシーケンサは、まず、
所定プロトコルIDにより一致検出されたエントリのセ
グメント1の検索を行い、所定プロトコルアドレスの最
初の1セグメント分のデータが記憶されているエントリ
を検出し、続いて、セグメント1においても所定プロト
コルアドレスの最初の1セグメント分のデータにより一
致検出されたエントリのセグメント2の検索を行って、
所定プロトコルアドレスの2番目の1セグメント分のデ
ータが記憶されているエントリを検出し、さらに、セグ
メント2においても所定プロトコルアドレスの2番目の
1セグメント分のデータにより一致検出されたエントリ
のセグメント3の後半16ビットをマスクして検索を行
い、所定プロトコルアドレスの3番目の1セグメントの
16ビット分のデータが記憶されているエントリを検出
する。このように、IPXエントリの場合、セグメント
0〜3を論理積検索することにより、所定プロトコルI
Dおよび所定プロトコルアドレスが記憶されているエン
トリを検出することができる。
On the other hand, in the case of an IPX entry, the IPX address is 80 bits (3 segments (2 segments + 16
Bit)), the IPX sequencer
The segment 1 of the entry in which the match is detected by the predetermined protocol ID is searched, and the entry in which the data for the first one segment of the predetermined protocol address is stored is detected. Search for segment 2 of the entry found to match by the data of one segment of
The entry in which the data for the second one segment of the predetermined protocol address is stored is detected, and the segment 3 of the entry in which the match is detected by the data for the second one segment of the predetermined protocol address is also detected in segment 2. A search is performed by masking the latter half 16 bits, and an entry in which 16 bits of data of the third one segment of a predetermined protocol address is stored is detected. As described above, in the case of the IPX entry, the predetermined protocol I is obtained by performing the logical product search of the segments 0 to 3.
The entry in which D and the predetermined protocol address are stored can be detected.

【0038】本発明のマルチプロトコルアドレス検索用
連想メモリおよびその検索方法は、基本的に以上のよう
に構成される。なお、本発明のマルチプロトコルアドレ
ス検索用連想メモリおよびその検索方法を実施例に基づ
いて説明したが、本発明はこれに限定されるものではな
い。
The multi-protocol address search associative memory and the search method thereof according to the present invention are basically configured as described above. Although the associative memory for multi-protocol address search and the search method thereof according to the present invention have been described based on the embodiments, the present invention is not limited to this.

【0039】例えば、上述する実施例においては、それ
ぞれのエントリのセグメント0にプロトコルIDおよび
シーケンサIDを記憶しているが、セグメント0には限
定されず、どのセグメントに記憶しても良い。即ち、1
回目の検索において、プロトコルIDが記憶されている
セグメントを検索すれば良い。また、本発明のシーケン
サの選択手段として、セグメント0にシーケンサIDを
記憶し、所定プロトコルIDからこれと1対1に対応す
るシーケンサIDを獲得する、いわゆるルックアップ方
式によりシーケンサIDを獲得しているが、例えば所定
プロトコルIDをデコードすることにより、シーケンサ
IDを獲得しても良い。この場合、図3のエントリの、
シーケンサ識別子の部分は不要となる。同様に、シーケ
ンサIDを連想メモリテーブルではなく、他のメモリ装
置、例えばレジスタ、RAM、ROMなどに記憶するよ
う構成しても良いし、これらのメモリ装置や上述するデ
コード回路などは、本発明の連想メモリの内部あるいは
外部に設けても良い。さらに、それぞれのエントリに
は、少なくともプロトコルIDあるいはシーケンサID
およびプロトコルアドレスが記憶されるが、例えばこれ
らのデータ以外のデータを記憶するように構成しても良
い。
For example, in the above-described embodiment, the protocol ID and the sequencer ID are stored in the segment 0 of each entry, but it is not limited to the segment 0 and may be stored in any segment. That is, 1
In the second search, the segment in which the protocol ID is stored may be searched. As the sequencer selection means of the present invention, the sequencer ID is stored in the segment 0, and the sequencer ID corresponding to this one-to-one is acquired from the predetermined protocol ID. However, the sequencer ID may be acquired by decoding a predetermined protocol ID, for example. In this case, in the entry of FIG.
The sequencer identifier part is unnecessary. Similarly, the sequencer ID may be stored not in the associative memory table but in another memory device, for example, a register, a RAM, a ROM, etc., and these memory devices and the above-mentioned decoding circuit etc. It may be provided inside or outside the associative memory. Furthermore, each entry must contain at least the protocol ID or sequencer ID.
Although the protocol address is stored, data other than these data may be stored.

【0040】[0040]

【発明の効果】以上詳細に説明した様に、本発明のマル
チプロトコルアドレス検索用連想メモリは、それぞれの
プロトコルに応じてプロトコルアドレスの検索手順を制
御するシーケンサの選択手段を有するものである。ま
た、本発明のマルチプロトコルアドレスの検索方法は、
予め連想メモリテーブルのそれぞれのエントリに、プロ
トコルIDおよびプロトコルアドレスをそれぞれ異なる
セグメントに記憶した後、まず、プロトコルIDが記憶
されたセグメントを検索して、所定プロトコルIDが記
憶されているエントリを検出するとともに、この所定プ
ロトコルIDに基づいてシーケンサを選択し、続いて、
選択されたシーケンサにより、所定プロトコルIDによ
り検出されたエントリのプロトコルアドレスが記憶され
たセグメントを検索して、所定プロトコルアドレスが記
憶されているエントリを検出するものである。即ち、本
発明のマルチプロトコルアドレス検索用連想メモリおよ
びその検索方法によれば、複数の異なるプロトコルアド
レスを1つの連想メモリで検索することができるため、
高速にネットワークの経路制御ができることは勿論、低
コスト化も同時に実現することができる。
As described in detail above, the associative memory for multi-protocol address retrieval of the present invention has a sequencer selection means for controlling the protocol address retrieval procedure according to each protocol. Further, the method of searching a multi-protocol address of the present invention
After storing the protocol ID and the protocol address in different segments in each entry of the associative memory table in advance, first, the segment in which the protocol ID is stored is searched to detect the entry in which the predetermined protocol ID is stored. At the same time, a sequencer is selected based on this predetermined protocol ID, and subsequently,
The selected sequencer searches the segment in which the protocol address of the entry detected by the predetermined protocol ID is stored, and detects the entry in which the predetermined protocol address is stored. That is, according to the associative memory for multi-protocol address search and the searching method thereof of the present invention, a plurality of different protocol addresses can be searched by one associative memory.
It is possible to control the network route at high speed, and at the same time, it is possible to realize cost reduction.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のマルチプロトコルアドレス検索用連想
メモリの一実施例のブロック図である。
FIG. 1 is a block diagram of an embodiment of an associative memory for multi-protocol address search according to the present invention.

【図2】本発明のマルチプロトコルアドレス検索用連想
メモリにおける連想メモリテーブルの一実施例の概念図
である。
FIG. 2 is a conceptual diagram of an embodiment of an associative memory table in the associative memory for multi-protocol address search according to the present invention.

【図3】本発明のマルチプロトコルアドレス検索用連想
メモリにおける連想メモリテーブルのエントリの一実施
例の概念図である。
FIG. 3 is a conceptual diagram of an embodiment of an entry of an associative memory table in the associative memory for multi-protocol address search of the present invention.

【図4】本発明のマルチプロトコルアドレス検索用連想
メモリにおける連想メモリテーブルのエントリのセグメ
ント0の一実施例の概念図である。
FIG. 4 is a conceptual diagram of an embodiment of segment 0 of an entry of an associative memory table in the associative memory for multiprotocol address search of the present invention.

【図5】本発明のマルチプロトコルアドレスの検索方法
を説明する一実施例の概念図である。
FIG. 5 is a conceptual diagram of an embodiment for explaining a multi-protocol address search method of the present invention.

【図6】イーサネットのフレームの概念図である。FIG. 6 is a conceptual diagram of an Ethernet frame.

【図7】(a)はルータを用いたネットワーク接続の概
念図、(b)はコンピュータAからルータRに入力され
るイーサネットのフレームの概念図、(c)はルータR
からコンピュータBに出力されるイーサネットのフレー
ムの概念図である。
7A is a conceptual diagram of network connection using a router, FIG. 7B is a conceptual diagram of an Ethernet frame input from a computer A to a router R, and FIG. 7C is a router R.
3 is a conceptual diagram of an Ethernet frame output from the computer to the computer B. FIG.

【図8】従来のネットワークのアドレス検索への連想メ
モリの適用例の模式図である。
FIG. 8 is a schematic diagram of an example of application of an associative memory to address search of a conventional network.

【図9】従来のルータを用いたネットワーク接続の概念
図である。
FIG. 9 is a conceptual diagram of network connection using a conventional router.

【符号の説明】[Explanation of symbols]

1,2,3 コンピュータ 10 連想メモリ(CAM) 12 連想メモリテーブル 14 シーケンサ 16 シーケンサの選択手段 1, 2 and 3 computer 10 associative memory (CAM) 12 associative memory table 14 sequencer 16 sequencer selection means

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】複数個の所定ビット長のセグメントからな
るエントリを複数個有する連想メモリテーブルと、一致
検索の手順をプロトコル毎に制御するシーケンサの選択
手段とを備え、 前記エントリには少なくともプロトコル識別子およびプ
ロトコルアドレスが記憶され、所定プロトコル識別子に
一致するエントリが検出されるとともに、前記所定プロ
トコル識別子に応じたシーケンサが前記選択手段により
選択され、前記検出されたエントリにおいて前記選択さ
れたシーケンサにより、前記セグメント単位の前記プロ
トコルアドレスの論理積一致検索が行われることを特徴
とするマルチプロトコルアドレス検索用連想メモリ。
1. An associative memory table having a plurality of entries each consisting of a plurality of segments having a predetermined bit length, and a sequencer selecting means for controlling a procedure of matching search for each protocol, wherein at least a protocol identifier is provided in the entry. And a protocol address are stored, an entry that matches the predetermined protocol identifier is detected, and a sequencer corresponding to the predetermined protocol identifier is selected by the selecting means, and the selected sequencer in the detected entry An associative memory for multi-protocol address search, wherein a logical product coincidence search of the protocol addresses in segment units is performed.
【請求項2】さらに、前記シーケンサを前記プロトコル
毎に備える請求項1に記載のマルチプロトコルアドレス
検索用連想メモリ。
2. The associative memory for multi-protocol address search according to claim 1, further comprising the sequencer for each of the protocols.
【請求項3】予めそれぞれのプロトコルに応じたプロト
コル識別子およびプロトコルアドレスをそれぞれのエン
トリの異なるセグメントに記憶した後、 前記プロトコル識別子が記憶されているセグメントの一
致検索を行い、前記所定プロトコル識別子が記憶されて
いる前記エントリを検出するとともに、前記所定プロト
コル識別子に基づいてシーケンサ識別子を獲得し、 次いで、前記シーケンサ識別子により前記所定プロトコ
ル識別子に応じたシーケンサを選択し、 その後、前記選択されたシーケンサの制御に従って、前
記所定プロトコル識別子により一致検出されたエントリ
の前記プロトコルアドレスが記憶されているセグメント
の一致検索を行い、前記所定プロトコルアドレスが記憶
されている前記エントリを検出することを特徴とするマ
ルチプロトコルアドレスの検索方法。
3. A protocol identifier and a protocol address according to each protocol are stored in advance in different segments of each entry, and then a matching search is performed on the segment in which the protocol identifier is stored, and the predetermined protocol identifier is stored. Detected the entry and obtains a sequencer identifier based on the predetermined protocol identifier, then selects a sequencer corresponding to the predetermined protocol identifier by the sequencer identifier, and then controls the selected sequencer. According to the above, a segment matching search is performed on a segment storing the protocol address of the entry detected to match by the predetermined protocol identifier, and the entry storing the predetermined protocol address is detected. Search method of multi-protocol address.
【請求項4】予め前記プロトコル識別子に対応する前記
シーケンサ識別子を前記セグメントの一部に記憶した
後、 前記所定プロトコル識別子により一致検出されたエント
リの前記セグメントの一部に記憶されたシーケンサ識別
子を獲得する請求項3に記載のマルチプロトコルアドレ
スの検索方法。
4. The sequencer identifier corresponding to the protocol identifier is stored in a part of the segment in advance, and then the sequencer identifier stored in a part of the segment of the entry whose match is detected by the predetermined protocol identifier is obtained. The method of searching a multi-protocol address according to claim 3.
【請求項5】前記所定プロトコル識別子をデコードする
ことにより、前記シーケンサ識別子を獲得する請求項3
に記載のマルチプロトコルアドレスの検索方法。
5. The sequencer identifier is obtained by decoding the predetermined protocol identifier.
Multi-protocol address search method described in.
JP01510295A 1995-02-01 1995-02-01 Multi-protocol address search associative memory and its search method Expired - Lifetime JP3662618B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01510295A JP3662618B2 (en) 1995-02-01 1995-02-01 Multi-protocol address search associative memory and its search method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01510295A JP3662618B2 (en) 1995-02-01 1995-02-01 Multi-protocol address search associative memory and its search method

Publications (2)

Publication Number Publication Date
JPH08212790A true JPH08212790A (en) 1996-08-20
JP3662618B2 JP3662618B2 (en) 2005-06-22

Family

ID=11879485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01510295A Expired - Lifetime JP3662618B2 (en) 1995-02-01 1995-02-01 Multi-protocol address search associative memory and its search method

Country Status (1)

Country Link
JP (1) JP3662618B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151709A (en) * 1998-11-12 2000-05-30 Nec Corp Routing address retrieving system
WO2004032435A1 (en) * 2002-10-03 2004-04-15 In4S Inc. Bit string check method and device
JP5575997B1 (en) * 2013-03-13 2014-08-20 長瀬産業株式会社 Semiconductor device and entry address writing / reading method for semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151709A (en) * 1998-11-12 2000-05-30 Nec Corp Routing address retrieving system
WO2004032435A1 (en) * 2002-10-03 2004-04-15 In4S Inc. Bit string check method and device
CN1324861C (en) * 2002-10-03 2007-07-04 In4S公司 Bit string check method and device
JP5575997B1 (en) * 2013-03-13 2014-08-20 長瀬産業株式会社 Semiconductor device and entry address writing / reading method for semiconductor device
US9240237B2 (en) 2013-03-13 2016-01-19 Nagase & Co., Ltd. Semiconductor device and method of writing/reading entry address into/from semiconductor device

Also Published As

Publication number Publication date
JP3662618B2 (en) 2005-06-22

Similar Documents

Publication Publication Date Title
US5978378A (en) Method and apparatus for VLAN support
US5815664A (en) Address reporting device and method for detecting authorized and unauthorized addresses in a network environment
US6876654B1 (en) Method and apparatus for multiprotocol switching and routing
US8005084B2 (en) Mirroring in a network device
US7280752B2 (en) Network address routing using multiple routing identifiers
US10333845B2 (en) Forwarding data packets
US20060098644A1 (en) Translating native medium access control (MAC) addresses to hierarchical MAC addresses and their use
US10715439B2 (en) Longest prefix matching providing packet processing and/or memory efficiencies in processing of packets
JPH10164118A (en) Inter-lan connecting device
CN107317752B (en) Method and device for forwarding data message
JPH06261078A (en) Table retrieval method and router
JP2000196672A (en) Inter-network repeater
US7068652B2 (en) Pointer based binary search engine and method for use in network devices
US7145911B2 (en) Method and system for parallel hash transformation for an address input
US6965945B2 (en) System and method for slot based ARL table learning and concurrent table search using range address insertion blocking
US8018935B2 (en) Address search
JP3662618B2 (en) Multi-protocol address search associative memory and its search method
JP3132426B2 (en) High-speed LAN switching control method and system
US20060274654A1 (en) Range matching
JP3558151B2 (en) Data search circuit
JP3189784B2 (en) Layer 3 multicast transmission method
JP3508057B2 (en) Layer 3 switch
JP3567903B2 (en) Address search apparatus, method and recording medium recording the same
JP2001186184A (en) System for retrieving transfer destination information
JPH11122280A (en) Switching hub function

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130401

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term