JPH0820461B2 - Motion detector - Google Patents

Motion detector

Info

Publication number
JPH0820461B2
JPH0820461B2 JP62334371A JP33437187A JPH0820461B2 JP H0820461 B2 JPH0820461 B2 JP H0820461B2 JP 62334371 A JP62334371 A JP 62334371A JP 33437187 A JP33437187 A JP 33437187A JP H0820461 B2 JPH0820461 B2 JP H0820461B2
Authority
JP
Japan
Prior art keywords
pulse signal
output
circuit
signal
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62334371A
Other languages
Japanese (ja)
Other versions
JPH01174974A (en
Inventor
直哉 岡田
誠 後藤
剛 下畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62334371A priority Critical patent/JPH0820461B2/en
Publication of JPH01174974A publication Critical patent/JPH01174974A/en
Publication of JPH0820461B2 publication Critical patent/JPH0820461B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、回転体もしくは直進移動体のごとき可動体
の動作検出装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motion detecting device for a movable body such as a rotating body or a rectilinear moving body.

従来の技術 第3図、第4図(A)〜(C)に従来の動作検出装置
(回転体の場合には回転検出装置、直進移動体の場合に
は移動検出装置)の構成及び動作波形を示す。動作検出
装置の働きは、可動体における動作方向情報の信号と動
作速度に伴う動作パルス信号を出力することである。
Prior Art FIGS. 3 and 4 (A) to (C) show the configuration and operation waveforms of a conventional motion detection device (a rotation detection device in the case of a rotating body, a movement detection device in the case of a straight moving body). Indicates. The function of the motion detecting device is to output a signal of motion direction information in the movable body and a motion pulse signal accompanying the motion speed.

可動体の動作に同期した位相の異なる2相のパルス信
号s2(第2相)及びパルス信号s1(第1相)がそれぞれ
フリップ・フロップ回路100のデータ端子D及びクロッ
ク端子CKに入力され、入力信号s1の立ち上がりエッジで
の入力信号s2の状態を検出して出力端子Qより動作方向
出力yを出力する。動作方向出力yは、第1相のパルス
信号s1が第2相のパルス信号s2よりも進んだ状態ではロ
ー・レベルとなり、第1相のパルス信号S1が第2相のパ
ルス信号S2よりも遅れた状態ではハイ・レベルとなる。
動作パルス信号pは、入力信号の第1相(s1)を用いて
いる。
Two-phase pulse signals s2 (second phase) and pulse signals s1 (first phase) having different phases synchronized with the operation of the movable body are input to the data terminal D and the clock terminal CK of the flip-flop circuit 100, respectively, and input. The state of the input signal s2 at the rising edge of the signal s1 is detected and the operation direction output y is output from the output terminal Q. The operation direction output y becomes a low level when the first-phase pulse signal s1 is ahead of the second-phase pulse signal s2, and the first-phase pulse signal S1 lags behind the second-phase pulse signal S2. It becomes high level when it is in a closed state.
The operation pulse signal p uses the first phase (s1) of the input signal.

発明が解決しようとする問題点 しかしながら従来の動作検出装置では、動作方向出力
を入力信号の第1相の立ち上がりエッジのみで検出して
いるため実際の反転位置より反転検出位置が遅れる場合
がある。また動作方向出力yは、フリップ・フロップ10
0のゲート遅延のため動作パルス信号よりも僅かに遅れ
る。このため例えば動作検出装置の次段に正方向の動作
の場合はアップカウント、逆方向の動作では、ダウンカ
ウント動作をするアップダウン方式のカウンタを動作さ
せる場合カウント誤差を生じるという問題を有してい
た。
Problems to be Solved by the Invention However, in the conventional motion detection device, the reversal detection position may be delayed from the actual reversal position because the motion direction output is detected only by the rising edge of the first phase of the input signal. The operation direction output y is the flip-flop 10
Due to the gate delay of 0, the operation pulse signal is slightly delayed. Therefore, for example, there is a problem that a count error occurs in the next stage of the motion detection device in the case of a forward operation, and in the reverse operation, when operating an up-down type counter that performs a down-count operation. It was

本発明は上記問題点に鑑み、動作方向検出精度を高め
かつ次段のカウンタにおいて動作パルス数のカウント誤
差を発生しない動作検出装置を提供するものである。
In view of the above problems, the present invention provides an operation detecting device which improves the accuracy of operation direction detection and does not generate a counting error of the number of operation pulses in the counter at the next stage.

問題点を解決するための手段 上記問題点を解決するために、本発明の動作検出装置
では、可動体の動作に同期した第1のパルス信号を発生
する第1のパルス発生器と、前記可動体の動作に同期し
て前記第1のパルス信号と位相の異なる第2のパルス信
号を発生する第2のパルス発生器と、前記第1のパルス
信号の状態と前記第2のパルス信号の状態が一致すると
きに一方の状態になり、一致しないときに他方の状態に
なる出力信号を得る論理回路と、前記第1のパルス信号
の立ち上がりエッジ及び立ち下がりエッジの両方のエッ
ジにおいて所定の時間幅の出力パルス信号を得る第1の
両エッジ検出回路と、前記第2のパルス信号の立ち上が
りエッジ及び立ち下がりエッジの両方のエッジにおいて
所定の時間幅の出力パルス信号を得る第2の両エッジ検
出回路と、前記論理回路の出力信号の状態を前記第1の
両エッジ検出回路の出力パルス信号発生時に入力・保持
し、前記論理回路の出力信号の反転状態を前記第2の両
エッジ検出回路の出力パルス信号発生時に入力・保持す
るフリップ・フロップ回路を含んで構成され、前記第1
の両エッジ検出回路の出力パルス信号発生時点及び前記
第2の両エッジ検出回路の出力パルス信号発生時点にお
いて前記可動体の動作方向を検出し、前記フリップ・フ
ロップ回路の出力信号により動作方向出力を得る方向検
出回路と、前記第1の両エッジ検出回路の出力パルス信
号及び前記第2の両エッジ検出回路の出力パルス信号を
合成し、前記第1の両エッジ検出回路及び前記第2の両
エッジ検出回路の出力パルス信号発生エッジよりも所定
の時間幅遅れて変化する動作パルス信号を得る動作パル
ス発生回路を具備するという構成を備えたものである。
Means for Solving the Problems In order to solve the above problems, in the motion detecting device of the present invention, a first pulse generator that generates a first pulse signal synchronized with the motion of the movable body, and the movable body are provided. A second pulse generator that generates a second pulse signal having a phase different from that of the first pulse signal in synchronization with the movement of the body, the state of the first pulse signal, and the state of the second pulse signal And a logic circuit that obtains an output signal that is in one state when they do not match and that is in the other state when they do not match, and a predetermined time width at both the rising edge and the falling edge of the first pulse signal. First edge detection circuit for obtaining the output pulse signal of the second pulse signal, and the second both edge circuit for obtaining the output pulse signal of a predetermined time width at both the rising edge and the falling edge of the second pulse signal. The state of the output signal of the edge detection circuit and the logic circuit is input and held when the output pulse signal of the first both-edge detection circuit is generated, and the inverted state of the output signal of the logic circuit is detected by the second both-edge detection. A first flip-flop circuit for inputting / holding when an output pulse signal of the circuit is generated;
The operation direction of the movable body is detected at the time point when the output pulse signal of the both edge detection circuit and the time point when the output pulse signal of the second both edge detection circuit is generated, and the operation direction output is made by the output signal of the flip-flop circuit. The obtained direction detection circuit, the output pulse signal of the first both-edge detection circuit and the output pulse signal of the second both-edge detection circuit are combined to obtain the first both-edge detection circuit and the second both-edges. The configuration includes an operation pulse generation circuit that obtains an operation pulse signal that changes with a predetermined time delay from the output pulse signal generation edge of the detection circuit.

作用 本発明は、上記の構成によって動作方向出力を位相の
異なる2つの入力パルス信号の各々の立ち上がりエッジ
及び立ち下がりエッジで検出し出力することができる。
又動作パルス信号は、動作方向出力よりも必ず遅れて出
力されることとなる。
Operation According to the present invention, the output in the operation direction can be detected and output at the rising edge and the falling edge of each of the two input pulse signals having different phases by the above configuration.
Further, the operation pulse signal is always output later than the operation direction output.

実施例 以下、本発明の動作検出装置の一実施例について、図
面を参照しながら説明する。第1図は、本発明の一実施
例の回路構成図である。第2図(A)〜(J)は、第1
図に於ける要部信号波形図である。1は第1のパルス発
生器であり、可動体の動作に同期した第1相のパルス信
号S1を発生する。2は第2のパルス発生器であり、前記
可動体の動作に同期して前記第1相のパルス信号S1と位
相の異なる第2相のパルス信号S2を発生する。3は排他
的論理和回路であり、第1相のパルス信号S1と第2相の
パルス信号S2が入力されS1とS2が不一致のときのみにハ
イ・レベルとなる信号aを出力する。4は第1の両エッ
ジ検出回路であり、Dフリップ・フロップ40,41と排他
的論理和回路42により構成されている。Dフリップ・フ
ロップ40は、データ入力端子D1に第1相のパルス信号S1
を入力してクロック端子CK1に入力される基準クロックC
LK(但し、基準クロックCLKの周波数は、第1相のパル
ス信号S1及び第2相のパルス信号S2の周波数よりも十分
に高い。)の立ち上がりエッジによって同期化して出力
端子Q1から出力する。Dフリップ・フロップ41は、デー
タ入力端子D2にDフリップ・フロップ40の出力端子Q1か
らの出力信号を入力してクロック端子CK2に入力される
基準クロックCLKの立ち上がりエッジによって同期化し
て出力端子Q2から出力する。排他的論理和回路42は、D
フリップ・フロップ40の出力端子Q1からの出力信号及び
Dフリップ・フロップ41の出力端子Q2からの出力信号を
入力して、不一致のときのみハイ・レベルとなるパルス
信号bを出力する。5は第2の両エッジ検出回路であ
り、Dフリップ・フロップ50,51と排他的論理和回路52
により構成されている。Dフリップ・フロップ50は、デ
ータ入力端子D3に第2相のパルス信号S2を入力してクロ
ック端子CK3に入力される基準クロックCLKの立ち上がり
エッジによって同期化して出力端子Q3から出力する。D
フリップ・フロップ51は、データ入力端子D4にDフリッ
プ・フロップ50の出力端子Q3からの出力信号を入力して
クロック端子CK4に入力される基準クロックCLKの立ち上
がりエッジによって同期化して出力端子Q4から出力す
る。排他的論理和回路52は、Dフリップ・フロップ50の
出力端子Q3からの出力信号及びDフリップ・フロップ51
の出力端子Q4からの出力信号を入力して、不一致のとき
のみハイ・レベルとなるパルス信号cを出力する。6は
方向検出回路であり、インバータ回路60とアンド回路6
1,62,63,64とオア回路65,66及びノア回路67,68によって
構成される。インバータ回路60は排他的論理和回路3の
出力信号を入力して反転した信号を出力する。アンド回
路61及び63は第1の両エッジ検出回路4の出力信号bを
入力して、アンド回路61は排他的論理和回路3の出力信
号がハイ・レベルのときのみ、アンド回路63は排他的論
理和回路3の出力信号がロー・レベルのときのみ第1の
両エッジ検出回路4の出力信号bを出力する。アンド回
路62及び64は第2の両エッジ検出回路5の出力信号cを
入力して、アンド回路62は排他的論理和回路3の出力信
号がロー・レベルのときのみ、アンド回路64は排他的論
理和回路3の出力信号がハイ・レベルのときのみ第2の
両エッジ検出回路5の出力信号cを出力する。ノア回路
65はアンド回路61及び62の出力信号を入力して、合成し
た出力信号dを出力する。ノア回路66はアンド回路63及
び64の出力信号を入力して、合成した出力信号eを出力
する。よって第1相のパルス信号S1と第2相のパルス信
号S2の立ち上がり及び立ち下がりエッデを検出したパル
ス信号は、第1相のパルス信号S1が第2相のパルス信号
S2よりも進んだ状態(第1の状態)ではノア回路65より
出力され、第1相のパルス信号S1が第2相のパルス信号
S2よりも遅れた状態(第2の状態)では、ノア回路66よ
り出力される。オア回路65の出力信号dはノア回路67に
入力され、オア回路66の出力信号eはノア回路68に入力
される。ノア回路67,68によって構成されるフリップ・
フロップ回路によってノア回路67が出力する動作方向出
力Yは、第1の状態のときにはロー・レベルとなり、第
2の状態のときにはハイ・レベルとなる。この動作方向
出力Yは、第1相のパルス信号S1と第2相のパルス信号
S2の立ち上がり及び立ち下がりエッジで検出が行われて
いるために従来例で示されている第1相のパルス信号S1
の立ち上がりエッジでのみ検出する場合よりも精度が高
い。7は動作パルス発生回路で、オア回路70、インバー
タ回路71及びDフリップ・フロップ72によって構成され
ている。ノア回路70は第1の両エッジ検出回路4の出力
信号b及び第2の両エッジ検出回路5の出力信号cを入
力して論理和を出力する。インバータ回路71は基準クロ
ックCLKを入力して反転信号を出力する。Dフリップ・
フロップ72はデータ端子D5にノア回路70の出力信号を入
力しインバータ回路71の出力信号の立ち上がりエッジに
よって同期化して出力端子Q5から動作パルス信号Pを出
力する。動作パルス信号Pは第1の両エッジ検出回路4
の出力信号b及び第2の両エッジ検出回路5の出力信号
cよりも基準クロックCLKの半周期分遅れたパルス信号
となる。動作方向の検出は、第1の両エッジ検出回路4
の出力信号b及び第2の両エッジ検出回路5の出力信号
cの立ち上がりエッジで行われるために動作パルス信号
Pは、動作方向出力Yよりも必ず遅れて発生する。また
動作パルス信号Pは、第1相のパルス信号S1と第2相の
パルス信号S2の立ち上がり及び立ち下がりエッジを検出
したパルス信号であるため従来例に示された動作パルス
信号の4倍の周波数すなわち4逓倍していることにな
る。
Embodiment An embodiment of the motion detecting device of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit configuration diagram of an embodiment of the present invention. 2 (A) to (J) show the first
FIG. 4 is a signal waveform diagram of a main part in the figure. Reference numeral 1 is a first pulse generator, which generates a first-phase pulse signal S1 synchronized with the operation of the movable body. A second pulse generator 2 generates a second-phase pulse signal S2 having a phase different from that of the first-phase pulse signal S1 in synchronization with the operation of the movable body. Reference numeral 3 denotes an exclusive OR circuit, which outputs a signal a which becomes a high level only when the first-phase pulse signal S1 and the second-phase pulse signal S2 are input and S1 and S2 do not match. Reference numeral 4 is a first both-edge detection circuit, which is composed of D flip-flops 40 and 41 and an exclusive OR circuit 42. The D flip-flop 40 has a first phase pulse signal S1 at the data input terminal D1.
Of the reference clock C input to the clock terminal CK1
The frequency of the reference clock CLK (however, the frequency of the reference clock CLK is sufficiently higher than the frequencies of the pulse signal S1 of the first phase and the pulse signal S2 of the second phase) is synchronized and output from the output terminal Q1. The D flip-flop 41 inputs the output signal from the output terminal Q1 of the D flip-flop 40 to the data input terminal D2 and synchronizes with the rising edge of the reference clock CLK input to the clock terminal CK2 to output from the output terminal Q2. Output. The exclusive OR circuit 42 is D
The output signal from the output terminal Q1 of the flip-flop 40 and the output signal from the output terminal Q2 of the D flip-flop 41 are input, and a pulse signal b which becomes high level only when they do not match is output. Reference numeral 5 is a second both-edge detection circuit, which is a D flip-flop 50, 51 and an exclusive OR circuit 52.
It consists of. The D flip-flop 50 inputs the second phase pulse signal S2 to the data input terminal D3, synchronizes with the rising edge of the reference clock CLK input to the clock terminal CK3, and outputs from the output terminal Q3. D
The flip-flop 51 inputs the output signal from the output terminal Q3 of the D flip-flop 50 to the data input terminal D4, synchronizes with the rising edge of the reference clock CLK input to the clock terminal CK4, and outputs from the output terminal Q4. To do. The exclusive OR circuit 52 outputs the output signal from the output terminal Q3 of the D flip-flop 50 and the D flip-flop 51.
The output signal from the output terminal Q4 is input to output the pulse signal c which becomes high level only when there is a mismatch. 6 is a direction detection circuit, which is an inverter circuit 60 and an AND circuit 6
1, 62, 63, 64, OR circuits 65, 66 and NOR circuits 67, 68. The inverter circuit 60 inputs the output signal of the exclusive OR circuit 3 and outputs an inverted signal. The AND circuits 61 and 63 receive the output signal b of the first both-edge detection circuit 4, and the AND circuit 61 outputs the exclusive OR circuit 3 only when the output signal is high level. The output signal b of the first both-edge detection circuit 4 is output only when the output signal of the OR circuit 3 is low level. The AND circuits 62 and 64 receive the output signal c of the second both-edge detection circuit 5, and the AND circuit 62 outputs the exclusive OR circuit 3 only when the output signal of the exclusive OR circuit 3 is low level. Only when the output signal of the OR circuit 3 is at the high level, the output signal c of the second both edge detection circuit 5 is output. Noah circuit
65 receives the output signals of the AND circuits 61 and 62 and outputs a combined output signal d. The NOR circuit 66 inputs the output signals of the AND circuits 63 and 64 and outputs a combined output signal e. Therefore, the pulse signal in which the rising and falling edges of the first-phase pulse signal S1 and the second-phase pulse signal S2 are detected is the first-phase pulse signal S1 being the second-phase pulse signal.
In the state (first state) in which S2 is advanced, the NOR circuit 65 outputs the pulse signal S1 of the first phase to the pulse signal of the second phase.
In the state delayed from S2 (second state), it is output from the NOR circuit 66. The output signal d of the OR circuit 65 is input to the NOR circuit 67, and the output signal e of the OR circuit 66 is input to the NOR circuit 68. Flip composed of NOR circuit 67, 68
The operation direction output Y output from the NOR circuit 67 by the flop circuit is low level in the first state and high level in the second state. This operation direction output Y is the pulse signal S1 of the first phase and the pulse signal of the second phase.
Since the detection is performed at the rising and falling edges of S2, the pulse signal S1 of the first phase shown in the conventional example is shown.
It is more accurate than detecting only on the rising edge of. Reference numeral 7 is an operation pulse generation circuit, which is composed of an OR circuit 70, an inverter circuit 71, and a D flip-flop 72. The NOR circuit 70 inputs the output signal b of the first both-edge detection circuit 4 and the output signal c of the second both-edge detection circuit 5 and outputs a logical sum. The inverter circuit 71 inputs the reference clock CLK and outputs an inverted signal. D flip
The flop 72 inputs the output signal of the NOR circuit 70 to the data terminal D5, synchronizes with the rising edge of the output signal of the inverter circuit 71, and outputs the operation pulse signal P from the output terminal Q5. The operation pulse signal P is the first both-edge detection circuit 4
2 and the output signal c of the second both edge detection circuit 5 are pulse signals delayed by a half cycle of the reference clock CLK. The operation direction is detected by the first both-edge detection circuit 4
The output of the output signal b and the output signal c of the second both-edge detection circuit 5 are performed at the rising edges, so that the operation pulse signal P is always generated later than the operation direction output Y. Since the operation pulse signal P is a pulse signal in which the rising and falling edges of the first-phase pulse signal S1 and the second-phase pulse signal S2 are detected, the operation pulse signal P has a frequency four times that of the operation pulse signal shown in the conventional example. That is, it means that the frequency is multiplied by 4.

以上のように本実施例によれば、可動体の動作に同期
した第1相のパルス信号と第2相のパルス信号の不一致
状態を、第1相の入力パルス信号と第2相の入力パルス
信号の立ち上がり及び立ち下がりの両エッジで検出する
ことによって精度の高い動作方向出力を得ることが出来
る。また、両エッジ検出部の出力パルス信号を所定の時
間幅遅らせて動作パルス信号とすることにより動作方向
出力よりも必ず遅れて出力する動作パルス信号を得るこ
とが出来る。また本発明の動作検出装置の具体的な実施
例は、上述の実施例に限定されるものではなく、本発明
の主旨を変えずに種々の変形が可能である。
As described above, according to the present embodiment, the disagreement between the pulse signal of the first phase and the pulse signal of the second phase, which are synchronized with the operation of the movable body, is changed to the input pulse signal of the first phase and the input pulse of the second phase. By detecting at both the rising and falling edges of the signal, it is possible to obtain a highly accurate output in the operating direction. Further, by delaying the output pulse signal of the both edge detectors by a predetermined time width to obtain the operation pulse signal, it is possible to obtain the operation pulse signal which is always output later than the operation direction output. Further, the specific embodiment of the operation detecting device of the present invention is not limited to the above-mentioned embodiment, and various modifications can be made without changing the gist of the present invention.

発明の効果 以上のように本発明の動作検出装置によれば、 (A)第1のパルス信号の両エッジ発生時点及び第2の
パルス信号の両エッジ発生時点において、正確な動作方
向出力の検出が可能になる。
EFFECTS OF THE INVENTION As described above, according to the operation detecting device of the present invention, (A) Accurate detection of the output in the operation direction at the time when both edges of the first pulse signal and the time when both edges of the second pulse signal occur Will be possible.

(B)第1のパルス信号の両エッジ発生時点及び第2の
パルス信号の両エッジ発生時点において、正確な動作パ
ルス信号の発生が可能になる。
(B) It is possible to generate an accurate operation pulse signal at the time when both edges of the first pulse signal occur and at the time when both edges of the second pulse signal occur.

(C)簡単な回路構成によって、多くのパルスエッジに
おいて上記の正確な動作方向出力と動作パルス信号を作
り出し、高精度の動作検出が可能になる。
(C) With a simple circuit configuration, the above-described accurate operation direction output and operation pulse signal are produced at many pulse edges, and highly accurate operation detection is possible.

という優れた効果を奏する。It has an excellent effect.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の回路構成図、第2図は第1
図に於ける要部信号波形図、第3図は従来の動作検出装
置の回路構成図、第4図は第3図に於ける信号波形図で
ある。 1……第1のパルス発生器、2……第2のパルス発生
器、3……排他的論理和回路、4……第1の両エッジ検
出回路、5……第2の両エッジ検出回路、6……方向検
出回路、7……動作パルス発生回路。
FIG. 1 is a circuit configuration diagram of an embodiment of the present invention, and FIG.
FIG. 3 is a signal waveform diagram of a main part in the figure, FIG. 3 is a circuit configuration diagram of a conventional operation detecting device, and FIG. 4 is a signal waveform diagram in FIG. 1 ... First pulse generator, 2 ... Second pulse generator, 3 ... Exclusive OR circuit, 4 ... First double-edge detection circuit, 5 ... Second double-edge detection circuit , 6 ... Direction detection circuit, 7 ... Operation pulse generation circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】可動体の動作に同期した第1のパルス信号
を発生する第1のパルス発生器と、前記可動体の動作に
同期して前記第1のパルス信号と位相の異なる第2のパ
ルス信号を発生する第2のパルス発生器と、前記第1の
パルス信号の状態と前記第2のパルス信号の状態が一致
するときに一方の状態になり、一致しないときに他方の
状態になる出力信号を得る論理回路と、前記第1のパル
ス信号の立ち上がりエッジ及び立ち下がりエッジの両方
のエッジにおいて所定の時間幅の出力パルス信号を得る
第1の両エッジ検出回路と、前記第2のパルス信号の立
ち上がりエッジ及び立ち下がりエッジの両方のエッジに
おいて所定の時間幅の出力パルス信号を得る第2の両エ
ッジ検出回路と、前記論理回路の出力信号の状態を前記
第1の両エッジ検出回路の出力パルス信号発生時に入力
・保持し、前記論理回路の出力信号の反転状態を前記第
2の両エッジ検出回路の出力パルス信号発生時に入力・
保持するフリップ・フロップ回路を含んで構成され、前
記第1の両エッジ検出回路の出力パルス信号発生時点及
び前記第2の両エッジ検出回路の出力パルス信号発生時
点において前記可動体の動作方向を検出し、前記フリッ
プ・フロップ回路の出力信号により動作方向出力を得る
方向検出回路と、前記第1の両エッジ検出回路の出力パ
ルス信号及び前記第2の両エッジ検出回路の出力パルス
信号を合成し、前記第1の両エッジ検出回路及び前記第
2の両エッジ検出回路の出力パルス信号発生エッジより
も所定の時間幅遅れて変化する動作パルス信号を得る動
作パルス発生回路を具備する動作検出装置。
1. A first pulse generator for generating a first pulse signal synchronized with the operation of a movable body, and a second pulse generator having a phase different from that of the first pulse signal in synchronization with the operation of the movable body. A second pulse generator that generates a pulse signal and one state when the state of the first pulse signal and the state of the second pulse signal match, and one state when they do not match. A logic circuit for obtaining an output signal, a first both-edge detecting circuit for obtaining an output pulse signal having a predetermined time width at both the rising edge and the falling edge of the first pulse signal, and the second pulse A second both-edge detection circuit that obtains an output pulse signal of a predetermined time width at both the rising edge and the falling edge of the signal, and a state of the output signal of the logic circuit, that is, the first both-edge detection circuit. Input and held in the output pulse signal generating circuit, and inputting the inverted state of the output signal of the logic circuit when the output pulse signal generator of the second both-edge detection circuit
A flip-flop circuit for holding is included, and the operation direction of the movable body is detected at the output pulse signal generation time of the first both-edge detection circuit and the output pulse signal generation time of the second both-edge detection circuit. Then, a direction detection circuit that obtains an operation direction output from the output signal of the flip-flop circuit, an output pulse signal of the first both-edge detection circuit, and an output pulse signal of the second both-edge detection circuit are combined, An operation detection device comprising an operation pulse generation circuit that obtains an operation pulse signal that changes with a predetermined time delay from the output pulse signal generation edges of the first both-edge detection circuit and the second both-edge detection circuit.
JP62334371A 1987-12-29 1987-12-29 Motion detector Expired - Lifetime JPH0820461B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62334371A JPH0820461B2 (en) 1987-12-29 1987-12-29 Motion detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62334371A JPH0820461B2 (en) 1987-12-29 1987-12-29 Motion detector

Publications (2)

Publication Number Publication Date
JPH01174974A JPH01174974A (en) 1989-07-11
JPH0820461B2 true JPH0820461B2 (en) 1996-03-04

Family

ID=18276620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62334371A Expired - Lifetime JPH0820461B2 (en) 1987-12-29 1987-12-29 Motion detector

Country Status (1)

Country Link
JP (1) JPH0820461B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006234504A (en) * 2005-02-23 2006-09-07 Denso Corp Rotation detector

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59216062A (en) * 1983-05-23 1984-12-06 Victor Co Of Japan Ltd Method and device for detecting rotation direction
JPS601568A (en) * 1983-06-17 1985-01-07 Victor Co Of Japan Ltd Rotating direction detector

Also Published As

Publication number Publication date
JPH01174974A (en) 1989-07-11

Similar Documents

Publication Publication Date Title
US3911368A (en) Phase interpolating apparatus and method
JPH0820461B2 (en) Motion detector
JPH0820462B2 (en) Direction detector
JPH01174977A (en) Operation detector
JPH01174971A (en) Operation detector
JPH01174981A (en) Operation detector
JPH01113670A (en) Rotation detector
JPH01174979A (en) Operation detector
JP2754005B2 (en) Polyphase pulse generation circuit
JP2004061339A (en) Phase detector
JP3132583B2 (en) Phase detection circuit
JPH01174973A (en) Direction detector
JPH0879029A (en) Four-phase clock pulse generating circuit
JPH01174975A (en) Direction detector
JPS6253539A (en) Frame synchronizing system
JPH01174978A (en) Direction detector
JPH01174976A (en) Direction detector
JP4000472B2 (en) Phase comparator
KR940000643Y1 (en) Synchronous pulse making circuit using flip-flop
JPH02237240A (en) Bit phase synchronous circuit
JP2533371Y2 (en) Multi-phase clock generation circuit
KR0178298B1 (en) Clock double oscillator
JP2543108B2 (en) Synchronous pulse generator
JPS59204769A (en) Displacement direction detecting circuit
US20020050846A1 (en) Method and device for eliminating time delay of an inverted signal

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term