JPH01174971A - Operation detector - Google Patents

Operation detector

Info

Publication number
JPH01174971A
JPH01174971A JP33439287A JP33439287A JPH01174971A JP H01174971 A JPH01174971 A JP H01174971A JP 33439287 A JP33439287 A JP 33439287A JP 33439287 A JP33439287 A JP 33439287A JP H01174971 A JPH01174971 A JP H01174971A
Authority
JP
Japan
Prior art keywords
pulse signal
signal
circuit
output
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33439287A
Other languages
Japanese (ja)
Inventor
Naoya Okada
直哉 岡田
Makoto Goto
誠 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP33439287A priority Critical patent/JPH01174971A/en
Publication of JPH01174971A publication Critical patent/JPH01174971A/en
Pending legal-status Critical Current

Links

Landscapes

  • Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)

Abstract

PURPOSE:To achieve a higher detection accuracy, by detecting an operating direction output at both edges of two phases of pulse signals with a difference phase synchronizing a mobile body. CONSTITUTION:Among pulse signals (a) and (b) detecting the rising and falling edges of first and second phase pulse signals S1 and S2, those detecting the rising edge of the signals S1 and S2 are outputted from AND circuit 601 and 604 at a first state in which the signal S1 advances ahead of the S2 and from AND circuits 600 and 605 at a second state in which it is delayed therefrom. Among the signals (a) and (b), those detecting the falling edges of the signals S1 and S2 are outputted from AND circuits 602 and 607 at the first state and from AND circuits 603 and 606 at the second state. An OR circuit 608 receives output signals inputted from the circuit 600, 603, 605 and 606 to output a signal (c) and an OR circuit 609 receives output signals inputted from the circuits 601, 602, 604 and 607 to output a signal (d). The signals (c) and (d) are inputted into NOR circuits 610 and 611 and an operating direction output Y from the circuit 611 turns to 'L' or 'H' at the first or second state.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、回転体もしくは直進移動体のごとき可動体の
動作検出装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a motion detection device for a movable body such as a rotating body or a rectilinear moving body.

従来の技術 第3図、第4図(A)〜(C)に従来の動作検出装置(
回転体の場合には回転検出装置、直進移動体の場合には
移動検出装置)の構成及び動作波形を示す。動作検出装
置の働きは、可動体におけ 。
Conventional technology Figures 3 and 4 (A) to (C) show a conventional motion detection device (
The configuration and operation waveforms of a rotation detection device in the case of a rotating body and a movement detection device in the case of a rectilinear moving body are shown. The motion detection device works on movable objects.

る動作方向情報の信号と動作速度に伴う動作パルス信号
を出力することである。
The purpose of this is to output a motion direction information signal and a motion pulse signal associated with the motion speed.

可動体の動作に同期した位相の異なる2相のパルス信号
s2(第2相)及びパルス信号sl(第1相)がそれぞ
れフリップ・フロップ回路100のデータ端子り及びク
ロック端子CKに入力され、入力信号S1の立ち上がり
エツジでの入力信号S2の状態を検出して出力端子Qよ
り動作方向出力yを出力する。動作方向出力yは、第1
相のパルス信号slが第2相のパルス信号S2よりも進
んだ状態ではロー・レベルとなり、第1相のパルス信号
S1が第2相のパルス信号S2よりも遅れた状態ではハ
イ・レベルとなる。動作パルス信号pは、入力信号の第
1相(Sl)を用いている。
A two-phase pulse signal s2 (second phase) and a pulse signal sl (first phase) of different phases synchronized with the operation of the movable body are input to the data terminal and clock terminal CK of the flip-flop circuit 100, respectively. The state of the input signal S2 at the rising edge of the signal S1 is detected and the operating direction output y is output from the output terminal Q. The operating direction output y is the first
When the phase pulse signal sl is ahead of the second phase pulse signal S2, it becomes a low level, and when the first phase pulse signal S1 lags behind the second phase pulse signal S2, it becomes a high level. . The operation pulse signal p uses the first phase (Sl) of the input signal.

発明が解決しようとする問題点 しかしながら従来の動作検出装置では、動作方向出力を
入力信号の第1相の立ち上がりエツジのみで検出してい
るため実際の反転位置より反転検出位置が遅れる場合が
ある。また動作方向出力yは、フリップ・フロップ10
0のゲート遅延のため動作パルス信号よりも僅かに遅れ
る。このため例えば動作検出装置の次段に正方向の動作
の場合はアップカウント、逆方向の動作では、ダウンカ
ウント動作をするアップダウン方式のカウンタを動作さ
せる場合カウント誤差を生じるという問題を有していた
Problems to be Solved by the Invention However, in the conventional motion detection device, since the motion direction output is detected only by the rising edge of the first phase of the input signal, the reversal detection position may lag behind the actual reversal position. Moreover, the operating direction output y is the flip-flop 10
Due to the gate delay of 0, it lags slightly behind the operating pulse signal. For this reason, for example, if the next stage of the motion detection device operates an up-down counter that counts up when the motion is in the forward direction and counts down when the motion is in the reverse direction, a problem arises in that a counting error occurs. Ta.

本発明は上記問題点に鑑み、動作方向検出精度を高めか
つ次段のカウンタにおいて動作パルス数のカウント誤差
を発生しない動作検出装置を提供するものである。
SUMMARY OF THE INVENTION In view of the above problems, the present invention provides a motion detection device that increases the accuracy of motion direction detection and does not cause a counting error in the number of motion pulses in the next stage counter.

問題点を解決するための手段 上記問題点を解決するために本発明の動作検出装置は、
可動体の動作に同期した第1のパルス信号を発生する第
1のパルス発生器と、前記可動体の動作に同期して前記
第1のパルス信号と位相の異なる第2のパルス信号を発
生する第2のパルス発生器と、前記第1のパルス信号の
立ち上がりエツジ及び立ち下がりエツジにおいて変化す
る所定の時間幅のパルス信号を得る第1の両エツジ検出
回路と、前記第2のパルス信号の立ち上がりエツジ及び
立ち下がりエツジにおいて変化する所定の時間幅のパル
ス信号を得る第2の両エツジ検出回路と、前記第1のパ
ルス信号及び前記第2のパルス信号の一方のエツジ発生
時に他方の信号をラッチする複数個のフリップ・フロッ
プ回路を含んで構成された信号ラッチ回路と、前記信号
ラッチ回路の複数個のフリップ・フロップ回路の出力信
号を前記第1のパルス信号と前記第2のパルス信号と前
記第1の両エツジ検出回路の出力信号及び前記第2の両
エツジ検出回路の出力信号に応じて選択され入力される
フリップ・フロップ回路を含んで構成される方向検出回
路と、前記第1の両エツジ検出回路のパルス信号及び前
記第2の両エツジ検出回路のパルス信号を合成した動作
パルス信号を得る動作パルス発生回路を具備するという
構成を備えたものである。
Means for Solving the Problems In order to solve the above problems, the motion detection device of the present invention includes:
a first pulse generator that generates a first pulse signal synchronized with the movement of the movable body; and a second pulse signal that generates a second pulse signal that is different in phase from the first pulse signal in synchronization with the movement of the movable body. a second pulse generator; a first edge detection circuit for obtaining a pulse signal having a predetermined time width that changes at the rising edge and falling edge of the first pulse signal; and a rising edge of the second pulse signal; a second edge detection circuit that obtains a pulse signal of a predetermined time width that changes at an edge and a falling edge, and latches the other signal when an edge of one of the first pulse signal and the second pulse signal occurs; a signal latch circuit configured to include a plurality of flip-flop circuits, and output signals of the plurality of flip-flop circuits of the signal latch circuit to the first pulse signal, the second pulse signal, and the signal latch circuit; a direction detection circuit including a flip-flop circuit selected and input according to the output signal of the first double edge detection circuit and the output signal of the second double edge detection circuit; The present invention includes an operation pulse generation circuit that obtains an operation pulse signal that is a combination of the pulse signal of the edge detection circuit and the pulse signals of both of the second edge detection circuits.

作用 本発明は、上記の構成によって動作方向出力を位相の異
なる2つの入力パルス信号の各々の立ち、 上がりエツ
ジ及び立ち下がりエツジで検出し出力することができる
。又動作パルス信号は、動作方向出力よりも必ず遅れて
出力されることとなる。
Operation The present invention can detect and output the operating direction output at the rising edge, rising edge, and falling edge of each of two input pulse signals having different phases with the above-described configuration. Further, the operation pulse signal is always outputted later than the operation direction output.

実施例 以下、本発明の動作検出装置の一実施例について、図面
を参照しながら説明する。第1図は、本発明の一実施例
の回路構成図である。第2図(A)〜(1)は、第1図
に於ける要部信号波形図である。1は第1のパルス発生
器であり、可動体の動作に同期した第1相のパルス信号
S1を発生する。
Embodiment Hereinafter, an embodiment of the motion detection device of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of an embodiment of the present invention. 2(A) to 2(1) are main part signal waveform diagrams in FIG. 1. 1 is a first pulse generator, which generates a first phase pulse signal S1 synchronized with the operation of the movable body.

2は第2のパルス発生器であり、前記可動体の動作に同
期して前記第1相のパルス信号S1と位相の異なる第2
相のパルス信号S2を発生する。3は第1の両エツジ検
出回路であり、Dフリップ・フロップ30.31と排他
的論理和回路32により構成されている。Dフリップ・
フロップ30は、第1相のパルス信号S1を基準クロッ
クCLK (但し、基準クロックCLKの周波数は、第
1相のパルス信号S1及び第2相のパルス信号S2の周
波数よりも十分に高い。)の立ち上がりエツジによって
同期化して出力する。Dフリップ・フロップ31は、D
フリップ・フロップ30の出力端子Q1からの出力信号
を基準クロックCLKの立ち上がりエツジによって同期
化して出力する。排他的論理和回路32は、Dフリップ
・フロップ30の出力端子Q1からの出力信号及びDフ
リップ・フロップ31の出力端子Q2からの出力信号を
入力して、第1相のパルス信号S1の立ち上がりエツジ
及び立ち下がりエツジを検出したパルス信号aを出力す
る。4は第2の両エツジ検出回路であり、Dフリップ・
フロップ40.41と排他的論理和回路42により構成
されている。Dフリップ・フロップ40は、第2相のパ
ルス信号S2を基準クロックCLKの立ち上がりエツジ
によって同期化して出力する。Dフリップ・フロップ4
1は、Dフリップ・フロップ40の出力端子Q3からの
出力信号を基準クロックCLKの立ち上がりエツジによ
って同期化して出力する。
2 is a second pulse generator, which generates a second pulse signal having a phase different from the first phase pulse signal S1 in synchronization with the operation of the movable body.
A phase pulse signal S2 is generated. Reference numeral 3 designates a first double edge detection circuit, which is composed of D flip-flops 30 and 31 and an exclusive OR circuit 32. D flip
The flop 30 converts the first phase pulse signal S1 into a reference clock CLK (however, the frequency of the reference clock CLK is sufficiently higher than the frequencies of the first phase pulse signal S1 and the second phase pulse signal S2). Output is synchronized by a rising edge. D flip-flop 31 is D
The output signal from the output terminal Q1 of the flip-flop 30 is synchronized with the rising edge of the reference clock CLK and output. The exclusive OR circuit 32 inputs the output signal from the output terminal Q1 of the D flip-flop 30 and the output signal from the output terminal Q2 of the D flip-flop 31, and calculates the rising edge of the first phase pulse signal S1. and outputs a pulse signal a whose falling edge is detected. 4 is a second double edge detection circuit, which is a D-flip
It is composed of flops 40 and 41 and an exclusive OR circuit 42. The D flip-flop 40 synchronizes the second phase pulse signal S2 with the rising edge of the reference clock CLK and outputs it. D flip flop 4
1 synchronizes the output signal from the output terminal Q3 of the D flip-flop 40 with the rising edge of the reference clock CLK and outputs it.

排他的論理和回路42は、Dフリップ・フロップ40の
出力端子Q3からの出力信号及びDフリップ・フロップ
41の出力端子Q4からの出力信号を入力して、第2相
のパルス信号S2の立ち上がりエツジ及び立ち下がりエ
ツジを検出したパルス信号すを出力する。5は信号ラッ
チ回路であり、Dフリップ・フロップ50.51.52
及び53によって構成される。Dフリップ・フロップ5
0は、第1相のパルス信号Slの立ち上がりエツジ時に
第2相のパルス信号S2をラッチし、Dフリップ・フロ
ップ51は、第1相のパルス信号S1の立ち下がりエツ
ジ時に第2相のパルス信号S2をラッチする。Dフリッ
プ・フロップ52は、第2相のパルス信号S2の立ち上
がりエツジ時に第1相のパルス信号S1をラッチし、D
フリップ・フロップ53は、第2相のパルス信号S2の
立ち下がりエツジ時に第1相のパルス信号S1をラッチ
する。6は方向検出回路であり、アンド回路600.6
01.602.603.604゜605、606.60
7とオア回路608.609及びノア回路610、61
1によって構成される。第1相のパルス信号S1の立ち
上がりエツジ及び立ち下がりエツジを検出したパルス信
号aのうち第1相のパルス信号S1の立ち上がりエツジ
を検出したパルス信号は、第1相のパルス信号S1が第
2相のパルス信号S2よりも進んだ状態(第1の状態)
ではアンド回路601より出力され、第1相のパルス信
号S1が第2相のパルス信号S2よりも遅れた状態(第
2の状B)では、アンド回路600より出力される。第
1相のパルス信号S1の立ち下がりエツジ及び立ち下が
りエツジを検出したパルス信号aのうち第1相のパルス
信号S1の立ち下がりエツジを検出したパルス信号は、
第1の状態ではアンド回路602より出力され、第2の
状態ではアンド回路603より出力される。第2相のパ
ルス信号S2の立ち上がりエツジ及び立ち下がりエツジ
を検出したパルス信号すのうち第2相のパルス信号S2
の立ち上がりエツジを検出したパルス信号すのうち第2
相のパルス信号S2の立ち上がりエツジを検出したパル
ス信号は、第1の状態ではアンド回路604より出力さ
れ、第2の状態ではアンド回路605より出力される。
The exclusive OR circuit 42 inputs the output signal from the output terminal Q3 of the D flip-flop 40 and the output signal from the output terminal Q4 of the D flip-flop 41, and calculates the rising edge of the second phase pulse signal S2. and outputs a pulse signal whose falling edge is detected. 5 is a signal latch circuit, D flip-flop 50.51.52
and 53. D flip flop 5
0 latches the second phase pulse signal S2 at the rising edge of the first phase pulse signal Sl, and the D flip-flop 51 latches the second phase pulse signal S2 at the falling edge of the first phase pulse signal S1. Latch S2. The D flip-flop 52 latches the first phase pulse signal S1 at the rising edge of the second phase pulse signal S2, and
The flip-flop 53 latches the first phase pulse signal S1 at the falling edge of the second phase pulse signal S2. 6 is a direction detection circuit, and an AND circuit 600.6
01.602.603.604゜605, 606.60
7 and OR circuits 608, 609 and NOR circuits 610, 61
1. Among the pulse signals a in which the rising edge and falling edge of the first phase pulse signal S1 are detected, the pulse signal in which the rising edge of the first phase pulse signal S1 is detected is such that the first phase pulse signal S1 is A state that is more advanced than the pulse signal S2 (first state)
In this case, the pulse signal S1 of the first phase is output from the AND circuit 601, and in the state where the first phase pulse signal S1 lags the pulse signal S2 of the second phase (second state B), the pulse signal S1 is output from the AND circuit 600. Among the falling edge of the first phase pulse signal S1 and the pulse signal a that detected the falling edge, the pulse signal that detected the falling edge of the first phase pulse signal S1 is as follows:
In the first state, it is output from the AND circuit 602, and in the second state, it is output from the AND circuit 603. The second phase pulse signal S2 of the pulse signals that detected the rising edge and falling edge of the second phase pulse signal S2
The second of the pulse signals that detected the rising edge of
A pulse signal that detects the rising edge of the phase pulse signal S2 is output from the AND circuit 604 in the first state, and is output from the AND circuit 605 in the second state.

第2相のパルス信号S2の立ち上がりエツジ及び立ち下
がりエツジを検出したパルス信号すのうち第2相のパル
ス信号S2の立ち下がりエツジを検出したパルス信号は
、第1の状態ではアンド回路607より出力され、第2
の状態ではアンド回路606より出力される。ノア回路
608はアンド回路600.603.605及び606
の出力信号を入力して、合成した出力信号Cを出力する
。ノア回路609はアンド回路601.602.604
及び607の出力信号を入力して、合成した出力信号d
を出力する。よって第1相のパルス信号S1と第2相の
パルス信号S2の立ち上がり及び立ち下がりエツジを検
出したパルス信号は、第1相のパルス信号S1が第2相
のパルス信号S2よりも進んだ状態(第1の状態)では
オア回路609より出力され、第1相のパルス信号S1
が第2相のパルス信号S2よりも遅れた状態(第2の状
態)では、オア回路608より出力される。オア回路6
0Bの出力信号Cはノア回路610に入力され、オア回
路609の出力信号dはノア回路611に入力される。
Among the pulse signals that detect the rising edge and falling edge of the second phase pulse signal S2, the pulse signal that detects the falling edge of the second phase pulse signal S2 is output from the AND circuit 607 in the first state. and the second
In this state, the AND circuit 606 outputs the signal. NOR circuit 608 is AND circuit 600.603.605 and 606
It inputs the output signals of and outputs the combined output signal C. NOR circuit 609 is AND circuit 601.602.604
and 607 output signals, and synthesized output signal d
Output. Therefore, the pulse signals that detect the rising and falling edges of the first-phase pulse signal S1 and the second-phase pulse signal S2 are in a state where the first-phase pulse signal S1 is ahead of the second-phase pulse signal S2 ( In the first state), the OR circuit 609 outputs the first phase pulse signal S1
is delayed from the second phase pulse signal S2 (second state), it is output from the OR circuit 608. OR circuit 6
The output signal C of 0B is input to the NOR circuit 610, and the output signal d of the OR circuit 609 is input to the NOR circuit 611.

ノア回路610.611によって構成されるフリップ・
フロップ回路によってノア回路611が出力する動作方
向出力Yは、第1の状態のときにはロー・レベルとなり
、第2の状態のときにはハイ・レベルとなる。この動作
方向出力Yは、第1相のパルス信号S1と第2相のパル
ス信号S2の立ち上がり及び立ち下がりエツジで検出が
行われているために従来例で示されている第1相のパル
ス信号S1の立ち上がりエツジでのみ検出する場合より
も精度が高い。7は動作パルス発生回路で、ノア回路7
0とDフリップ・フロップ71によって構成されている
。ノア回路70は第1の両エツジ検出回路3の出力信号
a及び第2の両エツジ検出回路4の出力信号すを入力し
て論理和を出力する。Dフリップ・フロップ71は、ノ
ア回路70の出力信号を基準クロックCLKの立ち下が
りエツジにおいて同期化して動作パルス信号Pを出力す
る。動作パルス信号Pは第1の両エツジ検出回路3の出
力信号a及び第2の両エツジ検出回路4の出力信号すよ
りも基準クロックCLKの半周期分遅れたパルス信号と
なる。動作方向の検出は、第1の両エツジ検出回路3の
出力信号a及び第2の両エツジ検出回路4の出力信号す
の立ち上がりエツジで行われるために動作パルス信号P
は、動作方向出力Yよりも必ず遅れて発生する。また動
作パルス信号Pは、第1相のパルス信号S1と第2相の
パルス信号S2の立ち上がり及び立ち下がりエツジを検
出したパルス信号であるため従来例に示された動作パル
ス信号の4倍の周波数すなわち4週倍していることにな
る。
A flip circuit composed of NOR circuits 610 and 611
The operation direction output Y outputted by the NOR circuit 611 by the flop circuit is at a low level in the first state, and at a high level in the second state. This operation direction output Y is the first phase pulse signal shown in the conventional example because detection is performed at the rising and falling edges of the first phase pulse signal S1 and the second phase pulse signal S2. The accuracy is higher than when detecting only the rising edge of S1. 7 is an operation pulse generation circuit, which is a NOR circuit 7
0 and D flip-flops 71. The NOR circuit 70 inputs the output signal a of the first both edge detection circuit 3 and the output signal S of the second both edge detection circuit 4 and outputs a logical sum. The D flip-flop 71 synchronizes the output signal of the NOR circuit 70 at the falling edge of the reference clock CLK and outputs an operation pulse signal P. The operation pulse signal P is a pulse signal that is delayed by a half cycle of the reference clock CLK with respect to the output signal a of the first double edge detection circuit 3 and the output signal a of the second double edge detection circuit 4. The operating direction is detected by the rising edge of the output signal a of the first double edge detection circuit 3 and the output signal S of the second double edge detection circuit 4, so the motion pulse signal P is detected.
always occurs later than the motion direction output Y. Furthermore, since the operating pulse signal P is a pulse signal that detects the rising and falling edges of the first phase pulse signal S1 and the second phase pulse signal S2, the frequency is four times that of the operating pulse signal shown in the conventional example. In other words, it has doubled by 4 weeks.

以上のように本実施例によれば、可動体の動作に同期し
た第1相のパルス信号と第2相のパルス信号の位相関係
を、第1相の入力パルス信号と第2相の入力パルス信号
の立ち上がり及び立ち下がりの両エツジで検出すること
によって精度の高い動作方向出力を得ることが出来る。
As described above, according to this embodiment, the phase relationship between the first phase pulse signal and the second phase pulse signal synchronized with the operation of the movable body is determined by the first phase input pulse signal and the second phase input pulse signal. By detecting both the rising and falling edges of the signal, a highly accurate operating direction output can be obtained.

また、両エツジ検出部の出力パルス信号を所定の時間幅
遅らせて動作パルス信号をすることにより動作方向出力
よりも必ず遅れて出力する動作パルス信号を得ることが
出来る。また本発明の動作検出装置の具体的な実施例は
、上述の実施例に限定されるものではなく、本発明の主
旨を変えずに種々の変形が可能である。
Further, by delaying the output pulse signals of both edge detection sections by a predetermined time width to generate the operation pulse signal, it is possible to obtain an operation pulse signal that is always output later than the output in the operation direction. Further, the specific embodiments of the motion detection device of the present invention are not limited to the above-described embodiments, and various modifications can be made without changing the gist of the present invention.

発明の効果 以上のように本発明の動作検出装置によれば、動作方向
出力を可動体の動作に同期した位相の異なる2相のパル
ス信号それぞれの両エツジで検出出来るため方向検出の
精度を高めることができる。
Effects of the Invention As described above, according to the motion detection device of the present invention, the motion direction output can be detected at both edges of two-phase pulse signals of different phases that are synchronized with the motion of the movable body, thereby improving the accuracy of direction detection. be able to.

また、動作パルス信号は、動作方向出力よりも必ず遅れ
て出力するため次段のカウンタにおいてカウント誤差を
生じないといった優れた効果が得られる。
In addition, since the operation pulse signal is always output later than the operation direction output, an excellent effect can be obtained in that a counting error does not occur in the next stage counter.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の回路構成図、第2図#(ロ
)コ=に);は第1図に於ける要部信号波形図、第3図
は従来の方向検出装置の回路構成図、第4図#た#==
f#は第3図に於ける信号波形図である。 1・・・・・・第1のパルス発生器、2・・・・・・第
2のパルス発生器、3・・・・・・第1の両エツジ検出
回路、4・・・・・・第2の両エツジ検出回路、5・・
・・・・信号ラッチ回路、6・・・・・・動作検出回路
、7・・・・・・動作パルス発生回路。 代理人の氏名 弁理士 中尾敏男 はか1名第2図
Fig. 1 is a circuit configuration diagram of an embodiment of the present invention, Fig. 2 is a signal waveform diagram of the main part in Fig. 1, and Fig. 3 is a diagram of a conventional direction detecting device. Circuit configuration diagram, Figure 4
f# is a signal waveform diagram in FIG. 3; 1...First pulse generator, 2...Second pulse generator, 3...First both edge detection circuit, 4...... Second double edge detection circuit, 5...
... Signal latch circuit, 6 ... Operation detection circuit, 7 ... Operation pulse generation circuit. Name of agent: Patent attorney Toshio Nakao (1 person) Figure 2

Claims (1)

【特許請求の範囲】[Claims]  可動体の動作に同期した第1のパルス信号を発生する
第1のパルス発生器と、前記可動体の動作に同期して前
記第1のパルス信号と位相の異なる第2のパルス信号を
発生する第2のパルス発生器と、前記第1のパルス信号
の立ち上がりエッジ及び立ち下がりエッジにおいて変化
する所定の時間幅のパルス信号を得る第1の両エッジ検
出回路と、前記第2のパルス信号の立ち上がりエッジ及
び立ち下がりエッジにおいて変化する所定の時間幅のパ
ルス信号を得る第2の両エッジ検出回路と、前記第1の
パルス信号及び前記第2のパルス信号の一方のエッジ発
生時に他方の信号をラッチする複数個のフリップ・フロ
ップ回路を含んで構成された信号ラッチ回路と、前記信
号ラッチ回路の複数個のフリップ・フロップ回路の出力
信号を前記第1のパルス信号と前記第2のパルス信号と
前記第1の両エッジ検出回路の出力信号及び前記第2の
両エツジ検出回路の出力信号に応じて選択され入力され
るフリップ・フロップ回路を含んで構成される方向検出
回路と、前記第1の両エッジ検出回路のパルス信号及び
前記第2の両エッジ検出回路のパルス信号を合成した動
作パルス信号を得る動作パルス発生回路を具備する動作
検出装置。
a first pulse generator that generates a first pulse signal synchronized with the movement of the movable body; and a second pulse signal that generates a second pulse signal that is different in phase from the first pulse signal in synchronization with the movement of the movable body. a second pulse generator; a first double-edge detection circuit that obtains a pulse signal with a predetermined time width that changes at the rising edge and falling edge of the first pulse signal; and a rising edge of the second pulse signal; a second double-edge detection circuit that obtains a pulse signal with a predetermined time width that changes at an edge and a falling edge, and latches the other signal when one edge of the first pulse signal and the second pulse signal occurs. a signal latch circuit configured to include a plurality of flip-flop circuits, and output signals of the plurality of flip-flop circuits of the signal latch circuit to the first pulse signal, the second pulse signal, and the signal latch circuit; a direction detection circuit including a flip-flop circuit selected and input according to the output signal of the first double edge detection circuit and the output signal of the second double edge detection circuit; A motion detection device comprising an operation pulse generation circuit that obtains an operation pulse signal that is a combination of a pulse signal of an edge detection circuit and a pulse signal of both of the second edge detection circuits.
JP33439287A 1987-12-29 1987-12-29 Operation detector Pending JPH01174971A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33439287A JPH01174971A (en) 1987-12-29 1987-12-29 Operation detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33439287A JPH01174971A (en) 1987-12-29 1987-12-29 Operation detector

Publications (1)

Publication Number Publication Date
JPH01174971A true JPH01174971A (en) 1989-07-11

Family

ID=18276854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33439287A Pending JPH01174971A (en) 1987-12-29 1987-12-29 Operation detector

Country Status (1)

Country Link
JP (1) JPH01174971A (en)

Similar Documents

Publication Publication Date Title
US4912734A (en) High resolution event occurrance time counter
JPS63190425A (en) Counter circuit
US7295139B2 (en) Triggered data generator
JPH01174977A (en) Operation detector
JPH01174971A (en) Operation detector
US5315183A (en) Synchronous phase detector circuit
JPH01174981A (en) Operation detector
JPH01174974A (en) Operation detector
JPH01174979A (en) Operation detector
JPH01174975A (en) Direction detector
JPH01174973A (en) Direction detector
JPH01174978A (en) Direction detector
JPH0820462B2 (en) Direction detector
JPH01174976A (en) Direction detector
JPH01113670A (en) Rotation detector
JPH0529891A (en) Synchronization clock generator
JP3132583B2 (en) Phase detection circuit
JP3318663B2 (en) Rotational position detector
JPS6253539A (en) Frame synchronizing system
JPH088892A (en) Phase control circuit
JPS6339657Y2 (en)
JPS6324665Y2 (en)
JP2912680B2 (en) Digital phase synchronizer
JPH04196919A (en) Phase comparator
JPS62213317A (en) Timer circuit