JPH08203953A - Structure of bonding pad part of semiconductor device - Google Patents

Structure of bonding pad part of semiconductor device

Info

Publication number
JPH08203953A
JPH08203953A JP7009987A JP998795A JPH08203953A JP H08203953 A JPH08203953 A JP H08203953A JP 7009987 A JP7009987 A JP 7009987A JP 998795 A JP998795 A JP 998795A JP H08203953 A JPH08203953 A JP H08203953A
Authority
JP
Japan
Prior art keywords
layer
aluminum
bonding pad
aluminum layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7009987A
Other languages
Japanese (ja)
Inventor
Koichi Kusuyama
幸一 楠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP7009987A priority Critical patent/JPH08203953A/en
Publication of JPH08203953A publication Critical patent/JPH08203953A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE: To improve resistance to electromigration, by forming a metal silicide layer between an upper wiring layer and a lower wiring layer, in a wiring layer constituted of two or more layers whose main component is aluminum. CONSTITUTION: An insulating film 110 is formed on a semiconductor substrate 100. A first aluminum layer 120 is formed. After the first aluminum layer 120 is worked into a desired wiring form, an interlayer insulating film 130 is formed. After sintering treatment, a metal silicide layer 150 and a second aluminum layer 160 are formed. The metal silicide layer 150 and the second aluminum layer 160 are formed by using a DC magnetron sputtering method or the like, similarly to the first aluminum layer 120. Thereby resistance to electromigration can be improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板表面にアル
ミニウムもしくはアルミニウムを主成分とした合金の多
層配線を有する半導体装置のボンディングパッド部の構
造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a bonding pad portion of a semiconductor device having a multilayer wiring of aluminum or an alloy mainly containing aluminum on the surface of a semiconductor substrate.

【0002】[0002]

【従来の技術】シリコンを代表とする基板材料からなる
半導体装置の配線材料としては、通常、アルミニウムを
主体とし、シリコン、ボロン、銅、パラディウム、チタ
ン、スカンジウム等を含む合金が用いられている。以
下、これらを総称して「アルミニウム合金」と呼ぶこと
にする。また、半導体装置を構成する素子を接続するア
ルミニウム配線層を複数有する場合を「多層アルミニウ
ム配線」、ひとつの配線層を構成するアルミニウム層が
2層以上のアルミニウム層及び、もしくは導電層からな
る場合を「積層アルミニウム配線」と呼ぶことにする。
2. Description of the Related Art As a wiring material of a semiconductor device made of a substrate material typified by silicon, an alloy mainly containing aluminum and containing silicon, boron, copper, palladium, titanium, scandium or the like is usually used. Hereinafter, these will be collectively referred to as "aluminum alloys". Further, a case where there are a plurality of aluminum wiring layers that connect elements that form a semiconductor device is referred to as “multilayer aluminum wiring”, and a case where the aluminum layer that forms one wiring layer is composed of two or more aluminum layers and / or a conductive layer. It is called "laminated aluminum wiring".

【0003】従来、多層のアルミニウムもしくはアルミ
ニウム合金を配線として用いた半導体装置においては、
ボンディングパッド部は2層以上のアルミニウム配線層
を利用して構成される。このような2層以上のアルミニ
ウム層によってボンディングパッド部を構成する技術と
して次のような構造が考えられている。第2のアルミ
ニウム層(上層)/金属層/第1のアルミニウム層(下
層)、第2のアルミニウム層(上層)/第1のアルミ
ニウム層(下層)/金属珪化物層、第2のアルミニウ
ム層(上層)/チタン化合物層/第1のアルミニウム層
(下層)、第2のアルミニウム層(上層)/第1のア
ルミニウム層(下層)、第2のアルミニウム層(上
層)/多結晶シリコン層/第1のアルミニウム層(下
層)である。
Conventionally, in a semiconductor device using a multilayer aluminum or aluminum alloy as wiring,
The bonding pad portion is formed by using two or more aluminum wiring layers. The following structure is considered as a technique for forming a bonding pad portion by using two or more aluminum layers. Second aluminum layer (upper layer) / metal layer / first aluminum layer (lower layer), second aluminum layer (upper layer) / first aluminum layer (lower layer) / metal silicide layer, second aluminum layer ( Upper layer) / titanium compound layer / first aluminum layer (lower layer), second aluminum layer (upper layer) / first aluminum layer (lower layer), second aluminum layer (upper layer) / polycrystalline silicon layer / first Is an aluminum layer (lower layer).

【0004】以下、上記の各従来例をさらに説明する。
まず、第1の従来例である第2のアルミニウム層/金属
層/第1のアルミニウム層によって構成されたボンディ
ングパッド部の構造として特開平3−1539号公報に
開示されたものが知られている。図3のこの構造の断面
を示す。半導体基板200上に絶縁膜210が形成さ
れ、その上に第1のアルミニウム層220、金属層25
0、第2のアルミニウム層260が積層されている。2
70は保護膜である。この従来例では、アルミニウム層
間の金属層250としてバナジウムが用いられており、
銅ワイヤーをボンディングする際の衝撃をバナジウム層
250によって吸収するようにしている。同様に第2の
アルミニウム層260と第1のアルミニウム層220の
間に金属層250を有するボンディングパッド部の構造
として、第1のアルミニウム層220、ニッケル層25
0、第2のアルミニウム層260の順に積層したものが
特開平4−164332号公報に開示されている。これ
は、熱処理によって各層間を合金化し、銅ワイヤーとボ
ンディングパッドの接着強度の向上を図るようにしてい
る。
The above-mentioned conventional examples will be further described below.
First, as a structure of a bonding pad portion composed of a second aluminum layer / metal layer / first aluminum layer, which is a first conventional example, one disclosed in Japanese Patent Laid-Open No. 3-1539 is known. . 3 shows a cross section of this structure of FIG. An insulating film 210 is formed on the semiconductor substrate 200, and a first aluminum layer 220 and a metal layer 25 are formed on the insulating film 210.
0, the second aluminum layer 260 is laminated. Two
70 is a protective film. In this conventional example, vanadium is used as the metal layer 250 between the aluminum layers,
The vanadium layer 250 absorbs the impact when bonding the copper wire. Similarly, as the structure of the bonding pad portion having the metal layer 250 between the second aluminum layer 260 and the first aluminum layer 220, the first aluminum layer 220 and the nickel layer 25 are used.
A stack of 0 and the second aluminum layer 260 in this order is disclosed in JP-A-4-164332. This is intended to improve the adhesive strength between the copper wire and the bonding pad by alloying each layer by heat treatment.

【0005】第2の従来例である第2のアルミニウム層
/第1のアルミニウム層/金属珪化物層からなるボンデ
ィングパッド部の構造としては特開平4−297042
号公報に開示されたものが知られている。図4にこの構
造の断面を示す。この構造では、第1のアルミニウム層
320として銅を含むアルミニウム合金層を用い、第2
のアルミニウム層360として純アルミニウム層もしく
はシリコンを含むアルミニウム合金層を使用し、第1の
アルミニウム層320に比較して柔らかい第2のアルミ
ニウム層360とボンディングワイヤー間でボンディン
グを行うことによって、ボンディングワイヤーとアルミ
ニウムパッドの接着強度を向上させるようにしている。
As a structure of a bonding pad portion composed of a second aluminum layer / a first aluminum layer / a metal silicide layer, which is a second conventional example, Japanese Patent Laid-Open No. 297042/1992 has been proposed.
The one disclosed in Japanese Patent Publication is known. FIG. 4 shows a cross section of this structure. In this structure, an aluminum alloy layer containing copper is used as the first aluminum layer 320, and
A pure aluminum layer or an aluminum alloy layer containing silicon is used as the aluminum layer 360 of the above, and bonding is performed between the second aluminum layer 360, which is softer than the first aluminum layer 320, and the bonding wire. It is designed to improve the adhesive strength of the aluminum pad.

【0006】第3の従来例である第2のアルミニウム層
/チタン化合物層/第1のアルミニウム層で構成された
ボンディングパッド部の構造として、例えば特開平5−
6915号公報に開示されたものが知られている。図5
にこの構造の断面を示す。この構造は、第2のアルミニ
ウム層460として純アルミニウムもしくはアルミニウ
ム合金層、チタン化合物層450としてチタンや窒化チ
タンからなる層、第2のアルミニウム層420として純
アルミニウムもしくはアルミニウム合金からなる層によ
って構成されている。この従来技術は、ボンディングパ
ッドの下地の絶縁膜410と密着性の良い純アルミニウ
ム層ないしはアルミニウム合金層を、下地の絶縁膜との
密着性に劣るチタン化合物層450の間に設置した積層
アルミニウム配線構造とすることによって、ワイヤーボ
ンディング時のストレスによる下地の絶縁膜410とボ
ンディングパッドの層間剥離を防止するようにしてい
る。
As a structure of a bonding pad portion composed of a second aluminum layer / titanium compound layer / first aluminum layer, which is a third conventional example, for example, Japanese Patent Laid-Open No. Hei 5-
The one disclosed in Japanese Patent No. 6915 is known. Figure 5
Shows the cross section of this structure. This structure includes a layer of pure aluminum or aluminum alloy as the second aluminum layer 460, a layer of titanium or titanium nitride as the titanium compound layer 450, and a layer of pure aluminum or aluminum alloy as the second aluminum layer 420. There is. This prior art is a laminated aluminum wiring structure in which a pure aluminum layer or an aluminum alloy layer having good adhesion to the underlying insulating film 410 of the bonding pad is provided between the titanium compound layer 450 having poor adhesion to the underlying insulating film. This prevents the interlayer insulation between the underlying insulating film 410 and the bonding pad due to stress during wire bonding.

【0007】第4の従来例である第2のアルミニウム層
/第1のアルミニウム層によって構成された多層アルミ
ニウム配線ボンディングパッド部の構造断面を図6に示
す。この構造は、例えば特開昭61−80836号公報
によって知られ、3層のアルミニウム配線のうち少なく
とも1層はボンディングパッドとして用いないでボンデ
ィングパッド部の加工精度の向上を図るようにしてい
る。また、第2のアルミニウム層560にボンダビリテ
ィの良いアルミニウム合金を、第1のアルミニウム層5
20に腐食に強いアルミニウム合金もしくはエレクトロ
マイグレーション耐性の高いアルミニウム合金層を用い
てボンディングパッド部を構成することによって、ボン
ダビリティの向上と耐湿性ないしはエレクトロマイグレ
ーション耐性の向上の両立を目的とした構造が、特開昭
62−195149号公報、特開平3−284847号
公報等によって知られている。さらに、ボンディングパ
ッド部に第2のアルミニウム層/第1のアルミニウム層
を構成要素として有する構造として、プローバー等の傷
及び水分の浸入を防止するようにした従来技術が特開昭
62−242333号公報によって、ボンディング線の
接着時の衝撃及び接着後のモールド樹脂等の熱歪による
ダメージを軽減するようにした従来技術が特開平2−8
4733号公報によって知られている。
FIG. 6 shows a structural cross section of a multilayer aluminum wiring bonding pad portion constituted by a second aluminum layer / first aluminum layer which is a fourth conventional example. This structure is known, for example, from Japanese Patent Application Laid-Open No. 61-80836, and it is intended to improve the processing accuracy of the bonding pad portion without using at least one layer of the three layers of aluminum wiring as a bonding pad. Also, an aluminum alloy having good bondability is used for the second aluminum layer 560, and
By forming a bonding pad portion using an aluminum alloy layer 20 having a high corrosion resistance or an aluminum alloy layer having a high electromigration resistance, a structure for improving bondability and moisture resistance or electromigration resistance is formed. It is known from JP-A-62-195149 and JP-A-3-284847. Further, as a structure having a second aluminum layer / first aluminum layer as a constituent element in a bonding pad portion, there is a conventional technique for preventing scratches on a prober or the like and intrusion of water, as disclosed in Japanese Patent Laid-Open No. 62-242333. A conventional technique for reducing the impact at the time of bonding the bonding wire and the damage due to the thermal strain of the mold resin etc. after bonding is disclosed in Japanese Patent Laid-Open No. 2-8.
It is known from Japanese Patent No. 4733.

【0008】また、第5の従来例である第2のアルミニ
ウム層/多結晶シリコン層/第1のアルミニウム層によ
って構成された多層アルミニウム配線ボンディングパッ
ド部の構造断面を図7に示す。この構造は、例えば特開
平3−24731号公報等によって知られ、半導体基板
600、絶縁膜610、第1のアルミニウム層620、
多結晶シリコン層650、層間絶縁膜630、第2のア
ルミニウム層660と保護膜670によって構成されて
いる。この構造は、多結晶シリコン層650によってワ
イヤーボンディングによる衝撃を緩和するため、銅線等
の硬度の高いワイヤーのボンディングを容易に行うこと
が可能である。
Further, FIG. 7 shows a structural cross section of a multilayer aluminum wiring bonding pad portion constituted by a second aluminum layer / polycrystalline silicon layer / first aluminum layer which is a fifth conventional example. This structure is known, for example, from Japanese Patent Laid-Open No. 3-24731, and the semiconductor substrate 600, the insulating film 610, the first aluminum layer 620,
It is composed of a polycrystalline silicon layer 650, an interlayer insulating film 630, a second aluminum layer 660 and a protective film 670. In this structure, since the polycrystalline silicon layer 650 reduces the impact of wire bonding, it is possible to easily bond a wire having high hardness such as a copper wire.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記し
た各従来例においては以下のような問題点が存在する。
However, the above-mentioned conventional examples have the following problems.

【0010】まず、第1の従来例である第2のアルミニ
ウム層/金属層/第1のアルミニウム層によって構成さ
れたボンディングパッド部の構造では、両アルミニウム
層の中間に位置している金属層が、第1のアルミニウム
層と半導体基板の拡散層とのコンタクト部で発生するア
ロイピットを防止するために第1のアルミニウム層に混
入されているシリコンと反応し、そのシリコンを吸収し
てシリサイド化するため第1のアルミニウム層中のシリ
コン含有量が減少して第1のアルミニウム層中のシリコ
ン含有量がその固溶度以下になる。すると第1のアルミ
ニウム層とシリコン基板に形成された拡散層とのコンタ
クト部において、シリコン基板にアロイピットが発生す
る原因となる。また、このようなアロイピットの発生を
防止するために、予めシリサイド化の反応分のシリコン
を過剰に第1のアルミニウム層中に混入しておくことも
考えられるが、過剰シリコンが金属層と反応しシリサイ
ド化する以前に第1のアルミニウム層と拡散層の界面で
固相エピタキシャル成長により高抵抗のシリコン塊が析
出するため、コンタクトの導通不良等の初期故障の原因
となり好ましくない。
First, in the structure of the bonding pad portion composed of the second aluminum layer / metal layer / first aluminum layer, which is the first conventional example, the metal layer located in the middle of both aluminum layers is , To react with silicon mixed in the first aluminum layer to prevent alloy pits generated at the contact portion between the first aluminum layer and the diffusion layer of the semiconductor substrate, and absorb the silicon to form a silicide. The silicon content in the first aluminum layer decreases and the silicon content in the first aluminum layer falls below its solid solubility. This causes alloy pits in the silicon substrate at the contact portion between the first aluminum layer and the diffusion layer formed in the silicon substrate. Further, in order to prevent such alloy pits from being generated, it is conceivable to excessively mix silicon for the reaction of silicidation into the first aluminum layer in advance. However, excess silicon reacts with the metal layer. Prior to silicidation, a high-resistance silicon mass is deposited by solid-phase epitaxial growth at the interface between the first aluminum layer and the diffusion layer, which causes an initial failure such as contact failure and is not preferable.

【0011】第2の従来例である第2のアルミニウム層
/第1のアルミニウム層/金属珪化物層からなるボンデ
ィングパッド部の構造では、アルミニウム膜の結晶構造
に起因するエレクトロマイグレーション耐性の劣化とい
う問題点が存在する。即ち、このような構造の半導体装
置においては、第1のアルミニウム層によって構成され
る配線と第2のアルミニウム層によって構成される配線
のコンタクトの導通を確保する必要上、第2のアルミニ
ウム層を形成する前の前処理として不活性気体、一般に
はアルゴンガスのプラズマによるスパッタリングエッチ
ングを実施する必要がある。これは、第1のアルミニウ
ム層を成膜した後、第2のアルミニウム層を成膜するま
でに第1のアルミニウム層の表面に形成される絶縁物で
あるアルミニウム酸化膜を除去するためである。このス
パッタリングエッチング前処理によって、第1のアルミ
ニウム層の表面のアルミニウム酸化膜が除去されるた
め、第1のアルミニウム層を構成するアルミニウム結晶
粒に対して第2のアルミニウム層を構成するアルミニウ
ム結晶粒が連続的に形成される。この結果として、ボン
ディングパッドを構成するアルミニウム結晶粒は厚さ方
向に柱状の結晶となる。このような、アルミニウム結晶
粒の粒界がアルミニウム層を表面からアルミニウム/絶
縁膜界面にかけて横断しているアルミニウム層において
は、エレクトロマイグレーション現象によってボイドが
形成されると、ボイドは粒界に沿って成長するため、ア
ルミニウム層を断線するまで成長することからエレクト
ロマイグレーション耐性が低下するという問題点が存在
する。
In the structure of the bonding pad portion composed of the second aluminum layer / first aluminum layer / metal silicide layer, which is the second conventional example, there is a problem that electromigration resistance is deteriorated due to the crystal structure of the aluminum film. There is a point. That is, in the semiconductor device having such a structure, the second aluminum layer is formed in order to secure the continuity of the contact between the wiring formed by the first aluminum layer and the wiring formed by the second aluminum layer. As a pre-treatment before the etching, it is necessary to carry out sputtering etching using plasma of an inert gas, generally argon gas. This is to remove the aluminum oxide film, which is an insulator formed on the surface of the first aluminum layer, after forming the first aluminum layer and before forming the second aluminum layer. By this sputtering etching pretreatment, the aluminum oxide film on the surface of the first aluminum layer is removed, so that the aluminum crystal grains that form the second aluminum layer are different from the aluminum crystal grains that form the first aluminum layer. It is formed continuously. As a result, the aluminum crystal grains that form the bonding pad become columnar crystals in the thickness direction. In such an aluminum layer in which the grain boundaries of the aluminum crystal grains cross the aluminum layer from the surface to the aluminum / insulating film interface, when voids are formed by the electromigration phenomenon, the voids grow along the grain boundaries. Therefore, since the aluminum layer grows until it is broken, there is a problem that electromigration resistance is lowered.

【0012】第3の従来例である第2のアルミニウム層
/チタン化合物層/第1のアルミニウム層で構成された
ボンディングパッド部の構造では、チタン化合物として
金属チタンを用いた場合は、金属層を中間層として利用
した前記第1の従来例の場合と同様に、アロイピットな
いしはシリコン固相エピタキシャル成長による不具合を
発生する。また、窒化チタン層を単層で中間層として利
用した場合は、窒化チタン層中の窒素によってアルミニ
ウム層が窒化し、絶縁物である窒化アルミニウム層が形
成される。この窒化アルミニウム層は、配線抵抗の増大
や、コンタクト抵抗の増大を招きやすく不良発生の一因
となる。このようなアルミニウム層の窒化を防止するた
めに、中間層として窒化チタン層の下に金属チタン層を
形成した積層構造とした場合も、前記中間層に金属層を
利用した場合と同様にアロイピットないしはシリコン固
相エピタキシャル成長による不良が問題となる。
In the structure of the bonding pad portion composed of the second aluminum layer / titanium compound layer / first aluminum layer which is the third conventional example, when metal titanium is used as the titanium compound, the metal layer is Similar to the case of the first conventional example used as the intermediate layer, a problem occurs due to alloy pits or silicon solid phase epitaxial growth. When the titanium nitride layer is used as a single layer as the intermediate layer, nitrogen in the titanium nitride layer nitrides the aluminum layer to form an aluminum nitride layer as an insulator. This aluminum nitride layer is apt to cause an increase in wiring resistance and an increase in contact resistance, which is one of the causes of defects. In order to prevent such nitridation of the aluminum layer, also in the case of a laminated structure in which a titanium metal layer is formed below the titanium nitride layer as an intermediate layer, alloy pits or A defect due to silicon solid phase epitaxial growth becomes a problem.

【0013】第4の従来例である第2のアルミニウム層
/第1のアルミニウム層によって構成されたボンディン
グパッド部の構造では、前記第2の従来例である第2の
アルミニウム層/第1のアルミニウム層/金属珪化物層
からなるボンディングパッド部構造の場合と同様に、第
1のアルミニウム層を構成するアルミニウム結晶粒と第
2のアルミニウム層を構成するアルミニウム結晶粒が連
続的に形成されるため、ボンディングパッドを構成する
アルミニウム結晶粒が厚さ方向で柱状の結晶となり、エ
レクトロマイグレーション耐性が低いという問題が生じ
る。さらに、第2のアルミニウム層にボンダビリティの
良いアルミニウム合金を、第1のアルミニウム層に腐食
に強いアルミニウム合金、もしくはエレクトロマイグレ
ーション耐性の高いアルミニウム合金層を用いてボンデ
ィングパッド部を構成した構造においては上記の問題点
以外に、第1のアルミニウム層に添加した銅等の元素が
第2のアルミニウム層を形成する際に拡散し、結果的に
第2のアルミニウム層の硬度も高くなりボンダビリティ
が劣化するという問題点が存在する。図8に第2のアル
ミニウム層にボンダビリティの良い1%シリコン入りア
ルミニウム合金を用い、第1のアルミニウム層にエレク
トロマイグレーション耐性の高い銅0.5%+シリコン
1%入りのアルミニウム合金層を用いてボンディングパ
ッド部を形成した試料の深さ方向の元素分布を示す。こ
の分析はオージェ電子分光(AES法)によって行った
ものである。この図より銅は上層の第2のアルミニウム
層にまで拡散しているため、第2のアルミニウム層の硬
度が高くなり、ボンダビリティが劣化することが分る。
In the structure of the bonding pad portion constituted by the second aluminum layer / first aluminum layer of the fourth conventional example, the second aluminum layer / first aluminum of the second conventional example is used. As in the case of the bonding pad structure composed of the layer / metal silicide layer, the aluminum crystal grains forming the first aluminum layer and the aluminum crystal grains forming the second aluminum layer are continuously formed, The aluminum crystal grains forming the bonding pad become columnar crystals in the thickness direction, which causes a problem of low electromigration resistance. Further, in the structure in which the bonding pad portion is formed by using an aluminum alloy having good bondability for the second aluminum layer and an aluminum alloy layer having high corrosion resistance or an aluminum alloy layer having high electromigration resistance for the first aluminum layer, In addition to the above problem, the element such as copper added to the first aluminum layer diffuses when forming the second aluminum layer, and as a result, the hardness of the second aluminum layer increases and the bondability deteriorates. There is a problem. In FIG. 8, an aluminum alloy containing 1% silicon having good bondability is used for the second aluminum layer, and an aluminum alloy layer containing 0.5% copper + 1% silicon having high electromigration resistance is used for the first aluminum layer. The element distribution in the depth direction of the sample in which the bonding pad portion is formed is shown. This analysis is performed by Auger electron spectroscopy (AES method). From this figure, it can be seen that since copper has diffused to the upper second aluminum layer, the hardness of the second aluminum layer becomes high and bondability deteriorates.

【0014】次に、第5の従来例である第2のアルミニ
ウム層/多結晶シリコン層/第1のアルミニウム層によ
って構成されたボンディングパッド部の構造では、アル
ミニウム層の中間に形成された多結晶シリコン層がアル
ミニウム配線の抵抗増を招くため、半導体装置の消費電
力増等の問題を生じる。これは、アルミニウム層上には
アルミニウムの融点より高い基板温度が必要な不純物の
活性化ができないため、多結晶シリコン層の抵抗率を十
分に低くすることができないためである。
Next, in the structure of the bonding pad portion composed of the second aluminum layer / polycrystalline silicon layer / first aluminum layer, which is the fifth conventional example, the polycrystalline layer formed in the middle of the aluminum layer is used. Since the silicon layer causes the resistance of the aluminum wiring to increase, problems such as increase in power consumption of the semiconductor device occur. This is because impurities that require a substrate temperature higher than the melting point of aluminum cannot be activated on the aluminum layer, so that the resistivity of the polycrystalline silicon layer cannot be sufficiently lowered.

【0015】本発明は、上記のような従来の問題点に着
目してなされたもので、エレクトロマイグレーション耐
性を向上させるとともに耐腐食性及びストレスマイグレ
ーション耐性を改善し、抵抗値を低減し、さらにはボン
ディング時の密着強度を高めてボンダビリティを良好に
することができる半導体装置のボンディングパッド部の
構造を提供することを目的とする。
The present invention has been made by paying attention to the above-mentioned conventional problems, and improves the electromigration resistance, the corrosion resistance and the stress migration resistance, and reduces the resistance value. An object of the present invention is to provide a structure of a bonding pad portion of a semiconductor device which can improve bond strength at the time of bonding and improve bondability.

【0016】[0016]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、2層以上のアルミニウム主
体の配線層を有する半導体装置のボンディングパッド部
の構造において、前記2層以上のアルミニウム主体の配
線層における上層配線層と下層配線層の間に金属珪化物
層を形成してなることを要旨とする。
In order to solve the above-mentioned problems, the invention according to claim 1 has a structure of a bonding pad portion of a semiconductor device having two or more aluminum-based wiring layers, and the two or more layers are provided. The gist is that a metal silicide layer is formed between an upper wiring layer and a lower wiring layer in the aluminum-based wiring layer.

【0017】請求項2記載の発明は、上記請求項1記載
の半導体装置のボンディングパッド部の構造において、
前記金属珪化物層はタングステン珪化物であることを要
旨とする。
According to a second aspect of the invention, in the structure of the bonding pad portion of the semiconductor device according to the first aspect,
The gist is that the metal silicide layer is a tungsten silicide.

【0018】請求項3記載の発明は、上記請求項1又は
2記載の半導体装置のボンディングパッド部の構造にお
いて、前記配線層は、アルミニウムを主としてシリコ
ン、銅、パラディウム、チタン、スカンジウムもしくは
ボロンの少なくとも何れかの元素を含む合金からなるこ
とを要旨とする。
According to a third aspect of the present invention, in the structure of the bonding pad portion of the semiconductor device according to the first or second aspect, the wiring layer is composed mainly of aluminum and at least silicon, copper, palladium, titanium, scandium or boron. The gist is to be made of an alloy containing any element.

【0019】請求項4記載の発明は、上記請求項1記載
の半導体装置のボンディングパッド部の構造において、
前記上層配線層は純アルミニウム又はアルミニウムを主
としてシリコンを含む合金の何れかからなり、前記下層
配線層はアルミニウムを主として銅、パラディウム、チ
タンもしくはスカンジウムの少なくとも何れかの元素と
シリコンを含む合金からなることを要旨とする。
According to a fourth aspect of the invention, in the structure of the bonding pad portion of the semiconductor device according to the first aspect,
The upper wiring layer is made of either pure aluminum or an alloy mainly containing aluminum, and the lower wiring layer is mainly made of aluminum being an alloy containing silicon and at least one element of copper, palladium, titanium or scandium. Is the gist.

【0020】[0020]

【作用】請求項1記載の発明において、アルミニウム主
体の上層配線層と下層配線層の間に金属珪化物からなる
導体層を形成することによって、不活性ガスによるスパ
ッタリングエッチングを上層配線層を構成するアルミニ
ウム結晶粒と下層配線層を構成するアルミニウム結晶粒
を厚さ方向において不連続とすることが可能となる。こ
の結果、エレクトロマイグレーション現象によって発生
するボイドが下層配線層と上層配線層で独立となってボ
イドが厚さ方向で連続することによりアルミニウム層を
切断することが防止され、エレクトロマイグレーション
耐性を向上させることが可能となる。また、下層配線層
のアルミニウム中には通常シリコンが混入されるが、金
属珪化物層はこの下層配線層中のシリコンを吸収しない
ため、シリコン基板にアロイピットが形成されることは
ない。したがってアロイピットの発生防止のために必要
以上に過剰なシリコンを下層配線層中に添加する必要が
ないのでシリコンの固相エピタキシャル成長による導通
不良も発生しない。通常、ボンディングパッド部の直下
にはシリコン基板に対するコンタクトを形成することは
ないためこのような問題は生じないように考えられる
が、ボンディングパッド部を構成する配線層と同時に形
成されるその配線層のコンタクト部において不良が発生
するためこのようなアロイピットやコンタクト部の不導
通も重要な問題である。さらに、金属珪化物はその抵抗
率が10〜100μΩ・cmと多結晶シリコン等の抵抗
率(1000μΩ・cm以上)より低いため、該導体層
を多結晶シリコン等で形成した場合と比較してボンディ
ングパッド部の抵抗を低減することが可能となり、半導
体装置の消費電力の低減、動作速度の向上に効果があ
る。特に、高電流を扱う電力用半導体装置のボンディン
グパッド部において有効である。
In the invention of claim 1, the upper wiring layer is formed by sputtering etching with an inert gas by forming a conductor layer made of a metal silicide between the upper wiring layer and the lower wiring layer mainly composed of aluminum. The aluminum crystal grains and the aluminum crystal grains forming the lower wiring layer can be discontinuous in the thickness direction. As a result, it is possible to prevent the aluminum layer from being cut due to the voids generated by the electromigration phenomenon becoming independent in the lower wiring layer and the upper wiring layer and being continuous in the thickness direction, thereby improving the electromigration resistance. Is possible. Further, although silicon is usually mixed in aluminum of the lower wiring layer, since the metal silicide layer does not absorb the silicon in the lower wiring layer, alloy pits are not formed on the silicon substrate. Therefore, it is not necessary to add an excessive amount of silicon to the lower wiring layer in order to prevent the generation of alloy pits, and therefore no conduction failure due to solid phase epitaxial growth of silicon occurs. Normally, it is considered that such a problem does not occur because a contact to the silicon substrate is not formed immediately below the bonding pad portion. However, it is considered that such a problem does not occur. Since defects occur in the contact portion, such alloy pits and non-conductivity of the contact portion are also important problems. Furthermore, since the metal silicide has a resistivity of 10 to 100 μΩ · cm, which is lower than the resistivity (1000 μΩ · cm or more) of polycrystalline silicon or the like, bonding is performed as compared with the case where the conductor layer is formed of polycrystalline silicon or the like. It is possible to reduce the resistance of the pad portion, which is effective in reducing the power consumption of the semiconductor device and improving the operation speed. In particular, it is effective in the bonding pad portion of the power semiconductor device that handles high current.

【0021】請求項2記載の発明において、金属珪化物
層をタングステン珪化物(WSi2)とすることによっ
て、アルミニウム主体の配線層との反応による化合物の
形成とその化合物による配線層抵抗の増大を抑制するこ
とが可能となる。これは、一般的に半導体装置に利用さ
れる金属珪化物であるWSi2 ,MoSi2 ,TiSi
2 等を構成する元素のうち、Wとアルミニウムの反応温
度が650℃と、Tiの450℃やMoの460℃より
高いためである。
According to the second aspect of the present invention, the metal silicide layer is made of tungsten silicide (WSi 2 ), whereby the formation of a compound by the reaction with the wiring layer mainly containing aluminum and the increase in the resistance of the wiring layer due to the compound. It becomes possible to suppress. This is WSi 2 , MoSi 2 , TiSi which is a metal silicide generally used for semiconductor devices.
This is because the reaction temperature between W and aluminum is 650 ° C., which is higher than 450 ° C. for Ti and 460 ° C. for Mo, among the elements constituting 2, etc.

【0022】請求項3記載の発明において、ボンディン
グパッド部を構成する配線層を、アルミニウムを主とし
てシリコン、銅、パラディウム、チタン、スカンジウム
もしくはボロンの少なくとも何れかの元素を含む合金か
らなる構成とすることによって、エレクトロマイグレー
ション耐性、ストレスマイグレーション耐性ないしは耐
腐食性を改善することが可能となる。
In a third aspect of the present invention, the wiring layer forming the bonding pad portion is made of an alloy mainly containing aluminum and containing at least one element of silicon, copper, palladium, titanium, scandium or boron. This makes it possible to improve electromigration resistance, stress migration resistance or corrosion resistance.

【0023】請求項4記載の発明において、上層配線層
を純アルミニウム又はアルミニウムを主としてシリコン
を含む合金の何れかとし、下層配線層はアルミニウムを
主として、銅、パラディウム、チタンもしくはスカンジ
ウムの少なくとも何れかの元素とシリコンを含む合金と
した場合、金属珪化物層が下層配線層に含まれる銅等の
添加元素の上層配線層への拡散を抑制して上層配線層の
硬度が高くなることがない。したがってボンディング時
の密着強度が増してボンダビリティが良好となる。
In the invention of claim 4, the upper wiring layer is made of pure aluminum or an alloy mainly containing aluminum, and the lower wiring layer is mainly aluminum and at least one of copper, palladium, titanium or scandium. When an alloy containing an element and silicon is used, the metal silicide layer prevents diffusion of an additive element such as copper contained in the lower wiring layer into the upper wiring layer, and the hardness of the upper wiring layer does not increase. Therefore, the bonding strength at the time of bonding is increased and the bondability is improved.

【0024】[0024]

【実施例】以下、本発明の実施例を図1を用いて説明す
る。半導体基板100上に絶縁膜110を形成する。絶
縁膜110としては、CVD法で形成したPSG膜、B
PSG膜等が用いられる。次に、第1のアルミニウム層
120を形成する。第1のアルミニウム層としては、1
重量%程度のシリコンを含むアルミニウムをDCマグネ
トロンスパッタリング法等で形成するのが一般的であ
る。また、EB蒸着法、CVD法等によって形成するこ
とも可能である。この場合、第1のアルミニウム層とし
てシリコン以外に、銅、パラディウム、チタン、スカン
ジウム、ボロン等を添加することによって、エレクトロ
マイグレーション耐性、ストレスマイグレーション耐
性、耐腐食性を改善することができる。フォトリソグラ
フィ工程、エッチング工程を経て第1のアルミニウム層
120を所望の配線形状に加工した後、第1のアルミニ
ウム層120と第2のアルミニウム層160を絶縁する
ために層間絶縁膜130を形成する。この層間絶縁膜1
30としては、CVD法で形成した単層の絶縁膜でもよ
いが、半導体装置内の平坦化を実施することによって第
2のアルミニウム層160の段差部におけるカバレッジ
を向上するために、シリコン酸化膜131、SOG塗布
膜132、シリコン酸化膜133の3層膜とすることが
望ましい。また、シリコン酸化膜131,133として
は、CVD法で形成したPSG膜、O3 −TEOS膜、
プラズマCVD法で形成したP−TEOS膜等を利用す
ることができる。さらに、SOG塗布膜132として
は、無機SOG膜、有機SOG膜等が利用できる。
EXAMPLE An example of the present invention will be described below with reference to FIG. The insulating film 110 is formed on the semiconductor substrate 100. As the insulating film 110, a PSG film formed by a CVD method, B
A PSG film or the like is used. Next, the first aluminum layer 120 is formed. The first aluminum layer is 1
It is general to form aluminum containing about wt% of silicon by a DC magnetron sputtering method or the like. Also, it can be formed by an EB vapor deposition method, a CVD method, or the like. In this case, electromigration resistance, stress migration resistance, and corrosion resistance can be improved by adding copper, palladium, titanium, scandium, boron or the like to the first aluminum layer in addition to silicon. After processing the first aluminum layer 120 into a desired wiring shape through a photolithography process and an etching process, an interlayer insulating film 130 is formed to insulate the first aluminum layer 120 and the second aluminum layer 160. This interlayer insulating film 1
Although 30 may be a single-layer insulating film formed by the CVD method, the silicon oxide film 131 may be used in order to improve the coverage in the step portion of the second aluminum layer 160 by planarizing the inside of the semiconductor device. , SOG coating film 132, and silicon oxide film 133 are preferable. As the silicon oxide films 131 and 133, a PSG film formed by a CVD method, an O 3 -TEOS film,
A P-TEOS film or the like formed by the plasma CVD method can be used. Furthermore, as the SOG coating film 132, an inorganic SOG film, an organic SOG film, or the like can be used.

【0025】次に、フォトリソグラフィ工程、シリコン
酸化膜エッチング工程を経てコンタクト部を形成した
後、シンター熱処理を実施する。半導体基板100上に
予め形成されているトランジスタ部等の電気特性を改善
する目的では、水素、ないしは水素を含むガスでシンタ
ーを実施することが望ましい。また、層間絶縁膜130
として3層膜を利用した場合には、このシンター処理は
コンタクト開孔部に露出したSOG膜132中に含まれ
てアルミニウム層の膜質を劣化させたり、ボイド発生の
原因となる水分、有機ガス等を排出する役割も持ってい
る。
Next, after forming a contact portion through a photolithography process and a silicon oxide film etching process, sintering heat treatment is performed. For the purpose of improving the electrical characteristics of a transistor portion or the like formed on the semiconductor substrate 100 in advance, it is desirable to perform sintering with hydrogen or a gas containing hydrogen. In addition, the interlayer insulating film 130
When a three-layer film is used as this, this sintering treatment is contained in the SOG film 132 exposed in the contact opening portion and deteriorates the film quality of the aluminum layer, or causes moisture, organic gas, etc. It also has the role of discharging.

【0026】シンター処理を実施後、金属珪化物層15
0と第2のアルミニウム層160を形成する。これらの
金属珪化物層150及び第2のアルミニウム層160
も、第1のアルミニウム層と同様にDCマグネトロンス
パッタリング法等を用いて、形成する。このとき、金属
珪化物層150と第2のアルミニウム層160は、層間
に絶縁性の酸化膜を形成しないように、真空中で連続的
に形成することが望ましい。また、金属珪化物層150
の成膜前処理として、第1のアルミニウム層120の表
面に形成されているアルミニウム酸化膜を不活性気体、
例えばアルゴン、キセノン等のプラズマを用いたエッチ
ングにより取り除いておくことが望ましい。
After the sintering treatment, the metal silicide layer 15
0 and a second aluminum layer 160 is formed. These metal silicide layer 150 and second aluminum layer 160
Similarly, the first aluminum layer is formed by using the DC magnetron sputtering method or the like. At this time, it is desirable that the metal silicide layer 150 and the second aluminum layer 160 be continuously formed in a vacuum so that an insulating oxide film is not formed between the layers. Also, the metal silicide layer 150
As a film forming pretreatment, the aluminum oxide film formed on the surface of the first aluminum layer 120 is treated with an inert gas,
For example, it is desirable to remove it by etching using plasma such as argon or xenon.

【0027】また、第2のアルミニウム層160として
は、1重量%程度のシリコンを含むアルミニウム層を形
成するのが一般的であるが、シリコン以外に、銅、パラ
ディウム、チタン、スカンジウム、ボロン等を添加する
ことによって、エレクトロマイグレーション耐性、スト
レスマイグレーション耐性、耐腐食性を改善することが
できる。しかし、ボンディング時の密着強度を重視する
場合は、第2のアルミニウム層160として柔らかい純
アルミニウム層ないしは1重量%程度のシリコン入りア
ルミニウム層を利用することが好ましい。いま、例とし
て第2のアルミニウム層160にボンダビリティの良い
1%シリコン入りアルミニウム合金、金属珪化物層15
0としてタングステンシリサイド層、第1のアルミニウ
ム層120にエレクトロマイグレーション耐性の高い銅
0.5%+シリコン1%入りのアルミニウム合金層をそ
れぞれ用いたボンディングパッド部のオージェ電子分光
(AES法)による深さ方向の元素分布を図2に示す。
この図に示されているように、第2のアルミニウム層1
60中の銅はノイズレベル以下であり、第1のアルミニ
ウム層120から拡散していないことが分る。したがっ
て、第1のアルミニウム層120と第2のアルミニウム
層160の間に金属珪化物層150を形成することによ
って、第2のアルミニウム層160の硬度を低く保つこ
とが可能なため、ボンディングワイヤーとボンディング
パッド部の密着強度が低下することはない。
As the second aluminum layer 160, an aluminum layer containing about 1% by weight of silicon is generally formed. However, in addition to silicon, copper, palladium, titanium, scandium, boron or the like is used. By adding, electromigration resistance, stress migration resistance, and corrosion resistance can be improved. However, when importance is attached to the adhesion strength at the time of bonding, it is preferable to use a soft pure aluminum layer or an aluminum layer containing about 1% by weight of silicon as the second aluminum layer 160. Now, as an example, the second aluminum layer 160 is provided with an aluminum alloy containing 1% silicon and a metal silicide layer 15 having good bondability.
0 is a tungsten silicide layer and the first aluminum layer 120 is an aluminum alloy layer containing 0.5% of copper and 1% of silicon having high electromigration resistance, and the depth of the bonding pad is measured by Auger electron spectroscopy (AES method). The element distribution in the direction is shown in FIG.
As shown in this figure, the second aluminum layer 1
It can be seen that the copper in 60 is below the noise level and has not diffused from the first aluminum layer 120. Therefore, by forming the metal silicide layer 150 between the first aluminum layer 120 and the second aluminum layer 160, the hardness of the second aluminum layer 160 can be kept low, and thus the bonding wire and the bonding wire can be bonded. The adhesion strength of the pad portion does not decrease.

【0028】第2のアルミニウム層の形成後は、フォト
リソグラフィ工程、第2のアルミニウム層160のエッ
チング工程を実施して、希望の形状に第2のアルミニウ
ム層を加工した後、必要に応じてシンター熱処理を実施
する。その後、保護膜170として、CVD法を用いて
PSG膜、プラズマSiN膜、もしくはこれらの複合膜
を形成する。保護膜170には、ワイヤーボンディング
を実施するために、フォトリソグラフィ工程、保護膜エ
ッチング工程を実施してワイヤーボンディング用の開孔
部を形成する。
After the formation of the second aluminum layer, a photolithography process and an etching process of the second aluminum layer 160 are carried out to process the second aluminum layer into a desired shape, and then the sintering is carried out if necessary. Perform heat treatment. Then, as the protective film 170, a PSG film, a plasma SiN film, or a composite film of these is formed by using the CVD method. In order to perform wire bonding, the protective film 170 is subjected to a photolithography process and a protective film etching process to form an opening portion for wire bonding.

【0029】以上、具体的な実施例について説明した
が、本発明は上記実施例に限定されるものではなく、下
記の〜の如くすることも可能である。第1のアル
ミニウム層としては、半導体装置上のトランジスタ等を
構成する拡散層とのコンタクト抵抗を改善するためチタ
ン、チタン珪化物、窒化チタン等チタン化合物ないしは
これらの複合膜を下地にした積層膜構造としても良い。
実施例においては、2層アルミニウム配線層を有する
半導体装置に関して説明したが、3層以上のアルミニウ
ム配線層を有する半導体装置においても適用することが
可能である。ワイヤーボンディングに関しては、金ワ
イヤー以外にもアルミニウムワイヤーを用いることがで
きる。
The specific embodiments have been described above, but the present invention is not limited to the above embodiments, and the following items (1) to (4) can be applied. The first aluminum layer is a laminated film structure on which a titanium compound such as titanium, titanium silicide, or titanium nitride or a composite film of these is used as an underlayer in order to improve contact resistance with a diffusion layer forming a transistor or the like on a semiconductor device. Also good.
Although the embodiments have been described with respect to the semiconductor device having the two-layer aluminum wiring layer, the present invention can be applied to the semiconductor device having three or more layers of aluminum wiring layers. Regarding wire bonding, aluminum wires can be used in addition to gold wires.

【0030】[0030]

【発明の効果】以上説明したように、請求項1記載の発
明によれば、2層以上のアルミニウム主体の配線層にお
ける上層配線層と下層配線層の間に金属珪化物層を形成
したため、上層配線層を構成するアルミニウム結晶粒と
下層配線層を構成するアルミニウム結晶粒を厚さ方向に
対して不連続とすることができる。したがって、エレク
トロマイグレーションによって発生するボイドが上層配
線層と下層配線層で独立に形成され、上下のアルミニウ
ム層が同時に同一の場所で切断されることがなく、エレ
クトロマイグレーション耐性を向上させることができ
る。下層配線層のアルミニウム中にシリコンが含まれる
場合、金属珪化物層はそのアルミニウム中のシリコンを
吸収しないためシリコン基板にアロイピットが形成され
ることがない。したがってアロイピット発生防止のため
に必要以上に過剰なシリコンをアルミニウム層中に添加
する必要がないのでシリコンの固相エピタキシャル成長
による導通不良が発生しない。金属珪化物はその抵抗率
が10〜100μΩ・cmと多結晶シリコン等の抵抗率
(1000μΩ・cm以上)より低いため、該導体層を
多結晶シリコン等で形成した場合と比較してボンディン
グパッド部の抵抗を低減することができ、特に高電流を
扱う電力用半導体装置の消費電力の低減、動作速度の向
上に効果がある。ボンディングパッド部に2層以上のア
ルミニウム層を用いているため、各配線層を微細加工が
可能なドライエッチングでパターン形成ができる比較的
薄いアルミニウム層によって形成したとしても、多層化
することによって合計のアルミニウム層の厚さを確保す
ることが可能となるため、電流密度を低く抑えることが
可能となり、エレクトロマイグレーション耐性の向上と
微細加工性の向上を両立させることができる。ボンディ
ングパッド部が厚いため、ワイヤーボンディング時のダ
メージを軽減することができる。特に、上、下のアルミ
ニウム層の中間に金属珪化物層を挟んだ構造としたこと
によって、上部のアルミニウム層と下部のアルミニウム
層でそれぞれ独自にシリコン析出が発生するため、単一
層の厚いアルミニウム層で発生する場合よりシリコン析
出を小さくすることが可能となり、ワイヤーボンディン
グ時にボンディングワイヤーに押された析出シリコン塊
がボンディングパッド下地のシリコン酸化膜等の絶縁膜
にクラックを発生させることがない。金属珪化物層がボ
ンディングパッド外部からの水分の浸入を抑制するた
め、下層のアルミニウム配線にまで腐食が進行して断線
不良が発生するのを抑制することができる。半導体装置
の検査でプローブ検査を実施した際に傷が発生した場合
においても上記のように金属珪化物層がその傷に起因す
る水分の浸入による腐食の進行を抑制することができて
半導体装置のダメージを小さくすることができる。さら
に、上、下配線層の層間絶縁膜としてSOG膜を用いた
場合、アルミニウムより耐食性の高い金属珪化物層が、
ボンディングパッド部においてSOG膜が露出している
部分を覆い、アルミニウム層とSOG膜が直接接触する
ことを防ぐため、SOG膜中に含まれる不純物や水分に
よってアルミニウム層が腐食するのを防止することがで
きる。
As described above, according to the invention of claim 1, since the metal silicide layer is formed between the upper wiring layer and the lower wiring layer in the two or more aluminum-based wiring layers, the upper layer is formed. The aluminum crystal grains forming the wiring layer and the aluminum crystal grains forming the lower wiring layer can be discontinuous in the thickness direction. Therefore, voids generated by electromigration are independently formed in the upper wiring layer and the lower wiring layer, the upper and lower aluminum layers are not simultaneously cut at the same place, and the electromigration resistance can be improved. When silicon is contained in the aluminum of the lower wiring layer, the metal silicide layer does not absorb the silicon in the aluminum, so that alloy pits are not formed in the silicon substrate. Therefore, it is not necessary to add an excessive amount of silicon to the aluminum layer in order to prevent the generation of alloy pits, and therefore conduction failure due to solid phase epitaxial growth of silicon does not occur. Since the metal silicide has a resistivity of 10 to 100 μΩ · cm, which is lower than the resistivity of polycrystalline silicon (1000 μΩ · cm or more), the bonding pad portion is different from the case where the conductor layer is formed of polycrystalline silicon or the like. It is possible to reduce the resistance, and it is particularly effective in reducing the power consumption and improving the operating speed of the power semiconductor device that handles a high current. Since two or more aluminum layers are used for the bonding pad portion, even if each wiring layer is formed by a relatively thin aluminum layer that can be patterned by dry etching capable of fine processing, the total number of layers can be increased by forming a multilayer structure. Since it is possible to secure the thickness of the aluminum layer, it is possible to suppress the current density to a low level, and it is possible to improve both electromigration resistance and fine workability. Since the bonding pad portion is thick, damage during wire bonding can be reduced. In particular, the structure in which the metal silicide layer is sandwiched between the upper and lower aluminum layers causes silicon precipitation to occur independently in the upper aluminum layer and the lower aluminum layer. It is possible to make the silicon deposition smaller than that in the case of 1., and the deposited silicon blocks pushed by the bonding wire during wire bonding do not cause cracks in the insulating film such as the silicon oxide film underlying the bonding pad. Since the metal silicide layer suppresses the infiltration of moisture from the outside of the bonding pad, it is possible to suppress the occurrence of the disconnection failure due to the progress of corrosion even to the lower aluminum wiring. Even when a scratch is generated when the probe inspection is performed in the inspection of the semiconductor device, the metal silicide layer can suppress the progress of corrosion due to the infiltration of water due to the scratch as described above, and The damage can be reduced. Furthermore, when the SOG film is used as the interlayer insulating film for the upper and lower wiring layers, the metal silicide layer having higher corrosion resistance than aluminum is
In order to prevent the SOG film from directly contacting the exposed portion of the SOG film in the bonding pad portion, it is possible to prevent the aluminum layer from being corroded by impurities or water contained in the SOG film. it can.

【0031】請求項2〜4記載の発明によれば、それぞ
れ上記請求項1記載の発明の効果に加えて、さらに以下
のような効果がある。
According to the inventions described in claims 2 to 4, in addition to the effects of the invention described in claim 1, there are the following effects.

【0032】請求項2記載の発明によれば、前記金属珪
化物層はタングステン珪化物としたため、アルミニウム
主体の上、下配線層との反応による化合物の形成及びそ
の化合物によるボンディングパッド部の抵抗増大を抑制
することができる。これは、一般に半導体装置に利用さ
れる金属珪化物であるタングステン珪化物(WS
2)、モリブデン珪化物(MoSi2 )、チタン珪化
物(TiSi2 )等を構成する元素のうち、Wとアルミ
ニウムの反応温度が650℃と、Tiの450℃やMo
の460℃より高いためである。
According to the second aspect of the present invention, since the metal silicide layer is made of tungsten silicide, a compound is formed by a reaction with the upper and lower wiring layers mainly composed of aluminum, and the resistance of the bonding pad portion is increased by the compound. Can be suppressed. This is tungsten silicide (WS) which is a metal silicide generally used in semiconductor devices.
i 2 ), molybdenum silicide (MoSi 2 ), titanium silicide (TiSi 2 ), and the like, the reaction temperature of W and aluminum is 650 ° C., and that of Ti is 450 ° C. or Mo.
This is because the temperature is higher than 460 ° C.

【0033】請求項3記載の発明によれば、前記配線層
は、アルミニウムを主としてシリコン、銅、パラディウ
ム、チタン、スカンジウムもしくはボロンの少なくとも
何れかの元素を含む合金としたため、エレクトロマイグ
レーション耐性、耐腐食性に加えてさらにストレスマイ
グレーション耐性を改善することができる。
According to the third aspect of the present invention, the wiring layer is an alloy mainly containing aluminum and containing at least one element of silicon, copper, palladium, titanium, scandium or boron. In addition to the property, the resistance to stress migration can be further improved.

【0034】請求項4記載の発明によれば、前記上層配
線層は純アルミニウム又はアルミニウムを主としてシリ
コンを含む合金の何れかからなり、前記下層配線層はア
ルミニウムを主として銅、パラディウム、チタンもしく
はスカンジウムの少なくとも何れかの元素とシリコンを
含む合金としたため、金属珪化物層が下層のアルミニウ
ムに含まれる銅等の添加元素の上層のアルミニウムへの
拡散を抑制して上層配線層の硬度を低く保つことができ
る。したがってボンディング時の密着強度が向上してボ
ンダビリティを良好にすることができる。
According to the fourth aspect of the present invention, the upper wiring layer is made of pure aluminum or an alloy mainly containing aluminum, and the lower wiring layer is mainly made of aluminum of copper, palladium, titanium or scandium. Since the alloy contains at least one of the elements and silicon, the metal silicide layer can suppress the diffusion of additional elements such as copper contained in the lower aluminum into the upper aluminum and keep the hardness of the upper wiring layer low. it can. Therefore, the adhesion strength at the time of bonding can be improved and the bondability can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る半導体装置のボンディングパッド
部の構造の実施例を示す縦断面図である。
FIG. 1 is a vertical sectional view showing an embodiment of a structure of a bonding pad portion of a semiconductor device according to the present invention.

【図2】上記実施例のオージェ電子分光法による深さ方
向の元素分布を示す図である。
FIG. 2 is a diagram showing an element distribution in a depth direction by Auger electron spectroscopy in the above-mentioned example.

【図3】半導体装置のボンディングパッド部の構造の第
1の従来例を示す縦断面図である。
FIG. 3 is a vertical cross-sectional view showing a first conventional example of a structure of a bonding pad portion of a semiconductor device.

【図4】第2の従来例を示す縦断面図である。FIG. 4 is a vertical sectional view showing a second conventional example.

【図5】第3の従来例を示す縦断面図である。FIG. 5 is a vertical cross-sectional view showing a third conventional example.

【図6】第4の従来例を示す縦断面図である。FIG. 6 is a vertical sectional view showing a fourth conventional example.

【図7】第5の従来例を示す縦断面図である。FIG. 7 is a vertical sectional view showing a fifth conventional example.

【図8】前記第4の従来例のオージェ電子分光法による
深さ方向の元素分布を示す図である。
FIG. 8 is a diagram showing an element distribution in a depth direction by Auger electron spectroscopy of the fourth conventional example.

【符号の説明】[Explanation of symbols]

100 半導体基板 110 絶縁膜 120 第1のアルミニウム層(下層配線層) 130 層間絶縁膜 150 金属珪化物層 160 第2のアルミニウム層(上層配線層) 100 semiconductor substrate 110 insulating film 120 first aluminum layer (lower wiring layer) 130 interlayer insulating film 150 metal silicide layer 160 second aluminum layer (upper wiring layer)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205 21/321 9169−4M H01L 21/92 602 J ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Internal reference number for FI Technical indication H01L 21/3205 21/321 9169-4M H01L 21/92 602 J

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 2層以上のアルミニウム主体の配線層を
有する半導体装置のボンディングパッド部の構造におい
て、前記2層以上のアルミニウム主体の配線層における
上層配線層と下層配線層の間に金属珪化物層を形成して
なることを特徴とする半導体装置のボンディングパッド
部の構造。
1. A structure of a bonding pad portion of a semiconductor device having two or more aluminum-based wiring layers, wherein a metal silicide is provided between an upper wiring layer and a lower wiring layer in the two or more aluminum-based wiring layers. A structure of a bonding pad portion of a semiconductor device, which is characterized by forming layers.
【請求項2】 前記金属珪化物層はタングステン珪化物
であることを特徴とする請求項1記載の半導体装置のボ
ンディングパッド部の構造。
2. The structure of a bonding pad portion of a semiconductor device according to claim 1, wherein the metal silicide layer is tungsten silicide.
【請求項3】 前記配線層は、アルミニウムを主として
シリコン、銅、パラディウム、チタン、スカンジウムも
しくはボロンの少なくとも何れかの元素を含む合金から
なることを特徴とする請求項1又は2記載の半導体装置
のボンディングパッド部の構造。
3. The semiconductor device according to claim 1, wherein the wiring layer is made of an alloy mainly containing aluminum and containing at least any one element of silicon, copper, palladium, titanium, scandium and boron. Bonding pad structure.
【請求項4】 前記上層配線層は純アルミニウム又はア
ルミニウムを主としてシリコンを含む合金の何れかから
なり、前記下層配線層はアルミニウムを主として銅、パ
ラディウム、チタンもしくはスカンジウムの少なくとも
何れかの元素とシリコンを含む合金からなることを特徴
とする請求項1記載の半導体装置のボンディングパッド
部の構造。
4. The upper wiring layer is made of pure aluminum or an alloy mainly containing aluminum, and the lower wiring layer mainly contains aluminum and at least one element of copper, palladium, titanium or scandium and silicon. The structure of a bonding pad portion of a semiconductor device according to claim 1, wherein the structure is made of an alloy containing the same.
JP7009987A 1995-01-25 1995-01-25 Structure of bonding pad part of semiconductor device Pending JPH08203953A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7009987A JPH08203953A (en) 1995-01-25 1995-01-25 Structure of bonding pad part of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7009987A JPH08203953A (en) 1995-01-25 1995-01-25 Structure of bonding pad part of semiconductor device

Publications (1)

Publication Number Publication Date
JPH08203953A true JPH08203953A (en) 1996-08-09

Family

ID=11735237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7009987A Pending JPH08203953A (en) 1995-01-25 1995-01-25 Structure of bonding pad part of semiconductor device

Country Status (1)

Country Link
JP (1) JPH08203953A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256307A (en) * 1997-03-13 1998-09-25 Ngk Spark Plug Co Ltd Wiring board with semiconductor device, wiring board and manufacture thereof
JP2005294872A (en) * 2005-07-05 2005-10-20 Mitsubishi Electric Corp Semiconductor device and its manufacturing method
WO2012005073A1 (en) * 2010-07-08 2012-01-12 三菱電機株式会社 Semiconductor device, semiconductor package, and method for producing each

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256307A (en) * 1997-03-13 1998-09-25 Ngk Spark Plug Co Ltd Wiring board with semiconductor device, wiring board and manufacture thereof
JP2005294872A (en) * 2005-07-05 2005-10-20 Mitsubishi Electric Corp Semiconductor device and its manufacturing method
WO2012005073A1 (en) * 2010-07-08 2012-01-12 三菱電機株式会社 Semiconductor device, semiconductor package, and method for producing each
JPWO2012005073A1 (en) * 2010-07-08 2013-09-02 三菱電機株式会社 Semiconductor device, semiconductor package and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6624513B1 (en) Semiconductor device with multilayer conductive structure formed on a semiconductor substrate
JP5078259B2 (en) Improved on-chip Cu interconnect using a 1-5 nm thick metal cap
JP3330495B2 (en) Thin metal barrier layer for electrical interconnection
US6342733B1 (en) Reduced electromigration and stressed induced migration of Cu wires by surface coating
US8198730B2 (en) Semiconductor device and method of manufacturing the same
JP4591084B2 (en) Copper alloy for wiring, semiconductor device, and method for manufacturing semiconductor device
US6506668B1 (en) Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
KR100703973B1 (en) Interconnections having double story capping layer and method for forming the same
US6150270A (en) Method for forming barrier layer for copper metallization
TWI374482B (en)
JPH0760852B2 (en) Method and apparatus for forming copper alloy conductive plug
JP2000260770A (en) Semiconductor device and its manufacture
US20060138670A1 (en) Method of forming copper line in semiconductor device
JP3021996B2 (en) Aluminum wiring and method of forming the same
JPH08203953A (en) Structure of bonding pad part of semiconductor device
US6376369B1 (en) Robust pressure aluminum fill process
Abe et al. Texture and electromigration performance in damascene interconnects formed by reflow sputtered Cu film
US20040180541A1 (en) Soft metal conductor and method of making
JPH06236878A (en) Metal wiring
JP2003109956A (en) Semiconductor device and its manufacturing method
US6445070B1 (en) Coherent carbide diffusion barrier for integrated circuit interconnects
JPH11283981A (en) Semiconductor device and manufacture thereof
WO2002037558A1 (en) Semiconductor device and its manufacturing method
JPH05102148A (en) Semiconductor device
JP2004289009A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 11