JPH08203907A - External connection bump electrode and forming method thereof - Google Patents

External connection bump electrode and forming method thereof

Info

Publication number
JPH08203907A
JPH08203907A JP1225395A JP1225395A JPH08203907A JP H08203907 A JPH08203907 A JP H08203907A JP 1225395 A JP1225395 A JP 1225395A JP 1225395 A JP1225395 A JP 1225395A JP H08203907 A JPH08203907 A JP H08203907A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
plating
forming
electroless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1225395A
Other languages
Japanese (ja)
Inventor
Eiji Watanabe
英二 渡辺
Yutaka Makino
豊 牧野
Hiroyuki Yoda
博行 依田
Kenichi Nagae
健一 永重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1225395A priority Critical patent/JPH08203907A/en
Publication of JPH08203907A publication Critical patent/JPH08203907A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: To enable an underlying connecting layer of a bump electrode to be formed on an Al electrode by a simple manufacturing steps at low cost by a method wherein an alumina film having multiple pores in provided on the connecting part with an external electrode of a wiring layer so as to bury excellent conductors in the pores for providing the underlying connecting layer on the conductors. CONSTITUTION: An alumina film 6 having multiple pores is provided on the connecting part with an external electrode of a wiring layer 2 provided on a substrate 1 so as to bury excellent conductors 8 in the pores. Furthermore, an underlying connecting layer 10 is provided on the excellent conductors 8 and then a bump electrodes forming connecting layer 11 is provided on the underlying connecting layer 10 so as to form the bump electrode. For example, the alumina film 6 having multiple pores is formed by anode-oxidizing a part of the wiring layer 2 mainly comprising aluminum. Next, after the electrolytic deposition of the excellent conductors 8 in the pores, the underlying connecting layer 10 to be the underlying layer of the bump electrode forming connecting layer 11 is formed on the excellent conductors 8 by non-electrolytic plating process.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は外部接続用突起電極及び
その形成方法に関するものであり、特に、実装基板へダ
イレクトに実装が可能な半導体装置に設けるバンプ電極
或いは半導体装置を実装する実装基板に設けるパッド電
極等の外部接続用突起電極及びその形成方法に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a protruding electrode for external connection and a method for forming the same, and more particularly to a bump electrode provided in a semiconductor device which can be directly mounted on a mounting substrate or a mounting substrate for mounting the semiconductor device. The present invention relates to a protruding electrode for external connection such as a pad electrode provided and a method for forming the same.

【0002】[0002]

【従来の技術】近年、半導体装置の多端子化が進むなか
で、半導体装置をワイヤ配線を用いずに実装するTAB
方式、或いは、半導体装置をダイレクトにフリップチッ
プボンディングする方式等が急速に発展しており、その
様なボンディング方法に対応するために、半導体装置に
設けたアルミニウム配線層に外部端子との接続用のバン
プ電極を設けたり、或いは、半導体装置を実装する実装
基板側にパッド電極を設けたりしていた。
2. Description of the Related Art In recent years, as the number of terminals of a semiconductor device has increased, a TAB for mounting the semiconductor device without using wire wiring.
A method, or a method of directly flip-chip bonding a semiconductor device, etc. is rapidly developing, and in order to cope with such a bonding method, an aluminum wiring layer provided in the semiconductor device is connected to an external terminal for connection. Bump electrodes are provided, or pad electrodes are provided on the side of a mounting substrate on which a semiconductor device is mounted.

【0003】従来のバンプ電極等の外部接続用突起電極
形成工程においては、このアルミニウム配線層上にAl
とバンプ電極となるPb−Snはんだ層或いはAu層と
の相互拡散を防止するためにTi膜或いはNi膜等のバ
リアメタルを設けていたが、このTi膜或いはNi膜等
のバリアメタルを無電解メッキ法によって直接形成する
ことができなかったため、バンプ電極の形成方法として
図7に示す工程を取るのが通常であった。
In the conventional process of forming bump electrodes for external connection such as bump electrodes, Al is formed on the aluminum wiring layer.
Although a barrier metal such as a Ti film or a Ni film is provided to prevent mutual diffusion between the Pb-Sn solder layer or the Au layer serving as a bump electrode, the barrier metal such as the Ti film or the Ni film is electrolessly electrolyzed. Since it could not be directly formed by the plating method, the step shown in FIG. 7 was usually taken as a method for forming the bump electrode.

【0004】図7参照 図7は従来のバンプ電極の概略的製造工程を示すもの
で、8つのまとまった工程からなるものであり、図にお
いて線で囲った工程は一連の連続処理が可能な工程を示
している。
FIG. 7 shows a schematic manufacturing process of a conventional bump electrode, which is composed of eight integrated processes, and the process surrounded by a line in the drawing is a process capable of a series of continuous processing. Is shown.

【0005】まず、第1工程として半導体基板上に形成
したアルミニウム配線層上に、蒸着法或いはスパッタリ
ング法によってバリアメタルとなるTi膜及びNi膜を
順次堆積させる。次いで、第2工程としてレジスト層の
塗布及びパターニングによってバンプ電極形成用パター
ンに対応するレジスト層を設けたのち、第3工程として
バンプ電極形成用のパターンを残すようにNi膜をエッ
チングし、次いで、第4工程としてレジスト層を除去し
たのち、第5工程として新たにメッキ用レジスト層の塗
布及びパターニングによってメッキ用レジスト層を形成
する。
First, as a first step, a Ti film and a Ni film to be a barrier metal are sequentially deposited on an aluminum wiring layer formed on a semiconductor substrate by a vapor deposition method or a sputtering method. Next, as a second step, a resist layer corresponding to the bump electrode forming pattern is provided by applying and patterning a resist layer, and then as a third step, the Ni film is etched so as to leave the bump electrode forming pattern, and then, After removing the resist layer as a fourth step, a plating resist layer is newly formed by coating and patterning a plating resist layer as a fifth step.

【0006】次いで、第6工程として電解メッキ法によ
りメッキ用レジスト層をマスクとしてNi膜の露出部に
バリアメタルとなるNiメッキ層或いはCuメッキ層を
形成し、続いて電解メッキ法によってバンプ電極となる
Auメッキ層或いはPn−Snメッキ層を厚く形成す
る。次いで、第7工程としてメッキ用レジスト層を除去
したのち、第8工程としてAuメッキ層或いはPn−S
nメッキ層をマスクとしてTi膜の露出部をエッチング
して、バンプ電極が完成する。
Next, as a sixth step, a Ni plating layer or a Cu plating layer serving as a barrier metal is formed on the exposed portion of the Ni film by the electroplating method using the plating resist layer as a mask, and then bump electrodes are formed by the electroplating method. The Au plating layer or the Pn-Sn plating layer is formed thickly. Next, after removing the plating resist layer as a seventh step, an Au plating layer or Pn-S is formed as an eighth step.
The exposed portion of the Ti film is etched using the n-plated layer as a mask to complete the bump electrode.

【0007】また、図7に示す形成方法の他に、アルミ
ニウム配線層上にZn(亜鉛)を置換析出させるジンケ
ート法を用いて、アルミニウム配線層上に無電解Niメ
ッキ層を直接形成させることも検討されている。
In addition to the formation method shown in FIG. 7, an electroless Ni plating layer may be directly formed on the aluminum wiring layer by using a zincate method in which Zn (zinc) is substituted and deposited on the aluminum wiring layer. Is being considered.

【0008】[0008]

【発明が解決しようとする課題】しかし、図7に示す従
来の製造方法においては、工程が複雑であり且つ手番が
かかるため、コスト的にかなり高価になる問題があり、
また、直接無電解Niメッキが可能なジンケート法にお
いては、ジンケート処理液のpHが約13と非常に高い
ため、メッキ用マスクとしてのレジストがジンケート処
理液に耐えられなくなるという問題、及び、この方法に
よる無電解Niメッキ層は下地との密着性が弱いため剥
離が生じやすいという問題があった。
However, in the conventional manufacturing method shown in FIG. 7, there is a problem that the cost is considerably high because the process is complicated and it takes time.
Further, in the zincate method capable of direct electroless Ni plating, the pH of the zincate processing solution is as high as about 13, so that the resist as a plating mask cannot withstand the zincate processing solution, and this method The electroless Ni-plated layer has a problem that peeling is likely to occur because the adhesion to the base is weak.

【0009】したがって、本発明はアルミニウム電極上
にバンプ用電極層或いはパッド電極層等の突起電極の下
地層となる無電解メッキ層を含む下地導電層を簡単な製
造工程により低コストで形成することを目的とする。
Therefore, according to the present invention, a base conductive layer including an electroless plating layer serving as a base layer for a bump electrode layer or a pad electrode layer or the like for a protruding electrode is formed on an aluminum electrode by a simple manufacturing process at a low cost. With the goal.

【0010】[0010]

【課題を解決するための手段】本発明は、外部接続用突
起電極において、基板(図3の1)上に設けた配線層
(図3の2)の外部電極との接続部分に多数のポア(図
3の7)を有するアルミナ皮膜(図3の6)を設けると
共に、このポア内に埋め込んだ良導電体(図3の8)、
この良導電体上に設けた下地導電層(図3の10)、及
び、この下地導電層上に設けた突起電極形成用導電層
(図4の11)によって突起電極を形成したことを特徴
とする。
According to the present invention, in a protruding electrode for external connection, a large number of pores are formed in a connection portion of a wiring layer (2 in FIG. 3) provided on a substrate (1 in FIG. 3) with the external electrode. An alumina film (6 in FIG. 3) having (7 in FIG. 3) is provided, and a good conductor (8 in FIG. 3) embedded in the pores,
The protruding electrode is formed by the underlying conductive layer (10 in FIG. 3) provided on the good conductor and the conductive layer for forming a protruding electrode (11 in FIG. 4) provided on the underlying conductive layer. To do.

【0011】また、本発明は、外部接続用突起電極にお
いて、基板が半導体基板(図3の1)であり、且つ、基
板上に設けた配線層がアルミニウムを主成分とする配線
層(図3の2)であり、アルミナ皮膜がこの配線層の一
部にも食い込んでいることを特徴とする。なお、本明細
書において、「アルミニウムを主成分とする配線層」と
は、純粋なアルミニウム配線層、及び、1%以下のSi
やCu等を含有するアルミニウムを主成分とするアルミ
ニウム合金配線層を意味するものである。
Further, according to the present invention, in the external connection protruding electrode, the substrate is a semiconductor substrate (1 in FIG. 3), and the wiring layer provided on the substrate is a wiring layer containing aluminum as a main component (see FIG. 3). 2) of No. 2), and the alumina film also penetrates into a part of this wiring layer. In the present specification, “a wiring layer containing aluminum as a main component” means a pure aluminum wiring layer and 1% or less of Si.
It means an aluminum alloy wiring layer whose main component is aluminum containing Cu, Cu, or the like.

【0012】また、本発明は、外部接続用突起電極にお
いて、下地導電層(図5の10)と突起電極形成用導電
層(図5の13)との間に酸化防止用導電層(図5の1
2)を介在させたことを特徴とする。また、本発明は、
外部接続用突起電極において、基板が実装基板(図6の
14)であり、且つ、基板上に設けた配線層がCuから
なる配線層(図6の15)であり、アルミナ皮膜(図6
の18)とCu配線層との間にアルミナ化しないアルミ
ニウム層(図6の16)が介在していることを特徴とす
る。
Further, according to the present invention, in the external connection projecting electrode, an oxidation preventing conductive layer (see FIG. 5) is provided between the base conductive layer (10 in FIG. 5) and the projecting electrode forming conductive layer (13 in FIG. 5). Of 1
2) is interposed. Also, the present invention
In the external connection protruding electrode, the substrate is a mounting substrate (14 in FIG. 6), the wiring layer provided on the substrate is a wiring layer made of Cu (15 in FIG. 6), and the alumina film (FIG. 6) is used.
18) and the Cu wiring layer are characterized by interposing an aluminum layer (16 in FIG. 6) which is not aluminized.

【0013】また、本発明は、外部接続用突起電極にお
いて、ポア内に埋め込む良導電体の厚さを、ポアの深さ
の1/2以上の厚さで、且つ、ポアの深さ以下の厚さに
したことを特徴とする。
Further, according to the present invention, in the protruding electrode for external connection, the thickness of the good conductor embedded in the pore is not less than ½ of the depth of the pore and not more than the depth of the pore. It is characterized by being made thick.

【0014】また、本発明は、外部接続用突起電極にお
いて、下地導電層として無電解Niメッキ層、無電解C
uメッキ層、無電解Pdメッキ層、無電解Pd−Sn−
Pbメッキ層の内の少なくとも一つを用い、且つ、その
厚さを0.5μm〜5μmにしたことを特徴とする。
Further, according to the present invention, in the protruding electrode for external connection, an electroless Ni plating layer, an electroless C layer is used as a base conductive layer.
u plating layer, electroless Pd plating layer, electroless Pd-Sn-
It is characterized in that at least one of the Pb plating layers is used and the thickness thereof is set to 0.5 μm to 5 μm.

【0015】また、本発明は、外部接続用突起電極の形
成方法において、基板(図3の1)上に設けた配線層
(図3の2)の外部電極との接続部分を少なくとも覆う
ようにアルミニウムを主成分とする導電層(図2の4)
を堆積させ、この導電層の少なくとも一部を陽極酸化処
理することにより多数のポア(図3の7)を有するアル
ミナ皮膜(図3の6)を形成し、次いで、ポア内に良導
電体(図3の8)を電解析出させたのち、無電解メッキ
法によって良導電体上に突起電極形成用導電層(図4の
11)の下地層となる下地導電層(図4の10)の少な
くとも一部を形成したことを特徴とする。
Further, according to the present invention, in the method for forming a protruding electrode for external connection, the wiring layer (2 in FIG. 3) provided on the substrate (1 in FIG. 3) at least covers the connection portion with the external electrode. Conductive layer composed mainly of aluminum (4 in FIG. 2)
Is deposited, and at least a part of this conductive layer is anodized to form an alumina film (6 in FIG. 3) having a large number of pores (7 in FIG. 3). Then, a good conductor ( After electrolytically depositing 8) in FIG. 3, a base conductive layer (10 in FIG. 4) which becomes a base layer of the conductive layer for forming bump electrodes (11 in FIG. 4) is formed on the good conductor by electroless plating. It is characterized in that at least a part thereof is formed.

【0016】また、本発明は、外部接続用突起電極の形
成方法において、基板が半導体基板であり、且つ、基板
上に設けた配線層がアルミニウムを主成分とする配線層
であり、この配線層及びアルミニウムを主成分とする導
電層を、200Å以上で、且つ、この配線層及びこの導
電層の全体の厚さの2/3以下をアルミナ皮膜に変換す
ることを特徴とする。
According to the present invention, in the method of forming a protruding electrode for external connection, the substrate is a semiconductor substrate, and the wiring layer provided on the substrate is a wiring layer containing aluminum as a main component. And a conductive layer containing aluminum as a main component, which is converted to an alumina film having a thickness of 200 Å or more and ⅔ or less of the total thickness of the wiring layer and the conductive layer.

【0017】また、本発明は、外部接続用突起電極の形
成方法において、下地導電層(図5の10)と突起電極
形成用導電層との間に酸化防止用導電層(図5の12)
を介在させると共に、突起電極形成用導電層をはんだボ
ール(図5の13)を転写することによって形成したこ
とを特徴とする。
Further, according to the present invention, in the method of forming a protruding electrode for external connection, an oxidation preventing conductive layer (12 in FIG. 5) is provided between the underlying conductive layer (10 in FIG. 5) and the protruding electrode forming conductive layer.
And a conductive layer for forming a bump electrode is formed by transferring a solder ball (13 in FIG. 5).

【0018】また、本発明は、外部接続用突起電極の形
成方法において、基板が実装基板(図6の14)であ
り、且つ、基板上に設けた配線層がCuからなる配線層
(図6の15)であり、配線層の外部電極との接続部分
を少なくとも覆うようにアルミニウムを主成分とする導
電層(図6の16)を3000Å以上堆積させ、このア
ルミニウムを主成分とする導電層を、200Å以上で、
且つ、この導電層の全体の厚さの2/3以下をアルミナ
皮膜(図6の18)に変換することを特徴とする。
Further, in the present invention, in the method of forming a protruding electrode for external connection, the substrate is a mounting substrate (14 in FIG. 6), and the wiring layer provided on the substrate is a wiring layer made of Cu (see FIG. 6). 15), and a conductive layer containing aluminum as a main component (16 in FIG. 6) is deposited to 3000 Å or more so as to cover at least the connection portion of the wiring layer with the external electrode. , Over 200Å,
Further, it is characterized in that 2/3 or less of the total thickness of the conductive layer is converted into an alumina film (18 in FIG. 6).

【0019】また、本発明は、外部接続用突起電極の形
成方法において、下地導電層を形成する際に、Ni−P
メッキ法及びNi−Bメッキ法の少なくとも一方を用い
たことを特徴とする。
Further, according to the present invention, in the method of forming a protruding electrode for external connection, Ni-P is used when the underlying conductive layer is formed.
At least one of the plating method and the Ni-B plating method is used.

【0020】[0020]

【作用】本発明においては、基板上に設けた配線層の外
部電極との接続部分に小さなポアを有するアルミナ皮膜
を設け、このポア内に良導電体を埋め込むことにより、
アルミナ皮膜の下に残存しているアルミニウムを主成分
とする層との電気的導通を良好に保つことができ、ま
た、アルミニウム層上への直接の無電解メッキが実質上
不可能であったバリアメタルとして機能する下地導電層
を無電解メッキ法で形成することが可能になる。
In the present invention, an alumina film having small pores is provided in the connection portion of the wiring layer provided on the substrate with the external electrode, and a good conductor is embedded in the pores.
A barrier that can maintain good electrical continuity with the aluminum-based layer remaining under the alumina film, and that direct electroless plating on the aluminum layer was virtually impossible. The underlying conductive layer functioning as a metal can be formed by electroless plating.

【0021】また、基板として半導体基板を用い、且
つ、配線層としてアルミニウムを主成分とする配線層を
用いることにより、半導体装置用のバンプ電極が形成さ
れることになり、この場合には、アルミナ皮膜に変換す
るアルミニウムを主成分とする導電層を薄くすることが
可能になる。また、下地導電層の表面に酸化防止用導電
層を設けることにより、電解メッキ法或いは蒸着法以外
の方法で突起電極形成用導電層を形成することが可能に
なる。
Further, by using the semiconductor substrate as the substrate and the wiring layer containing aluminum as the main component as the wiring layer, the bump electrodes for the semiconductor device are formed. In this case, alumina is used. It is possible to thin the conductive layer containing aluminum as a main component, which is converted into a film. Further, by providing the conductive layer for preventing oxidation on the surface of the underlying conductive layer, it becomes possible to form the conductive layer for forming the protruding electrode by a method other than the electrolytic plating method or the vapor deposition method.

【0022】また、基板として実装基板を用い、且つ、
配線層としてCuからなる配線層を用いた場合にも、ア
ルミナ皮膜とCu配線層との間にアルミナ化しないアル
ミニウムを主成分とする導電層が残存する程度に厚い導
電層を設けることにより、アルミナ皮膜を安定に形成す
ることができる。
A mounting board is used as the board, and
Even when a wiring layer made of Cu is used as the wiring layer, a thick conductive layer is provided between the alumina film and the Cu wiring layer to such an extent that a conductive layer containing aluminum which is not aluminized as a main component remains. The film can be stably formed.

【0023】また、ポア内に埋め込む良導電体の厚さ
を、ポアの深さの1/2以上の厚さで、且つ、ポアの深
さ以下の厚さにすることによって、その上に設ける下地
導電層を密着性良く形成することができる。
Further, the thickness of the good conductor to be embedded in the pores is set to be 1/2 or more of the depth of the pores and less than or equal to the depth of the pores. The underlying conductive layer can be formed with good adhesion.

【0024】また、下地導電層として無電解Niメッキ
層、無電解Cuメッキ層、無電解Pdメッキ層、無電解
Pd−Sn−Pbメッキ層の内の少なくとも一つを用
い、且つ、その厚さを0.5μm〜5μmにすることに
より、突起電極形成用導電層としてのPb−Snはんだ
メッキ層の中のSnの拡散を防止することができると共
に、下地導電層の内部応力を小さくして突起電極の剥離
を防止することが可能になる。
At least one of an electroless Ni plating layer, an electroless Cu plating layer, an electroless Pd plating layer, and an electroless Pd-Sn-Pb plating layer is used as the underlying conductive layer, and the thickness thereof is used. Is 0.5 μm to 5 μm, Sn can be prevented from diffusing in the Pb-Sn solder plating layer as the conductive layer for forming the protruding electrode, and the internal stress of the underlying conductive layer can be reduced to reduce the protrusion. It becomes possible to prevent peeling of the electrodes.

【0025】また、基板上に設けた配線層の外部電極と
の接続部分を少なくとも覆うようにアルミニウムを主成
分とする導電層を堆積させ、外部電極との接続部分の導
電層を陽極酸化処理することにより多数のポアを有する
アルミナ皮膜を形成し、次いで、ポア内に良導電体を電
解析出させたのち、無電解メッキ法によって突起電極形
成用導電層の下地層となる下地導電層の少なくとも一部
を形成することによって、外部接続用突起電極の形成工
程の主要部を一連の連続した工程で行うことができ、し
たがって、製造工程の簡素化が可能になる。
Further, a conductive layer containing aluminum as a main component is deposited so as to cover at least the connection portion of the wiring layer provided on the substrate with the external electrode, and the conductive layer of the connection portion with the external electrode is anodized. To form an alumina film having a large number of pores, and then electrolytically depositing a good conductor in the pores, and at least the underlying conductive layer to be the underlying layer of the conductive layer for forming bump electrodes by electroless plating. By forming a part, the main part of the step of forming the external connection protruding electrode can be performed in a series of continuous steps, and therefore, the manufacturing process can be simplified.

【0026】また、基板として半導体基板を用い、且
つ、配線層としてアルミニウムを主成分とする配線層を
用いた場合に、この配線層及びアルミニウムを主成分と
する導電層を、200Å以上で、且つ、この配線層及び
この導電層の全体の厚さの2/3以下をアルミナ皮膜に
変換することによって、アルミナ皮膜に形成されるポア
内に良導電体を再現性良く埋め込むことができる。
When a semiconductor substrate is used as the substrate and a wiring layer containing aluminum as the main component is used as the wiring layer, the wiring layer and the conductive layer containing aluminum as the main component are 200 Å or more, and By converting ⅔ or less of the total thickness of this wiring layer and this conductive layer into an alumina film, a good conductor can be embedded in the pores formed in the alumina film with good reproducibility.

【0027】また、下地導電層と突起電極形成用導電層
との間に酸化防止用導電層を介在させると共に、突起電
極形成用導電層をはんだボールの転写によって形成する
ことにより、突起電極形成用導電層の形成工程を多様化
することができる。
Further, by interposing an oxidation preventing conductive layer between the underlying conductive layer and the protruding electrode forming conductive layer, and forming the protruding electrode forming conductive layer by transferring a solder ball, the protruding electrode forming conductive layer is formed. The formation process of the conductive layer can be diversified.

【0028】また、基板として実装基板を用い、且つ、
配線層としてCuからなる配線層を用いた場合にも、配
線層の外部電極との接続部分を少なくとも覆うようにア
ルミニウムを主成分とする導電層を3000Å以上堆積
させることによって、このアルミニウムを主成分とする
導電層を、200Å以上で、且つ、この導電層の全体の
厚さの2/3以下をアルミナ皮膜に変換することが可能
になり、したがって、アルミナ皮膜に形成されるポア内
に良導電体を再現性良く埋め込むことができる。
A mounting board is used as the board, and
Even when a wiring layer made of Cu is used as the wiring layer, a conductive layer containing aluminum as a main component is deposited in an amount of 3000 Å or more so as to cover at least the connection portion of the wiring layer with the external electrode. It becomes possible to convert the conductive layer having a thickness of 200 Å or more and ⅔ or less of the total thickness of the conductive layer into an alumina film, and therefore, a good conductivity is provided in the pores formed in the alumina film. The body can be embedded with good reproducibility.

【0029】また、下地導電層を形成する際に、Ni−
Pメッキ法及びNi−Bメッキ法の少なくとも一方を用
いることにより、良導電体上に無電解メッキによる下地
導電層を再現性良く形成することができる。
When forming the underlying conductive layer, Ni-
By using at least one of the P plating method and the Ni—B plating method, the underlying conductive layer can be formed on the good conductor by electroless plating with good reproducibility.

【0030】[0030]

【実施例】【Example】

図1参照 図1は、本発明のバンプ電極の概略的製造工程の説明図
であり、本発明は、シリコン半導体基板にアルミニウム
層を形成する第1工程、レジスト層を塗布・パターニン
グする第2工程、アルミニウム層の陽極酸化処理工程−
良導電体の析出工程−無電解メッキ工程−電解Au(P
b−Sn)メッキ工程の一連の連続した第3工程、レジ
スト層を除去する第4の工程、及び、アルミニウム層を
エッチングする第5工程からなるものである。
FIG. 1 is an explanatory view of a schematic manufacturing process of a bump electrode of the present invention. The present invention is a first step of forming an aluminum layer on a silicon semiconductor substrate, and a second step of applying and patterning a resist layer. , Aluminum layer anodizing process-
Step of depositing good conductor-Electroless plating step-Electrolytic Au (P
b-Sn) A series of continuous third step of plating step, a fourth step of removing the resist layer, and a fifth step of etching the aluminum layer.

【0031】この様に、本発明の製造工程は、5つのま
とまった工程からなるものであり、8つのまとまった工
程を必要とする従来の製造工程に比べて、製造工程が簡
素化し、これに伴って製造時間の短縮が可能になる。
As described above, the manufacturing process of the present invention is composed of five integrated processes, which is simpler than the conventional manufacturing process which requires eight integrated processes. Accordingly, the manufacturing time can be shortened.

【0032】次に、図2乃至図4を参照して、図1に示
す概略的製造工程に沿って本発明の第1の実施例の具体
的製造工程を説明する。なお、図2(b)乃至図3
(d)は、図2(a)の破線の円内の開口部を拡大して
示したものである。
Next, with reference to FIGS. 2 to 4, a specific manufacturing process of the first embodiment of the present invention will be described along with the schematic manufacturing process shown in FIG. 2B to FIG.
FIG. 2D is an enlarged view of the opening in the circle of the broken line in FIG.

【0033】図2(a)参照 まず、シリコン半導体基板1上に層間絶縁膜(図示せ
ず)を介して設けた8000Åの厚さの最終アルミニウ
ム配線層2をPSG膜からなるカバー膜3で被覆して、
このカバー膜に直径d1 が100μmの開口部を形成し
たのち、この最終アルミニウム配線層2と導通をとり且
つ電解メッキの際に電界の印加を可能にするための10
00Åの厚さのアルミニウム層4を全面に蒸着させ、次
いで、厚さ5μmのレジスト層5を塗布したのち、カバ
ー膜4の開口部に対応する開口部を形成する。
Referring to FIG. 2A, the final aluminum wiring layer 2 having a thickness of 8000 Å provided on the silicon semiconductor substrate 1 via an interlayer insulating film (not shown) is covered with a cover film 3 made of a PSG film. do it,
After forming an opening having a diameter d 1 of 100 μm in the cover film, 10 is provided for establishing electrical continuity with the final aluminum wiring layer 2 and enabling application of an electric field during electrolytic plating.
An aluminum layer 4 having a thickness of 00Å is vapor-deposited on the entire surface, then a resist layer 5 having a thickness of 5 μm is applied, and then an opening corresponding to the opening of the cover film 4 is formed.

【0034】なお、カバー膜3はPSG膜に限られるも
のではなく、BPSG膜等の層間絶縁膜として用いられ
ている他の絶縁膜を用いても良く、また、アルミニウム
層4は純粋なアルミニウムである必要はなく、1%以下
のSiやCuを含有するアルミニウムを主成分とするア
ルミニウム合金を用いても良く、且つ、その厚さも30
0〜8000Åの範囲であれば良い。
The cover film 3 is not limited to the PSG film, and other insulating films used as an interlayer insulating film such as a BPSG film may be used, and the aluminum layer 4 is pure aluminum. It does not have to be present, and an aluminum alloy containing aluminum as a main component containing 1% or less of Si or Cu may be used, and the thickness thereof is 30.
It may be in the range of 0 to 8000Å.

【0035】図2(b)参照 次いで、レジスト層を形成した半導体基板1を15vo
l%の硫酸とアルミニウムとからなる硫酸浴ベースの処
理液に浸漬して、電流密度1A/dm2 の電流を60秒
間流した陽極酸化処理によって3000Åの厚さのアル
ミナ皮膜6を形成する。このアルミナ皮膜6には直径d
2 が150〜200Åのポア7と呼ばれる孔が1cm2
当たり数十億個形成される。
Next, referring to FIG. 2B, the semiconductor substrate 1 on which the resist layer is formed is subjected to
An alumina coating 6 having a thickness of 3000 Å is formed by immersing in a treatment solution based on a sulfuric acid bath consisting of 1% sulfuric acid and aluminum and anodizing by passing a current having a current density of 1 A / dm 2 for 60 seconds. This alumina film 6 has a diameter d
2 is 150-200 Å and the hole called pore 7 is 1 cm 2
Billions are formed per billion.

【0036】なお、アルミナ皮膜6の厚さは200Å以
上で、且つ、全アルミニウム層厚(この場合は、800
0Å+1000Å=9000Å)の2/3以下であれば
良く、アルミナ皮膜6の厚さが200Å以下ではポア7
に良導電体が入り込まなくなり、また、厚すぎると全ア
ルミニウム層の厚さが薄くなりすぎて配線層の抵抗が増
加しすぎることになる。また、この陽極酸化処理の条件
は上記数値に限られるものではなく、好ましくは電流密
度は0.1〜5.0A/dm2 で、時間は5〜600秒
であれば良く、また、処理液はシュウ酸浴(シュウ酸2
〜5wt%、アルミニウム3〜20g/l)でも良い。
The alumina coating 6 has a thickness of 200 Å or more and the total aluminum layer thickness (in this case, 800
2/3 or less of 0 Å + 1000 Å = 9000 Å), and when the thickness of the alumina coating 6 is 200 Å or less, pore 7
If a good conductor does not enter, and if it is too thick, the total aluminum layer becomes too thin and the resistance of the wiring layer increases too much. The conditions of this anodizing treatment are not limited to the above numerical values, preferably the current density is 0.1 to 5.0 A / dm 2 , and the time is 5 to 600 seconds. Is an oxalic acid bath (oxalic acid 2
˜5 wt%, aluminum 3 to 20 g / l).

【0037】図3(c)参照 次いで、硫酸第1鉄溶液を用いて12Vの電界を40秒
印加する電解メッキ法によってポア7内に電気の良導電
体としてFe(鉄)を2500Åの厚さに析出させて良
導電体埋込層8を形成する。この場合、アルミナ皮膜6
の最終アルミニウム配線層2と接する部分9のアルミナ
の膜厚は非常に薄いので電解メッキに支障は生じない。
Then, as shown in FIG. 3 (c), Fe (iron) having a thickness of 2500 Å is used as a good electric conductor in the pores 7 by an electrolytic plating method in which an electric field of 12 V is applied for 40 seconds using a ferrous sulfate solution. To form a good conductor burying layer 8. In this case, the alumina coating 6
Since the film thickness of the alumina in the portion 9 in contact with the final aluminum wiring layer 2 is extremely thin, no problem occurs in electrolytic plating.

【0038】なお、この良導電体埋込層8はFeに限ら
れるものではなく、電解メッキ処理が可能な金属であれ
ば良く、電気伝導性及びコストの面からは、例えば、N
i或いはCuでも良いが、この上に設ける無電解メッキ
層と同族の材料であった方が望ましい。
The good conductor embedding layer 8 is not limited to Fe, but may be any metal that can be subjected to electrolytic plating, and in terms of electrical conductivity and cost, for example, N may be used.
i or Cu may be used, but it is desirable that the material is of the same family as the electroless plating layer provided thereon.

【0039】また、その厚さは、後工程で設ける無電解
メッキ層との密着性を強固にするために、表面に凹凸を
形成することを目的として3000Åの深さのポア7に
対して2500Åと多少低めに設定したが、この様な厚
さに限られるものではなく、ポア7の深さの1/2以上
の厚さで、且つ、ポア7の深さ以下あれば良く、この厚
さが1/2以下では後工程の無電解メッキ層の形成が困
難になる。
The thickness is 2500 Å with respect to the pore 7 having a depth of 3000 Å for the purpose of forming irregularities on the surface in order to strengthen the adhesion with the electroless plating layer provided in the subsequent step. However, the thickness is not limited to such a thickness, and it is sufficient if the thickness is 1/2 or more of the depth of the pore 7 and less than or equal to the depth of the pore 7. Is less than 1/2, it becomes difficult to form the electroless plating layer in the subsequent step.

【0040】図3(d)参照 次いで、還元剤としてジアリン酸ナトリウムを用いたN
i−P系の無電解メッキを施し、厚さ2μmで15%以
下のPを含有している無電解Niメッキ層10を形成す
る。なお、この無電解Niメッキ層10は、バンプ電極
を構成するPb−Snはんだ中のSnがアルミニウム配
線層側に拡散することを防止するためのバリアメタルと
して設けるものであり、その厚さは、バリアメタルとし
て機能するためには0.5μm以上必要であり、また、
内部応力をあまり大きくしないためには5μm以下であ
ることが望ましい。
See FIG. 3 (d). Next, N using sodium diphosphate as a reducing agent is used.
An iP electroless plating is performed to form an electroless Ni plating layer 10 having a thickness of 2 μm and containing 15% or less of P. The electroless Ni plating layer 10 is provided as a barrier metal for preventing Sn in the Pb-Sn solder forming the bump electrode from diffusing to the aluminum wiring layer side, and its thickness is 0.5 μm or more is required to function as a barrier metal.
In order not to increase the internal stress so much, the thickness is preferably 5 μm or less.

【0041】図4(e)参照 次いで、無電解Niメッキ層10上に、従来の電解メッ
キ法を用いてPb−Snメッキ層11を50μm形成す
る。なお、このPb−Snメッキ層11の厚さは50μ
mに限られるものでなく、必要とする半導体装置の大き
さに応じて適宜決定すれば良いものであるが、通常は2
0〜70μmの範囲を用いるものである。
Next, referring to FIG. 4 (e), a Pb-Sn plated layer 11 of 50 μm is formed on the electroless Ni plated layer 10 by the conventional electrolytic plating method. The thickness of the Pb-Sn plated layer 11 is 50 μm.
The number is not limited to m, and may be appropriately determined according to the size of the required semiconductor device, but normally 2
The range of 0 to 70 μm is used.

【0042】図4(f)参照 次いで、レジスト層を除去したのち、リン酸を用いて露
出したアルミニウム層をエッチング除去し、Pb−Sn
メッキ層11表面を酸化防止用のフラックスで覆ったの
ちPb−Snメッキ層11の融点以上の温度でウエット
バックすることによりPb−Snメッキ層11を丸め、
バンプ電極を完成する。
Next, after removing the resist layer, the exposed aluminum layer is removed by etching using phosphoric acid to remove Pb-Sn.
The surface of the plated layer 11 is covered with an anti-oxidant flux, and then wet-back is performed at a temperature equal to or higher than the melting point of the Pb-Sn plated layer 11 to round the Pb-Sn plated layer 11.
Complete the bump electrodes.

【0043】なお、上記実施例においては無電解Niメ
ッキ層をNi−P系メッキで行ったが、還元剤として水
素化硼素ナトリウム或いは水素化硼素カリウムを用いた
Ni−B系メッキを行っても良く、このNi−B系メッ
キの場合には、無電解Niメッキ層中に1〜3%のB
(硼素)が含有されることになる。
Although the electroless Ni plating layer is formed by Ni-P system plating in the above-mentioned embodiment, it may be formed by Ni-B system plating using sodium borohydride or potassium borohydride as a reducing agent. Well, in the case of this Ni-B system plating, 1 to 3% of B is contained in the electroless Ni plating layer.
(Boron) will be contained.

【0044】このNi−B系メッキは初期反応としては
Ni−P系メッキよりも優れており反応が安定化する
が、成膜速度が遅い欠点があるので、最初に薄いNi−
B系メッキ層を形成し、次いでNi−P系メッキにより
メッキ層の厚さを厚くしても良い。
This Ni-B system plating is superior to the Ni-P system plating in the initial reaction and the reaction is stabilized, but since the film forming rate is slow, a thin Ni-
It is also possible to form a B-based plating layer and then increase the thickness of the plating layer by Ni-P-based plating.

【0045】また、無電解メッキ層は成膜速度が遅いた
め、最初に後工程における電解メッキ処理が可能となる
程度の0.1μm程度の薄い無電解Niメッキ層を形成
したのち、バリアメタル層としての膜厚の不足分を内部
応力が小さく且つ成膜速度の速い電解Niメッキ層或い
は電解Cuメッキ層で補っても良い。
Further, since the electroless plating layer has a low film forming rate, first, a thin electroless Ni plating layer of about 0.1 μm is formed to the extent that electrolytic plating can be performed in the subsequent step, and then the barrier metal layer is formed. The shortage of the film thickness may be compensated by an electrolytic Ni plating layer or an electrolytic Cu plating layer having a small internal stress and a high film formation rate.

【0046】また、上記実施例においては無電解メッキ
層として無電解Niメッキ層を用いているが、Niに限
られるものではなく、アルミニウム配線層の劣化の原因
となるバンプ電極を構成するPb−Snはんだ中のSn
がアルミニウム配線層側に拡散するのを防止するバリア
機能のある導電体であれば良く、例えば、Cu、Pd、
或いは、Pd−Sn−Pb合金等でも良く、さらに、無
電解Cuメッキ層を用いる場合にも、薄い無電解Cuメ
ッキ層を形成したのち、膜厚の不足分を電解Niメッキ
層或いは電解Cuメッキ層で補っても良い。なお、Pd
−Sn−Pb合金中にもSnが含まれているが、Pd−
Sn−Pb合金の融点が高いため、Pd−Sn−Pb合
金中のSnの拡散はそれ程問題にはならない。
Although the electroless Ni plating layer is used as the electroless plating layer in the above embodiment, the electroless plating layer is not limited to Ni, and Pb- which forms the bump electrode causing deterioration of the aluminum wiring layer. Sn in Sn solder
May be any conductor having a barrier function for preventing the diffusion of aluminum to the aluminum wiring layer side, such as Cu, Pd,
Alternatively, a Pd-Sn-Pb alloy or the like may be used. Further, when an electroless Cu plating layer is used, a thin electroless Cu plating layer is formed, and then the insufficient film thickness is removed by an electrolytic Ni plating layer or electrolytic Cu plating. You may supplement with layers. Note that Pd
Although Sn is also contained in the -Sn-Pb alloy, Pd-
Due to the high melting point of the Sn-Pb alloy, the diffusion of Sn in the Pd-Sn-Pb alloy is less of a problem.

【0047】また、アルミニウム層4のエッチング工程
においては、リン酸の代わりに1〜10%濃度のフッ酸
を用いても良く、さらに、バンプ電極形成の際には電解
メッキ法により形成したPb−Snメッキ層11を用い
ているが、この様な電解Pb−Snメッキ層に限られる
ものでなく、例えば、電解メッキ法によって形成した電
解Auメッキ層や、蒸着法或いはスパッタリング法によ
って形成したAu層或いはPb−Sn層を用いても良い
ものである。
Further, in the step of etching the aluminum layer 4, hydrofluoric acid having a concentration of 1 to 10% may be used instead of phosphoric acid. Further, when the bump electrodes are formed, Pb- formed by electrolytic plating is used. Although the Sn plating layer 11 is used, the Sn plating layer 11 is not limited to such an electrolytic Pb-Sn plating layer. For example, an electrolytic Au plating layer formed by an electrolytic plating method or an Au layer formed by a vapor deposition method or a sputtering method. Alternatively, a Pb-Sn layer may be used.

【0048】次に、図5を参照して本発明の第2の実施
例を説明する。この第2の実施例は、第1の実施例にお
ける無電解Niメッキ層形成工程とバンプ電極形成用導
電層の形成工程との間に、無電解Niメッキ層表面の酸
化を防止するための酸化防止用導電層を設けたものであ
り、その製造工程は、図3(d)の無電解Niメッキ層
形成工程までは第1の実施例と全く同様であるので、そ
れ以降の工程を説明する。
Next, a second embodiment of the present invention will be described with reference to FIG. In the second embodiment, oxidation for preventing oxidation of the surface of the electroless Ni plating layer is performed between the electroless Ni plating layer forming step and the bump electrode forming conductive layer forming step in the first embodiment. The conductive layer for prevention is provided, and the manufacturing process thereof is exactly the same as that of the first embodiment up to the electroless Ni plating layer forming process of FIG. 3D, so the subsequent processes will be described. .

【0049】図5(a)参照 無電解Niメッキ層10の形成に引き続いて、400Å
の無電解Auメッキ層12を形成し、無電解Niメッキ
層10の表面の酸化を防止する。なお、この無電解Au
メッキ層の厚さは、酸化防止の機能を果たすために30
0Å以上の厚さであれば良いものである。
See FIG. 5A. Following formation of the electroless Ni plating layer 10, 400 Å
The electroless Au plating layer 12 is formed to prevent the surface of the electroless Ni plating layer 10 from being oxidized. In addition, this electroless Au
The thickness of the plating layer is 30 in order to function as an antioxidant.
A thickness of 0Å or more is good.

【0050】図5(b)参照 次いで、レジスト層を除去したのち、無電解Auメッキ
層12をマスクとして露出しているアルミニウム層をエ
ッチング除去し、次いで、予め形成しておいたPb−S
nはんだボール13を転写してバンプ電極を形成する。
Next, after removing the resist layer, the exposed aluminum layer is removed by etching using the electroless Au plating layer 12 as a mask, and then the previously formed Pb-S is formed.
The n solder balls 13 are transferred to form bump electrodes.

【0051】このはんだボールの転写は、はんだボール
形成用基板上のシリコン半導体基板1のバンプ電極形成
位置に対応する位置にPb−Snはんだボールを形成し
たのち、このはんだボール形成用基板とシリコン半導体
基板1とをフェイス・ダウン・ボンディング的に位置合
わせしてはんだボールを所定位置に転写し、ウェットバ
ックによりはんだボールに丸みを形成するものである。
The transfer of the solder balls is performed by forming Pb-Sn solder balls at positions corresponding to the bump electrode forming positions of the silicon semiconductor substrate 1 on the solder ball forming substrate, and then forming the solder ball forming substrate and the silicon semiconductor. The solder ball is transferred to a predetermined position by aligning it with the substrate 1 in a face down bonding manner, and the solder ball is rounded by wet back.

【0052】なお、この第2の実施例においても第1の
実施例と同様に、下地層としての無電解Niメッキ層の
代わりに無電解メッキ法によって形成したCu層、Pd
層、或いは、Pd−Sn−Pb合金層等を用いても良
く、さらに、無電解Niメッキ層或いは無電解Cuメッ
キ層を用いる場合にも、薄い無電解Niメッキ層或いは
無電解Cuメッキ層を形成したのち、膜厚の不足分を電
解Niメッキ層或いは電解Cuメッキ層で補っても良
い。
Also in the second embodiment, as in the first embodiment, a Cu layer and Pd formed by an electroless plating method are used instead of the electroless Ni plating layer as the underlayer.
A layer, a Pd-Sn-Pb alloy layer, or the like may be used. Furthermore, even when an electroless Ni plating layer or an electroless Cu plating layer is used, a thin electroless Ni plating layer or an electroless Cu plating layer is used. After the formation, the shortage of the film thickness may be compensated by the electrolytic Ni plating layer or the electrolytic Cu plating layer.

【0053】また、上記第2の実施例においては酸化防
止のために無電解Auメッキ層12を用いているが、無
電解Auメッキ層に限られるのではなく、無電解Niメ
ッキ層等の下地層よりも酸化のしにくい材料であれば良
く、Au、Ag、Sn、Pb−Sn、或いは、Pd−S
n−Pb等を下地層の材料に応じて選択して用いれば良
く、その成膜法としては無電解メッキ法或いは電解メッ
キ法の何れを用いても良いものである。
In the second embodiment, the electroless Au plating layer 12 is used for preventing oxidation, but the electroless Au plating layer is not limited to the electroless Au plating layer 12 and the like. Any material that is harder to oxidize than the formation may be used, such as Au, Ag, Sn, Pb-Sn, or Pd-S.
It suffices to select and use n-Pb or the like according to the material of the underlying layer, and as a film forming method thereof, either an electroless plating method or an electrolytic plating method may be used.

【0054】また、上記第2の実施例においてはバンプ
電極をPb−Snはんだボールの転写によって形成して
いるが、この場合には、無電解Niメッキ層等の下地層
の表面に無電解Auメッキ層等の酸化防止用導電層を設
けているため、各種のバンプ電極形成法を用いることが
可能になる利点があり、例えば、スクリーン印刷法或い
は導電性樹脂などを用いても良いものである。
In the second embodiment, the bump electrodes are formed by transferring Pb-Sn solder balls, but in this case, electroless Au is formed on the surface of the underlayer such as the electroless Ni plating layer. Since an anti-oxidation conductive layer such as a plating layer is provided, there is an advantage that various bump electrode forming methods can be used. For example, a screen printing method or a conductive resin may be used. .

【0055】なお、導電性樹脂を用いる場合には、エポ
キシ樹脂等の熱硬化性樹脂を基材とした樹脂中に、樹脂
粒子にAu等の導電性メッキを施した粒子や金属粒子を
混入して導電性樹脂層を形成し、この導電性樹脂層を所
定パターンに打ち抜くことによってバンプ電極を形成す
るものである。
When a conductive resin is used, a resin having thermosetting resin such as an epoxy resin as a base material is mixed with conductive particles such as Au of resin particles or metal particles. Then, a conductive resin layer is formed by punching the conductive resin layer into a predetermined pattern to form bump electrodes.

【0056】さらに、上記第1及び第2の実施例におい
ては、アルミニウム層4を全面に形成しているが、予め
電気的導通をとるための専用の配線層を設けておき、こ
の配線層と電気的に接続するようにアルミニウム層を部
分的に形成しても良いものであり、この場合には、この
専用の配線層を半導体装置の外周部に引き出しておき、
ウェハを個別の半導体チップに分割する際に、この外周
部に引き出された配線層も同時に切断して、各バンプ電
極を独立した電極とすれば良い。
Further, in the first and second embodiments, the aluminum layer 4 is formed on the entire surface. However, a dedicated wiring layer for electrical conduction is provided in advance, and this wiring layer An aluminum layer may be partially formed so as to be electrically connected. In this case, this dedicated wiring layer is drawn out to the outer peripheral portion of the semiconductor device,
When the wafer is divided into individual semiconductor chips, the wiring layer drawn out to the outer peripheral portion may be cut at the same time to make each bump electrode an independent electrode.

【0057】また、上記第1及び第2の実施例において
は、シリコン半導体装置を用いて説明しているが、シリ
コン半導体装置に限られるものではなく、GaAs等を
用いた化合物半導体装置に対しても有効なものである。
Further, in the above first and second embodiments, the description has been made by using the silicon semiconductor device, but the present invention is not limited to the silicon semiconductor device, and a compound semiconductor device using GaAs or the like can be used. Is also effective.

【0058】次に、図6を参照して本発明の第3の実施
例を説明する。この第3の実施例は、半導体装置を実装
するセラミックス等からなる実装基板のパッド電極の構
造及び形成方法に関するものであり、その製造工程は第
1の実施例と基本的に同等である。
Next, a third embodiment of the present invention will be described with reference to FIG. The third embodiment relates to a structure and a forming method of a pad electrode of a mounting board made of ceramics or the like for mounting a semiconductor device, and its manufacturing process is basically the same as that of the first embodiment.

【0059】図6(a)参照 Cu配線層15を設けたセラミックス基板14上に、5
000Åの厚さのアルミニウム層16を全面に蒸着し、
次いで、パッド電極形成部に対応する開口部を有するレ
ジスト層17を形成したのち、第1の実施例と同様な工
程によって、多数のポア19を有するアルミナ皮膜1
8、Fe良導電体埋込層20、下地層としての無電解N
iメッキ層21を形成する。
See FIG. 6A. On the ceramic substrate 14 provided with the Cu wiring layer 15, 5
An aluminum layer 16 having a thickness of 000Å is vapor-deposited on the entire surface,
Next, after forming a resist layer 17 having an opening corresponding to the pad electrode forming portion, the alumina film 1 having a large number of pores 19 is formed by the same process as in the first embodiment.
8, Fe good conductor embedding layer 20, electroless N as a base layer
The i-plated layer 21 is formed.

【0060】図6(b)参照 次いで、レジスト層を除去したのち、無電解Niメッキ
層21をマスクとして露出している不要なアルミニウム
層16をエッチング除去し、次いで、無電解Pb−Sn
メッキ法によって、無電解Niメッキ層21上にのみP
b−Snはんだ層22をメッキしてパッド電極を形成す
る。
Next, after removing the resist layer, the unnecessary aluminum layer 16 exposed by using the electroless Ni plating layer 21 as a mask is removed by etching, and then the electroless Pb-Sn is removed.
By the plating method, P only on the electroless Ni plating layer 21
A pad electrode is formed by plating the b-Sn solder layer 22.

【0061】なお、この場合、無電解Pb−Snメッキ
法に代えて、はんだディップ法を用いても良い。さら
に、この様な無電解Pb−Snメッキ法或いははんだデ
ィップ法に代えて、第1の実施例と同様に下地層として
の無電解Niメッキ層21を形成したのち、引き続いて
電解メッキ法によってPb−Snメッキ層を形成し、次
いで、レジスト層及び不要なアルミニウム層を除去して
パッド電極を完成させても良い。
In this case, the solder dipping method may be used instead of the electroless Pb-Sn plating method. Further, instead of such an electroless Pb-Sn plating method or a solder dipping method, an electroless Ni plating layer 21 as a base layer is formed in the same manner as in the first embodiment, and then Pb is applied by an electrolytic plating method. -The Sn plating layer may be formed, and then the resist layer and the unnecessary aluminum layer may be removed to complete the pad electrode.

【0062】また、上記第3の実施例においては、配線
層がCuであるため、アルミナ皮膜を形成するために5
000Åと厚めのアルミニウム層を形成しているが、第
1の実施例と同様な厚さのアルミナ皮膜が形成できる厚
さであれば良く、3000Å以上の厚さがあれば良いも
のである。
Further, in the third embodiment, since the wiring layer is Cu, it is necessary to form the alumina film 5
Although an aluminum layer having a thickness of 000 Å is formed, a thickness of 3000 Å or more is sufficient as long as an alumina film having the same thickness as in the first embodiment can be formed.

【0063】また、実装基板の材質はセラミックスに限
られるものではなく、樹脂基板等の他の絶縁性基板であ
っても良く、且つ、配線層もCu配線層に限られるもの
ではなく、さらに、アルミニウム層の形成法としても蒸
着法以外にスパッタリング法を用いても良い。
Further, the material of the mounting substrate is not limited to ceramics, but may be another insulating substrate such as a resin substrate, and the wiring layer is not limited to the Cu wiring layer. As a method for forming the aluminum layer, a sputtering method may be used instead of the vapor deposition method.

【0064】また、上記第3の実施例においても、良導
電体埋込層、下地層、及び、パッド電極形成用の導電層
の材料及び形成方法は実施例に記載された材料及び形成
方法に限られるものでなく、第1の実施例と全く同様に
各種の態様が可能である。
Also in the third embodiment, the material and forming method of the good conductor embedding layer, the underlayer, and the conductive layer for forming the pad electrode are the same as those described in the embodiment. The present invention is not limited to this, and various modes are possible just as in the first embodiment.

【0065】即ち、この良導電体埋込層はFeに限られ
るものではなく、電解メッキ処理が可能な金属であれば
良く、例えば、Ni或いはCuでも良く、また、無電解
Niメッキ層の形成方法も、還元剤としてジアリン酸ナ
トリウムをもちいたNi−P系の無電解メッキ法以外
に、還元剤として水素化硼素ナトリウム或いは水素化硼
素カリウムを用いたNi−B系メッキ法を用いても良
く、さらに、最初に薄いNi−B系メッキ層を形成し、
次いでNi−P系メッキによりメッキ層の厚さを厚くし
ても良い。
That is, the good conductor embedding layer is not limited to Fe, and may be any metal that can be subjected to electrolytic plating treatment, for example, Ni or Cu, or the formation of an electroless Ni plating layer. As the method, in addition to the Ni-P electroless plating method using sodium diphosphate as a reducing agent, a Ni-B plating method using sodium borohydride or potassium borohydride as a reducing agent may be used. In addition, first, a thin Ni-B system plating layer is formed,
Then, the thickness of the plating layer may be increased by Ni-P system plating.

【0066】また、下地層としては無電解Niメッキ層
以外に、無電解メッキ法によって形成したCu、Pd、
或いは、Pd−Sn−Pb合金等を用いても良く、さら
に、無電解Niメッキ層或いは無電解Cuメッキ層を用
いる場合には、薄い無電解Niメッキ層或いは無電解C
uメッキ層を形成したのち、膜厚の不足分を電解Niメ
ッキ層或いは電解Cuメッキ層で補っても良い。
As the underlayer, Cu, Pd formed by an electroless plating method other than the electroless Ni plating layer,
Alternatively, a Pd-Sn-Pb alloy or the like may be used, and when an electroless Ni plating layer or an electroless Cu plating layer is used, a thin electroless Ni plating layer or electroless C layer is used.
After forming the u-plated layer, the insufficient thickness may be supplemented with an electrolytic Ni-plated layer or an electrolytic Cu-plated layer.

【0067】また、アルミニウム層のエッチング工程に
おいては、リン酸や1〜10%濃度のフッ酸を用いても
良く、さらに、パッド電極形成の際には電解Pb−Sn
メッキ層を用いているが、この様なPb−Snメッキ層
に限られるものでなく、蒸着法或いはスパッタリング法
によって形成したAu層或いはPb−Sn層を用いても
良いものである。
In the step of etching the aluminum layer, phosphoric acid or hydrofluoric acid having a concentration of 1 to 10% may be used. Further, when forming the pad electrode, electrolytic Pb-Sn is used.
Although the plated layer is used, the plated layer is not limited to such a Pb-Sn plated layer, and an Au layer or a Pb-Sn layer formed by a vapor deposition method or a sputtering method may be used.

【0068】[0068]

【発明の効果】本発明によれば、半導体装置のバンプ電
極或いは実装基板のパッド電極等の外部接続用突起電極
を一連の連続した製造工程で処理することが可能になる
ので、製造工程が簡素化し、低価格で安定した特性の半
導体装置或いは半導体装置用実装基板を提供することが
出来る。
According to the present invention, the bump electrodes of the semiconductor device or the bump electrodes for external connection such as the pad electrodes of the mounting substrate can be processed in a series of continuous manufacturing steps, so that the manufacturing steps are simplified. Thus, it is possible to provide a semiconductor device or a mounting substrate for a semiconductor device which has stable characteristics at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のバンプ電極の概略的製造工程の説明図
である。
FIG. 1 is an explanatory view of a schematic manufacturing process of a bump electrode of the present invention.

【図2】本発明の第1の実施例の途中までの製造工程の
説明図である。
FIG. 2 is an explanatory view of a manufacturing process up to the middle of the first embodiment of the present invention.

【図3】本発明の第1の実施例の図2以降の途中までの
製造工程の説明図である。
FIG. 3 is an explanatory diagram of a manufacturing process up to the middle of FIG. 2 and subsequent steps of the first embodiment of the present invention.

【図4】本発明の第1の実施例の図3以降の製造工程の
説明図である。
FIG. 4 is an explanatory diagram of the manufacturing process after the process of FIG. 3 of the first embodiment of the present invention.

【図5】本発明の第2の実施例の製造工程の説明図であ
る。
FIG. 5 is an explanatory diagram of a manufacturing process according to the second embodiment of the present invention.

【図6】本発明の第3の実施例の製造工程の説明図であ
る。
FIG. 6 is an explanatory diagram of a manufacturing process according to the third embodiment of the present invention.

【図7】従来のバンプ電極の概略的製造工程の説明図で
ある。
FIG. 7 is an explanatory diagram of a schematic manufacturing process of a conventional bump electrode.

【符号の説明】[Explanation of symbols]

1 シリコン半導体基板 2 最終アルミニウム配線層 3 カバー膜 4 アルミニウム層 5 レジスト層 6 アルミナ皮膜 7 ポア 8 良導電体埋込層 9 アルミナ皮膜の底部 10 無電解Niメッキ層 11 Pb−Snはんだメッキ層 12 無電解Auメッキ層 13 Pb−Snはんだボール 14 セラミックス基板 15 Cu配線層 16 アルミニウム層 17 レジスト層 18 アルミナ皮膜 19 ポア 20 良導電体埋込層 21 無電解Niメッキ層 22 Pb−Snはんだ層 1 Silicon Semiconductor Substrate 2 Final Aluminum Wiring Layer 3 Cover Film 4 Aluminum Layer 5 Resist Layer 6 Alumina Film 7 Pore 8 Good Conductor Embedding Layer 9 Bottom of Alumina Film 10 Electroless Ni Plating Layer 11 Pb-Sn Solder Plating Layer 12 No Electrolytic Au plating layer 13 Pb-Sn solder ball 14 Ceramics substrate 15 Cu wiring layer 16 Aluminum layer 17 Resist layer 18 Alumina film 19 Pore 20 Good conductor embedding layer 21 Electroless Ni plating layer 22 Pb-Sn solder layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 依田 博行 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 永重 健一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroyuki Yoda 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor Kenichi Nagashige 1015, Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 基板上に設けた配線層の外部電極との接
続部分に設けた多数のポアを有するアルミナ皮膜、前記
ポア内に埋め込んだ良導電体、前記良導電体上に設けた
下地導電層、及び、前記下地導電層上に設けた突起電極
形成用導電層によって突起電極を構成したことを特徴と
する外部接続用突起電極。
1. An alumina film having a large number of pores provided in a connection portion of a wiring layer provided on a substrate with an external electrode, a good conductor embedded in the pores, and a base conductivity provided on the good conductor. A protrusion electrode for external connection, comprising a layer and a protrusion electrode-forming conductive layer provided on the underlying conductive layer.
【請求項2】 上記基板が半導体基板であり、且つ、上
記配線層がアルミニウムを主成分とする配線層であり、
上記アルミナ皮膜が前記配線層の一部にも食い込んでい
ることを特徴とする請求項1記載の外部接続用突起電
極。
2. The substrate is a semiconductor substrate, and the wiring layer is a wiring layer containing aluminum as a main component,
The protruding electrode for external connection according to claim 1, wherein the alumina film also penetrates into a part of the wiring layer.
【請求項3】 上記下地導電層と上記突起電極形成用導
電層との間に酸化防止用導電層を介在させたことを特徴
とする請求項1または2記載の外部接続用突起電極。
3. The protruding electrode for external connection according to claim 1, wherein an oxidation conductive layer is interposed between the underlying conductive layer and the protruding electrode forming conductive layer.
【請求項4】 上記基板が実装基板であり、且つ、上記
配線層がCuからなる配線層であり、上記アルミナ皮膜
と前記Cu配線層との間にアルミナ化しないアルミニウ
ムを主成分とする導電層が介在していることを特徴とす
る請求項1記載の外部接続用突起電極。
4. The conductive layer containing aluminum as a main component, which is not aluminized between the alumina film and the Cu wiring layer, wherein the substrate is a mounting substrate, the wiring layer is a wiring layer made of Cu. The protruding electrode for external connection according to claim 1, wherein:
【請求項5】 上記ポア内に埋め込む上記良導電体の厚
さを、前記ポアの深さの1/2以上の厚さで、且つ、前
記ポアの深さ以下の厚さにしたことを特徴とする請求項
1乃至4のいずれか1項に記載の外部接続用突起電極。
5. The thickness of the good conductor to be embedded in the pores is set to a thickness not less than ½ of the depth of the pores and not more than the depth of the pores. The protruding electrode for external connection according to any one of claims 1 to 4.
【請求項6】 上記下地導電層として、無電解Niメッ
キ層、無電解Cuメッキ層、無電解Pdメッキ層、無電
解Pd−Sn−Pbメッキ層の内の少なくとも一つを用
い、且つ、前記下地導電層の厚さを0.5μm〜5μm
にしたことを特徴とする請求項1乃至5のいずれか1項
に記載の外部接続用突起電極。
6. At least one of an electroless Ni plating layer, an electroless Cu plating layer, an electroless Pd plating layer, and an electroless Pd—Sn—Pb plating layer is used as the underlying conductive layer, and The thickness of the underlying conductive layer is 0.5 μm to 5 μm
The protruding electrode for external connection according to any one of claims 1 to 5, wherein
【請求項7】 基板上に設けた配線層の外部電極との接
続部分を少なくとも覆うようにアルミニウムを主成分と
する導電層を堆積させ、次いで、前記導電層の少なくと
も一部を陽極酸化処理することにより多数のポアを有す
るアルミナ皮膜を形成し、次いで、前記ポア内に良導電
体を電解析出させたのち、無電解メッキ法によって前記
良導電体上に突起電極形成用導電層の下地層となる下地
導電層の少なくとも一部を形成したことを特徴とする外
部接続用突起電極の形成方法。
7. A conductive layer containing aluminum as a main component is deposited so as to cover at least a connection portion of a wiring layer provided on a substrate with an external electrode, and then at least a part of the conductive layer is anodized. To form an alumina film having a large number of pores, and then electrolytically deposit a good conductor in the pores, followed by electroless plating to form an underlying layer of a conductive layer for forming a protruding electrode on the good conductor. A method of forming a protruding electrode for external connection, characterized in that at least a part of a base conductive layer to be formed is formed.
【請求項8】 上記基板が半導体基板であり、且つ、上
記配線層がアルミニウムを主成分とする配線層であり、
前記配線層及びアルミニウムを主成分とする前記導電層
を、200Å以上で、且つ、前記配線層及び前記導電層
の全体の厚さの2/3以下を上記アルミナ皮膜に変換す
ることを特徴とする請求項7記載の外部接続用突起電極
の形成方法。
8. The substrate is a semiconductor substrate, and the wiring layer is a wiring layer containing aluminum as a main component,
It is characterized in that the wiring layer and the conductive layer containing aluminum as a main component are converted to the alumina coating in a thickness of 200 Å or more and 2/3 or less of the total thickness of the wiring layer and the conductive layer. The method for forming a protruding electrode for external connection according to claim 7.
【請求項9】 上記下地導電層の表面に酸化防止用導電
層を形成すると共に、上記突起電極形成用導電層をはん
だボールを転写することによって形成したことを特徴と
する請求項7または8記載の外部接続用突起電極の形成
方法。
9. The conductive layer for preventing oxidation is formed on the surface of the underlying conductive layer, and the conductive layer for forming the bump electrode is formed by transferring a solder ball. Of forming a protruding electrode for external connection of.
【請求項10】 上記基板が実装基板であり、また、上
記配線層がCuからなる配線層であると共に、上記アル
ミニウムを主成分とする導電層を3000Å以上堆積さ
せ、前記アルミニウムを主成分とする導電層を、200
Å以上で、且つ、前記導電層の全体の厚さの2/3以下
を前記アルミナ皮膜に変換することを特徴とする請求項
7記載の外部接続用突起電極の形成方法。
10. The substrate is a mounting substrate, the wiring layer is a wiring layer made of Cu, and the conductive layer containing aluminum as a main component is deposited in an amount of 3000 Å or more to contain aluminum as a main component. The conductive layer is 200
The method for forming a protruding electrode for external connection according to claim 7, wherein Å or more and ⅔ or less of the total thickness of the conductive layer is converted into the alumina film.
【請求項11】 上記下地導電層を形成する際に、Ni
−Pメッキ法及びNi−Bメッキ法の少なくとも一方を
用いたことを特徴とする請求項7乃至10のいずれか1
項に記載の外部接続用突起電極の形成方法。
11. When forming the underlying conductive layer, Ni is used.
11. At least one of a -P plating method and a Ni-B plating method is used, and any one of claims 7 to 10 is characterized.
Item 5. A method for forming a protruding electrode for external connection according to item.
JP1225395A 1995-01-30 1995-01-30 External connection bump electrode and forming method thereof Withdrawn JPH08203907A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1225395A JPH08203907A (en) 1995-01-30 1995-01-30 External connection bump electrode and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1225395A JPH08203907A (en) 1995-01-30 1995-01-30 External connection bump electrode and forming method thereof

Publications (1)

Publication Number Publication Date
JPH08203907A true JPH08203907A (en) 1996-08-09

Family

ID=11800209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1225395A Withdrawn JPH08203907A (en) 1995-01-30 1995-01-30 External connection bump electrode and forming method thereof

Country Status (1)

Country Link
JP (1) JPH08203907A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980044254A (en) * 1996-12-06 1998-09-05 황인길 Bond pad structure of semiconductor chip
USRE46147E1 (en) 1998-05-22 2016-09-13 Sony Corporation Semiconductor device and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980044254A (en) * 1996-12-06 1998-09-05 황인길 Bond pad structure of semiconductor chip
USRE46147E1 (en) 1998-05-22 2016-09-13 Sony Corporation Semiconductor device and method of fabricating the same

Similar Documents

Publication Publication Date Title
EP0226385B1 (en) Rhodium capped gold ic metallization
JP6078585B2 (en) Small electronic device, method of forming the same, and system
US6180505B1 (en) Process for forming a copper-containing film
US5380560A (en) Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition
WO1999034415A1 (en) A single step electroplating process for interconnect via fill and metal line patterning
JPS62145758A (en) Method for protecting copper bonding pad from oxidation using palladium
EP0903781B1 (en) Method of forming embedded copper interconnections
US20070246133A1 (en) Method for Electroplating and Contact Projection Arrangement
JPH07321111A (en) Method of forming electroless plated interconnection for integrated circuit
KR20000047626A (en) Process for manufacturing semiconductor device
JPH08203907A (en) External connection bump electrode and forming method thereof
JP3274381B2 (en) Method for forming bump electrode of semiconductor device
JPH02253628A (en) Manufacture of semiconductor device
JP2530088B2 (en) Electrical connection method between semiconductor chips
JP4157693B2 (en) Semiconductor device and manufacturing method thereof
JPS63122248A (en) Manufacture of semiconductor device
KR19990048003A (en) Metal bump manufacturing method
JP2001352005A (en) Wiring board and semiconductor device
JPS6352796B2 (en)
JPH0878525A (en) Semiconductor device and fabrication thereof
JPH09293691A (en) Manufacture of wiring
JP2673363B2 (en) Circuit board and method of manufacturing the same
JPH08273967A (en) Method for forming electrode of electronic component
EP0662710A1 (en) Method of fabricating a conducting connection between at least two metallisations of an integrated circuit
JPH04218920A (en) Semiconductor device provided with multilayer wiring structure and its manufacture

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020402