JPH08191053A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH08191053A
JPH08191053A JP186395A JP186395A JPH08191053A JP H08191053 A JPH08191053 A JP H08191053A JP 186395 A JP186395 A JP 186395A JP 186395 A JP186395 A JP 186395A JP H08191053 A JPH08191053 A JP H08191053A
Authority
JP
Japan
Prior art keywords
film
silicide film
diffusion layer
refractory metal
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP186395A
Other languages
Japanese (ja)
Inventor
Hiroshi Jinriki
博 神力
Takayuki Komiya
隆行 小宮
Tomohiro Oota
与洋 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP186395A priority Critical patent/JPH08191053A/en
Publication of JPH08191053A publication Critical patent/JPH08191053A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide a semiconductor device, which has a multilayer wiring structure having little junction leak, and a method of manuacturing the device. CONSTITUTION: A titanium silicide film 14 is formed on the surface of a silicon substrate 11 formed with a diffused layer 12 by an epitaxial growth and moreover, an aluminium film 15 is formed thereon by a selective CVD of aluminium. As the film 14 formed by the epitaxial growth is a single crystal film, the film 14 does not have crystal grain boundaries. Accordingly, a diffusion of the aluminium, which is performed through these crystal grain boundaries, is effectively prevented. The film thickness of the film 14 is set 10nm or thikcer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置およびその製
造方法、特に半導体基板の表面の一部の領域に形成され
た拡散層に金属配線を電気的に接続するための接続構造
を有する半導体装置およびその製造方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a semiconductor device having a connection structure for electrically connecting metal wiring to a diffusion layer formed in a partial region of the surface of a semiconductor substrate. And a method for manufacturing the same.

【0002】[0002]

【従来の技術】多層配線構造を有する半導体装置の製造
方法として、表面に拡散層を形成したシリコン基板上に
形成された層間絶縁膜に、拡散層の表面が露出するよう
にコンタクト孔を形成し、このコンタクト孔内に化学気
相反応によってアルミを選択的に堆積成長させる方法
が、例えば「Koichi Tani and Satoshi Nishikawa (OK
I),Extended Abstracts 1993, Intl. Conf. SSDM, pp.5
43-545」において提案されている。しかしながら、従来
の方法では、アルミの堆積中にシリコン基板表面がアル
ミで浸食されるので、拡散層が浅い場合には、アルミが
拡散層を突き抜けて拡散してスパイクが発生し、大きな
接合リーク電流が発生する欠点があった。
2. Description of the Related Art As a method of manufacturing a semiconductor device having a multilayer wiring structure, a contact hole is formed in an interlayer insulating film formed on a silicon substrate having a diffusion layer formed on the surface so that the surface of the diffusion layer is exposed. , A method of selectively depositing and growing aluminum in the contact hole by a chemical vapor reaction is disclosed in, for example, "Koichi Tani and Satoshi Nishikawa (OK
I), Extended Abstracts 1993, Intl. Conf. SSDM, pp.5
43-545 ”. However, in the conventional method, since the surface of the silicon substrate is eroded by aluminum during the deposition of aluminum, when the diffusion layer is shallow, aluminum penetrates through the diffusion layer and diffuses to generate a spike, which causes a large junction leakage current. There was a drawback that occurred.

【0003】また、サリサイドを用いた素子ではTiSi2
上に形成する必要があるが、「Chung Yu Ting and Marc
Wittmer (IBM), J. Appl. Phys. 54(2), 1983, pp.937
〜943 」に記載されているように、アルミがTiSi2 を経
て拡散し、アルミによるスパイクが発生し、接合リーク
の原因となる。
In the element using salicide, TiSi 2
It needs to be formed on top, but "Chung Yu Ting and Marc
Wittmer (IBM), J. Appl. Phys. 54 (2), 1983, pp.937
~ 943 ”, aluminum diffuses through TiSi 2 and causes spikes due to aluminum, which causes junction leakage.

【0004】[0004]

【発明が解決しようとする課題】上述したように、半導
体基板の表面に形成された拡散層上にアルミプラグを形
成する場合には、拡散層へのアルミの拡散によるスパイ
クが発生し易いため、拡散防止のためのバリア層を設け
るのが望ましい。しかしながら、絶縁膜にあけたコンタ
クト孔内に選択的にアルミプラグを埋め込み形成する場
合には、拡散防止用のバリア層もコンタクト孔内に選択
的に形成する必要があるが、従来コンタクト孔内に拡散
防止性能の高いバリア層を良好に形成する方法は提案さ
れていない。
As described above, when the aluminum plug is formed on the diffusion layer formed on the surface of the semiconductor substrate, spikes due to the diffusion of aluminum into the diffusion layer are likely to occur. It is desirable to provide a barrier layer for preventing diffusion. However, when the aluminum plug is selectively embedded in the contact hole formed in the insulating film, the barrier layer for diffusion prevention must be selectively formed in the contact hole. A method for satisfactorily forming a barrier layer having high diffusion prevention performance has not been proposed.

【0005】また、拡散層上のシリサイド膜を形成し、
このシリサイド膜上にアルミプラグを選択CVD で形成す
ることも提案されているが、従来のシリサイド膜は多結
晶で形成されており、粒界を通ってアルミの拡散が行わ
れ、シリサイド膜自体のバリア性能が低い欠点がある。
Further, a silicide film is formed on the diffusion layer,
Although it has been proposed to form an aluminum plug on this silicide film by selective CVD, the conventional silicide film is made of polycrystal, and aluminum is diffused through the grain boundaries, and There is a drawback that the barrier performance is low.

【0006】本発明の目的は、上述した従来の欠点を除
去し、選択CVD で金属プラグを形成する際に、この金属
の拡散層への拡散を有効に防止し、接合リーク電流の小
さいコンタクト構造を有する半導体装置およびその製造
方法を提供しようとするものである。
An object of the present invention is to eliminate the above-mentioned conventional drawbacks, effectively prevent the diffusion of this metal into the diffusion layer when forming a metal plug by selective CVD, and reduce the contact leakage current. A semiconductor device having the above and a method for manufacturing the same are provided.

【0007】[0007]

【課題を解決するための手段】本発明による半導体装置
は、半導体基板と、その表面の一部の領域に形成された
拡散層と、この拡散層の少なくとも一部の領域上にエピ
タキシャル成長により形成された金属シリサイド膜と、
この金属シリサイド膜上に化学気相反応によって選択的
に形成された金属膜とを具えることを特徴とするもので
ある。
A semiconductor device according to the present invention is formed by epitaxial growth on a semiconductor substrate, a diffusion layer formed in a partial region of the surface of the semiconductor substrate, and at least a partial region of the diffusion layer. A metal silicide film,
A metal film selectively formed by a chemical vapor reaction on the metal silicide film is provided.

【0008】本発明による半導体装置の製造方法は、半
導体基板の表面の一部の領域に形成された拡散層に金属
配線を電気的に接続した接続構造を有する半導体装置を
製造するに当たり、前記拡散層表面上に層間絶縁膜を形
成する工程と、この層間絶縁膜を選択的に除去してコン
タクト孔を形成し、その底部に前記拡散層の表面を露出
させる工程と、窒素を10% から40原子%の濃度で含有す
る高融点金属膜を形成した後、熱処理を施して前記高融
点金属膜と前記拡散層表面とを反応させて高融点金属の
シリサイド膜および高融点金属の窒化膜を形成する工程
と、前記高融点金属膜の未反応部分および高融点金属の
窒化膜を除去して高融点金属のシリサイド膜のみを残す
工程と、前記コンタクト孔内の高融点金属のシリサイド
膜表面に金属膜を選択的に成長させて困苦と孔内を金属
膜により埋め込む工程とを具えることを特徴とするもの
である。
In the method of manufacturing a semiconductor device according to the present invention, in manufacturing a semiconductor device having a connection structure in which metal wiring is electrically connected to a diffusion layer formed in a partial region of the surface of a semiconductor substrate, the diffusion is performed. A step of forming an interlayer insulating film on the surface of the layer, a step of selectively removing the interlayer insulating film to form a contact hole, exposing the surface of the diffusion layer at the bottom thereof, and nitrogen of 10% to 40%. After forming a refractory metal film containing at a concentration of atomic%, heat treatment is performed to react the refractory metal film with the surface of the diffusion layer to form a refractory metal silicide film and a refractory metal nitride film. A step of removing the unreacted portion of the refractory metal film and the nitride film of the refractory metal to leave only the refractory metal silicide film, and a metal on the refractory metal silicide film surface in the contact hole. Select membrane It is characterized in that it comprises a step of burying a metal film to grown hardship and bore.

【0009】[0009]

【作用】本発明による半導体装置においては、拡散層と
コンタクト孔内に選択的に形成された金属膜との間に
は、エピタキシャル成長したシリサイド膜が存在してお
り、このシリサイド膜は単結晶で形成されており、した
がって結晶粒界を持っていないので拡散防止層としてき
わめて優れた特性を有しており、粒界を介しての金属の
拡散は起こらない。したがってスパイクの発生も無く、
浅い接合の場合にも接合リーク電流が十分小さく、優れ
た素子特性が得られる。特にコンタクト孔の寸法が小さ
い高集積度の半導体装置において、高信頼度を有する金
属配線を得ることができる。本発明では、コンタクト孔
の底部に選択的に形成された金属シリサイド膜の特性を
検討した結果、この金属シリサイド膜をエピタキシャル
成長により形成する場合に優れたバリア性能を有するこ
とを確かめた。例えばシリコン基板上に窒素を添加した
チタン膜を形成し、高温熱処理を施すことによりチタン
シリサイド膜と窒化チタン膜との積層構造が形成される
が、チタン膜中の窒素の含有量を制御することによっ
て、チタンとシリコン基板との界面にチタンシリサイド
膜がエピタキシャル成長されることが報告されている。
本発明においては、このような方法でエピタキシャル成
長させたシリサイド膜上の窒化チタン膜を選択的に除去
してシリサイド膜のみを残すことにより、優れた拡散防
止性能を有するバリアを形成することができ、したがっ
てその上に金属膜を選択CVD で形成する際に拡散層への
拡散は抑止され、スパイクの発生を防止することができ
る。
In the semiconductor device according to the present invention, the silicide film epitaxially grown exists between the diffusion layer and the metal film selectively formed in the contact hole, and the silicide film is formed of single crystal. Therefore, since it has no crystal grain boundary, it has extremely excellent characteristics as a diffusion preventing layer, and metal diffusion through the grain boundary does not occur. Therefore, there are no spikes,
Even in the case of a shallow junction, the junction leak current is sufficiently small and excellent device characteristics can be obtained. In particular, in a highly integrated semiconductor device having small contact holes, highly reliable metal wiring can be obtained. In the present invention, as a result of studying the characteristics of the metal silicide film selectively formed at the bottom of the contact hole, it was confirmed that the metal silicide film has excellent barrier performance when formed by epitaxial growth. For example, a titanium film added with nitrogen is formed on a silicon substrate, and a high temperature heat treatment is performed to form a laminated structure of a titanium silicide film and a titanium nitride film. Controlling the nitrogen content in the titanium film Have reported that a titanium silicide film is epitaxially grown at the interface between titanium and a silicon substrate.
In the present invention, by selectively removing the titanium nitride film on the silicide film epitaxially grown by such a method and leaving only the silicide film, it is possible to form a barrier having excellent diffusion prevention performance, Therefore, when the metal film is formed thereon by selective CVD, diffusion into the diffusion layer is suppressed, and the generation of spikes can be prevented.

【0010】[0010]

【実施例】図1は本発明による半導体装置の一実施例の
構成を示す断面図である。シリコン基板11の表面に拡散
層12が形成されている。シリコン基板11の表面上には、
絶縁膜13が形成され、この絶縁膜によって覆われていな
いシリコン基板表面部分には、チタンシリサイド膜14が
形成されている。本発明においては、このチタンシリサ
イド膜14がエピタキシャル成長によって形成されている
点が重要である。このチタンシリサイド膜14の上にはア
ルミ膜15が選択的CVD によって形成されている。すなわ
ち、チタンシリサイド膜14は拡散層12と自己整合的に形
成され、アルミ膜15はチタンシリサイド膜と自己整合的
に形成されている。
1 is a sectional view showing the structure of an embodiment of a semiconductor device according to the present invention. A diffusion layer 12 is formed on the surface of the silicon substrate 11. On the surface of the silicon substrate 11,
An insulating film 13 is formed, and a titanium silicide film 14 is formed on the surface portion of the silicon substrate which is not covered with this insulating film. In the present invention, it is important that the titanium silicide film 14 is formed by epitaxial growth. An aluminum film 15 is formed on the titanium silicide film 14 by selective CVD. That is, the titanium silicide film 14 is formed in self-alignment with the diffusion layer 12, and the aluminum film 15 is formed in self-alignment with the titanium silicide film.

【0011】図1に示した本発明による半導体装置にお
いては、チタンシリサイド膜14はエピタキシャル成長に
よって形成されているため、従来のような結晶粒界が存
在せず、したがってこの粒界を通してのアルミの拡散が
起こらないので、拡散層12中にアルミスパイクが発生す
ることはなく、接合リークは起こらない。
In the semiconductor device according to the present invention shown in FIG. 1, since the titanium silicide film 14 is formed by epitaxial growth, there is no crystal grain boundary as in the prior art, and therefore diffusion of aluminum through this grain boundary. Does not occur, no aluminum spike occurs in the diffusion layer 12, and no junction leak occurs.

【0012】図2〜図8は本発明による半導体装置の製
造方法の一実施例の順次の工程に於ける半導体装置の断
面図である。図2に示すように、P 型のシリコン基板21
にP型のウェル22を形成し、シリコン基板の表面に素子
分離用のフィールド酸化膜23を選択的に形成する。さら
に、シリコン基板21の表面にはSiO2より成るゲート酸化
膜24を形成し、さらにその上にポリシリコンより成るゲ
ート電極25を形成する。このゲート電極25の側面にはSi
O2より成るサイドウォール26を形成する。次に、フィー
ルド酸化膜23およびサイドウォール26をマスクとしてAs
( 砒素) を拡散してN + 型のソース領域27およびドレイ
ン領域28を自己整合的に形成する。これらの領域の接合
の深さは約0.15μm である。
2 to 8 are sectional views of a semiconductor device in successive steps of an embodiment of a method of manufacturing a semiconductor device according to the present invention. As shown in FIG. 2, a P-type silicon substrate 21
A P-type well 22 is formed on the surface of the silicon substrate, and a field oxide film 23 for element isolation is selectively formed on the surface of the silicon substrate. Further, a gate oxide film 24 made of SiO 2 is formed on the surface of the silicon substrate 21, and a gate electrode 25 made of polysilicon is further formed thereon. On the side surface of this gate electrode 25, Si
A sidewall 26 made of O 2 is formed. Next, using the field oxide film 23 and the sidewalls 26 as a mask,
(Arsenic) is diffused to form N + type source region 27 and drain region 28 in a self-aligned manner. The junction depth in these regions is about 0.15 μm.

【0013】次に、図3に示すように、シリコン基板21
の表面にSiO2より成る層間絶縁膜29を1.2 μm の厚さに
形成した後、この層間絶縁膜の上にホトレジストを形成
し、露光、パターニングを施してコンタクト孔30を形成
する。このコンタクト孔30の底部にはドレイン領域28を
構成する拡散層が露出している。次に、ホトレジストを
除去した後、半導体基板21を真空装置内に導入し、スパ
ッタ法によって図4に示すようにチタン膜31をコンタク
ト孔30の底部に約20nmの厚さに形成する。このスパッタ
は、アルゴン/ 窒素(10%) の混合ガス雰囲気中で行い、
チタン膜31中にチタンが20原子%の濃度で含まれるよう
にする。
Next, as shown in FIG.
After forming an interlayer insulating film 29 made of SiO 2 to a thickness of 1.2 μm on the surface of, a photoresist is formed on this interlayer insulating film, and exposure and patterning are performed to form a contact hole 30. The diffusion layer forming the drain region 28 is exposed at the bottom of the contact hole 30. Next, after removing the photoresist, the semiconductor substrate 21 is introduced into a vacuum apparatus, and a titanium film 31 is formed on the bottom of the contact hole 30 to a thickness of about 20 nm by the sputtering method as shown in FIG. This sputtering is performed in a mixed gas atmosphere of argon / nitrogen (10%),
Titanium is contained in the titanium film 31 at a concentration of 20 atomic%.

【0014】その後、シリコン基板の表面を窒素雰囲気
中において800 ℃の温度で30秒間急速加熱処理を行い、
半導体基板21とチタン膜31とを反応させ、図5に示すよ
うに、エピタキシャル成長させたチタンシリサイド32と
窒化チタン膜33との積層構造を形成する。その後、硫酸
/アンモニア過水液により未反応のチタン膜31および窒
化チタン膜33を除去し、図6に示すようにコンタクト孔
30の底部にエピタキシャル成長されたチタンシリサイド
膜32が露出するようにする。
Thereafter, the surface of the silicon substrate is subjected to a rapid heat treatment at a temperature of 800 ° C. for 30 seconds in a nitrogen atmosphere,
The semiconductor substrate 21 and the titanium film 31 are reacted with each other to form a laminated structure of epitaxially grown titanium silicide 32 and titanium nitride film 33, as shown in FIG. Then, the unreacted titanium film 31 and titanium nitride film 33 are removed with a sulfuric acid / ammonia hydrogen peroxide solution, and contact holes are formed as shown in FIG.
The titanium silicide film 32 epitaxially grown on the bottom of 30 is exposed.

【0015】シリコン基板21の表面をアンモニア過水処
理により清浄とした後、アルミ膜成膜のための真空装置
に導入する。ここで、シリコン基板21の表面にジメチル
アルミニウムハイドライド(DMAH)を流し、図7に示すよ
うに、選択CVD によってコンタクト孔30内にのみアルミ
を堆積させて、アルミプラグ34を形成する。この場合、
アルミプラグ34はその表面がコンタクト孔30から僅かに
突出するように形成する。さらに、図8に示すように、
アルミプラグ34と接触するようにAl-Cu 合金膜を約0.9
μm の厚さに堆積させ、所望のパターニング処理を施し
てアルミ配線35を形成する。
After cleaning the surface of the silicon substrate 21 by the ammonia-hydrogen peroxide treatment, the silicon substrate 21 is introduced into a vacuum apparatus for forming an aluminum film. Here, dimethyl aluminum hydride (DMAH) is flown on the surface of the silicon substrate 21, and aluminum is deposited only in the contact hole 30 by selective CVD to form an aluminum plug 34, as shown in FIG. in this case,
The aluminum plug 34 is formed so that its surface slightly projects from the contact hole 30. Furthermore, as shown in FIG.
Approximately 0.9 of Al-Cu alloy film so that it contacts the aluminum plug 34.
The aluminum wiring 35 is formed by depositing it to a thickness of μm and performing a desired patterning process.

【0016】上述したようにコンタクト孔30の底部に形
成されるチタンシリサイド32の膜厚は10nm以上であれば
十分なバリア特性を有することを確認した。その理由
は、上述したようにエピタキシャル成長により形成され
たチタンシリサイド膜32は結晶粒界が無く、したがって
結晶粒界を通してのアルミの拡散を有効に防止できるた
めである。また、アルミの選択CVD に対する下地が単結
晶となっているので、その上に形成されるCVD-Al膜の結
晶性も良好なものとなり、コンタクト孔30内は均質な単
結晶で殆ど埋められることになる。チタン膜31を形成す
るためのスパッタ時の窒素の含有量を10〜15%程度の範
囲内で変化させたが、上述したところを殆ど同様の結果
が得られた。この場合のチタン膜31中の窒素の含有量は
20〜30原子%に相当するものである。本発明によれば、
チタン膜中の窒素の含有量は10〜40原子%とするのが好
適である。
As described above, it was confirmed that the titanium silicide 32 formed on the bottom of the contact hole 30 has a sufficient barrier property if the film thickness is 10 nm or more. The reason is that the titanium silicide film 32 formed by epitaxial growth as described above has no crystal grain boundaries, and therefore diffusion of aluminum through the crystal grain boundaries can be effectively prevented. In addition, since the underlayer for selective CVD of aluminum is a single crystal, the crystallinity of the CVD-Al film formed on it is also good, and the contact hole 30 is mostly filled with a homogeneous single crystal. become. Although the nitrogen content at the time of sputtering for forming the titanium film 31 was changed within the range of about 10 to 15%, almost the same result as the above was obtained. In this case, the content of nitrogen in the titanium film 31 is
It is equivalent to 20 to 30 atom%. According to the present invention,
The nitrogen content in the titanium film is preferably 10 to 40 atomic%.

【0017】図9はコンタクト孔30内に形成されるチタ
ンシリサイド膜32の膜厚と、接合リーク電流との関係を
示すグラフである。接合リーク電流の大きさはチタンシ
リサイド膜32の膜厚に依存して大きく変化するが、チタ
ンシリサイド膜の膜厚を10nm以上とすると、接合リーク
電流は許容レベル以下となることが確かめられた。した
がって、アルミCVD でコンタクトプラグを形成する場合
には、チタンシリサイド膜の膜厚を10nm以上とすれば良
い。
FIG. 9 is a graph showing the relationship between the film thickness of the titanium silicide film 32 formed in the contact hole 30 and the junction leak current. Although the magnitude of the junction leak current greatly changes depending on the film thickness of the titanium silicide film 32, it was confirmed that the junction leak current is below the allowable level when the film thickness of the titanium silicide film is 10 nm or more. Therefore, when the contact plug is formed by aluminum CVD, the thickness of the titanium silicide film may be 10 nm or more.

【0018】[0018]

【発明の効果】上述したように、本発明による半導体装
置においては、半導体基板の表面に形成した拡散層と、
コンタクトプラグとの間にエピタキシャル成長させたチ
タンシリサイド膜を拡散バリア層として介在させたた
め、コンタクトプラグを形成する際の金属の拡散による
スパイクがなく、したがって接合リーク電流が小さくな
り、また、金属のコンタクトプラグは単結晶のチタンシ
リサイド膜の上に堆積形成されているので、きわめて均
一な結晶性のものとなり、優れた素子特性を有するもの
となる。さらに、本発明による半導体装置の製造方法に
よれば、拡散層の上にチタン等の高融点金属膜を形成し
た後、窒素雰囲気中で高温加熱処理を施して高融点金属
のシリサイド膜と、高融点金属の窒化膜との積層構造を
形成した後、この高融点金属の窒化膜を除去してシリサ
イド膜を露出させるようにしたため、この高融点金属の
シリサイド膜はエピタキシャル成長されたものとなり、
したがって結晶粒界を持たず、拡散バリアとして優れた
特性を有するものとなる。
As described above, in the semiconductor device according to the present invention, the diffusion layer formed on the surface of the semiconductor substrate,
Since a titanium silicide film that has been epitaxially grown is interposed as a diffusion barrier layer between the contact plug and the contact plug, there is no spike due to metal diffusion when forming the contact plug, and therefore the junction leakage current is reduced and the metal contact plug is also formed. Since is deposited and formed on a single crystal titanium silicide film, it has extremely uniform crystallinity and has excellent device characteristics. Further, according to the method for manufacturing a semiconductor device of the present invention, after forming a refractory metal film such as titanium on the diffusion layer, high temperature heat treatment is performed in a nitrogen atmosphere to form a refractory metal silicide film and a high refractory metal film. After the laminated structure with the nitride film of the melting point metal was formed, the nitride film of the high melting point metal was removed to expose the silicide film, so that the silicide film of the high melting point metal was epitaxially grown,
Therefore, it does not have a grain boundary and has excellent characteristics as a diffusion barrier.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明による半導体装置の一実施例の
構成を示す断面図である。
FIG. 1 is a sectional view showing the configuration of an embodiment of a semiconductor device according to the present invention.

【図2】図2は、本発明による半導体装置の製造方法の
一実施例における最初の工程での断面図である。
FIG. 2 is a sectional view showing a first step in an embodiment of the method for manufacturing a semiconductor device according to the present invention.

【図3】図3は、同じくその次の工程での断面図であ
る。
FIG. 3 is a sectional view of the same step as that shown in FIG.

【図4】図4は、同じくその次の工程での断面図であ
る。
FIG. 4 is a sectional view of the same next step.

【図5】図5は、同じくその次の工程での断面図であ
る。
FIG. 5 is a sectional view of the same step as that shown in FIG.

【図6】図6は、同じくその次の工程での断面図であ
る。
FIG. 6 is a sectional view of the same step as that shown in FIG.

【図7】図7は、同じくその次の工程での断面図であ
る。
FIG. 7 is a sectional view of the next and subsequent step as well.

【図8】図8は、同じくその次の工程での断面図であ
る。
FIG. 8 is a sectional view of the same step as that shown in FIG.

【図9】図9は、チタンシリサイド膜の膜厚と接合リー
ク電流との関係を示すグラフである。
FIG. 9 is a graph showing the relationship between the film thickness of the titanium silicide film and the junction leak current.

【符号の説明】[Explanation of symbols]

11 シリコン基板 12 拡散層 13 絶縁膜 14 チタンシリサイド膜 15 選択CVD-Al膜 21 シリコン基板 22 ウェル 23 フィールド酸化膜 24 ゲート酸化膜 25 ゲート電極 26 サイドウォール 27 ソース領域 28 ドレイン領域 29 層間絶縁膜 30 コンタクト孔 31 チタン膜 32 チタンシリサイド膜 33 窒化チタン膜 34 アルミプラグ 35 アルミ配線 11 Silicon substrate 12 Diffusion layer 13 Insulating film 14 Titanium silicide film 15 Selective CVD-Al film 21 Silicon substrate 22 Well 23 Field oxide film 24 Gate oxide film 25 Gate electrode 26 Sidewall 27 Source region 28 Drain region 29 Interlayer insulating film 30 Contact Hole 31 Titanium film 32 Titanium silicide film 33 Titanium nitride film 34 Aluminum plug 35 Aluminum wiring

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/205 21/768 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 21/205 21/768

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と、その表面の一部の領域に
形成された拡散層と、この拡散層の少なくとも一部の領
域上にエピタキシャル成長により形成された金属シリサ
イド膜と、この金属シリサイド膜上に化学気相反応によ
って選択的に形成された金属膜とを具えることを特徴と
する半導体装置。
1. A semiconductor substrate, a diffusion layer formed in a partial region of the surface thereof, a metal silicide film formed by epitaxial growth on at least a partial region of the diffusion layer, and a metal silicide film formed on the metal silicide film. And a metal film selectively formed by a chemical vapor reaction.
【請求項2】 前記金属シリサイド膜が、窒素を10〜40
原子% 含有する高融点金属膜を形成し、高温熱処理を施
した後、表面に形成される高融点金属の窒化膜を除去し
て形成されていることを特徴とする請求項1に記載の半
導体装置。
2. The metal silicide film contains nitrogen in an amount of 10-40.
The semiconductor according to claim 1, which is formed by forming a refractory metal film containing atomic% and performing high temperature heat treatment, and then removing the refractory metal nitride film formed on the surface. apparatus.
【請求項3】 前記金属シリサイド膜の膜厚を、10nm以
上としたことを特徴とする請求項1に記載の半導体装
置。
3. The semiconductor device according to claim 1, wherein the metal silicide film has a thickness of 10 nm or more.
【請求項4】 半導体基板の表面の一部の領域に形成さ
れた拡散層に金属配線を電気的に接続した接続構造を有
する半導体装置を製造するに当たり、前記拡散層表面上
に層間絶縁膜を形成する工程と、この層間絶縁膜を選択
的に除去してコンタクト孔を形成し、その底部に前記拡
散層の表面を露出させる工程と、窒素を10% から40原子
%の濃度で含有する高融点金属膜を形成した後、熱処理
を施して前記高融点金属膜と前記拡散層表面とを反応さ
せて高融点金属のシリサイド膜と高融点金属の窒化膜と
の積層構造を形成する工程と、前記高融点金属膜の未反
応部分および高融点金属の窒化膜を除去して高融点金属
のシリサイド膜のみを残す工程と、前記コンタクト孔内
の高融点金属のシリサイド膜表面に金属膜を選択的に成
長させてコンタクト孔内を金属膜により埋め込む工程と
を具えることを特徴とする半導体装置の製造方法。
4. When manufacturing a semiconductor device having a connection structure in which metal wiring is electrically connected to a diffusion layer formed in a partial region of the surface of a semiconductor substrate, an interlayer insulating film is formed on the surface of the diffusion layer. The step of forming, the step of selectively removing this interlayer insulating film to form a contact hole and exposing the surface of the diffusion layer at the bottom thereof, and the step of forming a high concentration of nitrogen containing 10% to 40 atomic% After forming the melting point metal film, heat treatment is performed to react the refractory metal film with the surface of the diffusion layer to form a laminated structure of a refractory metal silicide film and a refractory metal nitride film, A step of removing the unreacted portion of the refractory metal film and the refractory metal nitride film to leave only the refractory metal silicide film, and selectively forming a metal film on the refractory metal silicide film surface in the contact hole. Contact hole And a step of filling the inside with a metal film.
【請求項5】 前記高融点金属のシリサイド膜を、その
膜厚が10nm以上となるように形成することを特徴とする
請求項4に記載の半導体装置の製造方法。
5. The method for manufacturing a semiconductor device according to claim 4, wherein the refractory metal silicide film is formed to have a film thickness of 10 nm or more.
JP186395A 1995-01-10 1995-01-10 Semiconductor device and manufacture thereof Pending JPH08191053A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP186395A JPH08191053A (en) 1995-01-10 1995-01-10 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP186395A JPH08191053A (en) 1995-01-10 1995-01-10 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH08191053A true JPH08191053A (en) 1996-07-23

Family

ID=11513392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP186395A Pending JPH08191053A (en) 1995-01-10 1995-01-10 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH08191053A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236090B1 (en) 1998-11-27 2001-05-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for reducing contact resistance between an electrode and a semiconductor substrate
US7476617B2 (en) 2003-02-21 2009-01-13 Hynix Semiconductor Inc. Semiconductor device with epitaxial C49-titanium silicide (TiSi2) layer and method for fabricating the same
JP2009525611A (en) * 2006-02-03 2009-07-09 アプライド マテリアルズ インコーポレイテッド Epitaxial deposition process and apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236090B1 (en) 1998-11-27 2001-05-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for reducing contact resistance between an electrode and a semiconductor substrate
US6716731B2 (en) * 1998-11-27 2004-04-06 Renesas Technology Corp. Semiconductor device and method for reducing contact resistance between an electrode and a semiconductor substrate
US7476617B2 (en) 2003-02-21 2009-01-13 Hynix Semiconductor Inc. Semiconductor device with epitaxial C49-titanium silicide (TiSi2) layer and method for fabricating the same
US7868458B2 (en) 2003-02-21 2011-01-11 Hynix Semiconductor Inc. Semiconductor device with epitaxial C49-titanium silicide (TiSi2) layer and method for fabricating the same
JP2009525611A (en) * 2006-02-03 2009-07-09 アプライド マテリアルズ インコーポレイテッド Epitaxial deposition process and apparatus
JP2013175745A (en) * 2006-02-03 2013-09-05 Applied Materials Inc Epitaxial deposition process and apparatus

Similar Documents

Publication Publication Date Title
KR920004089B1 (en) Smiconductor device and manufacture thereof
JP2586345B2 (en) Semiconductor device comprising cobalt silicide film and method of manufacturing the device
KR100214036B1 (en) Aluminum metallization method
US20020019127A1 (en) Interconnect structure and method of making
US6562716B2 (en) Method for fabricating semiconductor device
JPH0613403A (en) Self-aligned cobalt silicide on mos integrated circuit
US6329277B1 (en) Method of forming cobalt silicide
JPH07283168A (en) Semiconductor device and manufacture thereof
US5663097A (en) Method of fabricating a semiconductor device having an insulating side wall
JPH07254574A (en) Formation of electrode
JP3252397B2 (en) Wiring formation method
US6403458B2 (en) Method for fabricating local interconnect structure for integrated circuit devices, source structures
JPH08191053A (en) Semiconductor device and manufacture thereof
JP3211374B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPH04320329A (en) Manufacture of semiconductor device
JPH05347269A (en) Manufacture of semiconductor device
US5084403A (en) Method of manufacturing a semiconductor device including connecting a monocrystalline aluminum wire
US5693561A (en) Method of integrated circuit fabrication including a step of depositing tungsten
JP3072544B2 (en) Semiconductor device wiring method
JPH08191070A (en) Forming method of connection structure of semiconductor device
JP2871943B2 (en) Method for manufacturing semiconductor device
JPH053170A (en) Forming method of blanket tungsten plug
EP0427254B1 (en) Method for forming a contact region
JP3095452B2 (en) Method for manufacturing semiconductor device
JP3360835B2 (en) Wiring formation method