JPH08190436A - 電源制御回路 - Google Patents
電源制御回路Info
- Publication number
- JPH08190436A JPH08190436A JP7003047A JP304795A JPH08190436A JP H08190436 A JPH08190436 A JP H08190436A JP 7003047 A JP7003047 A JP 7003047A JP 304795 A JP304795 A JP 304795A JP H08190436 A JPH08190436 A JP H08190436A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- line
- power line
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 本発明は電源制御回路に関し、電源ラインの
変動を防止することができる電源制御回路を提供するこ
とを目的としている。 【構成】 電源ラインの電圧値をモニタし、当該電源ラ
インの電圧値を基準電圧値と比較し、電源ラインが変動
しないように当該電源ラインに帰還をかける帰還制御回
路を設けて構成する。
変動を防止することができる電源制御回路を提供するこ
とを目的としている。 【構成】 電源ラインの電圧値をモニタし、当該電源ラ
インの電圧値を基準電圧値と比較し、電源ラインが変動
しないように当該電源ラインに帰還をかける帰還制御回
路を設けて構成する。
Description
【０００１】
【産業上の利用分野】本発明は電源制御回路に関し、更
に詳しくは電源ラインの変動を防止することができるよ
うにした電源制御回路に関する。
に詳しくは電源ラインの変動を防止することができるよ
うにした電源制御回路に関する。
【０００２】
【従来の技術】電源は、電子回路を動作させるために必
要不可欠なパワー源である。近年、電子回路がＬＳＩ化
されてくると、電源ラインに重畳する各種ノイズを除去
することが、回路の確実な動作を保証するために必要な
ことである。例えば、通信用のＬＳＩ等では、内部に各
種タイミング回路が組み込まれ、内部のトランジスタが
同時にオンになる瞬間が存在する。
要不可欠なパワー源である。近年、電子回路がＬＳＩ化
されてくると、電源ラインに重畳する各種ノイズを除去
することが、回路の確実な動作を保証するために必要な
ことである。例えば、通信用のＬＳＩ等では、内部に各
種タイミング回路が組み込まれ、内部のトランジスタが
同時にオンになる瞬間が存在する。
【０００３】図４は従来回路の概念図である。図におい
て、１は電源である。内部にパワーアンプ１ａを持ち、
＋Ｖ電源ラインを駆動している。Ｒ０は、電源１の出力
インピーダンス及び電源ラインの抵抗を合わせたもの、
Ｒ１はグランドラインの抵抗である。Ｑは、＋Ｖライン
とグランドラインＶG 間に接続されるスイッチング用ト
ランジスタである。例えば通信用ＬＳＩにおけるタイミ
ング回路は、図に示すような多数のスイッチング回路か
ら構成されている。
て、１は電源である。内部にパワーアンプ１ａを持ち、
＋Ｖ電源ラインを駆動している。Ｒ０は、電源１の出力
インピーダンス及び電源ラインの抵抗を合わせたもの、
Ｒ１はグランドラインの抵抗である。Ｑは、＋Ｖライン
とグランドラインＶG 間に接続されるスイッチング用ト
ランジスタである。例えば通信用ＬＳＩにおけるタイミ
ング回路は、図に示すような多数のスイッチング回路か
ら構成されている。
【０００４】タイミング回路では、図に示すような複数
のトランジスタＱが同時にオンになる瞬間が存在する。
この時、１個のトランジスタＱに流れるオン電流をＩ0
，トランジスタの数をＮとすると、トランジスタオン
時に流れる電流の合計はＩ0 ×Ｎ（Ａ）となる。このオ
ン電流による電源１の出力インピーダンスＲ０による電
圧降下はＩ0 ×Ｎ×Ｒ０（Ｖ）となる。従って、電源ラ
インの電圧はＶO は、 ＶO ＝Ｖ−Ｉ0 ×Ｎ×Ｒ０（Ｖ） （１） となる。一方、グランドラインを流れる電流により、回
路のグランドラインの電圧ＶG は、 ＶG ＝Ｉ0 ×Ｎ×Ｒ１（Ｖ） （２） となる。つまり、基準グランド電位ＧＮＤに比較して
（２）式だけ持ち上がる。
のトランジスタＱが同時にオンになる瞬間が存在する。
この時、１個のトランジスタＱに流れるオン電流をＩ0
，トランジスタの数をＮとすると、トランジスタオン
時に流れる電流の合計はＩ0 ×Ｎ（Ａ）となる。このオ
ン電流による電源１の出力インピーダンスＲ０による電
圧降下はＩ0 ×Ｎ×Ｒ０（Ｖ）となる。従って、電源ラ
インの電圧はＶO は、 ＶO ＝Ｖ−Ｉ0 ×Ｎ×Ｒ０（Ｖ） （１） となる。一方、グランドラインを流れる電流により、回
路のグランドラインの電圧ＶG は、 ＶG ＝Ｉ0 ×Ｎ×Ｒ１（Ｖ） （２） となる。つまり、基準グランド電位ＧＮＤに比較して
（２）式だけ持ち上がる。
【０００５】
【発明が解決しようとする課題】前述したように、タイ
ミング回路は、スイッチング回路を持ち、特にＬＳＩで
は、このスイッチング回路が多い。その結果、スイッチ
ングトランジスタが同時にオンになった時、電源ライン
の電圧ＶO は、（１）式より明らかなように回路を正常
に動作させるに必要な電圧より低くなることがあり、ま
たグランドラインＶG が（２）式より明らかなように基
準グランド電位ＧＮＤよりも高くなる。この結果、電源
ライン及びグランドラインのレベルが変動し、回路が誤
動作してしまうおそれがある。
ミング回路は、スイッチング回路を持ち、特にＬＳＩで
は、このスイッチング回路が多い。その結果、スイッチ
ングトランジスタが同時にオンになった時、電源ライン
の電圧ＶO は、（１）式より明らかなように回路を正常
に動作させるに必要な電圧より低くなることがあり、ま
たグランドラインＶG が（２）式より明らかなように基
準グランド電位ＧＮＤよりも高くなる。この結果、電源
ライン及びグランドラインのレベルが変動し、回路が誤
動作してしまうおそれがある。
【０００６】このような不具合をなくすためには、電源
の出力インピーダンスを小さくする他、電源ライン及び
グランドラインに存在するインピーダンスＲ０，Ｒ１を
小さくすることが必要である。そこで、プリント基板上
での電源ライン及びグランドラインのパターンを太くす
るため、図５に示すように、ＬＳＩ２のなるべく多くの
ピンに電源ライン及びグランドラインを接続するとよ
い。ところが、近年のＬＳＩは、高速化，高密度化がす
すみ、殆ど全てのピンを信号用に用いており、電源用の
ピンを多く確保することが困難になっている。そこで、
同時スイッチングが発生しないように、ディレイセル等
を用いてタイミングをずらす等の処置をすることが考え
られる。しかしながら、高速化が進み、ディレイを作る
という処置では対応が困難になってきている。
の出力インピーダンスを小さくする他、電源ライン及び
グランドラインに存在するインピーダンスＲ０，Ｒ１を
小さくすることが必要である。そこで、プリント基板上
での電源ライン及びグランドラインのパターンを太くす
るため、図５に示すように、ＬＳＩ２のなるべく多くの
ピンに電源ライン及びグランドラインを接続するとよ
い。ところが、近年のＬＳＩは、高速化，高密度化がす
すみ、殆ど全てのピンを信号用に用いており、電源用の
ピンを多く確保することが困難になっている。そこで、
同時スイッチングが発生しないように、ディレイセル等
を用いてタイミングをずらす等の処置をすることが考え
られる。しかしながら、高速化が進み、ディレイを作る
という処置では対応が困難になってきている。
【０００７】本発明はこのような課題に鑑みてなされた
ものであって、電源ラインの変動を防止することができ
る電源制御回路を提供することを目的としている。
ものであって、電源ラインの変動を防止することができ
る電源制御回路を提供することを目的としている。
【０００８】
【課題を解決するための手段】図１は第１の発明の原理
ブロック図である。図４と同一のものは、同一の符号を
付して示す。図において、６は電源＋Ｖの電源ライン、
７はグランドラインである。５は電源ライン６とグラン
ドライン７間に接続される回路である。この回路５は、
前記したタイミング回路のみならず、その他のディジタ
ル回路であってもよく、場合によりアナログ回路であっ
てもよい。図では、回路５を複数示しているが、回路５
の単位は任意であってよい。
ブロック図である。図４と同一のものは、同一の符号を
付して示す。図において、６は電源＋Ｖの電源ライン、
７はグランドラインである。５は電源ライン６とグラン
ドライン７間に接続される回路である。この回路５は、
前記したタイミング回路のみならず、その他のディジタ
ル回路であってもよく、場合によりアナログ回路であっ
てもよい。図では、回路５を複数示しているが、回路５
の単位は任意であってよい。
【０００９】１０は電源ライン６の電圧値をモニタし、
基準電圧ＶS と比較し、電源ライン６が一定値をとるよ
うに、電源ライン６に帰還（フィードバック）をかける
帰還制御回路である。
基準電圧ＶS と比較し、電源ライン６が一定値をとるよ
うに、電源ライン６に帰還（フィードバック）をかける
帰還制御回路である。
【００１０】第２の発明は、図１の回路において、帰還
制御回路がグランドライン７に設けられ、グランドライ
ン７の電圧値をモニタし、基準電圧ＶGSと比較し、グラ
ンドライン７が一定値をとるように構成されたものであ
る。その他の構成は図１と同じである。
制御回路がグランドライン７に設けられ、グランドライ
ン７の電圧値をモニタし、基準電圧ＶGSと比較し、グラ
ンドライン７が一定値をとるように構成されたものであ
る。その他の構成は図１と同じである。
【００１１】第３の発明は、第１の発明と第２の発明を
組み合わせて、電源ライン６及びグランドライン７の双
方の電圧値を一定に負帰還制御するようにしたものであ
る。このために、帰還制御回路を電源ライン６用及びグ
ランドライン７用にそれぞれ設けている。
組み合わせて、電源ライン６及びグランドライン７の双
方の電圧値を一定に負帰還制御するようにしたものであ
る。このために、帰還制御回路を電源ライン６用及びグ
ランドライン７用にそれぞれ設けている。
【００１２】当然ながら、電源ライン調整用の帰還制御
回路，グランドライン調整用の帰還制御回路は、回路５
の電源ラインを制御する必要から、回路５の電源ライン
からは浮いた、所謂フローティング電源構成になってい
る。
回路，グランドライン調整用の帰還制御回路は、回路５
の電源ラインを制御する必要から、回路５の電源ライン
からは浮いた、所謂フローティング電源構成になってい
る。
【００１３】
（第１の発明）帰還制御回路１０は、電源ライン６の電
圧値をモニタし、基準電圧ＶS と比較する。そして、電
源ライン６が基準電圧ＶS と等しくなるように、電源ラ
イン６に電流を供給する帰還制御を行なう。従って、回
路５が同時スイッチングを行なう場合でも電源ライン６
の電圧値が低下することがなくなり、電源ラインの変動
を抑えることができる。この結果、回路５が誤動作する
ことがなくなる。
圧値をモニタし、基準電圧ＶS と比較する。そして、電
源ライン６が基準電圧ＶS と等しくなるように、電源ラ
イン６に電流を供給する帰還制御を行なう。従って、回
路５が同時スイッチングを行なう場合でも電源ライン６
の電圧値が低下することがなくなり、電源ラインの変動
を抑えることができる。この結果、回路５が誤動作する
ことがなくなる。
【００１４】（第２の発明）帰還制御回路は、グランド
ライン７の電圧値をモニタし、基準電圧ＶGSと比較す
る。そして、グランドライン７が基準電圧ＶGSと等しく
なるように、グランドライン７から電流を吸い込む帰還
制御を行なう。従って、回路５が同時スイッチングを行
なう場合でもグランドライン７の電圧値が上昇すること
がなくなり、グランドラインの変動を抑えることができ
る。この結果、回路５が誤動作することがなくなる。
ライン７の電圧値をモニタし、基準電圧ＶGSと比較す
る。そして、グランドライン７が基準電圧ＶGSと等しく
なるように、グランドライン７から電流を吸い込む帰還
制御を行なう。従って、回路５が同時スイッチングを行
なう場合でもグランドライン７の電圧値が上昇すること
がなくなり、グランドラインの変動を抑えることができ
る。この結果、回路５が誤動作することがなくなる。
【００１５】（第３の発明）上述した電源ライン用の帰
還制御回路１０と、グランドライン用の帰還制御回路は
それぞれ単独に動作させても、電源ライン６又はグラン
ドライン７のそれぞれのラインの変動を抑制する効果が
あるが、これら２つの帰還制御回路を同時に動作させる
ことにより、電源ライン及びグランドライン双方の変動
を同時に抑制でき、より効果がある。
還制御回路１０と、グランドライン用の帰還制御回路は
それぞれ単独に動作させても、電源ライン６又はグラン
ドライン７のそれぞれのラインの変動を抑制する効果が
あるが、これら２つの帰還制御回路を同時に動作させる
ことにより、電源ライン及びグランドライン双方の変動
を同時に抑制でき、より効果がある。
【００１６】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図２は本発明の一実施例を示す構成ブロッ
ク図である。図１と同一のものは、同一の符号を付して
示す。図において、６は＋５Ｖの電源ライン、７はグラ
ンドライン、５はこれら電源ライン間に接続された複数
の、回路５としての出力バッファである。この出力バッ
ファ５は、タイミング信号を出力するもので、“１”レ
ベルと“０”レベルを出力する。これら出力バッファ５
が同時にオンになる時に、電源から大量の電流が供給さ
れる。
に説明する。図２は本発明の一実施例を示す構成ブロッ
ク図である。図１と同一のものは、同一の符号を付して
示す。図において、６は＋５Ｖの電源ライン、７はグラ
ンドライン、５はこれら電源ライン間に接続された複数
の、回路５としての出力バッファである。この出力バッ
ファ５は、タイミング信号を出力するもので、“１”レ
ベルと“０”レベルを出力する。これら出力バッファ５
が同時にオンになる時に、電源から大量の電流が供給さ
れる。
【００１７】１０は第１の帰還制御回路１０としてのオ
ペアンプである。該オペアンプ１０は、＋５Ｖラインと
は別系統の電源（フローティング電源）で動作する。即
ち、該オペアンプ１０には、別系統の電源＋Ｖ’，−
Ｖ’が供給されている。その正入力には基準電圧ＶS と
して＋５Ｖが与えられ、負入力には＋５Ｖの電源ライン
の電圧が帰還電圧信号として与えられている。オペアン
プ１０の出力は、＋５Ｖの電源ライン６に接続されてい
る。基準電圧＋５Ｖは、電源電圧＋Ｖ’−Ｖ’から作ら
れている。
ペアンプである。該オペアンプ１０は、＋５Ｖラインと
は別系統の電源（フローティング電源）で動作する。即
ち、該オペアンプ１０には、別系統の電源＋Ｖ’，−
Ｖ’が供給されている。その正入力には基準電圧ＶS と
して＋５Ｖが与えられ、負入力には＋５Ｖの電源ライン
の電圧が帰還電圧信号として与えられている。オペアン
プ１０の出力は、＋５Ｖの電源ライン６に接続されてい
る。基準電圧＋５Ｖは、電源電圧＋Ｖ’−Ｖ’から作ら
れている。
【００１８】２０は、第２の帰還制御回路２０としての
オペアンプである。該オペアンプ２０は、＋５Ｖライン
とは別系統の電源（フローティング電源）で動作する。
即ち、該オペアンプ２０には、別系統の電源＋Ｖ’’，
−Ｖ’’が供給されている。その正入力には基準電圧と
して基準グランド電位ＶGSが与えられ、負入力にはグラ
ンドライン７の電圧が帰還電圧信号として与えられてい
る。オペアンプ２０の出力は、グランドライン７に接続
されている。基準電圧＋５Ｖは、電源電圧＋Ｖ’’−
Ｖ’’から作られている。このように構成された回路の
動作を説明すれば、以下のとおりである。
オペアンプである。該オペアンプ２０は、＋５Ｖライン
とは別系統の電源（フローティング電源）で動作する。
即ち、該オペアンプ２０には、別系統の電源＋Ｖ’’，
−Ｖ’’が供給されている。その正入力には基準電圧と
して基準グランド電位ＶGSが与えられ、負入力にはグラ
ンドライン７の電圧が帰還電圧信号として与えられてい
る。オペアンプ２０の出力は、グランドライン７に接続
されている。基準電圧＋５Ｖは、電源電圧＋Ｖ’’−
Ｖ’’から作られている。このように構成された回路の
動作を説明すれば、以下のとおりである。
【００１９】出力バッファ５が同時に動作し、＋５Ｖ電
源から電流が供給されると、電源ライン６の電圧は低下
する。オペアンプ１０は、電源ライン６の電圧低下を検
出する。具体的には、電源ライン６の電圧と基準電圧＋
５Ｖとを比較する。そして、基準電圧＋５Ｖと電源ライ
ン６の電圧の差分に応じて、オペアンプ１０は電源ライ
ン６に電流を供給し、電源ライン６の電圧低下を補償す
るように動作する。この結果、電源ライン６の電圧は、
基準電圧＋５Ｖと等しくなるように制御され、出力バッ
ファ５が動作することによる電源ライン６の電圧低下を
抑制することができる。
源から電流が供給されると、電源ライン６の電圧は低下
する。オペアンプ１０は、電源ライン６の電圧低下を検
出する。具体的には、電源ライン６の電圧と基準電圧＋
５Ｖとを比較する。そして、基準電圧＋５Ｖと電源ライ
ン６の電圧の差分に応じて、オペアンプ１０は電源ライ
ン６に電流を供給し、電源ライン６の電圧低下を補償す
るように動作する。この結果、電源ライン６の電圧は、
基準電圧＋５Ｖと等しくなるように制御され、出力バッ
ファ５が動作することによる電源ライン６の電圧低下を
抑制することができる。
【００２０】出力バッファが同時に動作し、＋５Ｖ電源
からパワーが供給されると、＋５Ｖラインからグランド
ライン７に電流が流れ、グランドライン７の電位が持ち
上がる。オペアンプ２０は、グランドライン７の電圧上
昇を検出する。具体的には、グランドライン７の電圧と
基準グランド電位ＶGSとを比較する。そして、基準グラ
ンド電位ＶGSとグランドライン７の電圧の差分に応じ
て、オペアンプ２０はグランドライン７から電流を吸い
込み、グランドライン７の電圧上昇を補償するように動
作する。この結果、グランドライン７の電圧は、基準グ
ランド電圧ＶGSと等しくなるように制御され、出力バッ
ファ５が動作することによるグランドライン７の電圧上
昇を抑制することができる。
からパワーが供給されると、＋５Ｖラインからグランド
ライン７に電流が流れ、グランドライン７の電位が持ち
上がる。オペアンプ２０は、グランドライン７の電圧上
昇を検出する。具体的には、グランドライン７の電圧と
基準グランド電位ＶGSとを比較する。そして、基準グラ
ンド電位ＶGSとグランドライン７の電圧の差分に応じ
て、オペアンプ２０はグランドライン７から電流を吸い
込み、グランドライン７の電圧上昇を補償するように動
作する。この結果、グランドライン７の電圧は、基準グ
ランド電圧ＶGSと等しくなるように制御され、出力バッ
ファ５が動作することによるグランドライン７の電圧上
昇を抑制することができる。
【００２１】以上、オペアンプ１０による電源ライン６
の電圧補償と、オペアンプ２０によるグランドライン７
の電圧補償について説明したが、本発明では、これらオ
ペアンプ１０，２０による電源ラインの補償を、それぞ
れの帰還制御回路１０，２０を単独に動作させることに
よっても実現することができる。つまり、オペアンプ１
０のみにより、電源ライン６の電圧補償を行なうことに
よっても電源ライン６の変動がなくなるので、回路の確
実な動作を補償することができる。また、オペアンプ２
０のみにより、グランドライン７の電圧補償を行なうこ
とによっても、グランドライン７の変動がなくなるの
で、回路の確実な動作を補償することができる。しかし
ながら、より好ましくは、図２に示すように、第１及び
第２の帰還制御回路（オペアンプ）１０，２０を双方同
時に動作させることにより、電源ライン６，グランドラ
イン７双方の変動を抑制することが、回路の確実な動作
を補償するためには、より好ましい。
の電圧補償と、オペアンプ２０によるグランドライン７
の電圧補償について説明したが、本発明では、これらオ
ペアンプ１０，２０による電源ラインの補償を、それぞ
れの帰還制御回路１０，２０を単独に動作させることに
よっても実現することができる。つまり、オペアンプ１
０のみにより、電源ライン６の電圧補償を行なうことに
よっても電源ライン６の変動がなくなるので、回路の確
実な動作を補償することができる。また、オペアンプ２
０のみにより、グランドライン７の電圧補償を行なうこ
とによっても、グランドライン７の変動がなくなるの
で、回路の確実な動作を補償することができる。しかし
ながら、より好ましくは、図２に示すように、第１及び
第２の帰還制御回路（オペアンプ）１０，２０を双方同
時に動作させることにより、電源ライン６，グランドラ
イン７双方の変動を抑制することが、回路の確実な動作
を補償するためには、より好ましい。
【００２２】前述した本発明の実施例によれば、回路を
動作せる電源ラインの変動を抑制することができるが、
帰還制御回路１０，２０が補償できる回路規模にも限度
がある。電源ライン６からグランドライン７に大量の電
流が流れる場合には、帰還制御回路１０，２０の出力容
量が不足して十分に制御できない状態が生ずるおそれが
ある。そこで、回路を所定の電流容量毎に分割して、分
割した回路単位毎に帰還制御回路を設けて、比較的小さ
い電流容量単位に電源ラインの変動を抑制するようにす
ればよい。
動作せる電源ラインの変動を抑制することができるが、
帰還制御回路１０，２０が補償できる回路規模にも限度
がある。電源ライン６からグランドライン７に大量の電
流が流れる場合には、帰還制御回路１０，２０の出力容
量が不足して十分に制御できない状態が生ずるおそれが
ある。そこで、回路を所定の電流容量毎に分割して、分
割した回路単位毎に帰還制御回路を設けて、比較的小さ
い電流容量単位に電源ラインの変動を抑制するようにす
ればよい。
【００２３】図３は本発明の他の実施例を示す構成ブロ
ック図である。この実施例は、回路をＬＳＩ単位（図の
５）に分けて、ＬＳＩ単位に帰還制御回路で電源ライン
変動の抑制制御を行なうようにしたものである。図で
は、複数のＬＳＩ５が設けられており、これらＬＳＩ毎
に帰還制御回路３０で電源ライン変動の抑制制御を行な
っている。ここで、帰還制御回路３０は、電源ライン抑
制用単独のものであってもよく、又はグランドライン抑
制用単独のものであってもよく、或いはこれらの双方の
制御回路を含むものであってもよい。
ック図である。この実施例は、回路をＬＳＩ単位（図の
５）に分けて、ＬＳＩ単位に帰還制御回路で電源ライン
変動の抑制制御を行なうようにしたものである。図で
は、複数のＬＳＩ５が設けられており、これらＬＳＩ毎
に帰還制御回路３０で電源ライン変動の抑制制御を行な
っている。ここで、帰還制御回路３０は、電源ライン抑
制用単独のものであってもよく、又はグランドライン抑
制用単独のものであってもよく、或いはこれらの双方の
制御回路を含むものであってもよい。
【００２４】上述の実施例では、回路として内部にスイ
ッチング素子を持つタイミング回路の電源変動を抑制す
る場合について説明した。しかしながら、本発明はこれ
ら回路に限るものではなく、あらゆる種類の回路に適用
することができる。また、回路も、実施例で示したよう
な単一電源回路に限るものではなく、複数の電源電圧を
使用する回路にも同様に適用することができる。その場
合には、電源電圧の種類の数だけ帰還制御回路を設けれ
ばよい。
ッチング素子を持つタイミング回路の電源変動を抑制す
る場合について説明した。しかしながら、本発明はこれ
ら回路に限るものではなく、あらゆる種類の回路に適用
することができる。また、回路も、実施例で示したよう
な単一電源回路に限るものではなく、複数の電源電圧を
使用する回路にも同様に適用することができる。その場
合には、電源電圧の種類の数だけ帰還制御回路を設けれ
ばよい。
【００２５】
【発明の効果】以上、詳細に説明したように、第１の発
明によれば、帰還制御回路は、電源ラインの電圧値をモ
ニタし、基準電圧と比較し、電源ラインが基準電圧と等
しくなるように、電源ラインに電流を供給する帰還制御
を行なうことにより、回路が同時スイッチングを行なう
場合でも電源ラインの電圧値が低下することがなくな
り、電源ラインの変動を抑えることができる。この結
果、回路が誤動作することがなくなる。
明によれば、帰還制御回路は、電源ラインの電圧値をモ
ニタし、基準電圧と比較し、電源ラインが基準電圧と等
しくなるように、電源ラインに電流を供給する帰還制御
を行なうことにより、回路が同時スイッチングを行なう
場合でも電源ラインの電圧値が低下することがなくな
り、電源ラインの変動を抑えることができる。この結
果、回路が誤動作することがなくなる。
【００２６】第２の発明によれば、帰還制御回路は、グ
ランドラインの電圧値をモニタし、基準電圧と比較し、
グランドライン７が基準電圧と等しくなるように、グラ
ンドラインから電流を吸い込む帰還制御を行なうことに
より、回路が同時スイッチングを行なう場合でもグラン
ドラインの電圧値が上昇することがなくなり、グランド
ラインの変動を抑えることができる。この結果、回路が
誤動作することがなくなる。
ランドラインの電圧値をモニタし、基準電圧と比較し、
グランドライン７が基準電圧と等しくなるように、グラ
ンドラインから電流を吸い込む帰還制御を行なうことに
より、回路が同時スイッチングを行なう場合でもグラン
ドラインの電圧値が上昇することがなくなり、グランド
ラインの変動を抑えることができる。この結果、回路が
誤動作することがなくなる。
【００２７】第３の発明によれば、第１及び第２の帰還
制御回路を同時に動作させることにより、電源ライン及
びグランドライン双方の変動を同時に抑制でき、より効
果がある。
制御回路を同時に動作させることにより、電源ライン及
びグランドライン双方の変動を同時に抑制でき、より効
果がある。
【００２８】このように、本発明によれば、電源ライン
の変動を防止することができる電源制御回路を提供する
ことができ、回路の誤動作を防止することができる。
の変動を防止することができる電源制御回路を提供する
ことができ、回路の誤動作を防止することができる。
【図１】第１の発明の原理ブロック図である。
【図２】本発明の一実施例を示す構成ブロック図であ
る。
る。
【図３】本発明の他の実施例を示す構成ブロック図であ
る。
る。
【図４】従来回路の概念図である。
【図５】従来の電源変動等の説明図である。
５ 回路 ６ 電源ライン ７ グランドライン １０ 帰還制御回路 ２０ 帰還制御回路
Claims (3)
- 【請求項１】 電源ラインの電圧値をモニタし、当該電
源ラインの電圧値を基準電圧値と比較し、電源ラインが
変動しないように当該電源ラインに帰還をかける帰還制
御回路を設けてなる電源制御回路。 - 【請求項２】 グランドラインの電圧値をモニタし、当
該グランドラインの電圧値を基準グランドと比較し、グ
ランドラインが変動しないように当該グランドラインに
帰還をかける帰還制御回路を設けてなる電源制御回路。 - 【請求項３】 電源ラインの電圧値をモニタし、当該電
源ラインの電圧値を基準電圧値と比較し、電源ラインが
変動しないように当該電源ラインに帰還をかける第１の
帰還制御回路と、 グランドラインの電圧値をモニタし、当該グランドライ
ンの電圧値を基準グランドと比較し、グランドラインが
変動しないように当該グランドラインに帰還をかける第
２の帰還制御回路を設けてなる電源制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7003047A JPH08190436A (ja) | 1995-01-12 | 1995-01-12 | 電源制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7003047A JPH08190436A (ja) | 1995-01-12 | 1995-01-12 | 電源制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08190436A true JPH08190436A (ja) | 1996-07-23 |
Family
ID=11546407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7003047A Withdrawn JPH08190436A (ja) | 1995-01-12 | 1995-01-12 | 電源制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08190436A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038529B2 (en) | 2002-10-08 | 2006-05-02 | Fujitsu Limited | Voltage stabilizer |
-
1995
- 1995-01-12 JP JP7003047A patent/JPH08190436A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038529B2 (en) | 2002-10-08 | 2006-05-02 | Fujitsu Limited | Voltage stabilizer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11876510B2 (en) | Load driver | |
| US5644255A (en) | Circuits systems and methods for reducing power loss during transfer of data across a conductive line | |
| KR100375259B1 (ko) | 출력 회로 | |
| US4857863A (en) | Low power output driver circuit with slew rate limiting | |
| US6326837B1 (en) | Data processing circuit having a waiting mode | |
| US7719136B2 (en) | Power source control circuit, power supply device, and control method for the same | |
| US20120169411A1 (en) | Device and method for compensating for voltage drops | |
| US20060125452A1 (en) | Mainboard and power control device thereof | |
| US20020196068A1 (en) | A Bus Agent Utilizing Dynamic Biasing Circuitry to Translate a Signal to a Core Voltage Level | |
| US20030080717A1 (en) | Semiconductor device | |
| US7646234B2 (en) | Integrated circuit and method of generating a bias signal for a data signal receiver | |
| US7956594B2 (en) | Device and method for compensating for voltage drops | |
| JPH08190436A (ja) | 電源制御回路 | |
| JPS6271325A (ja) | 半導体集積回路 | |
| CN114967806A (zh) | 电压调节器的降噪电路 | |
| US7190195B2 (en) | Input circuit and output circuit | |
| JP4149151B2 (ja) | 入出力バッファ回路 | |
| JP4127372B2 (ja) | バス制御回路 | |
| US7202575B2 (en) | Semiconductor integrated circuit device | |
| EP1046975A1 (en) | Device and a method of supplying power to plurality of semiconductor integrated circuit devices | |
| JP2002335147A (ja) | 負荷駆動回路、及び、液晶表示装置 | |
| US20030193353A1 (en) | System and method for detecting a negative supply fault | |
| KR100413594B1 (ko) | 출력 버퍼회로 | |
| JPWO2002047268A1 (ja) | ドライバ回路 | |
| JP5602343B2 (ja) | 表示用駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |