JPH08186109A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH08186109A
JPH08186109A JP33912794A JP33912794A JPH08186109A JP H08186109 A JPH08186109 A JP H08186109A JP 33912794 A JP33912794 A JP 33912794A JP 33912794 A JP33912794 A JP 33912794A JP H08186109 A JPH08186109 A JP H08186109A
Authority
JP
Japan
Prior art keywords
conductor layer
film
semiconductor
circuit device
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33912794A
Other languages
Japanese (ja)
Other versions
JP2785730B2 (en
Inventor
Tomomitsu Satake
知光 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6339127A priority Critical patent/JP2785730B2/en
Publication of JPH08186109A publication Critical patent/JPH08186109A/en
Application granted granted Critical
Publication of JP2785730B2 publication Critical patent/JP2785730B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE: To eliminate the spoilage of the reliability of a semiconductor device even when thermal impact is applied at the time of sealing mold resin or even when heating is applied at the time of operating a circuit in the mold resin sealed device. CONSTITUTION: A wiring layer 3 and an electrode 4 formed on a semiconductor substrate 1 and an insulating film 2, and a surface protective film 5 covering the entire surface of a semiconductor element including the layer 3 are formed, and a conductor layer 6 formed thereon. The substrate 1, the film 5, etc., are sealed by mold resin. The layer 6 is formed at a boundary to the resin on the surface of the film 5, and hence can deal with heating at the time of thermal impact or operating a circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、モールド樹脂封止する
半導体装置に関し、熱衝撃などの応力に耐え、且つ回路
動作時の放熱性を高めて高信頼性を維持した半導体構造
を有する半導体集積回路装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device encapsulated in a mold resin, and has a semiconductor structure having a semiconductor structure which withstands stress such as thermal shock and which enhances heat dissipation during circuit operation and maintains high reliability. The present invention relates to a circuit device.

【0002】[0002]

【従来の技術】従来より、樹脂封止する半導体装置にお
いては、樹脂封止時に加わる熱衝撃などの応力或るいは
回路動作時の発熱から半導体装置の特性劣化を保護し、
信頼性向上を配慮した半導体構造を有した半導体集積回
路装置について、例えば、特開昭62−150859
号、特開平1−261850号が提案されている。
2. Description of the Related Art Conventionally, in a resin-sealed semiconductor device, deterioration of characteristics of the semiconductor device is protected from stress such as thermal shock applied during resin sealing or heat generation during circuit operation.
A semiconductor integrated circuit device having a semiconductor structure in consideration of reliability improvement is disclosed in, for example, JP-A-62-150859.
Japanese Patent Laid-Open No. 1-268150 has been proposed.

【0003】この従来技術について、図7、図8に示
す。図7は、配線層を被覆する表面保護膜に直接凹凸面
を設けたもので、半導体基板(11)上に絶縁膜(1
2)、電極(14)、保護膜(15)が形成されてお
り、保護膜(15)に直接凹凸(17)が設けられた構
造のものである。また、図8は、周縁領域に封止樹脂と
の密着性大なる接着層を設けたもので、半導体基板(1
1)上に無機材料膜(12)、電極(14)、保護膜
(15)が形成されており、半導体装置の周縁領域(1
3)に接着層(18)が設けられた構造ものである。
This prior art is shown in FIGS. 7 and 8. FIG. 7 shows a surface protection film that covers a wiring layer and is provided with an uneven surface directly. An insulating film (1) is formed on a semiconductor substrate (11).
2), the electrode (14) and the protective film (15) are formed, and the unevenness (17) is directly provided on the protective film (15). In addition, FIG. 8 shows a semiconductor substrate (1
1) An inorganic material film (12), an electrode (14), and a protective film (15) are formed on the first material, and the peripheral region (1) of the semiconductor device is formed.
The adhesive layer (18) is provided in 3).

【0004】[0004]

【発明が解決しようとする課題】上記従来技術の半導体
装置の構造にあっては、以下に記載されるような問題点
があった。 (イ)例えば、特開昭62−150859においては、
配線層を被覆する表面保護膜としてのポリイミド膜に直
接凹凸面を設けた構造にあっては、表面保護膜の部分的
削除によって凹部を形成し、その膜厚の一様性を意図的
に無くしたことで配線層に対する応力をより受け易くな
っており、配線間のみならず配線層間の絶縁性劣化、接
続特性不良など発生し易いという欠点があった。またこ
の構造では、回路動作時に発生する熱の放熱には全くな
らないという問題点もあった。
The structure of the conventional semiconductor device described above has the following problems. (A) For example, in JP-A-62-150859,
In the structure where the uneven surface is directly provided on the polyimide film as the surface protection film that covers the wiring layer, the recesses are formed by partially deleting the surface protection film, and the uniformity of the film thickness is intentionally eliminated. As a result, the wiring layer is more likely to be subjected to stress, and there is a drawback in that deterioration of insulation between wirings as well as between wiring layers and defective connection characteristics are likely to occur. Further, this structure has a problem that it does not radiate heat generated during circuit operation.

【0005】(ロ)例えば、特開平1−261850に
おいては、半導体装置の周縁領域に封止樹脂との密着性
大なる金属などの接着層を設けた構造をとっている。こ
の構造にあっては、封止樹脂と表面保護膜との密着性
は、半導体装置の周縁部では効果はあっても、半導体装
置全表面に対する密着性に対しては改善はなく、樹脂封
止時に加わる熱衝撃によってクラック(空隙)が生じ、
半導体装置の耐湿性が損なわれるという現象を完全に回
避できないという問題点があった。また、回路動作時の
内部発熱に対しては、この構造ではその放熱に対し全く
解決されないという問題点もあった。
(B) For example, in Japanese Unexamined Patent Publication No. 1-261850, a structure is provided in which a bonding layer made of metal or the like having a high adhesiveness with a sealing resin is provided in the peripheral region of a semiconductor device. In this structure, the adhesion between the sealing resin and the surface protective film is effective at the peripheral portion of the semiconductor device, but does not improve the adhesion to the entire surface of the semiconductor device. Cracks (voids) are generated by the thermal shock applied at the time,
There is a problem that the phenomenon that the moisture resistance of the semiconductor device is impaired cannot be completely avoided. Further, there is also a problem that internal heat generation during circuit operation cannot be solved by this structure.

【0006】本発明は、モールド樹脂封止する半導体装
置の表面保護膜の構造において、モールド樹脂封入時に
おける熱衝撃に対しても、また回路動作時における発熱
に対しても、半導体装置の受ける損傷を軽減し、信頼性
が損なわれることのない半導体構造を有する半導体集積
回路装置を提供することを目的としている。
According to the present invention, in the structure of the surface protective film of the semiconductor device sealed with the mold resin, the semiconductor device is damaged by thermal shock when the mold resin is sealed and heat generated when the circuit is operated. Therefore, it is an object of the present invention to provide a semiconductor integrated circuit device having a semiconductor structure in which the reliability is not impaired.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体集積回路装置においては、半導体素
子及び配線層表面を被覆する表面保護膜の表面上に導体
層を形成し存在させたものである。本発明は、半導体基
板と、この半導体基板上に形成された半導体素子及び配
線層を被覆する表面保護膜と、前記半導体基板と前記表
面保護膜とを封止するモールド樹脂体とを備える半導体
装置において、前記表面保護膜の表面上にあって前記モ
ールド樹脂体との境界に導体層が形成されていることを
特徴とする半導体集積回路装置である。
In order to achieve the above object, in a semiconductor integrated circuit device of the present invention, a conductor layer is formed and present on the surface of a surface protective film which covers the surface of a semiconductor element and a wiring layer. It is a thing. The present invention provides a semiconductor device including a semiconductor substrate, a surface protective film that covers a semiconductor element and a wiring layer formed on the semiconductor substrate, and a mold resin body that seals the semiconductor substrate and the surface protective film. 2. In the semiconductor integrated circuit device, the conductor layer is formed on the surface of the surface protective film at the boundary with the mold resin body.

【0008】また、本発明は、前記導体層が、凹凸を有
する面を有して形成されていることを特徴とする半導体
集積回路装置である。また、本発明は、前記導体層が、
前記半導体基板上に絶縁膜を介さず直接設置されたダミ
ー電極の表面上に連続して接続した状態をもって形成さ
れていることを特徴とする半導体集積回路装置である。
また、本発明は、前記導体層が、高融点金属もしくは高
融点金属の窒化物又は化合物であることを特徴とする半
導体集積回路装置である。また、本発明は、前記導体層
が、高融点金属もしくは高融点金属の窒化物又は化合物
の組合わせによる積層膜からなることを特徴とする半導
体集積回路装置である。
Further, the present invention is the semiconductor integrated circuit device, wherein the conductor layer is formed with a surface having irregularities. Further, the present invention is, the conductor layer,
The semiconductor integrated circuit device is characterized in that it is formed in a continuously connected state on the surface of a dummy electrode directly installed on the semiconductor substrate without an insulating film.
Further, the present invention is the semiconductor integrated circuit device, wherein the conductor layer is a high melting point metal or a nitride or compound of a high melting point metal. Further, the present invention is the semiconductor integrated circuit device, wherein the conductor layer is formed of a laminated film made of a combination of refractory metals or nitrides or compounds of refractory metals.

【0009】また、本発明は、前記導体層に形成される
凹凸面が、該導体層の有無によって構成されることを特
徴とする半導体集積回路装置である。また、本発明は、
前記導体層に形成される凹凸面が、該導体層を形成する
積層膜の一金属層の部分的欠如によって構成されること
を特徴とする半導体集積回路装置である。また、本発明
は、前記ダミー電極が、半導体基板の少なくともコーナ
ー部に設けられていることを特徴とする半導体集積回路
装置である。また、半導体基板上に絶縁膜を介さず直接
設置されるダミー電極は、半導体素子と電気的に接続す
ることのない電極である。そして、ダミー電極が、任意
の大きさをもって少なくとも半導体基板のコーナー部に
設置していること、あるいは少なくとも一辺に数個存在
させて形成することはより効果的である。
Further, the present invention is the semiconductor integrated circuit device, wherein the uneven surface formed on the conductor layer is constituted by the presence or absence of the conductor layer. Also, the present invention
In the semiconductor integrated circuit device, the concavo-convex surface formed on the conductor layer is formed by a partial lack of one metal layer of a laminated film forming the conductor layer. Further, the present invention is the semiconductor integrated circuit device, wherein the dummy electrode is provided in at least a corner portion of the semiconductor substrate. Further, the dummy electrode directly installed on the semiconductor substrate without an insulating film is an electrode that is not electrically connected to the semiconductor element. Further, it is more effective that the dummy electrodes are provided with an arbitrary size at least at the corners of the semiconductor substrate, or that there are several dummy electrodes on at least one side.

【0010】[0010]

【作用】本発明においては、上記のように、半導体素子
及び配線層表面を被覆する表面保護膜の表面上に導体層
を形成し存在させたもので、この表面保護膜上の導体層
は、その表面保護膜上に凹凸形状を有して存在させるこ
とから、表面の表面積が増大し、封止されるモールド樹
脂との密着強度が増大する。そして、導体層の材質をモ
ールド樹脂と表面保護膜との密着性に富む高融点金属等
を選択して形成すれば、さらにその密着強度を向上させ
ることに有効である。
In the present invention, as described above, a conductor layer is formed and present on the surface of the surface protective film that covers the surface of the semiconductor element and the wiring layer. Since the surface protective film is provided with an uneven shape, the surface area of the surface is increased and the adhesion strength with the mold resin to be sealed is increased. Further, if the material of the conductor layer is formed by selecting a refractory metal or the like having high adhesiveness between the mold resin and the surface protective film, it is effective to further improve the adhesive strength.

【0011】そのことによって、モールド樹脂封止時の
熱衝撃に対しクラック(空隙)発生を未然に防止し、耐
湿性に対する高信頼性を維持するように働くものであ
る。また、導体層を半導体基板に絶縁膜を介せず直接設
置されたダミー電極に接着させた構造を以って形成して
いるため、表面保護膜上の導体層の存在とによって、半
導体装置の回路動作時に発生する内部発熱は効率よく放
熱され、半導体装置のダメージをより低減するように働
くものである。
This prevents cracks (voids) from being generated against thermal shock when the mold resin is sealed, and maintains high reliability with respect to moisture resistance. In addition, since the conductor layer is formed by adhering to the dummy electrode directly installed on the semiconductor substrate without an insulating film, the presence of the conductor layer on the surface protective film causes Internal heat generated during circuit operation is efficiently dissipated, which serves to further reduce damage to the semiconductor device.

【0012】[0012]

【実施例】本発明の実施例について図面を参照して説明
する。 [実施例1]本発明の一実施例を図1、図2(a)
(b)で説明する図1は、本発明の一実施例の半導体装
置の電極部の部分断面図を示したものであり、図2
(a)(b)は半導体装置の製法を示す工程順序図であ
る。この実施例によれば、本発明の半導体装置は、半導
体基板(シリコン)(1)と、この半導体基板(1)の
絶縁膜(2)上に形成されたAl膜又はAlを主成分と
する、例えばCuなどを含有させた合金膜からなる配線
層(3)と電極(4)(以下の説明で、それぞれ単にA
l配線層、Al電極と呼ぶ)と、このAl配線層(3)
を含む半導体素子の全表面を被覆してなる表面保護膜
(5)と、この表面保護膜(5)上に形成した導体層
(6)とを含んだ構成を形成する。
Embodiments of the present invention will be described with reference to the drawings. [Embodiment 1] One embodiment of the present invention is shown in FIGS.
FIG. 1 described in (b) is a partial cross-sectional view of an electrode portion of a semiconductor device according to an embodiment of the present invention.
(A) (b) is a process sequence diagram which shows the manufacturing method of a semiconductor device. According to this embodiment, the semiconductor device of the present invention is mainly composed of a semiconductor substrate (silicon) (1) and an Al film formed on the insulating film (2) of the semiconductor substrate (1) or Al. , The wiring layer (3) made of an alloy film containing, for example, Cu, and the electrode (4) (in the following description, simply referred to as A
l wiring layer, called Al electrode) and this Al wiring layer (3)
A structure including a surface protection film (5) covering the entire surface of the semiconductor element including and a conductor layer (6) formed on the surface protection film (5) is formed.

【0013】なお、配線層を含む半導体素子表面の保護
膜としての表面保護膜を形成する方法としては、まずC
VD法によってSiN膜あるいはPSG膜をパッシベー
ション膜として形成し、次いでその膜上にポリイミド等
の有機高分子材料膜を半導体保護膜として形成した積層
構造とすることがより一般的である。この実施例及び以
下の説明では一つの表面護膜として取り扱うものとす
る。
As a method of forming a surface protective film as a protective film on the surface of a semiconductor element including a wiring layer, first, C
It is more common to form a SiN film or PSG film as a passivation film by the VD method, and then form an organic polymer material film such as polyimide as a semiconductor protective film on the film to form a laminated structure. In this example and the following description, it is treated as one surface protective film.

【0014】この導体層(6)を形成するにあたって
は、従来の半導体装置製造手法を用いる。すなわち、図
2(a)に示すように半導体基板(1)の絶縁膜(2)
上にAl配線層(3)、Al電極(4)、表面保護膜
(5)を形成し、この表面に図2(b)に示すように高
融点金属として例えばCuを電子ビーム蒸着法で付着さ
せる。次いでホトリソグラフィ技術を用いてAl電極
(4)上のCu膜をエッチング除去し、露出したAl電
極(4)上の表面保護膜(5)を除去すれば、図1に示
す所望の構造が得られる。エッチング除去に際しては、
プラズマエッチング法を用いれば選択比を適切に選定し
て、一気に図1のパターンは構成できる。
In forming the conductor layer (6), a conventional semiconductor device manufacturing method is used. That is, as shown in FIG. 2A, the insulating film (2) of the semiconductor substrate (1)
An Al wiring layer (3), an Al electrode (4), and a surface protective film (5) are formed on top of this, and Cu, for example, as a refractory metal is attached to this surface by electron beam evaporation as shown in FIG. Let Then, the Cu film on the Al electrode (4) is removed by etching using a photolithography technique, and the exposed surface protective film (5) on the Al electrode (4) is removed to obtain the desired structure shown in FIG. To be When removing by etching,
If the plasma etching method is used, the selection ratio can be appropriately selected, and the pattern of FIG. 1 can be constructed at once.

【0015】なお、Al電極(4)上の表面保護膜がパ
ッシベーション膜とポリイミド膜との積層構造とする場
合には、あらかじめパッシベーション膜をパターニング
に用いるホトレジスト膜との選択比を1:1にしてCV
D法でエッチングしておくことは望ましい。製造プロセ
スのユラギに対しより正確なパターニングが形成できる
からである。
When the surface protection film on the Al electrode (4) has a laminated structure of a passivation film and a polyimide film, the selection ratio of the passivation film to the photoresist film used for patterning is set to 1: 1 in advance. CV
It is desirable to perform etching by the D method. This is because more accurate patterning can be formed with respect to the unevenness of the manufacturing process.

【0016】上記実施例の説明では、導体層を形成する
にあたり、高融点金属としてCuの単層を用いた場合に
ついて述べたが、高融点金属の化合物も含めて、例えば
Mo、Ni、Cr、Ti、W、TiN、TiWなどの単
層、あるいはCuを含めてそれらの組み合わせによる積
層としても同様の効果が得られる。ここに、Mo、N
i、Cr、Tiの各金属膜は電子ビーム蒸着法で、T
i、TiWはそれぞれの金属をターゲットとした通常の
スパッタ法で、TiNはTi板をターゲットとしてN
ガスを導入したスパッタ法で堆積できる。W膜は一般に
は、反応ガスとしてWFとHの混合ガスを用いたC
VD法で堆積する。なお、上記の金属を使用する限り、
ダミー電極としてのAl膜上に直接付着させても、熱処
理工程でAl膜への熱拡散現象は起こらず問題はない。
この点Auは単層としては適さず、バリヤ金属が必要と
なる。
In the description of the above embodiments, the case where a single layer of Cu is used as the refractory metal in forming the conductor layer has been described. However, including the compound of the refractory metal, for example, Mo, Ni, Cr, Similar effects can be obtained by using a single layer of Ti, W, TiN, TiW, or the like, or a laminate including Cu and a combination thereof. Here, Mo, N
Each of the metal films of i, Cr, and Ti is formed by electron beam evaporation
i and TiW are ordinary sputtering methods targeting each metal, and TiN is N 2 targeting a Ti plate.
It can be deposited by a sputtering method in which a gas is introduced. The W film is generally C using a mixed gas of WF 6 and H 2 as a reaction gas.
It is deposited by the VD method. As long as the above metal is used,
Even if it is directly deposited on the Al film as the dummy electrode, there is no problem because the thermal diffusion phenomenon to the Al film does not occur in the heat treatment process.
This point Au is not suitable as a single layer, and requires a barrier metal.

【0017】[実施例2]次に、本発明の第2の実施例
を図3に示す。図3は、第2の実施例の半導体装置の電
極部の部分断面図を示したものである。この実施例によ
る半導体装置は上記した実施例1と同様の構成を有して
いる。この構成にあって異なる点は、導体層(6)の構
造であり、表面保護膜(5)表面の導体層(6)を網
目、斑点あるいはストライプ状等の形状に形成し、凹凸
形状を形成することにある。凹凸形状の形成するにあた
っては、上記実施例1で説明した図2(a)においてA
l電極(4)上のCu膜をエッチング除去するホトリソ
グラフィ技術で、網目、斑点あるいはストライプ状の形
状に対応させたホトレジストマークを使用すればよい。
[Second Embodiment] Next, a second embodiment of the present invention is shown in FIG. FIG. 3 is a partial cross-sectional view of the electrode portion of the semiconductor device of the second embodiment. The semiconductor device according to this embodiment has the same configuration as that of the above-described first embodiment. The difference in this configuration is the structure of the conductor layer (6), and the conductor layer (6) on the surface of the surface protective film (5) is formed in a shape such as a mesh, spots or stripes to form an uneven shape. To do. In forming the uneven shape, A in FIG. 2A described in the first embodiment is used.
A photoresist mark corresponding to a mesh, spots, or stripe shape may be used by a photolithography technique for removing the Cu film on the 1-electrode (4) by etching.

【0018】この場合、導体層(6)の凹凸は、Cu金
属の有無で形成され、金属層の存在する部分が凸部
(7)で、存在しない部分が凹部(8)をそれぞれ形成
することになる。このとき凹部(8)には表面保護膜
(5)の例えばポリイミド膜が露出することになる。な
お、この実施例2において、導体層(6)の凹凸をCu
のエッチング除去により形成したが、所望のパターンマ
スクを使用した蒸着法によって表面保護膜(5)の表面
に直接Cuを付着することもできる。エッチング条件
が、そのウエット法あるいはプラズマCVD法において
も難しい金属の場合には有効である。導体層(6)を直
接付着させるこの製造方法にあっては、Al電極(4)
上の表面保護膜(5)はあらかじめ除去しておくことが
できる。蒸着用マスクにこの点を考慮しておけば良いか
らである。
In this case, the unevenness of the conductor layer (6) is formed by the presence or absence of Cu metal, the portion where the metal layer is present is the convex portion (7), and the non-existing portion is the concave portion (8). become. At this time, for example, the polyimide film of the surface protective film (5) is exposed in the recess (8). In the second embodiment, the unevenness of the conductor layer (6) is formed by Cu.
However, Cu can be directly attached to the surface of the surface protective film (5) by an evaporation method using a desired pattern mask. This is effective when the etching condition is a metal which is difficult even by the wet method or the plasma CVD method. In this manufacturing method in which the conductor layer (6) is directly attached, the Al electrode (4)
The upper surface protective film (5) can be removed in advance. This is because the vapor deposition mask should take this point into consideration.

【0019】なお、実施例2において、導体層をCuの
単層として説明したが、上記実施例1と同様に、他の高
融点金属等を用いても、又それら高融点金属等の組み合
わせによる積層とすることもできる。この積層とする場
合に、例えば、Ti−TiNの組み合わせは付着膜の密
着性のみならず膜の形成上において優れている。TiN
膜はスパッタターゲットとしてTiを用い、放電ガスと
してアルゴンと窒素の混合ガスを用いて形成できるの
で、Ti膜の形成と同一のスパッタ装置で、しかもスパ
ッタチャンバーの真空度を破ることなく堆積できる点で
生産性の効率は良い。
In the second embodiment, the conductor layer has been described as a single layer of Cu. However, similar to the first embodiment, other refractory metals or the like may be used or a combination of the refractory metals or the like may be used. It can also be laminated. When this stack is used, for example, the combination of Ti—TiN is excellent not only in the adhesion of the adhered film but also in the film formation. TiN
Since the film can be formed by using Ti as a sputtering target and a mixed gas of argon and nitrogen as a discharge gas, it can be deposited with the same sputtering apparatus as that for forming the Ti film and without breaking the vacuum degree of the sputtering chamber. Productivity efficiency is good.

【0020】[実施例3]次に、本発明の第3の実施例
を図4に示す。この実施例3は、導体層(6)を凹凸面
を有した構造とするものである。図4に示すように、こ
の実施例の半導体装置は、上記実施例2と同様の構成を
有しており、構成上異なる点は、導体層(6)を積層膜
として上層にあたる金属の部分的欠如によって凹凸形状
を形成する点にある。この場合、凹部(8)には下層金
属が露出していることになる。この構成を有した導体層
の形成の仕方としては、金属膜の付着法、そのエッチン
グ除去法と所望パターンを用いたホトリソグラフィ技術
との三者の組み合わせで自由に選択できる。その一つの
方法として、上記実施例で示した方法以外に、いわゆる
レプリカ法を用いて狙いの導体層パターンを形成でき
る。この場合パターニングのためのホトレジスト膜は粘
度の高いホトレジストを用い厚く塗布すればより高い凸
面を形成できる。Al電極上はマスク・パターンによっ
て導体層の付着しない配慮が必要となる。
[Embodiment 3] Next, a third embodiment of the present invention is shown in FIG. In the third embodiment, the conductor layer (6) has a structure having an uneven surface. As shown in FIG. 4, the semiconductor device of this embodiment has the same structure as that of the above-mentioned second embodiment, and the difference in structure is that the conductor layer (6) is a laminated film and the metal part corresponding to the upper layer is partially present. There is a point that the uneven shape is formed by the lack. In this case, the lower layer metal is exposed in the recess (8). The method of forming the conductor layer having this structure can be freely selected by a combination of the metal film deposition method, the etching removal method and the photolithography technique using a desired pattern. As one of the methods, a target conductor layer pattern can be formed by using a so-called replica method other than the method shown in the above embodiment. In this case, a photoresist film for patterning can be formed to have a higher convex surface by thickly using a photoresist having a high viscosity. It is necessary to consider that the conductor layer does not adhere to the Al electrode due to the mask pattern.

【0021】[実施例4]次に、本発明の第4の実施例
を図5、図6(a)(b)に示す。この実施例4におい
ては、半導体基板(1)上に直接形成されたダミー電極
(9)が存在する場合において、導体層(6)を形成さ
れた構造を有するものである。図5に見られるように、
この実施例4の半導体装置は、半導体基板(1)上に直
接形成されたダミーAl電極(9)と絶縁膜(2)上に
内部半導体素子(図示されていない)と接続しているA
l電極(4)と、半導体素子の全表面を被覆している表
面保護膜(5)と、この表面保護膜(5)上に形成され
ダミーAl電極(9)上にも接続して被覆した導体層
(6)とを含んだ構成を形成する。前記実施例の構造と
はダミーAl電極(9)の存在有無が異なる点である。
[Fourth Embodiment] Next, a fourth embodiment of the present invention will be described with reference to FIGS. 5 and 6A and 6B. The fourth embodiment has a structure in which the conductor layer (6) is formed when the dummy electrode (9) directly formed on the semiconductor substrate (1) is present. As seen in Figure 5,
In the semiconductor device of Example 4, a dummy Al electrode (9) formed directly on the semiconductor substrate (1) and an internal semiconductor element (not shown) on the insulating film (2) are connected to each other.
l electrode (4), a surface protective film (5) covering the entire surface of the semiconductor element, and a dummy Al electrode (9) formed on the surface protective film (5) and connected and covered. A structure including a conductor layer (6) is formed. The structure is different from the structure of the above embodiment in the presence or absence of the dummy Al electrode (9).

【0022】この実施例4で、所望の導体層(6)を形
成するには、図6(a)に示すように、半導体基板
(1)上にダミーAl電極(9)、絶縁膜(2)上にA
l配線(3)、Al電極(4)を形成し、ダミーAl電
極(9)上を残して表面保護膜(5)を形成する。この
表面上に図6(b)に示すように、高融点金属として、
例えばCuを電子ビーム蒸着法等で付着させる。次いで
上記実施例1と同様の手法で、Al電極(4)上の導体
層(6)、表面保護膜(5)を除去すれば、図5に示す
ような所望の構造が得られる。
In the fourth embodiment, in order to form a desired conductor layer (6), a dummy Al electrode (9) and an insulating film (2) are formed on a semiconductor substrate (1) as shown in FIG. 6 (a). ) On A
The l wiring (3) and the Al electrode (4) are formed, and the surface protection film (5) is formed while leaving the dummy Al electrode (9). On this surface, as shown in FIG. 6 (b), as refractory metal,
For example, Cu is attached by an electron beam evaporation method or the like. Then, the conductor layer (6) and the surface protective film (5) on the Al electrode (4) are removed by the same method as in Example 1 to obtain a desired structure as shown in FIG.

【0023】また、この実施例4においては、導体層
(6)は単層のしかも凹凸形状のない一様な膜とした場
合について説明したが、導体層(6)の金属の選択、又
その形成方法は前述と同様にすることができる。ここ
に、この実施例に対し、導体層(6)に凹凸面を形成す
ることは効果的であり、前述と同様の手法で凹凸面を構
成できる。なお、半導体素子の回路動作時の放熱を配慮
すれば、導体層(6)の凹凸面が導体層を積層金属とし
た上層金属のみを部分的に除去して形成された構造とす
るときに、よう一層の効率が得られて望ましい。
In the fourth embodiment, the case where the conductor layer (6) is a single layer and is a uniform film having no uneven shape has been described. However, the metal of the conductor layer (6) is selected or The forming method can be the same as described above. It is effective to form an uneven surface on the conductor layer (6) in this example, and the uneven surface can be formed by the same method as described above. In consideration of heat dissipation during circuit operation of the semiconductor element, when the uneven surface of the conductor layer (6) is formed by partially removing only the upper layer metal having the conductor layer as a laminated metal, It is desirable that further efficiency can be obtained.

【0024】また、この実施例4では、ダミーAl電極
(9)を半導体基板(1)に直接形成する構成を説明し
たが、半導体内部素子と接続するAl電極(4)と同様
に半導体基板(1)の絶縁膜(2)上に形成しても良
く、本効果が全く失われることはない。また、さらに、
ダミーAl電極(9)の形成にあたっては、その材質及
びその形成時点を、回路電極(実施例ではAl電極)と
同一金属および同一工程として説明したが、導体層
(6)との同時形成によって導体層と同一金属で構成す
ることもできる。この場合、Al電極(4)の形成時に
該当する部分のAlを除去しておくことによって形成し
得る。
In the fourth embodiment, the structure in which the dummy Al electrode (9) is directly formed on the semiconductor substrate (1) has been described, but the semiconductor substrate (4) is connected to the semiconductor substrate (1) similarly to the Al electrode (4) connected to the semiconductor internal element. It may be formed on the insulating film (2) of 1), and this effect is not lost at all. In addition,
In the formation of the dummy Al electrode (9), the material and the formation time thereof have been described as the same metal and the same process as the circuit electrode (Al electrode in the embodiment). It can also be composed of the same metal as the layer. In this case, it can be formed by removing Al in the corresponding portion when forming the Al electrode (4).

【0025】また、ダミー電極の個数及び設定位置は、
半導体装置の回路設けに依存するが、少なくとも半導体
回路基板の4コーナー部にAl電極の大きさとは関係な
く、確保できる範囲で出来得る限り大きく設定すること
はより効果的である。さらに、Al電極の設定された同
一辺上の4辺に対しても回路設計上許される範囲で、A
l電極の大きさにこだわることなく、このダミー電極を
設けておくことは望ましい。
The number and setting positions of the dummy electrodes are as follows.
Although it depends on the circuit arrangement of the semiconductor device, it is more effective to set the Al electrode at least at the four corners of the semiconductor circuit board as large as possible within the range that can be secured, regardless of the size of the Al electrode. Furthermore, within the range permitted by the circuit design for the four sides on the same side where the Al electrode is set, A
It is desirable to provide this dummy electrode without being particular about the size of the l electrode.

【0026】以上いずれの実施例でも、導体層(6)と
して高融点金属等を使用して形成する場合を示したが、
内部配線及び電極として使用する金属と同一とすること
ができる。実施例では、配線及び電極の金属として、A
l膜あるいはAl合金膜を用いて説明したが、導体層の
金属としてもAlあるいはAl合金の蒸着膜、スパッタ
膜、CVD膜を用いて形成しても本発明の効果は失われ
ない。
In each of the above examples, the case where the conductor layer (6) is formed by using a refractory metal or the like is shown.
It can be the same as the metal used for the internal wiring and electrodes. In the embodiment, the metal of the wiring and the electrode is A
Although the description has been made by using the 1 film or the Al alloy film, the effect of the present invention is not lost even if the metal of the conductor layer is formed by using the evaporated film of Al or Al alloy, the sputtered film, or the CVD film.

【0027】また、半導体素子を被覆する表面保護膜
は、Al電極の両側面を含め、半導体回路基板の外周縁
部まで存在させ、その表面上に付着させる導体層の付着
面積を増大させておくことが望ましい。以上、説明した
各実施例では、単層の配線層を有する半導体装置につい
て説明したが、二層以上の配線層を有する場合について
も全く同様に実施することができる。
Further, the surface protective film for covering the semiconductor element is made to exist up to the outer peripheral edge portion of the semiconductor circuit board including both side surfaces of the Al electrode to increase the adhesion area of the conductor layer adhered on the surface. Is desirable. In each of the embodiments described above, the semiconductor device having the single wiring layer has been described, but the same can be applied to the case where the semiconductor device has two or more wiring layers.

【0028】[0028]

【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を有する。高
融点金属等からなる導体層を、封止されるモールド樹脂
体および半導体素子の表面保護膜との界面において存在
させ、しかも両物質の介在としての導体層の密着性に富
む材質の選択、凹凸形状を持たせたことによる接着表面
積の増大とによって、半導体装置の樹脂封止におけるモ
ールド樹脂体との密着強度はより強固な状態を形成す
る。そのことによって、樹脂封止時に生ずる熱衝撃に対
しても表面保護膜とモールド樹脂体との間にクラック等
が生ずることもなくなり半導体装置は十分耐湿性を確保
した高信頼性を維持することができる。
Since the present invention is constructed as described above, it has the following effects. A conductor layer made of a refractory metal or the like is allowed to exist at the interface between the mold resin body to be sealed and the surface protection film of the semiconductor element, and the selection of a material having excellent adhesion of the conductor layer as an interposition of both substances, unevenness Due to the increase in the adhesive surface area due to having the shape, the adhesive strength with the mold resin body in the resin sealing of the semiconductor device forms a stronger state. As a result, cracks and the like do not occur between the surface protective film and the molded resin body even with a thermal shock generated during resin sealing, and the semiconductor device can maintain high moisture resistance and high reliability. it can.

【0029】また、導体層を半導体基板上に直接形成し
たダミー電極に接続させた構造を形成していることか
ら、表面保護膜上の導体層の存在とによって、半導体装
置の回路動作時に発生する内部発熱は半導体装置の表面
及び裏面に分散し、この導体層の存在によって放熱は助
長され、半導体素子の発熱によるダメージはより低減さ
れて、信頼性の高い半導体装置を提供できる。
Further, since the conductor layer is connected to the dummy electrode formed directly on the semiconductor substrate, the conductor layer is formed on the surface protective film, and this occurs during the circuit operation of the semiconductor device. Internal heat is dispersed on the front surface and the back surface of the semiconductor device, and the presence of this conductor layer promotes heat dissipation, and the damage due to heat generation of the semiconductor element is further reduced, so that a highly reliable semiconductor device can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例による半導体装置の電極部
の部分断面図
FIG. 1 is a partial cross-sectional view of an electrode portion of a semiconductor device according to an embodiment of the present invention.

【図2】 本発明の一実施例の半導体装置の製法を示す
工程順序図
FIG. 2 is a process flow chart showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図3】 本発明の第2の実施例による電極部の部分断
面図
FIG. 3 is a partial sectional view of an electrode portion according to a second embodiment of the present invention.

【図4】 本発明の第3の実施例による電極部の部分断
面図
FIG. 4 is a partial sectional view of an electrode portion according to a third embodiment of the present invention.

【図5】 本発明の第4の実施例による電極部の部分断
面図
FIG. 5 is a partial sectional view of an electrode portion according to a fourth embodiment of the present invention.

【図6】 本発明の第4の実施例の電極部の製法の一つ
を示す工程順序図
FIG. 6 is a process flow chart showing one of the manufacturing methods of the electrode part of the fourth embodiment of the present invention.

【図7】 従来技術の半導体装置の電極部の部分断面図FIG. 7 is a partial cross-sectional view of an electrode portion of a conventional semiconductor device.

【図8】 従来技術の半導体装置の電極部の部分断面図FIG. 8 is a partial cross-sectional view of an electrode portion of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 絶縁膜 3 Al配線 4 Al電極 5 表面保護膜 6 導体層 7 凸部 8 凹部 9 ダミーAl電極 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Insulating film 3 Al wiring 4 Al electrode 5 Surface protective film 6 Conductor layer 7 Convex portion 8 Recessed portion 9 Dummy Al electrode

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と、この半導体基板上に形成
された半導体素子及び配線層を被覆する表面保護膜と、
前記半導体基板と前記表面保護膜とを封止するモールド
樹脂体とを備える半導体装置において、前記表面保護膜
の表面上にあって前記モールド樹脂体との境界に導体層
が形成されていることを特徴とする半導体集積回路装
置。
1. A semiconductor substrate, and a surface protective film for covering a semiconductor element and a wiring layer formed on the semiconductor substrate,
In a semiconductor device including a semiconductor substrate and a mold resin body that seals the surface protection film, a conductor layer is formed on a surface of the surface protection film at a boundary with the mold resin body. A characteristic semiconductor integrated circuit device.
【請求項2】 導体層が、凹凸を有する面を有して形成
されていることを特徴とする請求項1記載の半導体集積
回路装置。
2. The semiconductor integrated circuit device according to claim 1, wherein the conductor layer is formed to have an uneven surface.
【請求項3】 導体層が、半導体基板上に絶縁膜を介さ
ず直接設置されたダミー電極の表面上に連続して接続し
た状態をもって形成されていることを特徴とする請求項
1または2記載の半導体集積回路装置。
3. The conductor layer is formed so as to be continuously connected to the surface of a dummy electrode directly installed on the semiconductor substrate without an insulating film interposed therebetween. Semiconductor integrated circuit device.
【請求項4】 導体層が、高融点金属もしくは高融点金
属の窒化物又は化合物であることを特徴とする請求項
1、2、または3のいずれかに記載の半導体集積回路装
置。
4. The semiconductor integrated circuit device according to claim 1, wherein the conductor layer is a refractory metal or a nitride or compound of a refractory metal.
【請求項5】 導体層が、高融点金属もしくは高融点金
属の窒化物又は化合物の組合わせによる積層膜からなる
ことを特徴とする請求項1、2、または3のいずれかに
記載の半導体集積回路装置。
5. The semiconductor integrated device according to claim 1, wherein the conductor layer is formed of a laminated film made of a combination of refractory metals or nitrides or compounds of refractory metals. Circuit device.
【請求項6】 導体層に形成される凹凸面が、該導体層
の有無によって構成されることを特徴とする請求項1、
3または4のいずれかに記載の半導体集積回路装置。
6. The uneven surface formed on the conductor layer is constituted by the presence or absence of the conductor layer.
5. The semiconductor integrated circuit device according to 3 or 4.
【請求項7】 導体層に形成される凹凸面が、該導体層
を形成する積層膜の一金属層の部分的欠如によって構成
されることを特徴とする請求項1、3または5のいずれ
かに記載の半導体集積回路装置。
7. The uneven surface formed on the conductor layer is formed by a partial lack of one metal layer of a laminated film forming the conductor layer. The semiconductor integrated circuit device according to 1.
【請求項8】 ダミー電極が、半導体基板の少なくとも
コーナー部に設けられていることを特徴とする請求項1
乃至7のいずれかに記載の半導体集積回路装置。
8. The dummy electrode is provided in at least a corner portion of the semiconductor substrate.
8. The semiconductor integrated circuit device according to any one of 7 to 7.
JP6339127A 1994-12-28 1994-12-28 Semiconductor integrated circuit device Expired - Lifetime JP2785730B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6339127A JP2785730B2 (en) 1994-12-28 1994-12-28 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6339127A JP2785730B2 (en) 1994-12-28 1994-12-28 Semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JPH08186109A true JPH08186109A (en) 1996-07-16
JP2785730B2 JP2785730B2 (en) 1998-08-13

Family

ID=18324504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6339127A Expired - Lifetime JP2785730B2 (en) 1994-12-28 1994-12-28 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP2785730B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116777A (en) * 1977-03-22 1978-10-12 Nec Corp Production of electronic parts
JPS5948923A (en) * 1982-09-14 1984-03-21 Toshiba Corp Manufacture of semiconductor device
JPH01143237A (en) * 1987-11-27 1989-06-05 Nec Corp Semiconductor device
JPH0189741U (en) * 1987-12-04 1989-06-13
JPH01286333A (en) * 1988-05-12 1989-11-17 Nec Corp Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116777A (en) * 1977-03-22 1978-10-12 Nec Corp Production of electronic parts
JPS5948923A (en) * 1982-09-14 1984-03-21 Toshiba Corp Manufacture of semiconductor device
JPH01143237A (en) * 1987-11-27 1989-06-05 Nec Corp Semiconductor device
JPH0189741U (en) * 1987-12-04 1989-06-13
JPH01286333A (en) * 1988-05-12 1989-11-17 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
JP2785730B2 (en) 1998-08-13

Similar Documents

Publication Publication Date Title
US6100589A (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
US6300232B1 (en) Semiconductor device having protective films surrounding a fuse and method of manufacturing thereof
JPH0373136B2 (en)
EP0652590B1 (en) Method of fabricating a semiconductor device with a bump electrode
US20020047195A1 (en) Semiconductor device and method for manufacturing same
TW200416909A (en) Semiconductor device and fabrication process thereof
JPH0817925A (en) Semiconductor device and its manufacture
US7847403B2 (en) Semiconductor device having no cracks in one or more layers underlying a metal line layer
JPH05226339A (en) Resin sealed semiconductor device
JP3106493B2 (en) Semiconductor device
JP2785730B2 (en) Semiconductor integrated circuit device
US10950566B2 (en) Semiconductor device and method for manufacturing the semiconductor device
KR100361601B1 (en) Semiconductor device
JPH08330310A (en) Semiconductor device
JP2720863B2 (en) Semiconductor integrated circuit device
JPH0456237A (en) Semiconductor device
JP3548814B2 (en) Structure of protruding electrode and method for forming the same
JPS62104141A (en) Semiconductor device
JPH03171758A (en) Semiconductor device and manufacture thereof
JP4765001B2 (en) Semiconductor device and manufacturing method thereof
JPH03165036A (en) Semiconductor device
JPH0621218A (en) Semiconductor device and its manufacture
JPH098348A (en) Light emitting diode and fabrication thereof
JPH0582508A (en) Manufacture of semiconductor device
JPH08181140A (en) Semiconductor integrated circuit device and manufacture thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980428