JPH0818425A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JPH0818425A
JPH0818425A JP6143554A JP14355494A JPH0818425A JP H0818425 A JPH0818425 A JP H0818425A JP 6143554 A JP6143554 A JP 6143554A JP 14355494 A JP14355494 A JP 14355494A JP H0818425 A JPH0818425 A JP H0818425A
Authority
JP
Japan
Prior art keywords
transistor
base
current
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6143554A
Other languages
Japanese (ja)
Inventor
Takashi Tome
隆 當銘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Automatic Loom Works Ltd filed Critical Toyoda Automatic Loom Works Ltd
Priority to JP6143554A priority Critical patent/JPH0818425A/en
Publication of JPH0818425A publication Critical patent/JPH0818425A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To provide a push-pull type output circuit for drive-controlling a load requiring a relatively large driving current at a high speed. CONSTITUTION:Two npn transistorsQ1 and Q2 are serially connected and a pMOS is connected to the connection point as the load. A Vcc1 is applied to the collector of the transistorQ1 and the emitter of the transistorQ2 is connected to ground GND. The npn transistorQ11 is provided as an emitter-follower by being connected to the base of the transistorQ1 and the npn transistorQ12 is provided by being connected to the base of the transistorQ2 and performing Darlington connection. When control signals for alternately turning the transistorsQ11 and Q12 on and off are inputted, a base current is supplied to the transistorsQ1 and Q2 respectively when the transistorsQ11 and Q12 are turned to an ON state.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、出力応答を改善したプ
ッシュ・プル型出力の半導体集積回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a push-pull type output semiconductor integrated circuit having an improved output response.

【0002】[0002]

【従来の技術】負荷を駆動制御する回路の一つとして、
プッシュ・プル型出力の構成が様々な形態で利用されて
いる。プッシュ・プル型出力回路は、2つの等価な回路
(たとえば、トランジスタなどのスイッチング素子)を
直列に接続し、その接続点を出力信号として取り出す。
また、その動作は、上記各回路に互いに逆相のスイッチ
ング制御信号を入力させて、一方をオン、他方をオフ状
態とすることによって出力電圧(または、出力電流)の
制御を行う。そして、プッシュ・プル型出力回路は、た
とえば、その出力をゲート信号としてMOSトランジス
タのオン・オフ制御を行ったり、モーターの回転制御な
どを行う。
2. Description of the Related Art As one of circuits for driving and controlling a load,
Push-pull output configurations are used in various forms. The push-pull type output circuit connects two equivalent circuits (for example, switching elements such as transistors) in series, and takes out the connection point as an output signal.
In addition, the operation controls the output voltage (or output current) by inputting switching control signals of opposite phases to each of the above circuits and turning one of them on and the other off. The push-pull output circuit uses the output as a gate signal to control ON / OFF of the MOS transistor and control the rotation of the motor.

【0003】図4は、従来の一般的なプッシュ・プル型
出力回路およびその駆動回路の一例を示す回路図であ
る。同図において、npn型トランジスタQ1およびn
pn型トランジスタQ2がプッシュ・プル型出力回路の
要部を構成する。トランジスタQ1のエミッタとトラン
ジスタQ2のコレクタとが接続されており、この接続点
の出力VOUT を、例えばMOSトランジスタのゲート信
号として利用する。また、トランジスタQ1のコレクタ
には電圧Vcc1 が印加され、トランジスタQ2のエミッ
タは接地GNDに接続されている。そして、トランジス
タQ1のベースには定電流源I1 が接続されており、ト
ランジスタQ2のベースには定電流源I2 が接続されて
いる。さらに、上記構成のプッシュ・プル型出力回路を
駆動制御するために、トランジスタQ3〜Q6および定
電流源I3 4 が設けられている。
FIG. 4 is a circuit diagram showing an example of a conventional general push-pull type output circuit and its drive circuit. In the figure, npn-type transistors Q1 and n
The pn-type transistor Q2 constitutes a main part of the push-pull type output circuit. The emitter of the transistor Q1 and the collector of the transistor Q2 are connected to each other, and the output V OUT at this connection point is used as a gate signal of a MOS transistor, for example. The voltage Vcc1 is applied to the collector of the transistor Q1 and the emitter of the transistor Q2 is connected to the ground GND. A constant current source I 1 is connected to the base of the transistor Q1 and a constant current source I 2 is connected to the base of the transistor Q2. Furthermore, in order to drive and control the push-pull type output circuit of the above configuration, transistors Q3~Q6 and a constant current source I 3 I 4 is provided.

【0004】次に、上記回路の動作を説明する。まず、
入力信号Vinとして、トランジスタQ3をオンさせるよ
うな電圧(オン信号)を印加すると、トランジスタQ4
およびQ5がオフ状態となる。そして、トランジスタQ
4がオフ状態となることによって、トランジスタQ6が
オン状態となる。この結果、定電流源I1 の電流はトラ
ンジスタQ6を介して接地GNDに流れるため、トラン
ジスタQ1はオフ状態となる。一方、定電流源I2 の電
流はトランジスタQ2のベース電流となり、トランジス
タQ2はオン状態となる。したがって、出力VOUT はG
NDレベルに近い電圧値となる。
Next, the operation of the above circuit will be described. First,
As the input signal V in, when a voltage is applied (ON signal) that turns on the transistors Q3, the transistor Q4
And Q5 is turned off. And the transistor Q
When transistor 4 is turned off, transistor Q6 is turned on. As a result, the current of the constant current source I 1 flows to the ground GND via the transistor Q6, so that the transistor Q1 is turned off. On the other hand, the current of the constant current source I 2 becomes the base current of the transistor Q2, and the transistor Q2 is turned on. Therefore, the output V OUT is G
The voltage value is close to the ND level.

【0005】入力信号Vinとして、トランジスタQ3を
オフさせるような電圧(オフ信号)を印加すると、トラ
ンジスタQ3〜Q6の状態は、入力信号Vinとしてオン
信号を入力した場合と反対の状態となり、トランジスタ
Q1がオン状態となり、トランジスタQ2がオフ状態と
なる。したがって、出力VOUT はVcc1 に近い電圧値と
なる。
[0005] As the input signal V in, when a voltage is applied (OFF signal), such as to turn off the transistors Q3, the state of the transistor Q3~Q6 becomes a opposite state as entering an ON signal as the input signal V in, The transistor Q1 is turned on and the transistor Q2 is turned off. Therefore, the output V OUT has a voltage value close to V cc1 .

【0006】このように、入力信号Vinを切り換えるこ
とによってトランジスタQ1、Q2が交互にオン/オフ
状態となるように制御し、出力VOUT を制御する。そし
て、この出力VOUT を用いて、たとえば、MOSトラン
ジスタのオン/オフ制御を行う。
As described above, by switching the input signal V in , the transistors Q1 and Q2 are controlled to be turned on / off alternately, and the output V OUT is controlled. Then, using this output V OUT , for example, ON / OFF control of the MOS transistor is performed.

【0007】[0007]

【発明が解決しようとする課題】ところで、上記出力V
OUT を用いて負荷を駆動する場合、高速の駆動が要求さ
れることがある。たとえば、上記負荷をMOSトランジ
スタとし、出力VOUT をそのゲート信号とすると、MO
Sトランジスタのスイッチングを高速で行いたいという
要求がある。この場合、トランジスタQ1およびQ2が
高速でスイッチングできることが必須要件となる。
By the way, the above output V
When driving a load using OUT , high-speed driving may be required. For example, if the load is a MOS transistor and the output V OUT is its gate signal, MO
There is a demand for high-speed switching of the S transistor. In this case, it is essential that the transistors Q1 and Q2 can be switched at high speed.

【0008】一方、上記負荷を駆動するために比較的大
きな電流を必要とする場合もある。この場合、トランジ
スタQ1およびQ2の容量を大きくする必要があり、特
にエミッタ接合面積が大きくなる。ここで、トランジス
タQ1またはQ2をターンオンするためには、ベース電
圧を所定の値(ベース・エミッタ間のpn接合に順方向
電流が流れる程度)にまで上昇させる必要があるが、上
述のようにエミッタ接合面積が大きいと、その所定の電
圧に到達させるために十分な電荷を供給する必要があ
る。このため、定電流源I1 またはI2 が供給する電流
が小さいと、トランジスタQ1またはQ2のターンオン
時間が長くなり、結果として、負荷を高速で駆動できな
くなってしまう。また、負荷の駆動を短時間で行えない
と、トランジスタQ1またはQ2自体の発熱も問題にな
る。
On the other hand, there are cases where a relatively large current is required to drive the load. In this case, it is necessary to increase the capacitance of the transistors Q1 and Q2, and especially the emitter junction area becomes large. Here, in order to turn on the transistor Q1 or Q2, it is necessary to raise the base voltage to a predetermined value (the degree to which a forward current flows in the pn junction between the base and the emitter). If the junction area is large, it is necessary to supply sufficient charges to reach the predetermined voltage. Therefore, if the current supplied by the constant current source I 1 or I 2 is small, the turn-on time of the transistor Q1 or Q2 becomes long, and as a result, the load cannot be driven at high speed. Further, if the load cannot be driven in a short time, heat generation of the transistor Q1 or Q2 itself becomes a problem.

【0009】この問題点を解決するために、定電流源I
1 またはI2 が供給する電流を大きくことも考えられる
が、その場合、それら定電流源の規模を大きくしなけれ
ばならず、プッシュ・プル型出力回路とその駆動回路を
組み合わせた全体構成が大きくなってしまい、設計上、
不都合が生じることもある。
To solve this problem, a constant current source I
It is conceivable that the current supplied by 1 or I 2 is large, but in that case, the scale of the constant current sources must be increased, and the overall configuration combining the push-pull type output circuit and its drive circuit is large. So, by design,
Inconvenience may occur.

【0010】このように、比較的大きな駆動電流を必要
とする負荷を高速で駆動制御するためのプッシュ・プル
型出力回路を、小規模に構成することは困難であった。
本発明は上記課題を解決するものであり、小規模な構成
で比較的大きな駆動電流を必要とする負荷を高速で駆動
制御するためのプッシュ・プル型出力回路を実現するこ
とを目的とする。
As described above, it has been difficult to construct a push-pull type output circuit for driving and controlling a load requiring a relatively large drive current at a high speed on a small scale.
The present invention solves the above problems, and an object of the present invention is to realize a push-pull output circuit for driving and controlling a load requiring a relatively large drive current at a high speed with a small-scale configuration.

【0011】[0011]

【課題を解決するための手段】本発明の半導体集積回路
は、第1のトランジスタと第2のトランジスタを直列に
接続し、該第1および第2のトランジスタの各ベースに
互いに逆相の制御信号を入力し、それら第1および第2
のトランジスタの上記接続点に接続される負荷を駆動す
る構成を前提とする。
In a semiconductor integrated circuit of the present invention, a first transistor and a second transistor are connected in series, and control signals of opposite phases are provided to respective bases of the first and second transistors. Enter them first and second
It is assumed that the load connected to the connection point of the transistor is driven.

【0012】請求項1に記載の半導体集積回路では、上
記第1または第2のトランジスタの少なくとも一方のト
ランジスタのベースに電流を供給する電流供給手段を接
続する。電流供給手段は、例えばトランジスタや抵抗で
ある。
According to another aspect of the semiconductor integrated circuit of the present invention, a current supply means for supplying a current is connected to the base of at least one of the first and second transistors. The current supply means is, for example, a transistor or a resistor.

【0013】請求項2に記載の半導体集積回路は、請求
項1の構成を前提とし、上記制御信号が上記第1または
第2のトランジスタをオン状態にするときに、上記電流
供給手段はそのオン状態になるトランジスタのベースに
電流を供給する。
A semiconductor integrated circuit according to a second aspect of the invention is based on the configuration of the first aspect, and when the control signal turns on the first or second transistor, the current supply means turns on. Supply current to the base of the transistor that goes into the state

【0014】請求項3に記載の半導体集積回路は、請求
項1の構成を前提とし、上記第1および第2のトランジ
スタをnpn型トランジスタで構成する。そして、上記
第1のトランジスタのエミッタと上記第2のトランジス
タのコレクタとを接続する。また、上記第1のトランジ
スタのコレクタに第1の電位を設定し、上記第2のトラ
ンジスタのエミッタに上記第1の電位よりも低い第2の
電位を設定する。
A semiconductor integrated circuit according to a third aspect is based on the configuration of the first aspect, and the first and second transistors are npn type transistors. Then, the emitter of the first transistor and the collector of the second transistor are connected. A first potential is set to the collector of the first transistor, and a second potential lower than the first potential is set to the emitter of the second transistor.

【0015】請求項4に記載の半導体集積回路は、請求
項3の構成を前提とし、上記電流供給手段をnpn型の
第3のトランジスタで構成する。そして、その第3のト
ランジスタのエミッタと上記第1または第2のトランジ
スタのベースとを接続し、その第3のトランジスタのコ
レクタと上記第1または第2のトランジスタのコレクタ
とを接続する。また、上記第3のトランジスタのベース
に上記制御信号の一方を入力する。
A semiconductor integrated circuit according to a fourth aspect is based on the configuration of the third aspect, and the current supply means is configured by an npn-type third transistor. Then, the emitter of the third transistor is connected to the base of the first or second transistor, and the collector of the third transistor is connected to the collector of the first or second transistor. Also, one of the control signals is input to the base of the third transistor.

【0016】請求項5記載の半導体集積回路は、請求項
4の構成を前提とし、上記第3のトランジスタを上記第
1のトランジスタに接続する場合、直列に接続された複
数の抵抗の両端をそれぞれ上記第1の電位および上記第
2の電位に設定し、上記複数の抵抗の接続点のうちの一
つを上記第3のトランジスタのベースに接続する。
A semiconductor integrated circuit according to a fifth aspect of the invention is based on the structure of the fourth aspect, and when the third transistor is connected to the first transistor, both ends of a plurality of resistors connected in series are respectively connected. The first potential and the second potential are set, and one of the connection points of the plurality of resistors is connected to the base of the third transistor.

【0017】請求項6に記載の半導体集積回路は、請求
項1の構成を前提とし、上記電流供給手段をエミッタホ
ロワとする。請求項7に記載の半導体集積回路は、2つ
のダーリントン接続回路の一方のコレクタと他方のエミ
ッタとを接続した構成を前提とする。それら2つのダー
リントン接続回路の各ベースに互いに逆相の制御信号を
入力することによって、上記2つのダーリントン接続回
路の一方をオン状態、他方をオフ状態とし、上記2つの
ダーリントン接続回路の接続点に接続される負荷を駆動
する。
A semiconductor integrated circuit according to a sixth aspect is based on the configuration of the first aspect, and the current supply means is an emitter follower. A semiconductor integrated circuit according to a seventh aspect is premised on a configuration in which one collector and the other emitter of two Darlington connection circuits are connected. By inputting control signals of opposite phases to the respective bases of the two Darlington connection circuits, one of the two Darlington connection circuits is turned on and the other is turned off, and the two Darlington connection circuits are connected to each other. Drives the connected load.

【0018】[0018]

【作用】第1および第2のトランジスタの各ベースに上
記制御信号を入力することによって、一方のトランジス
タをオン状態、他方のトランジスタをオフ状態とすると
き、オンさせる側のトランジスタのベースに電流供給手
段がベース電流を供給するので、そのターンオン時間が
短くなる。したがって、上記制御信号に対して、第1お
よび第2のトランジスタの接続点の電位の応答が高速に
なり、その接続点に接続される負荷の駆動を高速で行う
ことができる。
When the control signal is input to the bases of the first and second transistors, when one transistor is turned on and the other transistor is turned off, a current is supplied to the base of the transistor to be turned on. Since the means supplies the base current, its turn-on time is short. Therefore, the response of the potential at the connection point of the first and second transistors to the control signal becomes fast, and the load connected to the connection point can be driven at high speed.

【0019】上記第1および第2のトランジスタをnp
n型トランジスタで構成すると、npn型トランジスタ
は、pnp型トランジスタと比べてエミッタ接合面積が
小さく、小さい電流でオンさせることができるので、ト
ランジスタのターンオン時間が短くなる。
The first and second transistors are connected to np
When configured with an n-type transistor, the npn-type transistor has a smaller emitter junction area than a pnp-type transistor and can be turned on with a small current, so the turn-on time of the transistor is shortened.

【0020】上記電流供給手段を第3のトランジスタで
構成し、その駆動制御を上記制御信号で行えば、上記第
1または第2のトランジスタをオン状態にするときに、
そのオンさせるトランジスタのベースに第3のトランジ
スタを介して十分な電流を供給することができ、上記第
1または第2のトランジスタのターンオン時間が短くな
る。ここで、上記第3のトランジスタを、上記第1また
は第2のトランジスタに対してダーリントン接続または
エミッタホロワとして接続すると、該第3のトランジス
タによって増幅された電流が上記第1または第2のトラ
ンジスタのベース電流として供給される。
If the current supply means is composed of a third transistor, and its drive control is performed by the control signal, when the first or second transistor is turned on,
Sufficient current can be supplied to the base of the transistor to be turned on through the third transistor, and the turn-on time of the first or second transistor is shortened. When the third transistor is connected to the first or second transistor as a Darlington connection or an emitter follower, the current amplified by the third transistor is the base of the first or second transistor. Supplied as current.

【0021】[0021]

【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図1は、本発明の半導体集積回路の原理を説
明するブロック図である。同図において、トランジスタ
1およびトランジスタ2が直列に接続されている。トラ
ンジスタ1、2の各ベースには、互いに逆位相の制御信
号がそれぞれ入力される。この制御信号は、各トランジ
スタ1、2のオン・オフを制御する信号であり、一方の
トランジスタをオン状態、他方のトランジスタをオフ状
態にする。そして、これらトランジスタ1、2のオン・
オフ状態によって、トランジスタ1、2の接続点の電位
out (または電流)を制御し、そこに接続される負荷
3の駆動制御を行う。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram for explaining the principle of the semiconductor integrated circuit of the present invention. In the figure, a transistor 1 and a transistor 2 are connected in series. Control signals having opposite phases are input to the bases of the transistors 1 and 2, respectively. This control signal is a signal for controlling on / off of each of the transistors 1 and 2, and turns one transistor on and the other transistor off. Then, turning on these transistors 1 and 2
Depending on the off state, the potential V out (or current) at the connection point of the transistors 1 and 2 is controlled, and drive control of the load 3 connected thereto is performed.

【0022】トランジスタ1、2の各ベースには、それ
ぞれ電流供給回路4および5が接続されている。電流供
給回路4、5は、例えばトランジスタまたは抵抗などで
構成される。したがって、このような回路を追加して
も、回路の規模は殆どかわることはない。また、電流供
給回路4、5は、上述の制御信号によって制御され、ト
ランジスタ1をオン状態にするときに、電流供給回路4
がトランジスタ1に対してベース電流を供給し、トラン
ジスタ2をオン状態にするときに、電流供給回路5がト
ランジスタ2に対してベース電流を供給する。
Current supply circuits 4 and 5 are connected to the bases of the transistors 1 and 2, respectively. The current supply circuits 4 and 5 are composed of, for example, transistors or resistors. Therefore, even if such a circuit is added, the scale of the circuit is hardly changed. The current supply circuits 4 and 5 are controlled by the above-mentioned control signal, and when the transistor 1 is turned on, the current supply circuits 4 and 5 are
Supplies the base current to the transistor 1 and turns on the transistor 2, the current supply circuit 5 supplies the base current to the transistor 2.

【0023】負荷3の駆動電流が比較的大きな場合は、
トランジスタ1、2の容量が大きくなるので、トランジ
スタ1または2をターンオンするためにベース電圧を所
定の値(ベース・エミッタ間のpn接合に順方向電流が
流れる程度)にまで変化させるときに多量の電荷を供給
する必要があるが、図1に示す構成では、この電荷の供
給を電流供給回路4、5が行う。
When the drive current of the load 3 is relatively large,
Since the capacitance of the transistors 1 and 2 becomes large, a large amount of the base voltage is required when the base voltage is changed to a predetermined value (a forward current flows to the pn junction between the base and the emitter) in order to turn on the transistor 1 or 2. Although it is necessary to supply the electric charge, in the configuration shown in FIG. 1, the electric current supply circuits 4 and 5 supply the electric charge.

【0024】このような構成にすることにより、トラン
ジスタ1、2のスイッチング速度が高速になり、制御信
号に対して出力Vout の応答が速くなる。したがって、
負荷3を高速で駆動制御することができる。
With such a configuration, the switching speed of the transistors 1 and 2 becomes high, and the response of the output V out to the control signal becomes fast. Therefore,
The load 3 can be drive-controlled at high speed.

【0025】図2は、プッシュ・プル型出力回路および
その駆動回路の一実施例を示す回路図である。同図にお
いて、npn型トランジスタQ1およびnpn型トラン
ジスタQ2がプッシュ・プル型出力回路の要部を構成す
る。トランジスタQ1のエミッタとトランジスタQ2の
コレクタとが接続されており、この接続点にp型MOS
トランジスタのゲートが接続されている。また、トラン
ジスタQ1のコレクタには電圧Vcc1 (+13Vとす
る)が印加され、トランジスタQ2のエミッタは接地G
NDに接続されている。
FIG. 2 is a circuit diagram showing an embodiment of the push-pull type output circuit and its drive circuit. In the figure, the npn-type transistor Q1 and the npn-type transistor Q2 form a main part of the push-pull type output circuit. The emitter of the transistor Q1 and the collector of the transistor Q2 are connected, and a p-type MOS is connected at this connection point.
The gate of the transistor is connected. In addition, the voltage Vcc1 (+ 13V) is applied to the collector of the transistor Q1, and the emitter of the transistor Q2 is grounded.
It is connected to ND.

【0026】トランジスタQ1のベースは、定電流源I
1 およびnpn型トランジスタQ11のエミッタに接続
されるとともに、npn型トランジスタQ17のコレク
タに接続されている。定電流源I1 はカレントミラー回
路である。トランジスタQ11のコレクタはトランジス
タQ1のコレクタに接続され、電圧Vcc1 が印加されて
いる。トランジスタQ11のベースは、電圧Vcc1 を分
圧する抵抗R1およびR2の接続点に接続されるととも
に、npn型トランジスタQ18のコレクタに接続され
ている。このように、トランジスタQ11をエミッタホ
ロワとして設け、そのエミッタホロワを用いてトランジ
スタQ1にベース電流を供給する構成としている。
The base of the transistor Q1 is a constant current source I
It is connected to the emitters of 1 and npn type transistor Q11, and is also connected to the collector of npn type transistor Q17. The constant current source I 1 is a current mirror circuit. The collector of the transistor Q11 is connected to the collector of the transistor Q1 and the voltage V cc1 is applied. The base of the transistor Q11 is connected to the connection point of the resistors R1 and R2 that divide the voltage Vcc1, and also to the collector of the npn-type transistor Q18. In this way, the transistor Q11 is provided as an emitter follower, and the emitter follower is used to supply the base current to the transistor Q1.

【0027】トランジスタQ2のベースは、npn型ト
ランジスタQ12のエミッタに接続されるとともに、抵
抗R3を介して接地GNDに接続される。トランジスタ
Q12のコレクタは、トランジスタQ2のコレクタに接
続されている。トランジスタQ12のベースは、定電流
源I14に接続されるとともに、npn型トランジスタQ
14のコレクタに接続されている。このように、トラン
ジスタQ2およびQ12をダーリントン接続とし、トラ
ンジスタQ12によって増幅された電流をトランジスタ
Q2へのベース電流として供給する構成としている。
The base of the transistor Q2 is connected to the emitter of the npn-type transistor Q12 and is also connected to the ground GND via the resistor R3. The collector of the transistor Q12 is connected to the collector of the transistor Q2. The base of the transistor Q12 is connected to the constant current source I 14 , and the base of the transistor Q12 is an npn-type transistor Q12.
It is connected to 14 collectors. In this way, the transistors Q2 and Q12 are in Darlington connection, and the current amplified by the transistor Q12 is supplied as the base current to the transistor Q2.

【0028】さらに、上記構成のプッシュ・プル型出力
回路を駆動制御するために、トランジスタQ13〜Q1
8および定電流源I13〜I16が設けられている。トラン
ジスタQ13〜Q18はそれぞれnpn型であり、比較
的容量が小さく、小電流で高速スイッチング可能な素子
である。定電流源I13〜I16はカレントミラー回路であ
り、VCC2 (+5Vとする)から電流を生成する。
Further, in order to drive and control the push-pull type output circuit having the above structure, transistors Q13 to Q1 are provided.
8 and constant current sources I 13 to I 16 are provided. Each of the transistors Q13 to Q18 is an npn type, has a relatively small capacitance, and is a device capable of high-speed switching with a small current. The constant current sources I 13 to I 16 are current mirror circuits and generate current from V CC2 (+5 V).

【0029】次に、上記回路の動作を説明する。入力信
号VinとしてトランジスタQ13をオンさせるような電
圧(オン信号)を印加すると、定電流源I13が生成する
電流は、トランジスタQ13を介して接地GNDへ流れ
るため、トランジスタQ14、Q15およびQ16への
ベース電流が供給されなくなり、それらトランジスタQ
14、Q15およびQ16はオフ状態となる。そして、
トランジスタQ14がオフ状態となると、定電流源I14
が生成する電流はトランジスタQ12のベース電流とな
り、トランジスタQ12がオン状態になる。そして、ト
ランジスタQ12を介して流れる電流はトランジスタQ
2のベース電流となり、トランジスタQ2のベース電位
が上昇してトランジスタQ2がターンオンする。
Next, the operation of the above circuit will be described. When a voltage (ON signal) that turns on the transistor Q13 is applied as the input signal V in , the current generated by the constant current source I 13 flows to the ground GND through the transistor Q13, and thus the current flows to the transistors Q14, Q15, and Q16. Base current is no longer supplied to these transistors Q
14, Q15 and Q16 are turned off. And
When the transistor Q14 is turned off, the constant current source I 14
Is a base current of the transistor Q12, and the transistor Q12 is turned on. The current flowing through the transistor Q12 is the transistor Q
2 becomes the base current, the base potential of the transistor Q2 rises, and the transistor Q2 turns on.

【0030】このように、入力信号Vinとしてオン信号
を入力すると、ダーリントン接続回路の1段目のトラン
ジスタQ12がターンオンして、そのトランジスタQ1
2によって増幅された電流がトランジスタQ2のベース
に振り込まれるので、トランジスタQ2の容量が大きい
場合でも、短時間でトランジスタQ2をオン状態にする
ことができる。
In this way, when the ON signal is input as the input signal V in , the first-stage transistor Q12 of the Darlington connection circuit is turned on, and the transistor Q1 is turned on.
Since the current amplified by 2 is transferred to the base of the transistor Q2, the transistor Q2 can be turned on in a short time even if the capacitance of the transistor Q2 is large.

【0031】一方、トランジスタQ15およびQ16が
オフ状態となると、定電流源I15およびI16が生成する
電流は、それぞれトランジスタQ18およびQ17のベ
ース電流となり、それらトランジスタQ18およびQ1
7がオン状態になる。トランジスタQ17がオン状態に
なると、定電流源I1 が生成する電流はトランジスタQ
17を介して接地GNDへ流れるため、トランジスタQ
1のベースには電流は供給されない。また、トランジス
タQ18がオン状態になると、抵抗R1を流れる電流I
R1はトランジスタQ18を介して接地GNDへ流れるた
め、トランジスタQ11へはベース電流は供給されず、
トランジスタQ11はオフ状態となる。したがって、ト
ランジスタQ1はオフ状態となる。
On the other hand, when the transistor Q15 and Q16 are turned off, the current generated by the constant current source I 15 and I 16, respectively become the base current of the transistor Q18 and Q17, which transistors Q18 and Q1
7 is turned on. When the transistor Q17 is turned on, the current generated by the constant current source I 1 is generated by the transistor Q17.
Since it flows to GND via 17
No current is supplied to the base of 1. When the transistor Q18 is turned on, the current I flowing through the resistor R1
Since R1 flows to the ground GND through the transistor Q18, the base current is not supplied to the transistor Q11,
The transistor Q11 is turned off. Therefore, the transistor Q1 is turned off.

【0032】このように、トランジスタQ1がオフ状
態、トランジスタQ2がオン状態になると、プッシュ・
プル型出力回路の出力Vout は、GNDレベルに近い電
位となる。実際は、トランジスタのpn接合による順方
向電圧があるため、出力Voutの電位は1V程度にな
る。そして、この出力Vout でp型MOSトランジスタ
を駆動すると、p型MOSトランジスタはターンオンす
る。このとき、トランジスタQ2のターンオン動作は高
速であるので、p型MOSトランジスタのスイッチング
も高速になる。
In this way, when the transistor Q1 is turned off and the transistor Q2 is turned on, the push
The output V out of the pull-type output circuit has a potential close to the GND level. In reality, the potential of the output V out is about 1 V because of the forward voltage due to the pn junction of the transistor. When the p-type MOS transistor is driven by this output V out , the p-type MOS transistor is turned on. At this time, since the turn-on operation of the transistor Q2 is fast, switching of the p-type MOS transistor is fast.

【0033】入力信号VinとしてトランジスタQ13を
オフさせるような電圧(オフ信号)を印加すると、トラ
ンジスタQ14、Q15およびQ16がオン状態とな
る。トランジスタQ14がオン状態となると、定電流源
14が生成する電流はトランジスタQ12へは供給され
なくなり、トランジスタQ12がオフ状態になる。した
がって、トランジスタQ2がターンオフする。
When a voltage (OFF signal) for turning off the transistor Q13 is applied as the input signal V in , the transistors Q14, Q15 and Q16 are turned on. When transistor Q14 is turned on, the current generated by the constant current source I 14 is no longer supplied to transistor Q12, transistor Q12 is turned off. Therefore, the transistor Q2 is turned off.

【0034】一方、上記入力信号Vinによってトランジ
スタQ15およびQ16がオン状態となると、定電流源
15およびI16が生成する電流は、それぞれトランジス
タQ15およびQ16を介して接地GNDへ流れてしま
うため、トランジスタQ18およびQ17がオフ状態に
なる。トランジスタQ17がオフ状態になると、定電流
源I1 が生成する電流はトランジスタQ1のベースに供
給される。また、トランジスタQ18がオフ状態になる
と、抵抗R1を流れる電流IR1は、抵抗R2を介して接
地GNDへ流れる同時にトランジスタQ11のベースに
も供給される。ここで、抵抗R2の抵抗値は大きく、電
流IR1の一部がトランジスタQ11のベース電流とな
る。このため、トランジスタQ11がオン状態になり、
トランジスタQ11によって増幅された電流がトランジ
スタQ1のベース電流となる。そして、トランジスタQ
1がターンオンする。
On the other hand, when the transistors Q15 and Q16 are turned on by the input signal V in , the currents generated by the constant current sources I 15 and I 16 flow to the ground GND via the transistors Q15 and Q16, respectively. , The transistors Q18 and Q17 are turned off. When the transistor Q17 is turned off, the current generated by the constant current source I 1 is supplied to the base of the transistor Q1. When the transistor Q18 is turned off, the current I R1 flowing through the resistor R1 flows to the ground GND through the resistor R2 and is simultaneously supplied to the base of the transistor Q11. Here, the resistance value of the resistor R2 is large, and a part of the current I R1 becomes the base current of the transistor Q11. Therefore, the transistor Q11 is turned on,
The current amplified by the transistor Q11 becomes the base current of the transistor Q1. And the transistor Q
1 turns on.

【0035】このように、入力信号Vinとしてオフ信号
を入力すると、エミッタホロワとして設けたトランジス
タQ11がターンオンし、そのトランジスタQ11によ
って増幅された電流がトランジスタQ1のベースに振り
込まれる。エミッタホロワでは、出力端子であるエミッ
タの電位が入力端子であるベースの電位に追従し、か
つ、駆動容量が大きいので、トランジスタQ1の容量が
大きい場合でも、短時間でトランジスタQ1のベース電
位を所定の値にまで上昇させることができ、トランジス
タQ1のターンオン動作を高速に行える。
As described above, when the OFF signal is input as the input signal V in , the transistor Q11 provided as the emitter follower turns on, and the current amplified by the transistor Q11 is transferred to the base of the transistor Q1. In the emitter follower, the potential of the emitter, which is the output terminal, follows the potential of the base, which is the input terminal, and the driving capacity is large. The value can be increased to the value, and the turn-on operation of the transistor Q1 can be performed at high speed.

【0036】ここで、トランジスタQ1のターンオン動
作を詳細に説明する。トランジスタQ1がオフ状態のと
きには、トランジスタQ2がオン状態にあるので、トラ
ンジスタQ1のエミッタは低電位(およそ1V程度)で
ある。ところで、抵抗R1とR2との抵抗比は、抵抗R
1による電圧降下が0.2〜0.3V程度になるように
構成してある。したがって、入力信号Vinをオン信号か
らオフ信号に切り換えた場合、すなわちトランジスタQ
17、Q18がターンオフしたときには、定電流源I1
が生成する電流に加えてトランジスタQ11を介して流
れる電流もトランジスタQ1のベース電流となるので、
短時間にトランジスタQ1のベース電位が上昇する。
Now, the turn-on operation of the transistor Q1 will be described in detail. When the transistor Q1 is off, the transistor Q2 is on, so the emitter of the transistor Q1 is at a low potential (about 1 V). By the way, the resistance ratio of the resistors R1 and R2 is
The voltage drop due to 1 is about 0.2 to 0.3V. Therefore, when the input signal V in is switched from the ON signal to the OFF signal, that is, the transistor Q
When 17 and Q18 are turned off, the constant current source I 1
In addition to the current generated by, the current flowing through the transistor Q11 also becomes the base current of the transistor Q1.
The base potential of the transistor Q1 rises in a short time.

【0037】ベース電位の上昇によってトランジスタQ
1がターンオンした後、出力Voutは上昇するが、トラ
ンジスタQ11を介して流れる電流がこの出力Vout
上昇に寄与する範囲は、Vout =Vcc1 −1.5V程度
までである。この後は、定電流源I1 が生成する電流が
トランジスタQ1のベースに流れ込むことにより、出力
out は、Vout =Vcc1 −0.6V程度まで上昇す
る。
As the base potential rises, the transistor Q
Although the output V out rises after 1 is turned on, the range in which the current flowing through the transistor Q11 contributes to the rise of the output V out is up to about V out = V cc1 −1.5V. After that, the current generated by the constant current source I 1 flows into the base of the transistor Q1, so that the output V out rises to V out = V cc1 −0.6V .

【0038】このように、トランジスタQ1のターンオ
ン動作の高速化および出力Vout を確実にVcc1 付近ま
で上昇させることを可能にしたので、この出力Vout
p型MOSトランジスタを駆動する場合、p型MOSト
ランジスタを確実に、かつ高速にターンオフすることが
できる。
As described above, since it is possible to speed up the turn-on operation of the transistor Q1 and surely increase the output V out to the vicinity of V cc1 , when the p-type MOS transistor is driven by this output V out , p The type MOS transistor can be reliably turned off at high speed.

【0039】なお、上記実施例においては、プッシュ側
(トランジスタQ1)をエミッタホロワ構成とし、プル
側(トランジスタQ2)をダーリントン接続としている
が、この組合せは任意である。
In the above embodiment, the push side (transistor Q1) has the emitter follower configuration and the pull side (transistor Q2) has the Darlington connection, but this combination is arbitrary.

【0040】また、図2に示す回路構成は、図4と比べ
てトランジスタQ11、Q12および抵抗が追加されて
いるが、トランジスタQ11、Q12は小容量でよく、
これら素子は小型化が容易であり、全体の回路規模を大
きくすることはない。
Further, in the circuit configuration shown in FIG. 2, transistors Q11 and Q12 and a resistor are added as compared with FIG. 4, but the transistors Q11 and Q12 may have a small capacitance,
These elements can be easily miniaturized and do not increase the overall circuit scale.

【0041】さらに、負荷の駆動が高速になったので、
トランジスタQ1、Q2における発熱量が減少し、シス
テムの熱設計が容易になる。図3は、プッシュ・プル型
出力回路およびその駆動回路の他の実施例を示す回路図
である。図3において、図2で用いた符号と同じもの
は、共通のものを示している。
Furthermore, since the driving of the load has become faster,
The heat generation amount in the transistors Q1 and Q2 is reduced, and the thermal design of the system is facilitated. FIG. 3 is a circuit diagram showing another embodiment of the push-pull output circuit and its drive circuit. In FIG. 3, the same symbols as those used in FIG. 2 indicate common items.

【0042】図3において、図2の構成と異なる部分
は、図2のトランジスタQ11を抵抗R4に置き換えた
ことである。プッシュ・プル型出力回路およびその駆動
回路の動作は図2を用いて説明した動作と同じである。
このように、トランジスタQ1(またはQ2)をターン
オンさせるときに、そのベースに電流を供給する手段と
して設ける回路はトランジスタに限定されるものではな
く、他の回路に置き換えることが可能である。
In FIG. 3, the difference from the configuration of FIG. 2 is that the transistor Q11 of FIG. 2 is replaced with a resistor R4. The operation of the push-pull type output circuit and its drive circuit is the same as the operation described with reference to FIG.
As described above, the circuit provided as a means for supplying a current to the base of the transistor Q1 (or Q2) when it is turned on is not limited to the transistor and can be replaced with another circuit.

【0043】[0043]

【発明の効果】プッシュ・プル型出力構成の半導体集積
回路において、プッシュ・プル型出力回路の要部を構成
する2つのトランジスタのベースに、それらトランジス
タがオン状態となるときにベース電流を供給する回路を
接続したので、そのスイッチング速度が高速になり、プ
ッシュ・プル型出力回路に接続される負荷の駆動が高速
になる。
In the push-pull type output integrated semiconductor integrated circuit, the base current is supplied to the bases of the two transistors forming the main part of the push-pull type output circuit when the transistors are turned on. Since the circuit is connected, its switching speed becomes high, and the load connected to the push-pull output circuit becomes high speed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体集積回路の原理を説明するブロ
ック図である。
FIG. 1 is a block diagram illustrating the principle of a semiconductor integrated circuit of the present invention.

【図2】本発明の半導体集積回路の一実施例であり、プ
ッシュ・プル型出力回路およびその駆動回路の回路図で
ある。
FIG. 2 is a circuit diagram of a push-pull output circuit and a drive circuit thereof, which is an embodiment of a semiconductor integrated circuit of the present invention.

【図3】本発明の半導体集積回路の他の実施例であり、
プッシュ・プル型出力回路およびその駆動回路の回路図
である。
FIG. 3 is another embodiment of the semiconductor integrated circuit of the present invention,
It is a circuit diagram of a push-pull type output circuit and its drive circuit.

【図4】従来のプッシュ・プル型出力回路およびその駆
動回路の一例を示す回路図である。
FIG. 4 is a circuit diagram showing an example of a conventional push-pull type output circuit and its drive circuit.

【符号の説明】[Explanation of symbols]

Q1,Q2,Q11〜Q18 トランジスタ R1〜R4 抵抗 I1 ,I13〜I16 定電流源Q1, Q2, Q11-Q18 transistor R1~R4 resistance I 1, I 13 ~I 16 constant current source

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 第1のトランジスタと第2のトランジス
タを直列に接続し、該第1および第2のトランジスタの
各ベースに互いに逆相の制御信号を入力し、それら第1
および第2のトランジスタの上記接続点に接続される負
荷を駆動する半導体集積回路において、 上記第1または第2のトランジスタの少なくとも一方の
トランジスタのベースに電流を供給する電流供給手段を
接続したことを特徴とする半導体集積回路。
1. A first transistor and a second transistor are connected in series, and control signals of opposite phases are input to the bases of the first and second transistors, respectively.
And a semiconductor integrated circuit for driving a load connected to the connection point of the second transistor, wherein a current supply means for supplying a current is connected to the base of at least one of the first and second transistors. A characteristic semiconductor integrated circuit.
【請求項2】 上記電流供給手段は、上記制御信号が上
記第1または第2のトランジスタをオン状態にするとき
にのみ電流を供給することを特徴とする請求項1に記載
の半導体集積回路。
2. The semiconductor integrated circuit according to claim 1, wherein the current supply means supplies a current only when the control signal turns on the first or second transistor.
【請求項3】 上記第1および第2のトランジスタはn
pn型トランジスタであり、上記直列接続は上記第1の
トランジスタのエミッタと上記第2のトランジスタのコ
レクタとを接続することによって構成し、上記第1のト
ランジスタのコレクタに第1の電位を設定し、上記第2
のトランジスタのエミッタに上記第1の電位よりも低い
第2の電位を設定することを特徴とする請求項1に記載
の半導体集積回路。
3. The first and second transistors are n
a pn-type transistor, the series connection is configured by connecting the emitter of the first transistor and the collector of the second transistor, and setting a first potential at the collector of the first transistor, Second above
2. The semiconductor integrated circuit according to claim 1, wherein a second potential lower than the first potential is set to the emitter of the transistor.
【請求項4】 上記電流供給手段はnpn型の第3のト
ランジスタであり、該第3のトランジスタのエミッタと
上記第1または第2のトランジスタのベースとを接続
し、上記第3のトランジスタのコレクタと上記第1また
は第2のトランジスタのコレクタとを接続し、上記第3
のトランジスタのベースに上記制御信号の一方を入力す
ることを特徴とする請求項3に記載の半導体集積回路。
4. The current supply means is an npn-type third transistor, the emitter of the third transistor is connected to the base of the first or second transistor, and the collector of the third transistor is connected. Is connected to the collector of the first or second transistor, and the third or third transistor is connected.
4. The semiconductor integrated circuit according to claim 3, wherein one of the control signals is input to the base of the transistor.
【請求項5】 上記第3のトランジスタを上記第1のト
ランジスタに接続する場合、直列に接続された複数の抵
抗の両端にそれぞれ上記第1の電位及び上記第2の電位
を設定し、上記複数の抵抗の接続点のうちの一つを上記
第3のトランジスタのベースに接続することを特徴とす
る請求項4記載の半導体集積回路。
5. When the third transistor is connected to the first transistor, the first potential and the second potential are set at both ends of a plurality of resistors connected in series, and the plurality of resistors are set. 5. The semiconductor integrated circuit according to claim 4, wherein one of the connection points of the resistance of said is connected to the base of said third transistor.
【請求項6】 上記電流供給手段は、エミッタホロワで
あることを特徴とする請求項1に記載の半導体集積回
路。
6. The semiconductor integrated circuit according to claim 1, wherein the current supply means is an emitter follower.
【請求項7】 2つのダーリントン接続回路の一方のコ
レクタと他方のエミッタとを接続した半導体集積回路に
おいて、 それら2つのダーリントン接続回路の各ベースに互いに
逆相の制御信号を入力することによって、上記2つのダ
ーリントン接続回路の一方をオン状態、他方をオフ状態
とし、上記2つのダーリントン接続回路の接続点に接続
される負荷を駆動することを特徴とする半導体集積回
路。
7. In a semiconductor integrated circuit in which one collector and the other emitter of two Darlington connection circuits are connected, by inputting control signals of opposite phases to each base of the two Darlington connection circuits, A semiconductor integrated circuit characterized in that one of the two Darlington connection circuits is turned on and the other is turned off to drive a load connected to a connection point of the two Darlington connection circuits.
JP6143554A 1994-06-24 1994-06-24 Semiconductor integrated circuit Withdrawn JPH0818425A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6143554A JPH0818425A (en) 1994-06-24 1994-06-24 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6143554A JPH0818425A (en) 1994-06-24 1994-06-24 Semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH0818425A true JPH0818425A (en) 1996-01-19

Family

ID=15341448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6143554A Withdrawn JPH0818425A (en) 1994-06-24 1994-06-24 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH0818425A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076880A (en) * 2000-09-05 2002-03-15 Denso Corp Drive circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076880A (en) * 2000-09-05 2002-03-15 Denso Corp Drive circuit

Similar Documents

Publication Publication Date Title
JP3056841B2 (en) Multiplexer circuit
JPH0215706A (en) Linear amplifier having transient current boost
JP3241513B2 (en) Drive circuit capable of tri-state
JPH0818425A (en) Semiconductor integrated circuit
US5132600A (en) Load driving circuit having a pair of push-pull circuits
US5066876A (en) Circuit for converting ecl level signals to mos level signals
EP0504559A2 (en) Clamping circuit
EP0574815A1 (en) Bi-directional load current drive circuit
US6014045A (en) Minimal headroom, minimal area multi-terminal current steering circuits
JP2797621B2 (en) Comparator circuit
JP3380604B2 (en) Drive circuit
JP2001244758A (en) Buffer circuit and hold circuit
JP2953805B2 (en) Data holding latch circuit
JP3039174B2 (en) Switch circuit
JP2000082942A (en) Voltage comparator
US20190372571A1 (en) Lower voltage switching of current mode logic circuits
JPH0315844B2 (en)
KR940000251Y1 (en) Tri-state inverter circuit
JP3003594B2 (en) Three-state ECL circuit
JP2710362B2 (en) Ternary logic circuit
JPH07231249A (en) Driver circuit
JPS62243427A (en) Bipolar signal drive circuit
JP2001044769A (en) Power drive circuit
JPS63101766A (en) Voltage comparing circuit
JPH0244813A (en) Switching circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010904