JPH08179753A - Display control system - Google Patents
Display control systemInfo
- Publication number
- JPH08179753A JPH08179753A JP6325417A JP32541794A JPH08179753A JP H08179753 A JPH08179753 A JP H08179753A JP 6325417 A JP6325417 A JP 6325417A JP 32541794 A JP32541794 A JP 32541794A JP H08179753 A JPH08179753 A JP H08179753A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- area
- row
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
- User Interface Of Digital Computer (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は表示装置内の画面を複数
の空間に区切って画面の上・下・左・右の任意の方向を
正面として表示内容を読み取ることができる表示制御方
式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display control system in which a screen in a display device is divided into a plurality of spaces and the displayed contents can be read with the upper, lower, left and right directions of the screen as the front.
【０００２】近年，パソコン等の表示装置としてＣＲＴ
や液晶が使用され，文字や図形等を表示している。この
ような表示装置は，利用者がその内容を知ることができ
るように画面制御が行われているが，表示装置を平面上
に置く形式のパソコン（例えば，ペン入力型，手帳型等
のパソコンでは，入力または処理されたデータを表示し
た時に，操作を行う利用者だけでなく，別の方向に居る
人にも表示内容を直ちに知らせるために，表示装置（パ
ソコンと一体の場合もある）の向きを変える必要があっ
た。In recent years, CRTs have been used as display devices for personal computers and the like.
Liquid crystal is used to display characters and figures. The screen of such a display device is controlled so that the user can know its contents. However, a personal computer of a type in which the display device is placed on a flat surface (for example, a personal computer such as a pen input type or a notebook type) is used. Then, when the input or processed data is displayed, in order to immediately notify the displayed content not only to the user who operates but also to the person in the other direction, the display device (may be integrated with a personal computer) I needed to change direction.
【０００３】[0003]
【従来の技術】図１３は従来例の説明図である。従来の
ＣＲＴや液晶等の表示装置は，図１３のＡ．に示すよう
な表示用メモリの読出回路を備え，表示用メモリ上のデ
ータと画面表示はＢ．に示すような関係を持つ。Ａ．に
おいて，９０は列（ＲＯＷ）方向のアドレス（列番号）
を指定するためのロウレジスタ（ＲＯＷレジスタで表
示），９１は行（ＣＯＬＵＭＮ）方向のアドレス（行番
号）を指定するためのカラムレジスタ（ＣＯＬＭレジス
タで表示），９２はロウレジスタ９０が出力するアドレ
スをデコードするデコーダ，９３はカラムレジスタ９１
のアドレスをデコードするデコーダ，９４は表示内容が
ビット単位で格納された表示用メモリ，９５は液晶やＣ
ＲＴ等の表示部である。2. Description of the Related Art FIG. 13 is an explanatory view of a conventional example. A conventional display device such as a CRT or a liquid crystal display is shown in FIG. The display memory read circuit as shown in FIG. It has the relationship shown in. A. In, 90 is the address (column number) in the column (ROW) direction
Is a row register (displayed as a ROW register), 91 is a column register (displayed as a COLM register) for specifying an address (row number) in the row (COLUMN) direction, and 92 is an address output by the row register 90. , 93 is a column register 91
A decoder for decoding the address of the display, 94 is a display memory in which display contents are stored in bit units, and 95 is a liquid crystal or C
A display unit such as RT.
【０００４】表示部９５は，表示用メモリ９４から送ら
れるシリアル・データに従って，左上から右下に向かっ
てスキャンすることで画像を表示する。表示用メモリ９
４は表示部９５に表示すべきデータを蓄積するメモリで
あり，表示部の画面リフレッシュ用のメモリでもある。
表示用メモリ９４上に書き込まれたビット単位のデータ
の“１”，“０”の状況に応じて画面上の対応する位置
を明滅させることで画像表示を行う。The display unit 95 displays an image by scanning from the upper left to the lower right in accordance with the serial data sent from the display memory 94. Display memory 9
Reference numeral 4 is a memory for accumulating data to be displayed on the display unit 95, and is also a memory for screen refresh of the display unit.
An image is displayed by blinking the corresponding position on the screen according to the state of "1" or "0" of the bit unit data written in the display memory 94.
【０００５】表示用メモリ９４の内容を表示部９５にシ
リアルデータとして順次送り出すために，ロウレジスタ
９０，カラムレジスタ９１は“０”に初期設定され，最
初のデータＸ00が表示部９５に送出され，次にロウレジ
スタ９０のロウアドレスが歩進されて“１”となりＸ01
のデータが送出される。以下，順次ロウアドレスが歩進
されて“ｎ”まで進み，Ｘ0nのデータが送出されると，
ロウレジスタ９０は再び“０”に戻ると共に，カラムレ
ジスタ９１を“１”に歩進させて，今度はＸ10のデータ
が表示部９５に送出され，以後この動作を繰り返し，ロ
ウアドレスが“ｎ”まで進みＸ1nのデータ送出後にロウ
レジスタ９０のロウアドレスは“０”に戻ると共にカラ
ムレジスタ９１のカラムアドレスが歩進される。以下，
この動作が繰り返され，カラムレジスタ９１が最下行の
カラムアドレス“ｍ”に達して，その行の最終列“ｎ”
になると，表示用メモリ９４のデータＸmnが表示部９５
に送出されると，ロウレジスタ９０，カラムレジスタ９
１は何れのアドレスも“０”に初期設定され，上記と同
じ動作を繰り返す。[0005] In order to sequentially send out as serial data to the display unit 95 the contents of the display memory 94, the row register 90, the column register 91 is initialized to "0", the first data X 00 is sent to the display unit 95 , Then the row address of the row register 90 is incremented to “1” and X 01
Data is transmitted. After that, when the row address is sequentially advanced to “n” and the data of X 0n is transmitted,
The row register 90 returns to "0" again, the column register 91 is stepped to "1", the data of X 10 is sent to the display unit 95 this time, and this operation is repeated thereafter, and the row address is "n". "row address of the row register 90 after X 1n data delivery proceeds until the" column address of the column register 91 with return to zero "is incremented. Less than,
This operation is repeated, the column register 91 reaches the column address "m" of the bottom row, and the last column "n" of that row.
Then, the data X mn of the display memory 94 is displayed on the display unit 95.
Is sent to the row register 90, the column register 9
1 is initially set to "0" for all addresses, and the same operation as above is repeated.
【０００６】表示用メモリ９４の内容は表示部９５に表
示する順番に応じて左上から右下へ送り出されることに
より，表示部９５には表示用メモリ９４のイメージ通り
そのまま表示される。この様子を図２０のＢ．に示す。
この例は，表示用メモリ９４に格納された『表示する』
と『データ』という２行に分けて配置された文字列のデ
ータイメージが，表示部９５の画面にその配置のまま表
示イメージとして表示される。The contents of the display memory 94 are sent from the upper left to the lower right according to the order of display on the display unit 95, so that the display unit 95 displays the contents as they are in the display memory 94. This state is shown in FIG. Shown in
This example shows "display" stored in the display memory 94.
The data image of the character string, which is arranged in two lines such as "data" and "data", is displayed on the screen of the display unit 95 as the display image as it is.
【０００７】上記したように，従来の表示装置では表示
用メモリに格納されたデータイメージの通りに表示部に
表示される。一般に，複数の人間が会話をする場合に，
イメージ伝達手段として，紙と鉛筆による視覚化が日常
的に行われる。一方，ペン入力の携帯型パソコン（パー
ソナル・コンピュータ）等は入力装置が従来のキーボー
ドに変わってペン入力装置等を使用するため，従来の紙
と鉛筆に代わる代替手段の役目を果たす道具として普及
しつつある。As described above, in the conventional display device, the data image stored in the display memory is displayed on the display unit. Generally, when multiple people talk,
Visualization with paper and pencil is routinely performed as a means of transmitting images. On the other hand, pen-type portable personal computers (personal computers) and the like use pen input devices instead of conventional keyboards as input devices, so they are widely used as tools that can serve as alternatives to conventional paper and pencils. It's starting.
【０００８】このようなイメージ伝達は，机に向かい合
った複数の人の間で行う場合が多いが，一台のペン入力
の携帯型パソコンを使用して，その表示内容を見ながら
会話を行う場合，卓上に表示された内容はパソコンの正
面に座っている人に向かって表示されるため，机の向か
い側の人には逆さに見える。その表示内容が多数の文章
であったり，複雑な図形である場合は向かい側の人に内
容を理解させるためには，向き合った相手側が正面とな
るよう表示部（パソコン等の装置と一体）を１８０度回
転させる必要があった。[0008] Such image transmission is often carried out between a plurality of people facing a desk, but when a conversation is made while watching the displayed contents using a single pen-input portable personal computer. ， Since the contents displayed on the table are displayed to the person sitting in front of the personal computer, the person on the other side of the desk looks upside down. If the displayed content is a large number of sentences or is a complicated figure, in order to make the person on the opposite side understand the content, the display unit (integrated with a device such as a personal computer) 180 I had to rotate it once.
【０００９】このように表示部の向きをその都度物理的
に変えるのは不便であったが，これを解決する手段とし
て，画面の表示を１８０°回転倒置して表示する方法が
ある。As described above, it is inconvenient to physically change the orientation of the display unit each time, but as a means for solving this, there is a method of rotating the screen 180 ° upside down for display.
【００１０】図１４は画面全体を上下倒置表示する従来
例を示し，Ａは読出回路を示し，Ｂは表示用メモリ上の
データと画面表示の関係を示す。図１４の符号９０〜９
５は全て上記図１３の各部に対応し，動作を説明する
と，ロウレジスタ９０は“ｍ”，カラムレジスタ９１は
“ｎ”が初期設定されると，最初のデータＸmnが表示部
９５に送出される。次にロウレジスタ９０のロウアドレ
スが１だけ減じられて，“ｎ−１”となり，Ｘm,n-1 の
データが送出され，以下順次ロウアドレスが減じられて
“０”になり，Ｘm,0 のデータが送出されると，次にロ
ウレジスタ９０は“ｎ”，カラムレジスタ９１が“ｍ−
１”に設定される。以下同様の動作が繰り返され，Ｘ00
のデータが送出されると, ロウレジスタ９０とカラムレ
ジスタ９１は上記の値（ｍ，ｎ）に初期設定されて，同
様の動作が行われる。この場合は，図１４のＢに示すよ
うに，表示用メモリ９４の内容の全体が，表示部９５に
おいて上下倒置表示される。FIG. 14 shows a conventional example in which the entire screen is displayed upside down, A shows a read circuit, and B shows the relationship between the data on the display memory and the screen display. Reference numerals 90 to 9 in FIG.
5 corresponds to the respective units in FIG. 13 and the operation will be described. When the row register 90 is initialized to “m” and the column register 91 is initialized to “n”, the first data X mn is sent to the display unit 95. To be done. Then, the row address of the row register 90 is decremented by 1 to become "n-1", the data of Xm , n-1 is transmitted, and the row address is successively decremented to "0" and becomes Xm. , 0, the row register 90 is "n" and the column register 91 is "m-".
1 ". The same operation is repeated thereafter, and X 00
When the data is transmitted , the row register 90 and the column register 91 are initialized to the above values (m, n), and the same operation is performed. In this case, as shown in FIG. 14B, the entire contents of the display memory 94 are displayed upside down on the display unit 95.
【００１１】[0011]
【発明が解決しようとする課題】上記したように，表示
部の画面全体を１８０°回転倒置表示することは，比較
的簡単に実現できるが，表示内容で比べると装置を１８
０°回転させたものと何ら差異がなく，１台の表示部の
画面を使用して向き合った二人が，表示画面を共有しよ
うとする場合には，交互にしか画面を見ることができ
ず，利便性に欠けるという問題があった。As described above, it is comparatively easy to realize that the entire screen of the display unit is turned upside down by 180 °.
There is no difference from the one rotated by 0 °, and when two people facing each other using the screen of one display unit try to share the display screen, they can only see the screen alternately. ， There was a problem of lack of convenience.
【００１２】本発明は１台の表示部の表示画面内の任意
の領域で正面方向以外の任意の方向からも内容を見るこ
とができるように表示することができる表示制御方式を
提供することを目的とする。The present invention provides a display control system capable of displaying contents so that the contents can be viewed from any direction other than the front direction in an arbitrary area within a display screen of one display unit. To aim.
【００１３】[0013]
【課題を解決するための手段】図１は本発明の原理構成
図，図２は本発明による表示方向を変換した表示例であ
る。FIG. 1 is a block diagram showing the principle of the present invention, and FIG. 2 is a display example in which the display direction is changed according to the present invention.
【００１４】図１において，１は表示メモリの表示デー
タを読み出すためのアドレスを発生するアドレスレジス
タであり，１ａがロウ（列）アドレスを発生するロウレ
ジスタ，１ｂはカラム（行）アドレスを発生するカラム
レジスタ，２はアドレス変換部，３は現在のアドレスレ
ジスタ１の出力が領域設定部４により設定された領域内
の場合，内部の回路により決められた表示方向に表示す
るよう入力アドレスを変換し，設定領域以外の領域の場
合は通常通り正常な方向に表示するようアドレスをその
まま出力する領域判別変換回路，３ａはロウ用領域判別
変換回路，３ｂはカラム用領域判別変換回路，４は表示
方向を変換させたい領域が設定されアドレス変換部２へ
供給される領域設定部，５はＶＲＡＭ等の表示メモリ，
６は表示メモリ５から読み出されたシリアルなデータを
順次の走査（水平方向の走査を上から下へ順番に行う走
査）により表示する表示部である。In FIG. 1, reference numeral 1 is an address register for generating an address for reading display data from a display memory, 1a is a row register for generating a row address, and 1b is a column address. If the output of the current address register 1 is within the area set by the area setting unit 4, the column register, 2 is the address conversion unit, and 3 is used to convert the input address so as to display in the display direction determined by the internal circuit. , An area discrimination conversion circuit that outputs an address as it is so as to display it in a normal direction in the area other than the set area, 3a is a row area discrimination conversion circuit, 3b is a column area discrimination conversion circuit, and 4 is a display direction Is set to a region to be converted and supplied to the address conversion unit 2, 5 is a display memory such as VRAM,
Reference numeral 6 denotes a display unit that displays serial data read from the display memory 5 by sequential scanning (scanning in the horizontal direction sequentially from top to bottom).
【００１５】本発明は表示メモリ内の表示内容の表示方
向を変えたい領域を設定し，表示メモリの内容を読み出
して表示する時に，読み出しアドレスをアドレス変換回
路において設定された領域内か否かを判別し，領域内の
場合は変換回路で表示方向に対応する変換を行い，その
出力により表示メモリから読み出して表示を行うもので
ある。According to the present invention, an area in the display memory whose display direction is desired to be changed is set, and when the content of the display memory is read and displayed, it is determined whether the read address is within the area set in the address conversion circuit. If it is within the area, the conversion circuit performs conversion corresponding to the display direction, and the output is read from the display memory for display.
【００１６】[0016]
【作用】図１において，表示メモリ５に予め表示部６の
表示画面に対応したイメージデータが格納されており，
表示を行う前に領域設定部４に表示方向を変更したい領
域を設定する。この領域はロウ（列）方向の領域の開始
と終了のアドレス及びカラム（行）方向の領域の開始と
終了のアドレスを含み，ロウ及びカラムの領域設定値
は，それぞれアドレス変換部２の領域判別変換回路３に
供給され，それぞれロウ用領域判別変換回路３ａとカラ
ム用領域判別変換回路３ｂへ入力する。ロウ用領域判別
変換回路３ａとカラム用領域判別変換回路３ｂは，ロウ
レジスタ１ａ及びカラムレジスタ１ｂのアドレスが領域
設定部４に設定された範囲内の場合は，表示方向を変換
して表示するために表示メモリ５を読み出すロウアドレ
ス及びカラムアドレスを変換し，設定された範囲外のア
ドレスは入力されたアドレスをそのまま出力する。In FIG. 1, the image data corresponding to the display screen of the display unit 6 is stored in the display memory 5 in advance,
Before the display is performed, the region whose display direction is to be changed is set in the region setting unit 4. This area includes the start and end addresses of the area in the row (column) direction and the start and end addresses of the area in the column (row) direction, and the row and column area set values are the area discrimination values of the address conversion unit 2. It is supplied to the conversion circuit 3 and input to the row area determination conversion circuit 3a and the column area determination conversion circuit 3b, respectively. The row area discrimination conversion circuit 3a and the column area discrimination conversion circuit 3b convert and display the display direction when the addresses of the row register 1a and the column register 1b are within the range set in the area setting unit 4. A row address and a column address for reading the display memory 5 are converted into an address outside the set range, and the input address is output as it is.
【００１７】図２により本発明による表示方向を変換し
た表示例を説明すると，Ａ．の場合は，表示画面６０の
中のａで示す領域は，正常な表示方向（図の下側から見
る方向）の表示であり，ｂで示す領域は，反対方向（正
常方向のデータを１８０°回転）の表示である。このｂ
に示す表示は，表示メモリ５（図１）内のｂに対応する
領域に正常方向のイメージデータ（ａと同じ内容）が格
納されている時に，この領域を読み出す時に上記領域判
別変換回路３によりアドレスが変換されて表示部６にお
いて反対方向に表示される。なお，ａの領域について
は，アドレスが変換されないで表示メモリ５の内容が通
常通り出力され表示部６に表示される。A display example in which the display direction is changed according to the present invention will be described with reference to FIG. In the case of, the area indicated by a in the display screen 60 is a display in the normal display direction (the direction viewed from the lower side of the figure), and the area indicated by b is in the opposite direction (data in the normal direction is 180 °). Rotation). This b
When the image data in the normal direction (the same contents as a) is stored in the area corresponding to b in the display memory 5 (FIG. 1), the display shown in FIG. The address is converted and displayed on the display unit 6 in the opposite direction. For the area a, the contents of the display memory 5 are output as usual without being converted, and displayed on the display unit 6.
【００１８】図２のＢ．の場合，ａの領域は変換を行う
必要がないが，ｂは上記Ａ．のｂと同様に反対方向に変
換が行われ，ｃは時計方向に９０°回転した方向に表示
するよう変換が行われ，ｄは反時計方向に９０°回転し
た方向に表示するよう変換が行われる。従って，この
Ｂ．の例ではｂ〜ｄの表示方向への変換を行うため上記
図１に示すアドレス変換部２（領域判別変換回路３及び
領域設定部４）が３個設けられ，各アドレス変換部２の
出力が論理和されることにより表示メモリ５へ供給され
る。Referring to FIG. In the case of A, it is not necessary to perform conversion on the area of a, but b is of the A. The conversion is performed in the opposite direction as in b), the conversion is performed so that c is displayed in the direction rotated clockwise by 90 °, and the conversion is performed so that d is displayed in the direction rotated counterclockwise by 90 °. Be seen. Therefore, this B. In the above example, three address conversion units 2 (area discrimination conversion circuit 3 and area setting unit 4) shown in FIG. 1 are provided to perform conversion from b to d in the display direction, and the output of each address conversion unit 2 is It is supplied to the display memory 5 by being ORed.
【００１９】また，図２のＣ．のように表示することが
できる。この例では，ａ〜ｄの各領域の表示方向は上記
Ｂ．の場合と同様であるが，ａ，ｂ，ｃの表示内容が一
部で重なっている。この場合，各領域に対応するアドレ
ス変換部２の出力に対して優先順位を設けて，一つのア
ドレス変換部２の出力だけを選択すれば良い（後述する
実施例で説明）。Further, in FIG. Can be displayed as. In this example, the display directions of the areas a to d are the same as those in B. However, the display contents of a, b, and c partially overlap each other. In this case, the output of the address conversion unit 2 corresponding to each area may be provided with a priority order and only the output of one address conversion unit 2 may be selected (described in the embodiment described later).
【００２０】このように，表示画面の任意の１乃至複数
の矩形空間に任意の方向に向いた表示を行うことができ
る。In this way, it is possible to perform the display oriented in any direction in any one or a plurality of rectangular spaces on the display screen.
【００２１】[0021]
【実施例】図３は実施例１の構成図，図４は実施例１の
動作説明図である。この実施例１は，表示メモリの中の
指定された領域のイメージデータを反対方向（１８０°
回転）から見えるようにアドレスを変換する例であり，
主として上記図１の中のアドレス変換部２の内部構成が
示されている。FIG. 3 is a block diagram of the first embodiment, and FIG. 4 is a diagram for explaining the operation of the first embodiment. In the first embodiment, the image data of the designated area in the display memory is transferred in the opposite direction (180 °).
This is an example of converting an address so that it can be seen from
The internal structure of the address conversion unit 2 in FIG. 1 is mainly shown.
【００２２】図３において，１ａは表示メモリのロウア
ドレスを発生するロウレジスタ（ＲＯＷと表示），１ｂ
はカラムアドレスを発生するカラムレジスタ（ＣＯＬＭ
と表示），２０はロウ用領域判別変換回路（図１の３ａ
に対応），２１ａ，２１ｂは領域設定部（図１の４）の
一部を構成し，それぞれ設定領域のロウアドレスの始点
及び終点が設定されるロウ開始レジスタ（ＲＯＷＳと表
示），ロウ終了レジスタ（ＲＯＷＥと表示），２２ａ，
２２ｂは比較器１，比較器２，２３ａ，２３ｂは減算器
１，減算器３，２４ａは２入力を反転して論理積をとる
アンド回路１（ＡＮＤ１と表示），２４ｂは３入力の論
理積をとって結果を反転するアンド回路２（ＡＮＤ２と
表示），２５は減算器３の出力か，ロウアレジスタ１ａ
の出力の一方を選択するマルチプレクサ（ＭＰＸ１と表
示），２６は設定領域のデータの表示を１８０°回転さ
せる場合に“１”を発生し，回転させない場合“０”を
発生するイネーブル信号発生回路（ＥＮと表示）であ
る。In FIG. 3, 1a is a row register (denoted as ROW) for generating a row address of the display memory, and 1b.
Is a column register (COLM) that generates a column address.
, 20 is a row area discrimination conversion circuit (3a in FIG. 1).
, 21a and 21b form part of the area setting section (4 in FIG. 1), and a row start register (indicated as ROWS) and a row end register in which the starting point and the ending point of the row address of the setting area are set, respectively. (Displayed as ROWE), 22a,
Reference numeral 22b is a comparator 1, comparators 2, 23a and 23b is a subtractor 1, subtractor 3 and 24a is an AND circuit 1 (indicated as AND1) which inverts 2 inputs to obtain a logical product, and 24b is a logical product of 3 inputs. AND circuit 2 (denoted as AND2) that inverts the result by taking the output of the subtracter 3 or the lower register 1a.
A multiplexer (indicated as MPX1) for selecting one of the outputs of 26, 26 is an enable signal generating circuit (1) which generates "1" when the display of the data in the setting area is rotated by 180 °, and generates "0" when it is not rotated ( Displayed as EN).
【００２３】また，３０はカラム用領域判別変換回路
（図１の３ｂに対応）であり，３１ａ，３１ｂ，…３５
は上記ロウ用領域判別変換回路２０の各符号２１ａ，２
１ｂ，…２５の各回路に対応するカラム関係の回路であ
り，３１ａ，３１ｂは領域設定部の一部を構成し，それ
ぞれ設定領域のカラムアドレスの始点及び終点が設定さ
れるカラム開始レジスタ（ＣＯＬＳと表示），カラム終
了レジスタ（ＣＯＬＥと表示），３２ａ，３２ｂは比較
器３，比較器４，３３ａ，３３ｂは減算器２，減算器
４，３４ａはアンド回路３（ＡＮＤ３と表示），３４ｂ
はアンド回路４（ＡＮＤ４と表示），３５は減算器４の
出力か，カラムレジスタ（ＣＯＬＭ）１ｂの出力の一方
を選択するマルチプレクサ（ＭＰＸ２と表示）である。Reference numeral 30 denotes a column area discrimination conversion circuit (corresponding to 3b in FIG. 1), which includes 31a, 31b, ...
Are the reference numerals 21a, 2 of the row area discrimination conversion circuit 20.
Column-related circuits corresponding to the circuits 1b, ... 25, and 31a and 31b, which form a part of the area setting section, respectively set the start point and the end point of the column address of the set area (COLS). , A column end register (displayed as COLE), 32a and 32b are comparators 3, comparators 4, 33a and 33b are subtractors 2, subtractors 4 and 34a are AND circuits 3 (displayed as AND3), and 34b.
Is an AND circuit 4 (denoted as AND4), and 35 is a multiplexer (denoted as MPX2) that selects either the output of the subtractor 4 or the output of the column register (COLM) 1b.
【００２４】なお，アンド回路２とアンド回路４は同一
回路であり，説明の都合上別の回路として示すが，実際
には一方の回路だけ設けて，出力を共通に使用すればよ
い。この実施例１では，図４のＡ．に示すように表示メ
モリ５の中の設定領域５ａ（座標Ｘij，Ｘil，Ｘkj，Ｘ
klで囲まれた領域）のデータを１８０°転倒して表示さ
せるものとする。すなわち，Ｘijの表示位置に対応する
データとしてＸk1を読出し，Ｘi,j+1 の表示位置に対応
するデータとしてＸk,l-1 を読出す。以下，順にＸilの
表示位置に対応するデータとしてＸkjを読出す。同様に
Ｘkjの表示位置に対応するデータとしてＸilを読出し，
Ｘk,j+1 の表示位置に対応するデータとしてＸi,l-1 を
読出し, 最後にＸmnの表示位置に対応するデータとして
Ｘijを読出す。Although the AND circuit 2 and the AND circuit 4 are the same circuit and are shown as separate circuits for convenience of description, in practice, only one circuit may be provided and the output may be commonly used. In the first embodiment, the A. As shown in FIG. 5, the setting area 5a in the display memory 5 (coordinates X ij , X il , X kj , X
The data in the area surrounded by kl ) should be displayed 180 degrees upside down. That is, X k1 is read as the data corresponding to the display position of X ij , and X k, l−1 is read as the data corresponding to the display position of X i, j + 1 . Thereafter, X kj is sequentially read as data corresponding to the display position of X il . Similarly, read X il as data corresponding to the display position of X kj ,
X i, l-1 is read as data corresponding to the display position of X k, j + 1 , and finally X ij is read as data corresponding to the display position of X mn .
【００２５】上記の動作を実現するため，図３のロウア
ドレスの始点と終点が設定されるロウ開始レジスタＲＯ
ＷＳ（２１ａ）とロウ終了レジスタＲＯＷＥ（２１ｂ）
にはそれぞれ「ｊ」と「ｌ（エル）」が設定され，カラ
ムアドレスの始点と終点が設定されるカラム開始レジス
タＣＯＬＳ（３１ａ）とカラム終了レジスタＣＯＬＥ
（３１ｂ）にはそれぞれ，「ｉ」と「ｋ」が設定され
る。In order to realize the above operation, the row start register RO in which the starting point and the ending point of the row address in FIG. 3 are set.
WS (21a) and row end register ROWE (21b)
"J" and "l" are set to the column start register COLS (31a) and the column end register COLE, respectively, where the start and end points of the column address are set.
"I" and "k" are set in (31b), respectively.
【００２６】比較器１（２２ａ）は現在指示されている
ロウレジスタ（ＲＯＷ）のアドレスとロウ開始レジスタ
（ＲＯＷＳ）のアドレスを比較し，ＲＯＷＳ≦ＲＯＷの
場合“０”を発生し，それ以外の場合“１”を発生す
る。また，比較器２（２２ｂ）はロウレジスタ（ＲＯ
Ｗ）１ａのアドレス（ｘとする）とロウ終了レジスタ
（ＲＯＷＥ）２１ｂのアドレスを比較し，ＲＯＷＥ≧Ｒ
ＯＷの場合“０”を発生し，それ以外の場合“１”を発
生する。この結果，アンド回路１（２４ａ）はロウレジ
スタ（ＲＯＷ）１ａのアドレスが設定された矩形内のア
ドレスの場合，２つの比較器１，比較器２からそれぞれ
“０”が入力するため“１”を出力し，設定された矩形
を外れたロウアドレスの場合“１”を出力する。The comparator 1 (22a) compares the address of the currently designated row register (ROW) with the address of the row start register (ROWS), and generates "0" if ROWS≤ROW, otherwise In the case, "1" is generated. Further, the comparator 2 (22b) is a low register (RO
W) Compare the address of 1a (denoted as x) with the address of the row end register (ROWE) 21b, and make ROWE ≧ R
In the case of OW, "0" is generated, and in other cases, "1" is generated. As a result, when the address of the row register (ROW) 1a is set within the rectangle in which the address of the row register (ROW) 1a is set, the AND circuit 1 (24a) inputs "0" from each of the two comparators 1 and 2, and thus outputs "1". Is output, and if the row address is outside the set rectangle, "1" is output.
【００２７】一方，減算器１（２３ａ）は現在のロウレ
ジスタ（ＲＯＷ）１ａのロウアドレスからロウ開始レジ
スタ（ＲＯＷＳ）２１ａに設定されたアドレスを減算
（この例ではｘ−ｊ）し，その出力は減算器３に供給さ
れ，ロウ終了レジスタ（ＲＯＷＥ）２１ｂのアドレスに
対し減算（この例ではｌ−（ｘ−ｊ））が行われる。こ
れにより，減算器３からは設定された矩形領域のロウア
ドレスＲＯＷに対し，１８０°回転して転倒して表示す
るロウアドレスを発生する。On the other hand, the subtracter 1 (23a) subtracts the address set in the row start register (ROWS) 21a from the row address of the current row register (ROW) 1a (xj in this example), and outputs it. Is supplied to the subtracter 3, and the address of the row end register (ROWE) 21b is subtracted (l- (x-j) in this example). As a result, the subtractor 3 generates a row address which is rotated by 180 ° with respect to the row address ROW of the set rectangular area and falls to be displayed.
【００２８】上記のアンド回路１の出力はアンド回路２
へ供給され，後述するカラム用領域判別変換回路３０か
らのカラムアドレスが領域内であることを表す出力（ア
ンド回路３の出力）とイネーブル信号発生回路ＥＮの出
力が共に“１”の時（ロウアドレスとカラムアドレスが
共に設定領域内で，イネーブルが駆動されている時），
“０”を発生しマルチプレクサ（ＭＰＸ）２５に供給す
る。この場合，ＭＰＸ２５は減算器３の出力を選択し
て，表示メモリの読出し用のロウアドレス（ＲＯＷ−Ｒ
で表示）となる。アンド回路２の出力が“１”の場合
（設定領域外の場合）は，ロウレジスタ（ＲＯＷ）１ａ
のロウアドレスがＭＰＸ２５で選択される。The output of the AND circuit 1 is the AND circuit 2.
When the output (the output of the AND circuit 3) indicating that the column address from the column area discrimination conversion circuit 30 described later is within the area and the output of the enable signal generation circuit EN are both "1" (low When the address and column address are both within the setting area and enable is driven),
"0" is generated and supplied to the multiplexer (MPX) 25. In this case, the MPX 25 selects the output of the subtractor 3 to read the row address (ROW-R) of the display memory.
Is displayed). When the output of the AND circuit 2 is "1" (outside the setting area), the row register (ROW) 1a
The row address of is selected by the MPX 25.
【００２９】上記のロウアドレスに関するロウ用領域判
別変換回路２０の動作は，これと同様の構成を備えるカ
ラムアドレスに関するカラム用領域判別変換回路３０に
おいても実行される。すなわち，比較器３（３２ａ）は
現在指示されているカラムレジスタ（ＣＯＬＭ）１ｂの
アドレスとカラム開始レジスタ（ＣＯＬＳ）３１ａのア
ドレスを比較し，ＣＯＬＳ≦ＣＯＬＭの場合“０”を発
生し，それ以外の場合“１”を発生する。The operation of the row area discriminating / converting circuit 20 for the row address described above is also executed in the column area discriminating / converting circuit 30 for the column address having the same configuration. That is, the comparator 3 (32a) compares the address of the currently designated column register (COLM) 1b with the address of the column start register (COLS) 31a, and generates "0" if COLS≤COLM, and otherwise. In the case of, "1" is generated.
【００３０】また，比較器４はカラムレジスタ（ＣＯＬ
Ｍ）１ｂのアドレス（ｙとする）とカラム終了レジスタ
（ＣＯＬＥ）３１ｂのアドレスを比較し，ＣＯＬＥ≧Ｃ
ＯＬＭの場合“０”を発生し，それ以外の場合“１”を
発生する。この結果，アンド回路３（３４ａ）はカラム
レジスタＣＯＬＭのアドレスが設定された矩形内のアド
レスの場合，２つの比較器３，比較器４からそれぞれ
“０”が入力するため“１”を出力し，設定された矩形
を外れたロウアドレスの場合“１”を出力する。Further, the comparator 4 is a column register (COL
M) Compare the address of 1b (assumed to be y) with the address of the column end register (COLE) 31b, COLE ≧ C
In the case of OLM, "0" is generated, and in other cases, "1" is generated. As a result, the AND circuit 3 (34a) outputs "1" when "0" is input from each of the two comparators 3 and 4 when the address of the column register COLM is within the set rectangle. , "1" is output when the row address is out of the set rectangle.
【００３１】一方，減算器２（３３ａ）は現在のカラム
レジスタ（ＣＯＬＭ）１ｂのアドレスからカラム開始レ
ジスタ（ＣＯＬＳ）３１ａに設定されたアドレスを減算
（この例ではｙ−ｋ）し，その出力は減算器４に供給さ
れ，カラム終了レジスタ（ＣＯＬＥ）３１ｂのアドレス
に対し減算（この例ではｋ−（ｙ−ｊ））が行われる。
これにより，減算器４からは設定された矩形領域のカラ
ムアドレスに対し，１８０°回転して転倒して表示する
カラムアドレスを発生する。On the other hand, the subtractor 2 (33a) subtracts the address set in the column start register (COLS) 31a (yk in this example) from the address of the current column register (COLM) 1b, and the output is It is supplied to the subtracter 4 and subtracts (k- (y-j) in this example) with respect to the address of the column end register (COLE) 31b.
As a result, the subtracter 4 generates a column address which is rotated by 180 ° with respect to the column address of the set rectangular area and falls to be displayed.
【００３２】上記のアンド回路３の出力はアンド回路４
へ供給され，上記ロウ用領域判別変換回路２０のアンド
回路１の出力とイネーブル信号発生回路ＥＮの出力が共
に“１”の時，“０”を発生しマルチプレクサ（ＭＰ
Ｘ）３５に供給する。この場合，ＭＰＸ３５は減算器４
の出力を選択して，表示メモリの読出し用のカラムアド
レス（ＣＯＬ−Ｒで表示）となる。アンド回路４の出力
が“１”の場合（設定領域外の場合）は，カラムレジス
タ（ＣＯＬＭ）１ｂのロウアドレスがＭＰＸ３５で選択
される。The output of the AND circuit 3 is the AND circuit 4
To the multiplexer (MP) when the output of the AND circuit 1 of the row area discrimination conversion circuit 20 and the output of the enable signal generation circuit EN are both "1".
X) 35. In this case, the MPX35 is the subtractor 4
Output is used as a column address (displayed by COL-R) for reading the display memory. When the output of the AND circuit 4 is “1” (outside the setting area), the row address of the column register (COLM) 1b is selected by the MPX 35.
【００３３】この結果，図４に示す表示メモリ５のデー
タを図３の構成により読み出して表示する場合，ロウレ
ジスタ（ＲＯＷ）１ａ，カラムレジスタ（ＣＯＬＭ）１
ｂの値が，設定領域外にある時は，各レジスタ１ａ，１
ｂの値はそのまま表示メモリの読出アドレスとして使用
されるため，表示メモリ５のデータは左上のＸ00からＸ
0n，Ｘ10からＸ1n，・・・と順次読出され，最後にＸm0
からＸmnと読出される。しかし，ロウレジスタ（ＲＯ
Ｗ）１ａ，カラムレジスタ（ＣＯＬＭ）１ｂの値が，設
定領域内にある時は，Ｘij の表示位置に対応するデー
タとしてＸklを読出し, Ｘi,j+1 の表示に対応するデー
タとしてＸk,l-1 を読出す。同様にＸkjの表示位置に対
応するデータとしてＸilを読出し, Ｘk,j+1 の表示位置
に対応するデータとしてＸi,l-1 を読出し, 最後にＸkl
の表示位置に対応するデータとしてＸijを読出す。As a result, when the data of the display memory 5 shown in FIG. 4 is read out and displayed by the configuration of FIG. 3, the row register (ROW) 1a and the column register (COLM) 1
When the value of b is outside the setting area, each register 1a, 1
Since the value of b is used as it is as the read address of the display memory, the data of the display memory 5 is from the upper left X00 to X00.
0n , X 10 to X 1n , ... are sequentially read, and finally X m0
Is read as X mn . However, the row register (RO
When the values of W) 1a and column register (COLM) 1b are within the setting area, X kl is read as the data corresponding to the display position of X ij , and the data corresponding to the display of X i, j + 1 is read . Read X k, l-1 . Reads the X il as well as data corresponding to the display position of the X kj, X k, X as the data corresponding to the display position of the j + 1 i, reads l-1, the last X kl
X ij is read as data corresponding to the display position of.
【００３４】図４のＢ．は設定領域内の内容を１８０°
回転して転倒表示する例を示し，表示メモリ上の設定領
域５ａの内容（「表示する」と「データ」の２行の文字
列を表示）を図３の構成で読出すことにより，表示メモ
リの設定領域５ａに対応する画面表示の領域６ａに転倒
した内容が表示される。B. of FIG. 180 ° in the setting area
An example in which the display is rotated and turned over is shown, and the contents of the setting area 5a on the display memory (displaying a character string of two lines of "display" and "data") are read by the configuration of FIG. The content of the fall is displayed in the screen display area 6a corresponding to the setting area 5a.
【００３５】次に図５は実施例２の構成図，図６は実施
例２の動作説明図である。この実施例２は，表示メモリ
の中の指定された領域のイメージデータを時計方向に９
０°回転した方向から見えるようにアドレスを変換する
例であり，上記図３と同様に主としてアドレス変換回路
の内部構成を示す。Next, FIG. 5 is a configuration diagram of the second embodiment, and FIG. 6 is an operation explanatory diagram of the second embodiment. In the second embodiment, the image data of a designated area in the display memory is set in the clockwise direction 9
This is an example of converting an address so that it can be seen from the direction rotated by 0 °, and mainly shows the internal configuration of the address conversion circuit as in FIG.
【００３６】図５において，１ａ，１ｂは上記実施例１
と同様に表示メモリのロウ及びカラムアドレスを発生す
るロウレジスタ（ＲＯＷ），カラムレジスタ（ＣＯＬ
Ｍ）である。２０は上記実施例１と同様にロウ用領域判
別変換回路を表し，２１ａ，２１ｂ，…２６はロウ用領
域判別変換回路を構成する各回路である。In FIG. 5, reference numerals 1a and 1b denote the first embodiment.
Similarly to the above, a row register (ROW) and a column register (COL) that generate row and column addresses of the display memory are generated.
M). Reference numeral 20 denotes a row area discriminating / converting circuit as in the first embodiment, and reference numerals 21a, 21b, ... 26 denote respective circuits constituting the row area discriminating / converting circuit.
【００３７】２１ａ，２１ｂは上記実施例１と同様にそ
れぞれ設定領域のロウアドレスの始点及び終点が設定さ
れるロウ開始レジスタ（ＲＯＷＳ），ロウ終了レジスタ
（ＲＯＷＥ），２２ａ，２２ｂは上記実施例１と同様の
比較器１，比較器２，２２ｃは比較器５，２３ａは減算
器１，２３ｄは加算器１，２４ａ，２４ｂは上記実施例
と同様のアンド回路（ＡＮＤ１），アンド回路（ＡＮＤ
２），２５も上記実施例１と同じマルチプレクサ，２６
は設定された領域を９０°時計方向に回転倒置した表示
を許可する信号を発生（許可する時“１”を発生）する
イネーブル信号発生回路（ＥＮで表示），２７ａはオア
回路１である。21a and 21b are row start registers (ROWS) and row end registers (ROWE) 22a and 22b in which the starting point and the ending point of the row address of the set area are set, respectively, as in the first embodiment. The same comparator 1, comparator 2, 22c, comparator 5, 23a, subtracter 1, 23d, adders 1, 24a, 24b are AND circuits (AND1) and AND circuits (AND) similar to those in the above embodiment.
2) and 25 are the same multiplexers as in the first embodiment, 26
Is an enable signal generation circuit (indicated by EN) for generating a signal (indicating "1" when permitting) for permitting display in which the set region is rotated 90 ° clockwise and inverted, 27a is an OR circuit 1.
【００３８】また，３０は上記実施例１と同様にカラム
用領域判別変換回路を表し，３１ａ，３１ｂ，３２ａ，
３２ｂ，３４ａ，３４ｂ，３５は上記実施例１の各符号
と同様であり説明を省略する。３３ａは減算器２，３３
ｃは減算器，３２ｃは比較器６である。Reference numeral 30 denotes a column area discriminating / converting circuit as in the first embodiment, which includes 31a, 31b, 32a,
Reference numerals 32b, 34a, 34b, and 35 are the same as the reference numerals of the first embodiment, and the description thereof will be omitted. 33a is a subtractor 2, 33
c is a subtracter, and 32c is a comparator 6.
【００３９】この実施例２では，図６のＡ．及びＢ．に
示すように表示メモリ５の中に設定された領域５ａ（座
標Ｘij，Ｘil，Ｘkj，Ｘklで囲まれた領域）のデータを
時計方向に９０度回転して表示部に画面表示させる例で
ある。この場合，点線の枠（設定領域５ａ）内では，９
０°時計方向に倒置表示するため，メモリの読出し順序
を以下のように変更する必要がある。すなわち，Ｘijの
表示位置に対応するデータとしてＸkjを読出し，Ｘ
i,j+1 の表示位置に対応するデータとしてＸk-1,jを読
出す。以下，順にＸilの表示位置に対応するデータとし
てＸijを読出す。同様にＸkjの表示位置に対応するデー
タとしてＸklを読出し，Ｘk,j+1 の表示位置に対応する
データとしてＸk-1,l を読出し, 最後にＸklの表示位置
に対応するデータとしてＸilを読出す。In the second embodiment, the A. And B. The data of the area 5a (area surrounded by the coordinates X ij , X il , X kj , X kl ) set in the display memory 5 is rotated 90 degrees in the clockwise direction as shown in FIG. It is an example to make. In this case, within the dotted frame (setting area 5a), 9
Since the display is inverted 0 ° clockwise, it is necessary to change the memory reading order as follows. That is, X kj is read as data corresponding to the display position of X ij , and X kj
X k-1, j is read as data corresponding to the display position of i, j + 1 . Hereinafter, X ij is sequentially read as data corresponding to the display position of X il . Similarly, X kl is read as the data corresponding to the display position of X kj , X k-1, l is read as the data corresponding to the display position of X k, j + 1 , and finally it corresponds to the display position of X kl. Read Xil as data.
【００４０】上記の動作を実現するため，実施例１と同
様に図５のロウアドレスの始点と終点が設定されるロウ
開始レジスタ（ＲＯＷＳ）２１ａとロウ終了レジスタ
（ＲＯＷＥ）２１ｂにはそれぞれ「ｊ」と「ｌ（エ
ル）」が設定され，カラムアドレスの始点と終点が設定
されるカラム開始レジスタ（ＣＯＬＳ）３１ａとカラム
終了レジスタ（ＣＯＬＥ）３１ｂにはそれぞれ，「ｉ」
と「ｋ」が設定される。In order to realize the above operation, the row start register (ROWS) 21a and the row end register (ROWE) 21b in which the starting point and the ending point of the row address of FIG. And “l” are set, and the column start register (COLS) 31a and the column end register (COLE) 31b in which the start and end points of the column address are set are respectively “i”.
And “k” are set.
【００４１】比較器１（２２ａ），比較器２（２２ｂ）
は，実施例１の各比較器１，２と同様に動作し，アンド
回路１（２４ａ）はロウレジスタ（ＲＯＷ）１ａのアド
レスが設定された矩形内のアドレスの場合，２つの比較
器１，比較器２からそれぞれ“０”が入力するため
“１”を出力し，設定された矩形を外れたロウアドレス
の場合“１”を出力する。Comparator 1 (22a), Comparator 2 (22b)
Operates similarly to the respective comparators 1 and 2 of the first embodiment, and the AND circuit 1 (24a) has two comparators 1 if the address of the row register (ROW) 1a is an address within a rectangle. Since "0" is input from the comparator 2, "1" is output, and "1" is output in the case of a row address outside the set rectangle.
【００４２】一方，減算器１（２３ａ）は現在のロウレ
ジスタ（ＲＯＷ）１ａのロウアドレスからロウ開始レジ
スタ（ＲＯＷＳ）２１ａに設定されたアドレスを減算
（この例ではｘ−ｊ）して，設定領域内での相対的なロ
ウの値を計算し，その出力はロウ用領域判別変換回路２
０内の減算器５（３３ｃ）へ供給される。On the other hand, the subtractor 1 (23a) subtracts the address set in the row start register (ROWS) 21a from the row address of the current row register (ROW) 1a (x-j in this example) to set it. The relative row value within the area is calculated, and the output is the row area discrimination conversion circuit 2
It is supplied to the subtracter 5 (33c) in 0.
【００４３】上記のアンド回路１の出力はアンド回路２
へ供給され，上記実施例１と同様にカラム用領域判別変
換回路３０のカラムアドレスが領域内であることを表す
アンド回路３の出力とイネーブル信号発生回路（ＥＮ）
２６の出力が共に“１”の時“０”を発生しマルチプレ
クサ（ＭＰＸ１）２５に供給する。この時，ＭＰＸ１は
加算器１の出力を選択して，アンド回路２の出力が
“１”の場合（設定領域外の場合）は，ロウレジスタ
（ＲＯＷ）１ａのロウアドレスをＭＰＸ１が選択する。The output of the AND circuit 1 is the AND circuit 2
And the output of the AND circuit 3 indicating that the column address of the column area discrimination conversion circuit 30 is within the area and the enable signal generation circuit (EN) as in the first embodiment.
When both outputs of 26 are "1", "0" is generated and supplied to the multiplexer (MPX1) 25. At this time, the MPX1 selects the output of the adder 1, and when the output of the AND circuit 2 is "1" (outside the setting area), the MPX1 selects the row address of the row register (ROW) 1a.
【００４４】カラム用領域判別変換回路３０では，上記
実施例１と同様に比較器３，比較器４が動作し，現在指
示されているカラムレジスタ（ＣＯＬＭ）のアドレスが
カラム開始レジスタ（ＣＯＬＳ）３１ａのアドレスを越
えて，カラム終了レジスタ（ＣＯＬＥ）３１ｂのアドレ
スを越えない場合，何れも“０”を発生する。従ってカ
ラムレジスタ（ＣＯＬＭ）１ｂのアドレスが設定された
矩形内のアドレスの場合，比較器３，比較器４からそれ
ぞれ“０”が入力するためアンド回路３から“１”を出
力し，設定された矩形を外れたロウアドレスの場合
“１”を出力する。In the column area discrimination conversion circuit 30, the comparators 3 and 4 operate in the same manner as in the first embodiment, and the address of the currently designated column register (COLM) is the column start register (COLS) 31a. If the address of the column end register (COLE) 31b is not exceeded, the value "0" is generated in each case. Therefore, when the address of the column register (COLM) 1b is within the set rectangle, "0" is input from each of the comparator 3 and the comparator 4, so that "1" is output from the AND circuit 3 and set. If the row address is out of the rectangle, "1" is output.
【００４５】一方，減算器２（３３ａ）は上記実施例１
の場合と同様に，現在のカラムレジスタ（ＣＯＬＭ）１
ｂからレジスタ（ＣＯＬＳ）３１ａに設定されたアドレ
スを減算（この例ではｙ−ｋ）して，領域内での相対的
なカラムの値を計算し，その出力をロウ用領域判別変換
回路２０の加算器１へ供給する。On the other hand, the subtractor 2 (33a) is the same as in the first embodiment.
As in the case of, the current column register (COLM) 1
The address set in the register (COLS) 31a is subtracted from (b) (y-k in this example) to calculate the relative column value in the area, and the output is output from the row area discrimination conversion circuit 20. Supply to the adder 1.
【００４６】上記のアンド回路３の出力はアンド回路４
へ供給され，上記実施例１と同様にロウ用領域判別変換
回路２０において現在のロウアドレスが設定領域内であ
ることを表すアンド回路１の出力（“１”）とイネーブ
ル信号発生回路ＥＮの出力が共に“１”の時，アンド回
路４から“０”が発生しマルチプレクサ（ＭＰＸ）３５
へ供給される。この時ＭＰＸ３５は減算器５の出力を選
択して，アンド回路４の出力が“１”の場合（設定領域
外の場合）は，カラムレジスタＣＯＬＭのロウアドレス
をＭＰＸ２５が選択する。The output of the AND circuit 3 is the AND circuit 4.
And the output of the AND circuit 1 (“1”) indicating that the current row address is within the set area and the output of the enable signal generation circuit EN in the row area discrimination conversion circuit 20 as in the first embodiment. When both are "1", "0" is generated from the AND circuit 4 and the multiplexer (MPX) 35
Supplied to At this time, the MPX 35 selects the output of the subtractor 5, and when the output of the AND circuit 4 is "1" (outside the setting area), the MPX 25 selects the row address of the column register COLM.
【００４７】減算器５はカラム終了レジスタ（ＣＯＬ
Ｅ）３１ｂから減算器１の値（設定領域内のロウの相対
位置）を減じる結果，ロウレジスタ（ＲＯＷ）１ａの値
がロウ開始レジスタ（ＲＯＷＳ）２１ａからロウ終了レ
ジスタ（ＲＯＷＥ）２１ｂに向かう間，カラム終了レジ
スタ（ＣＯＬＥ）３１ｂからカラム開始レジスタ（ＣＯ
ＬＳ）３１ａに向かうアドレス情報を出力することにな
る。The subtractor 5 uses the column end register (COL
E) As a result of subtracting the value of the subtracter 1 (relative position of the row in the setting area) from 31b, the value of the row register (ROW) 1a moves from the row start register (ROWS) 21a to the row end register (ROWE) 21b. , The column end register (COLE) 31b to the column start register (CO
The address information directed to the LS) 31a will be output.
【００４８】また，加算器１はロウ開始レジスタ（ＲＯ
ＷＳ）２１ａに減算器２の出力を加算する結果，ロウレ
ジスタ（ＲＯＷ）１ａの値がロウ開始レジスタ（ＲＯＷ
Ｓ）２１ａのアドレスからロウ終了レジスタ（ＲＯＷ
Ｅ）２１ｂのアドレスに向かう間，カラム開始レジスタ
（ＣＯＬＳ）３１ａからカラム終了レジスタ（ＣＯＬ
Ｅ）３１ｂに向かうアドレス情報を出力する。Further, the adder 1 uses the row start register (RO
As a result of adding the output of the subtracter 2 to the WS) 21a, the value of the row register (ROW) 1a is changed to the row start register (ROW).
S) from the address of 21a to the row end register (ROW
E) While going to the address of 21b, the column start register (COLS) 31a to the column end register (COL)
E) Output address information directed to 31b.
【００４９】この図５の構成により，ロウレジスタ（Ｒ
ＯＷ）１ａがｊからｌ（エル）に進む時，ロウの実際の
読出アドレスは，ｊに固定され，かわりにカラムレジス
タ（ＣＯＬＭ）１ｂがｋからｉに逆に進むように変更さ
れる。また，カラムレジスタ（ＣＯＬＭ）１ｂがｉから
ｋに進む時，カラムの実際の読出アドレスは，ロウレジ
スタ（ＲＯＷ）１ａがｊからｌ（エル）に進むように変
更される。これは，設定領域内では，ロウアドレスの代
わりにカラムアドレスが，カラムアドレスの代わりにロ
ウアドレスが使用されることになる。With the configuration shown in FIG. 5, the row register (R
When OW) 1a goes from j to l (ell), the actual read address of the row is fixed at j and instead the column register (COLM) 1b is modified to go backwards from k to i. Further, when the column register (COLM) 1b advances from i to k, the actual read address of the column is changed so that the row register (ROW) 1a advances from j to 1 (el). This means that in the setting area, the column address is used instead of the row address, and the row address is used instead of the column address.
【００５０】この結果，図６のＡ．に示す表示メモリ内
の設定領域（点線で囲まれた領域）では，矢印で示すよ
うにアドレスが変換され，Ｂ．に示す表示例のように，
表示メモリの設定領域５ａのデータが時計方向に９０°
回転倒置されて表示部の対応領域６ａに画面表示され
る。As a result, as shown in FIG. In the set area (area surrounded by a dotted line) in the display memory shown in B, the address is converted as shown by an arrow, and B. As in the display example shown in
The data in the setting area 5a of the display memory is 90 ° clockwise.
It is turned upside down and displayed on the screen in the corresponding area 6a of the display unit.
【００５１】実施例２（図５，図６）について以上に説
明した例では，９０°時計方向に回転倒置して表示する
領域のロウ（列）方向の長さとカラム（行）方向の長さ
が等しい場合であったが，両者の長さが異なる場合は，
上記の制御方法では不十分である。その場合に備えた構
成が図５に設けられており，以下に説明する。In the example described above with respect to the second embodiment (FIGS. 5 and 6), the length in the row direction and the length in the column direction of the area to be displayed inverted by rotating 90 ° clockwise. Were equal, but when the lengths of both were different,
The above control method is insufficient. A structure provided in that case is provided in FIG. 5, which will be described below.
【００５２】９０°時計方向回転倒置表示の縦横比が異
なる場合図５の比較器５は，加算器１によりカラムレジ
スタ（ＣＯＬＭ）１ｂの値が，カラム開始レジスタ（Ｃ
ＯＬＳ）３１ａの値からカラム終了レジスタ（ＣＯＬ
Ｅ）３１ｂの値に向かう間，メモリアドレスをカラム終
了レジスタ（ＣＯＬＥ）３１ａの値からカラム開始レジ
スタ（ＣＯＬＳ）３１ｂの値に変換する時，変換した結
果がロウ開始レジスタ（ＲＯＷＳ）２１ａのアドレス以
内にあることを調べるための比較器である。変換結果
が，設定領域内である時，比較器５は“０”を出力し，
アドレスがオーバすると“１”を出力してアドレス・オ
ーバを知らせる。また，比較器６は減算器５によりロウ
レジスタ（ＲＯＷ）１ａの値がロウ開始レジスタ（ＲＯ
ＷＳ）２１ａの値からロウ出力レジスタ（ＲＯＷＥ）２
１ｂの値へ向かう間，メモリアドレスをカラム終了レジ
スタ（ＣＯＬＥ）３１ｂの値からカラム開始レジスタ
（ＣＯＬＳ）３１ａの値に向かうアドレス情報に変換す
る時に，変換した結果がロウ開始レジスタ（ＲＯＷＳ）
２１ａのアドレス以内にあることを調べるための比較器
である。変換結果が，領域内にある時，比較器６は
“０”を出力し，アドレスがオーバすると，“１”を出
力してアドレス・オーバを知らせる。When the aspect ratio of 90 ° clockwise inverted display is different, the comparator 5 of FIG. 5 causes the adder 1 to change the value of the column register (COLM) 1b to the column start register (C
Column end register (COL) from the value of OLS) 31a
E) When the memory address is converted from the value of the column end register (COLE) 31a to the value of the column start register (COLS) 31b while moving toward the value of 31b, the conversion result is within the address of the row start register (ROWS) 21a. It is a comparator to check that there is. When the conversion result is within the setting area, the comparator 5 outputs "0",
When the address is over, "1" is output to indicate the address over. Further, the comparator 6 causes the subtracter 5 to change the value of the row register (ROW) 1a to the row start register (RO).
WS) 21a from the row output register (ROWE) 2
When converting the memory address from the value of the column end register (COLE) 31b to the address information toward the value of the column start register (COLS) 31a while moving toward the value of 1b, the converted result is the row start register (ROWS).
It is a comparator for checking that it is within the address of 21a. When the conversion result is within the area, the comparator 6 outputs "0", and when the address is over, it outputs "1" to indicate the address over.
【００５３】オア回路１は比較器５及び比較器６の出力
の論理和をとる回路であり，比較器５または比較器６の
いずれかが“１”を出力する時に“０”を発生する。ア
ンド回路５は，アンド回路２の出力が“０”で，且つオ
ア回路１の出力が“０”の時に“１”を発生する。アン
ド回路５が“１”を発生する時は，ロウレジスタ（ＲＯ
Ｗ）１ａとカラムレジスタ（ＣＯＬＭ）１ｂの値が９０
°時計方向に回転倒置表示を行うべき領域であり，回転
倒置のためのデータ読出しにおいてアドレス変換時にア
ドレス・オーバが検出されたことを示す。The OR circuit 1 is a circuit that takes the logical sum of the outputs of the comparator 5 and the comparator 6, and generates "0" when either the comparator 5 or the comparator 6 outputs "1". The AND circuit 5 generates "1" when the output of the AND circuit 2 is "0" and the output of the OR circuit 1 is "0". When the AND circuit 5 generates "1", the row register (RO
W) 1a and column register (COLM) 1b have a value of 90
° This is the area that should be rotated and inverted in the clockwise direction, and indicates that an address over was detected during address conversion during data reading for rotational and inversion.
【００５４】図７は実施例２の縦横比が異なる場合の表
示メモリと画面表示の対応図である。図７のＡ．はロウ
（列）方向の長さがカラム（行）方向の長さより長い時
の表示メモリの領域と表示部の画面上の表示の対応を示
す。図のように，表示メモリの内容は左下を支点として
９０°時計方向に回転倒置表示されるが，表示メモリの
右半分の領域の内，カラム方向の長さを越える部分につ
いては画面表示されない。同時に表示部の画面上におい
ても，右半分のカラム方向の長さを越える部分に相当す
る領域には表示すべきデータが存在しないため何も表示
されないことを示す。この場合，上記図５の比較器５，
比較器６及びオア回路１，アンド回路５の構成におい
て，アンド回路５から“１”が出力するのは，ロウレジ
スタ（ＲＯＷ）１ａとカラムレジスタ（ＣＯＬＭ）１ｂ
の値が図７のＡ．の表示画面の右半分の無表示領域を指
定している時であり，この時はアンド回路５の出力によ
り表示部の表示画面に何も表示しないような指示信号
（無表示）が送出される。FIG. 7 is a correspondence diagram of the display memory and the screen display when the aspect ratio is different in the second embodiment. A. of FIG. Indicates the correspondence between the display memory area and the display on the screen when the length in the row direction is longer than the length in the column direction. As shown in the figure, the contents of the display memory are displayed upside down by rotating 90 ° clockwise with the lower left as a fulcrum, but the part of the right half of the display memory that exceeds the length in the column direction is not displayed on the screen. At the same time, it indicates that nothing is displayed on the screen of the display unit because there is no data to be displayed in the area corresponding to the portion exceeding the length of the right half in the column direction. In this case, the comparator 5 of FIG.
In the configuration of the comparator 6, the OR circuit 1 and the AND circuit 5, "1" is output from the AND circuit 5 by the row register (ROW) 1a and the column register (COLM) 1b.
The value of A in FIG. When the non-display area in the right half of the display screen is designated, at this time, the output of the AND circuit 5 outputs an instruction signal (non-display) indicating that nothing is displayed on the display screen of the display section. .
【００５５】図７のＢ．はロウ方向の長さがカラム方向
の長さより短い時の表示メモリの領域と表示部の画面上
の表示の対応を示す。この場合，表示メモリの内容は左
下を支点として９０°時計方向に回転倒置表示される
が，表示メモリの上半分の領域の内，ロウ方向の長さを
越える部分については画面表示されない。同時に表示部
の画面上においても，下半分のロウ方向の長さを越える
部分に相当する領域には表示すべきデータが存在しない
ため何も表示されないことを示す。B. of FIG. Indicates the correspondence between the display memory area and the display on the screen when the length in the row direction is shorter than the length in the column direction. In this case, the contents of the display memory are displayed rotated upside down by 90 ° clockwise with the lower left as a fulcrum, but the portion of the upper half area of the display memory that exceeds the length in the row direction is not displayed on the screen. At the same time, it indicates that nothing is displayed on the screen of the display unit because there is no data to be displayed in the area corresponding to the portion exceeding the length in the row direction of the lower half.
【００５６】上記図５において，比較器５，比較器６及
びオア回路１（２７ａ），アンド回路５（２４ｃ）の構
成において，アンド回路５から“１”が出力されるの
は，ロウレジスタ（ＲＯＷ）１ａとカラムレジスタ（Ｃ
ＯＬＭ）１ｂの値が図７のＢ．の表示画面の下半分の無
表示領域を指定している時であり，この時はアンド回路
５の出力により表示部の表示画面に何も表示しないよう
な指示信号（無表示）が送出される。In the configuration of the comparator 5, the comparator 6, the OR circuit 1 (27a) and the AND circuit 5 (24c) in FIG. 5, the AND circuit 5 outputs "1" in the row register ( ROW) 1a and column register (C
The value of OLM) 1b is B.M. When the non-display area in the lower half of the display screen is designated, at this time, the output of the AND circuit 5 outputs an instruction signal (non-display) indicating that nothing is displayed on the display screen of the display section. .
【００５７】上記したように，９０°時計方向の回転倒
置表示で縦横比が異なる時は，表示メモリの左下を支点
として上下左右とも，ロウ方向またはカラム方向の短い
方の長さで指定される範囲のみが表示部の画面上に表示
されることになり，その長さを越えた部分については表
示されない。このような回路構成では，縦横比が異なる
矩形領域について，９０°回転倒置表示では常に表示さ
れない部分があり不便である。As described above, when the aspect ratio is different in the 90 ° clockwise inverted display, the lower left of the display memory is used as the fulcrum, and the shorter length in the row direction or the column direction is designated as the fulcrum. Only the range is displayed on the screen of the display unit, and the part exceeding the length is not displayed. Such a circuit configuration is inconvenient because there is a portion that is not always displayed in the 90 ° rotated inverted display for rectangular areas having different aspect ratios.
【００５８】これを解決する手段として，図５の加算器
１（２３ｄ）の入力として，ロウ開始レジスタ（ＲＯＷ
Ｓ）２１ａが選択されているが，これだけでなく，「Ｒ
ＯＷＳ＋α」の値を入力する手段を追加すればよい。
「ＲＯＷＳ＋α」を加算器１に入力することにより，上
記図７のＡ．の表示対象領域をα列だけ右に移動させる
ことが可能となる。As a means for solving this, a row start register (ROW) is used as an input of the adder 1 (23d) of FIG.
S) 21a is selected, but not only this but also "R
A means for inputting the value of "OWS + α" may be added.
By inputting “ROWS + α” to the adder 1, A. It is possible to move the display target area of (1) to the right by α columns.
【００５９】また，図７の減算器５の入力として，カラ
ム出力レジスタ（ＣＯＬＥ）３１ｂが選択されている
が，これだけでなく，「ＣＯＬＥ−β」の値を入力する
手段を追加すればよい。「ＣＯＬＥ−β」を減算器５に
入力することにより，図７のＢ．の表示対象領域をβ行
だけ上に移動させることが可能となる。Although the column output register (COLE) 31b is selected as the input of the subtractor 5 in FIG. 7, not only this but a means for inputting the value of "COLE-β" may be added. By inputting “COLE-β” to the subtracter 5, the B.D. It is possible to move the display target area of the above by β lines.
【００６０】次に図８は実施例３の構成図，図９は実施
例３の動作説明図である。この実施例３は，表示メモリ
の中の指定された領域のイメージデータを反時計方向に
９０°回転した方向から見えるようにアドレスを変換す
る例であり，上記図３，図５と同様に主としてアドレス
変換回路の内部構成を示す。Next, FIG. 8 is a configuration diagram of the third embodiment, and FIG. 9 is an operation explanatory diagram of the third embodiment. The third embodiment is an example in which the address is converted so that the image data of the designated area in the display memory can be seen from the direction rotated 90 ° counterclockwise, and mainly in the same manner as in FIGS. 3 and 5 above. The internal structure of an address conversion circuit is shown.
【００６１】図８において，１ａ，１ｂ，２０，２１
ａ，２１ｂ，２２ａ，２２ｂ，２２ｃ，２３ａ，２４
ａ，２４ｂ，２５，２６及び３０，３１ａ，３１ｂ，３
２ａ，３２ｂ，３２ｃ，３３ａ，３４ａ，３４ｂ，３５
の各回路は上記実施例２（図５）の対応する符号と同様
の回路であり，説明を省略する。実施例２と相違する主
な点は，ロウ用領域判別変換回路２０に減算器６（２３
ｅ）が設けられ，カラム用領域判別変換回路３０に加算
器３３ｅが設けられている点である。なお，この実施例
３のイネーブル信号発生回路（ＥＮ）２６は，設定され
た領域を９０°反時計方向に回転倒置した表示を許可す
る時に信号（“１”）を発生する。In FIG. 8, 1a, 1b, 20, 21
a, 21b, 22a, 22b, 22c, 23a, 24
a, 24b, 25, 26 and 30, 31a, 31b, 3
2a, 32b, 32c, 33a, 34a, 34b, 35
The respective circuits are similar to the corresponding reference numerals in the second embodiment (FIG. 5) and the description thereof will be omitted. The main difference from the second embodiment is that the subtracter 6 (23
e) is provided, and the adder 33e is provided in the column area determination conversion circuit 30. The enable signal generation circuit (EN) 26 of the third embodiment generates a signal ("1") when permitting the display in which the set area is rotated 90 degrees counterclockwise and inverted.
【００６２】この実施例３では，図９のＡ．及びＢ．に
示すように表示メモリ５の中に設定された領域５ａ（座
標Ｘij，Ｘil，Ｘkj，Ｘklで囲まれた領域）のデータを
反時計方向に９０°回転して表示部に画面表示させる例
である。この場合，点線の枠（領域５ａ）内では，９０
°反時計方向に倒置表示するため，メモリの読出し順序
を以下のように変更する必要がある。すなわち，Ｘijの
表示位置に対応するデータとしてＸilを読出し，Ｘ
i,j+1 の表示位置に対応するデータとしてＸi+1,lを読
出す。以下，順にＸilの表示位置に対応するデータとし
てＸklを読出す。同様にＸkjの表示位置に対応するデー
タとしてＸilを読出し，Ｘk,j+1 の表示位置に対応する
データとしてＸi+1,j を読出し, 最後にＸklの表示位置
に対応するデータとしてＸkjを読出す。In the third embodiment, the A. And B. As shown in, the data of the area 5a (area surrounded by the coordinates X ij , X il , X kj , and X kl ) set in the display memory 5 is rotated 90 ° in the counterclockwise direction and the screen is displayed on the display unit. This is an example of displaying. In this case, within the dotted frame (area 5a), 90
° It is necessary to change the memory reading order as follows because the display is inverted counterclockwise. That is, X il is read as the data corresponding to the display position of X ij , and X il is read.
X i + 1, l is read as data corresponding to the display position of i, j + 1 . After that, X kl is read in order as the data corresponding to the display position of X il . Similarly, X il is read as the data corresponding to the display position of X kj , X i + 1, j is read as the data corresponding to the display position of X k, j + 1 , and finally it corresponds to the display position of X kl. X kj is read as data.
【００６３】上記の動作を実現するため，実施例１と同
様に図５のロウアドレスの始点と終点が設定されるロウ
開始レジスタ（ＲＯＷＳ）２１ａとロウ終了レジスタ
（ＲＯＷＥ）２１ｂにはそれぞれ「ｊ」と「ｌ（エ
ル）」が設定され，カラムアドレスの始点と終点が設定
されるカラム開始レジスタ（ＣＯＬＳ）３１ａとカラム
終了レジスタ（ＣＯＬＥ）３１ｂにはそれぞれ，「ｉ」
と「ｋ」が設定される。ロウ用領域判別変換回路２０に
おいて，比較器１（２２ａ），比較器２（２２ｂ）は，
上記各実施例１（図３）及び実施例５と同様に動作し，
アンド回路１（２４ａ）はロウレジスタ（ＲＯＷ）１ａ
のアドレスが設定された矩形内のアドレスの場合，２つ
の比較器１，比較器２からそれぞれ“０”が入力するた
め“１”を出力し，設定された矩形を外れたロウアドレ
スの場合“１”を出力する。In order to realize the above operation, the row start register (ROWS) 21a and the row end register (ROWE) 21b in which the starting point and the ending point of the row address of FIG. And “l” are set, and the column start register (COLS) 31a and the column end register (COLE) 31b in which the start and end points of the column address are set are respectively “i”.
And “k” are set. In the row area discrimination conversion circuit 20, the comparator 1 (22a) and the comparator 2 (22b) are
The same operation as in each of the above-described first embodiment (FIG. 3) and fifth embodiment,
The AND circuit 1 (24a) is a row register (ROW) 1a.
When the address is within the set rectangle, “0” is input from each of the two comparators 1 and 2, so that “1” is output. When the row address is outside the set rectangle, “1” is output. 1 ”is output.
【００６４】このアンド回路１の出力はアンド回路２へ
供給され，上記実施例１，実施例２と同様にカラム用領
域判別変換回路３０のカラムアドレスが領域内であるこ
とを表すアンド回路３の出力とイネーブル信号発生回路
（ＥＮ）２６の出力が共に“１”の時“０”を発生しマ
ルチプレクサ（ＭＰＸ１）２５を，減算器６の出力を選
択するよう切替え，アンド回路２の出力が“１”の場合
（設定領域外の場合）は，ロウレジスタ（ＲＯＷ）１ａ
のロウアドレスを選択するよう切替える。The output of the AND circuit 1 is supplied to the AND circuit 2, and the AND circuit 3 that indicates that the column address of the column area discrimination conversion circuit 30 is within the area, as in the first and second embodiments. When both the output and the output of the enable signal generation circuit (EN) 26 are "1", "0" is generated and the multiplexer (MPX1) 25 is switched to select the output of the subtractor 6, and the output of the AND circuit 2 is " 1 "(outside the setting area), the row register (ROW) 1a
Switch to select the row address of.
【００６５】また，カラム用領域判別変換回路３０内の
比較器３，比較器４は，上記実施例１，実施例２と同様
に動作し，カラムレジスタ（ＣＯＬＭ）１ｂのアドレス
が設定された矩形内のアドレスの場合，比較器３，比較
器４からそれぞれ“０”が発生して，アンド回路３から
“１”が出力され，設定された矩形を外れたロウアドレ
スの場合“１”を出力する。Further, the comparator 3 and the comparator 4 in the column area discrimination conversion circuit 30 operate in the same manner as in the first and second embodiments, and a rectangle in which the address of the column register (COLM) 1b is set. In the case of the address inside, "0" is generated from the comparator 3 and the comparator 4, respectively, and "1" is output from the AND circuit 3, and in the case of the row address outside the set rectangle, "1" is output. To do.
【００６６】このアンド回路３の出力はアンド回路４へ
供給され，上記実施例１及び実施例２と同様にロウ用領
域判別変換回路２０において現在のロウアドレスが設定
領域内であることを表すアンド回路１の出力（“１”）
とイネーブル信号発生回路２６の出力が共に“１”の
時，アンド回路４から“０”が発生し，これを受け取っ
たマルチプレクサ（ＭＰＸ２）３５は加算器２の出力を
選択して，アンド回路４の出力が“１”の場合（設定領
域外の場合）は，カラムレジスタＣＯＬＭのロウアドレ
スを選択する。The output of the AND circuit 3 is supplied to the AND circuit 4, which indicates that the current row address is within the set area in the row area discrimination conversion circuit 20 as in the first and second embodiments. Output of circuit 1 (“1”)
When the outputs of the enable signal generating circuit 26 and the enable signal generating circuit 26 are both "1", the AND circuit 4 generates "0", and the multiplexer (MPX2) 35 receiving this selects the output of the adder 2 and If the output of is "1" (outside the setting area), the row address of the column register COLM is selected.
【００６７】表示メモリ５の設定領域５ａ内のデータを
９０°反時計方向に回転倒置して表示するため，減算器
１，２，６及び加算器２によりアドレス変換が行われ
る。すなわち，ロウレジスタ（ＲＯＷ）のアドレスがｊ
からｌ（エル）に進む時に，実際のロウの読出アドレス
とは，ｌ（エル）に固定される代わりにカラムアドレス
がｉからｋに順に進むように変更される。カラムレジス
タ（ＣＯＬＭ）のアドレスがｉからｋに進む時，カラム
の実際の読出アドレスは，ロウアドレスがｌ（エル）か
らｊに逆に進むように変更する。これは，図９のＡ．の
点線の枠内では，ロウアドレスの代わりに，カラムアド
レスが，カラムアドレスの代わりにロウアドレスが使用
されることである。Since the data in the setting area 5a of the display memory 5 is rotated 90 ° counterclockwise and displayed, the address conversion is performed by the subtracters 1, 2, 6 and the adder 2. That is, if the address of the row register (ROW) is j
When going from 1 to 1 (el), the actual row read address is changed so that the column address goes from i to k in order, instead of being fixed to 1 (el). When the address of the column register (COLM) advances from i to k, the actual read address of the column is changed so that the row address advances from l (el) to j in reverse. This is shown in FIG. In the frame of the dotted line of, the column address is used instead of the row address, and the row address is used instead of the column address.
【００６８】具体的には，図８の減算器１は，上記実施
例１及び実施例２と同様に領域内での相対的なロウの値
を発生し，減算器２は領域内での相対的なカラムの値を
発生する。加算器２はカラム開始レジスタ（ＣＯＬＳ）
の値に減算器１の値を加算する結果，ロウレジスタ（Ｒ
ＯＷ）のアドレスがロウ開始レジスタ（ＲＯＷＳ）２１
ａからロウ終了レジスタ（ＲＯＷＥ）２１ｂに向かう
間，カラム開始レジスタ（ＣＯＬＳ）３１ａからカラム
終了レジスタ（ＣＯＬＥ）３１ｂに向かうアドレス情報
を出力することになる。Specifically, the subtractor 1 of FIG. 8 generates a relative row value in the area as in the first and second embodiments, and the subtractor 2 outputs the relative row value in the area. Generate the value of a specific column. The adder 2 is a column start register (COLS)
The result of adding the value of the subtracter 1 to the value of
OW) address is the row start register (ROWS) 21
The address information from the column start register (COLS) 31a to the column end register (COLE) 31b is output while the output from a is toward the row end register (ROWE) 21b.
【００６９】また，減算器６はロウ終了レジスタ（ＲＯ
ＷＳ）２１ａの値から減算器２の出力を減算する結果，
カラムレジスタ（ＣＯＬＭ）１ｂの値がカラム開始レジ
スタ（ＣＯＬＳ）３１ａの値からカラム終了レジスタ
（ＣＯＬＥ）３１ｂの値に向かう間，ロウ開始レジスタ
（ＲＯＷＳ）２１ａの値からロウ終了レジスタ（ＲＯＷ
Ｅ）２１ｂの値に向かうアドレス情報を出力することに
なる。Further, the subtractor 6 uses the row end register (RO
As a result of subtracting the output of the subtractor 2 from the value of WS) 21a,
While the value of the column register (COLM) 1b changes from the value of the column start register (COLS) 31a to the value of the column end register (COLE) 31b, the value of the row start register (ROWS) 21a changes to the row end register (ROW).
E) It outputs the address information toward the value of 21b.
【００７０】実施例３（図８，図９）について以上に説
明した例では，９０°反時計方向に回転倒置して表示す
る領域のロウ（列）方向の長さとカラム（行）方向の長
さが等しい場合であったが，両者の長さが異なる場合
は，上記の制御方法では不十分である。その場合に備え
た構成が図８に設けられており，以下に説明する。In the example described above with respect to the third embodiment (FIGS. 8 and 9), the length in the row direction and the length in the column direction of the region displayed by being turned upside down by 90 ° counterclockwise are shown. However, if the two lengths are different, the above control method is not sufficient. A configuration provided in that case is provided in FIG. 8 and will be described below.
【００７１】９０°反時計方向回転倒置表示の縦横比が
異なる場合図８において，比較器５は，減算器６により
カラムレジスタ（ＣＯＬＭ）１ｂの値が，カラム開始レ
ジスタ（ＣＯＬＳ）３１ａの値からカラム終了レジスタ
（ＣＯＬＥ）３１ｂの値に向かう間，メモリアドレスを
ロウ終了レジスタ（ＲＯＷＥ）２１ｂの値からロウ開始
レジスタ（ＣＯＬＳ）３１ａの値に変換する時，変換し
た結果がロウ開始レジスタ（ＲＯＷＳ）２１ａのアドレ
ス以内にあることを調べるための比較器である。変換結
果が，設定領域内である時，比較器５は“０”を出力
し，アドレスがオーバすると“１”を出力してアドレス
・オーバを知らせる。When the aspect ratio of the 90 ° counterclockwise rotation inverted display is different, in FIG. 8, the subtracter 6 causes the comparator 5 to change the value of the column register (COLM) 1b from the value of the column start register (COLS) 31a. When the memory address is converted from the value of the row end register (ROWE) 21b to the value of the row start register (COLS) 31a while moving toward the value of the column end register (COLE) 31b, the conversion result is the row start register (ROWS). It is a comparator for checking that it is within the address of 21a. When the conversion result is within the set area, the comparator 5 outputs "0", and when the address is over, "1" is output to indicate the address over.
【００７２】また，比較器６は加算器２によりロウレジ
スタ（ＲＯＷ）１ａの値がロウ開始レジスタ（ＲＯＷ
Ｓ）２１ａの値からロウ終了レジスタ（ＲＯＷＥ）２１
ｂの値へ向かう間，メモリアドレスをカラム開始レジス
タ（ＣＯＬＳ）３１ａの値からカラム開始レジスタ（Ｃ
ＯＬＳ）３１ａの値に向かうアドレス情報に変換する時
に，変換した結果がカラム終了レジスタ（ＣＯＬＥ）３
１ｂのアドレス以内にあることを調べるための比較器で
ある。変換結果が，領域内にある時，比較器６は“０”
を出力し，アドレスがオーバすると，“１”を出力して
アドレス・オーバを知らせる。Further, in the comparator 6, the value of the row register (ROW) 1a is changed by the adder 2 to the row start register (ROW).
S) 21a from the row end register (ROWE) 21
While moving to the value of b, the memory address is changed from the value of the column start register (COLS) 31a to the column start register (C
(OLS) 31a When converted to address information toward the value, the conversion result is the column end register (COLE) 3
It is a comparator for checking that it is within the address of 1b. When the conversion result is within the area, the comparator 6 is "0".
Is output, and if the address is over, "1" is output to indicate the address over.
【００７３】オア回路１は比較器５及び比較器６の出力
の論理和をとる回路であり，比較器５または比較器６の
いずれかが“１”を出力する時に“０”を発生する。ア
ンド回路５は，アンド回路２の出力が“０”で，且つオ
ア回路１の出力が“０”の時に“１”を発生する。従っ
てアンド回路５が“１”を発生する時は，ロウレジスタ
（ＲＯＷ）１ａとカラムレジスタ（ＣＯＬＭ）１ｂの値
が９０°反時計方向に回転転倒表示を行うべき領域であ
り，回転倒置のためのデータ読出しにおいてアドレス変
換時にアドレス・オーバが検出されたことを示す。The OR circuit 1 is a circuit which takes the logical sum of the outputs of the comparator 5 and the comparator 6, and generates "0" when either the comparator 5 or the comparator 6 outputs "1". The AND circuit 5 generates "1" when the output of the AND circuit 2 is "0" and the output of the OR circuit 1 is "0". Therefore, when the AND circuit 5 generates "1", the values of the row register (ROW) 1a and the column register (COLM) 1b are 90 ° counterclockwise. Indicates that an address over was detected during address conversion in the data reading.
【００７４】図１０は実施例３の縦横比が異なる場合の
表示メモリと画面表示の対応図である。図１０のＡ．は
ロウ方向の長さがカラム方向の長さより長い時の表示メ
モリの領域と表示部の画面上の表示の対応を示す。図の
ように，表示メモリの設定領域の内容は右上を支点とし
て９０°反時計方向に回転倒置表示されるが，表示メモ
リの左半分の領域の内，カラム方向の長さを越える部分
については画面表示されない。同時に表示部の画面上に
おいても，右半分のカラム方向の長さを越える部分に相
当する領域には表示すべきデータが存在しないため何も
表示されないことを示す。この場合，上記実施例２（図
５）の場合と同様，図８の比較器５，比較器６及びオア
回路１，アンド回路５の構成において，アンド回路５か
ら“１”が出力するのは，ロウレジスタ（ＲＯＷ）１ａ
とカラムレジスタ（ＣＯＬＭ）１ｂの値が図１０のＡ．
の表示画面の右半分の無表示領域を指定している時であ
り，この時アンド回路５の出力により表示部の表示画面
に何も表示しないような指示信号（無表示）が送出され
る。FIG. 10 is a correspondence diagram of the display memory and the screen display when the aspect ratio of the third embodiment is different. A. of FIG. Indicates the correspondence between the display memory area and the display on the screen when the length in the row direction is longer than the length in the column direction. As shown in the figure, the contents of the setting area of the display memory are displayed inverted by 90 ° counterclockwise with the upper right corner as the fulcrum, but of the left half area of the display memory, the part that exceeds the length in the column direction is displayed. The screen is not displayed. At the same time, it indicates that nothing is displayed on the screen of the display unit because there is no data to be displayed in the area corresponding to the portion exceeding the length of the right half in the column direction. In this case, as in the case of the second embodiment (FIG. 5), in the configuration of the comparator 5, the comparator 6, the OR circuit 1, and the AND circuit 5 in FIG. 8, the AND circuit 5 outputs “1”. , Low register (ROW) 1a
And the value of the column register (COLM) 1b is A.
When the non-display area in the right half of the display screen is designated, at this time, the output of the AND circuit 5 outputs an instruction signal (no display) for displaying nothing on the display screen of the display section.
【００７５】図１０のＢ．はロウ方向の長さがカラム方
向の長さより短い時の表示メモリの領域と表示部の画面
上の表示の対応を示す。この場合，表示メモリの内容は
右上を支点として９０°反時計方向に回転倒置表示され
るが，表示メモリの下半分の領域の内，ロウ方向の長さ
を越える部分については画面表示されない。同時に表示
部の画面上においても，下半分のロウ方向の長さを越え
る部分に相当する領域には表示すべきデータが存在しな
いため何も表示されないことを示す。B. of FIG. Indicates the correspondence between the display memory area and the display on the screen when the length in the row direction is shorter than the length in the column direction. In this case, the contents of the display memory are displayed rotated upside down by 90 ° counterclockwise about the upper right as a fulcrum, but the part of the lower half area of the display memory that exceeds the length in the row direction is not displayed on the screen. At the same time, it indicates that nothing is displayed on the screen of the display unit because there is no data to be displayed in the area corresponding to the portion exceeding the length in the row direction of the lower half.
【００７６】上記図８に示す，比較器５，比較器６及び
オアカラム１，アンド回路５の構成において，アンド回
路５から“１”が出力されるのは，ロウレジスタ（ＲＯ
Ｗ）１ａとカラムレジスタ（ＣＯＬＭ）１ｂの値が図１
０のＢ．の表示画面の下半分の無表示領域を指定してい
る時であり，この時はアンド回路５の出力により表示部
の表示画面に何も表示しないような指示信号（無表示）
が送出される。In the configuration of the comparator 5, the comparator 6, the OR column 1, and the AND circuit 5 shown in FIG. 8, the AND circuit 5 outputs "1" in the row register (RO
The values of W) 1a and column register (COLM) 1b are shown in FIG.
B of 0. When the non-display area in the lower half of the display screen of is designated, and at this time, the output of the AND circuit 5 causes an instruction signal (no display) to display nothing on the display screen of the display section.
Is sent.
【００７７】上記したように，９０°時計方向の回転倒
置表示で縦横比が異なる時は，表示メモリの左下を支点
として上下左右とも，ロウ方向またはカラム方向の短い
方の長さで指定される範囲のみが表示部の画面上に表示
されることになり，その長さを越えた部分については表
示されない。このような回路構成では，縦横比が異なる
矩形領域について，９０°時計回転倒置表示では常に表
示されない部分があり不便である。As described above, when the aspect ratio is different in the 90 ° clockwise inverted display, the lower left of the display memory is used as the fulcrum, and the upper, lower, left, and right directions are designated by the shorter length in the row or column direction. Only the range is displayed on the screen of the display unit, and the part exceeding the length is not displayed. Such a circuit configuration is inconvenient because there is a portion that is not always displayed in the 90 ° clockwise inverted display for rectangular areas having different aspect ratios.
【００７８】これを解決する手段として，図８の減算器
６（２３ｅ）の入力として，ロウ終了レジスタ（ＲＯＷ
Ｅ）２１ｂが選択されているが，これだけでなく，「Ｒ
ＯＷＥ−α」の値を入力する手段を追加すればよい。
「ＲＯＷＳ−α」を減算器６（２３ｅ）に入力すること
により，上記図１０のＡ．の表示対象領域をα列だけ左
に移動させることが可能となる。As a means for solving this, a row end register (ROW) is used as an input of the subtracter 6 (23e) in FIG.
E) 21b is selected, but not only this but "R
A means for inputting the value of "OWE-α" may be added.
By inputting “ROWS-α” to the subtracter 6 (23e), the A.D. It is possible to move the display target area of (1) to the left by α columns.
【００７９】また，図８の加算器２の入力として，カラ
ム開始レジスタ（ＣＯＬＳ）３１ａが選択されている
が，これだけでなく，「ＣＯＬＳ＋β」の値を入力する
手段を追加すればよい。「ＣＯＬＳ＋β」を加算器１に
入力することにより，図１０のＢ．の表示対象領域をβ
行だけ下に移動させることが可能となる。Although the column start register (COLS) 31a is selected as the input of the adder 2 in FIG. 8, not only this but a means for inputting the value of "COLS + β" may be added. By inputting “COLS + β” to the adder 1, the B.D. Display target area of β
It is possible to move the line down.
【００８０】上記した実施例１の図３の構成は矩形領域
を反転（１８０°回転倒置）表示するための構成であ
り，実施例２の図５の構成は矩形領域を９０°時計方向
に回転倒置表示する構成であり，実施例３の図８の構成
は矩形領域を９０°反時計方向に回転倒置表示する構成
である。これらの構成を比較すると，図５（実施例２）
の回路は，図３（実施例１）の減算器３を加算器１に変
更し，加算器１及び減算器４（実施例２の減算器５）の
入力を一部入れ換えただけの構成に相当する。同様に，
図８（実施例３）の回路も，図３（実施例１）の減算器
４を加算器２に変更し，加算器２及び減算器６の入力を
一部入れ換えただけの構成に相当する。The configuration of FIG. 3 of the first embodiment described above is a configuration for displaying the rectangular area in reverse (180 ° rotated and inverted), and the configuration of FIG. 5 of the second embodiment rotates the rectangular area 90 ° clockwise. 8 is an inverted display, and the configuration of FIG. 8 of the third embodiment is a configuration in which a rectangular area is rotated and displayed 90 ° counterclockwise in an inverted manner. Comparing these configurations, FIG. 5 (Example 2)
3 has a configuration in which the subtractor 3 of FIG. 3 (Embodiment 1) is changed to an adder 1 and the inputs of the adder 1 and the subtractor 4 (subtractor 5 of Embodiment 2) are partly replaced. Equivalent to. Similarly,
The circuit of FIG. 8 (Embodiment 3) also corresponds to the configuration in which the subtractor 4 of FIG. 3 (Embodiment 1) is changed to the adder 2 and the inputs of the adder 2 and the subtractor 6 are partially replaced. .
【００８１】また，比較器５，比較器６及びオア回路１
とアンド回路５は，矩形領域を９０°時計方向または反
時計方向に移転倒置表示する回路（実施例２の図５及び
実施例３の図８）において，矩形領域の縦横の長さが異
なる場合のアドレス・オーバをチェックするための回路
であり，１８０°回転倒置する回路では不要であるが，
９０°回転倒置表示する回路に共通である。Further, the comparator 5, the comparator 6 and the OR circuit 1
And AND circuit 5 are circuits in which a rectangular area is transferred and inverted 90 ° clockwise or counterclockwise (FIG. 5 of the second embodiment and FIG. 8 of the third embodiment), and the vertical and horizontal lengths of the rectangular area are different. This is a circuit for checking the address over, and it is not necessary for the circuit that inverts 180 degrees, but
It is common to the circuit for 90 ° rotation inversion display.
【００８２】上記により，図３，図５及び図８の回路を
表示方向を１８０°回転倒置，９０°時計方向回転倒置
及び９０°反時計方向回転倒置の各方向へ変更するため
のアドレス変換の共通回路として構成することが可能で
ある。具体的には，図３（実施例１）の回路において，
減算器３，減算器４の入力に選択回路（マルチプレク
サ）を設け，表示モードに応じて減算器１または減算器
２の何れかの入力を選択すれば良い。また，減算器と加
算器は論理的に同一回路であり，回路を加算器として動
作させるか，減算器として動作させるかを外部から制御
するように構成することができる。As described above, the address conversion for changing the display direction of each of the circuits of FIGS. 3, 5 and 8 into 180 ° rotation inversion, 90 ° clockwise rotation inversion and 90 ° counterclockwise rotation inversion is performed. It can be configured as a common circuit. Specifically, in the circuit of FIG. 3 (Example 1),
It suffices to provide a selection circuit (multiplexer) at the inputs of the subtracters 3 and 4 and select either the input of the subtracter 1 or the subtractor 2 according to the display mode. Further, the subtractor and the adder are logically the same circuit, and it can be configured to externally control whether the circuit operates as an adder or a subtractor.
【００８３】次に図１１は実施例４の構成図である。こ
の実施例４では，上記図２のＣ．に示すように，表示画
面を複数の任意の矩形の空間に切り分けて，それぞれに
設定される任意の表示矩形毎に，任意の方向に回転倒置
して表示するようにすると共に，任意に切り出した矩形
区間が表示部上で重なりあっている場合に，重なりあっ
た空間部分について，空間同士の間に優先権を予め付与
して表示するものである。Next, FIG. 11 is a block diagram of the fourth embodiment. In the fourth embodiment, the C.I. As shown in, the display screen is divided into a plurality of arbitrary rectangular spaces, and for each arbitrary display rectangle set for each, the display is rotated and inverted in any direction, and is arbitrarily cut out. When the rectangular sections overlap each other on the display unit, the overlapping space portions are displayed by prioritizing the spaces.
【００８４】図１１において１ａ，１ｂはそれぞれ上記
実施例１〜実施例３と同様にロウアドレス，カラムアド
レスを発生するロウレジスタ（ＲＯＷ），カラムレジス
タ（ＣＯＬＭ），４０〜４３はそれぞれ上記のように実
施例１〜実施例３のアドレスの変換回路を共通化した構
成を備え，複数の表示形態（通常表示，９０°時計方向
回転倒置，１８０°回転倒置，９０°反時計方向回転倒
置）を選択するモード指定信号によりアドレス変換機能
が切替えられる領域１用〜領域４用の各変換回路であ
り，４０ａ〜４３ａは各変換回路から発生するロウアド
レス，４０ｂ〜４３ｂは各変換回路から発生するカラム
アドレス，４０ｃ〜４３ｃは各変換回路においてそれぞ
れに設定された領域内のアドレスに対し変換動作を行っ
ているか，または設定領域外のアドレスであるため変換
動作を行っていないかを表示する変換状態表示信号であ
る。In FIG. 11, 1a and 1b are row registers (ROW), column registers (COLM), and 40 to 43, which generate row addresses and column addresses, respectively, as in the first to third embodiments. In addition, a configuration in which the address conversion circuits of the first to third embodiments are shared is provided, and a plurality of display forms (normal display, 90 ° clockwise inversion, 180 ° rotation inversion, 90 ° counterclockwise rotation inversion) are provided. Reference numerals 40a to 43a are row addresses generated from the respective conversion circuits, and 40b to 43b are columns generated from the respective conversion circuits. Addresses 40c to 43c are performing conversion operation on addresses in the areas set in each conversion circuit, or are set. A conversion status signal indicates whether not converting operation for the address of the outside.
【００８５】４４は各変換回路から発生するロウアドレ
スが入力されると，優先制御回路４５からの選択信号に
より一つを選択して表示メモリ読出し用のロウアドレス
（ＲＯＷ−Ｒ）を発生するマルチプレクサ（ＭＰＸ），
４５は各変換カラム４０〜４３からの変換状態表示信号
を受け取ってＭＰＸ４４，４６に対しどの変換回路から
の出力を選択するかを表す選択信号を発生し，複数の変
換回路で同時に変換を行っている場合（設定領域が重複
している領域）は，予め設定され優先順位に従って，選
択信号を発生する制御を行う優先制御回路，４６は各変
換回路から発生するカラムアドレスが入力されると，優
先制御回路４５からの選択信号により一つを選択して表
示メモリ読出し用のカラムアドレス（ＣＯＬＭ−Ｒ）を
発生するマルチプレクサ（ＭＰＸ）である。When a row address generated from each conversion circuit is input, 44 is a multiplexer which selects one by a selection signal from the priority control circuit 45 and generates a row address (ROW-R) for reading the display memory. (MPX),
45 receives a conversion state display signal from each of the conversion columns 40 to 43, generates a selection signal indicating to which MPX 44, 46 the output from which conversion circuit is selected, and performs conversion by a plurality of conversion circuits simultaneously. When the column addresses generated by the respective conversion circuits are input, the priority control circuit 46 controls the generation of the selection signal according to the preset priority order. A multiplexer (MPX) for selecting one by a selection signal from the control circuit 45 and generating a column address (COLM-R) for reading the display memory.
【００８６】変換回路４０〜４３にはそれぞれに表示画
面内の任意の空間に対応する表示メモリ内の矩形領域
（領域１〜領域４という）の設定入力Ｓ１〜Ｓ４，及び
領域１〜領域４に対応する画面上での表示形態（通常表
示，９０°時計方向回転倒置，１８０°回転倒置，９０
°反時計方向回転倒置の何れか）を指定するモード指定
入力Ｍ１〜Ｍ４が供給される。これにより各変換回路４
０〜４３はロウレジスタ１ａ及びカラムレジスタ１ｂか
ら発生する表示メモリを走査するアドレス（左上の位置
から水平に走査して順番に右下の位置までのアドレス）
を並列に受け取り，ロウ及びカラムの各アドレスが各変
換回路に設定された矩形領域内の場合は，それぞれ設定
されたモードに対応するアドレス変換出力を発生し，設
定された領域でない場合は，変換を行わず入力されたア
ドレスをそのまま出力する。In the conversion circuits 40 to 43, the setting inputs S1 to S4 and the regions 1 to 4 of the rectangular regions (referred to as regions 1 to 4) in the display memory corresponding to the arbitrary spaces in the display screen are input. Display on the corresponding screen (normal display, 90 ° clockwise inversion, 180 ° rotation inversion, 90
° Mode designation inputs M1 to M4 designating any one of (counterclockwise rotation inversion) are supplied. As a result, each conversion circuit 4
0 to 43 are addresses for scanning the display memory generated from the row register 1a and the column register 1b (addresses horizontally scanned from the upper left position to the lower right position in order)
Are received in parallel, and when the row and column addresses are within the rectangular area set for each conversion circuit, the address conversion output corresponding to the set mode is generated, and if not, the conversion is performed. The input address is output as is without performing.
【００８７】図１１の構成により，上記図２のＣ．に示
すように４つの領域ａ〜ｄにそれぞれ異なるモードで表
示を行うことができる。その場合，図１１の各変換回路
４０〜４３の領域設定入力Ｓ１〜Ｓ４により図２のＣ．
のａ〜ｄの各領域を表す数値を内部のレジスタ（上記図
３，図５，図８のロウ開始レジスタ２１ａ，ロウ終了レ
ジスタ２１ｂ及びカラム開始レジスタ３１ａ，カラム終
了レジスタ３１ｂ）に設定し，領域ａが設定された変換
回路４０は正常表示モード，領域ｂが設定された変換回
路４１は１８０°転倒表示，領域ｃが設定された変換回
路４２は９０°時計方向回転倒置，領域ｄが設定された
変換回路４３は反時計方向回転倒置の各モードが設定さ
れる。With the configuration of FIG. 11, the C.I. As shown in FIG. 4, display can be performed in the four areas a to d in different modes. In that case, by the area setting inputs S1 to S4 of the conversion circuits 40 to 43 shown in FIG.
Numerical values representing the areas a to d are set in the internal registers (the row start register 21a, the row end register 21b, the column start register 31a, and the column end register 31b in FIGS. 3, 5, and 8 above), and the areas are set. The conversion circuit 40 in which a is set is in the normal display mode, the conversion circuit 41 in which the area b is set is displayed in a 180 ° inverted display, the conversion circuit 42 in which the area c is set is rotated by 90 ° in the clockwise direction, and the area d is set. The conversion circuit 43 is set in each mode of counterclockwise rotation and inversion.
【００８８】また，優先制御回路４５は，変換回路４２
（領域ｃ）を最上位，次が変換回路４１（領域ｂ），そ
の後に変換回路４０（領域ａ）という順位に設定され
る。こうして，図２のＣ．のように，領域ｃと領域ｂの
設定領域が重なる部分では領域ａが表面に表示され，領
域ｂは隠されてしまう。同様に，領域ｂと領域ａが重な
る部分では，領域ｂの内容が表面に表示され，領域ａの
内容は隠される。Further, the priority control circuit 45 includes a conversion circuit 42
The order is set such that (area c) is the highest, conversion circuit 41 (area b) is next, and conversion circuit 40 (area a) is next. Thus, the C.I. As described above, the area a is displayed on the surface and the area b is hidden in the portion where the set areas of the area c and the area b overlap. Similarly, in the portion where the area b and the area a overlap, the content of the area b is displayed on the surface and the content of the area a is hidden.
【００８９】なお，上記の各変換回路４０〜４３の構成
として，表示モードが固定されている場合は，上記の各
実施例１〜実施例３に示す回路の中から対応する回路を
備える専用の回路を使用してもよい。As a configuration of each of the conversion circuits 40 to 43 described above, when the display mode is fixed, a dedicated circuit having a corresponding circuit among the circuits shown in each of the above-described first to third embodiments is provided. Circuitry may be used.
【００９０】上記の図１１の構成では表示部内の画面を
複数の空間に区切って，各々の空間を，指定する任意の
方向に回転倒置して表示するための表示制御をハードウ
ェア回路により実現する構成を示したが，ハードウェア
回路によらない方法を次の図１２により説明する。In the configuration of FIG. 11 described above, the display in the display section is divided into a plurality of spaces, and each of the spaces is rotated and inverted in any designated direction to be displayed by a hardware circuit. Although the configuration is shown, a method not using a hardware circuit will be described with reference to FIG.
【００９１】図１２はハードウェア回路によらない回転
倒置表示方法の説明図である。図１２において，５０〜
５３で示す論理表示装置１〜論理表示装置４は，論理的
な表示装置，５４は実表示装置の表示メモリを表す。各
論理表示装置５０〜５３の論理表示に対応して実表示装
置の表示メモリ５４上に任意の矩形領域ａ〜ｄを切り出
し，その領域中に論理表示装置上の表示したい部分のデ
ータを転送することで，実装置上に表示が可能となる。FIG. 12 is an explanatory diagram of a rotation inversion display method that does not rely on a hardware circuit. In FIG. 12, 50-
The logical display devices 1 to 4 shown by 53 are logical display devices, and 54 is a display memory of an actual display device. Corresponding to the logical display of each of the logical display devices 50 to 53, arbitrary rectangular areas a to d are cut out on the display memory 54 of the actual display device, and the data of the portion to be displayed on the logical display device is transferred to the area. This allows the display on the actual device.
【００９２】このとき，論理表示装置５０〜５３上のデ
ータを実装置上の表示メモリ５４に転送する時，予め回
転倒置表示を意識して，転送時にアドレス変換を行いな
がら表示メモリ５４上にデータを転送することにより，
簡単に回転倒置表示が可能となる。この場合のアドレス
変換は，テーブルを用いた従来のソフトウェアを応用す
ることにより実現できる。At this time, when the data on the logical display devices 50 to 53 is transferred to the display memory 54 on the actual device, the data is stored on the display memory 54 while performing address conversion at the time of transfer while paying attention to the rotation and inverted display in advance. By transferring
It is possible to easily rotate and invert the display. The address conversion in this case can be realized by applying conventional software that uses a table.
【００９３】こうして，実表示メモリ５４上に各論理表
示装置５０〜５３からのデータ転送を受け取り，その時
に回転倒置が行われると，この実表示メモリ５４の各領
域ａ〜ｄのデータはそれぞれ回転倒置されているので，
表示部に表示する時は，表示メモリの内容は，順番に応
じて左上から右下へと順番に読出しが行われるだけで，
各領域に対応する部分は回転倒置して表示される。In this way, when the data transfer from each of the logical display devices 50 to 53 is received on the actual display memory 54 and the rotation inversion is performed at that time, the data in the respective areas a to d of the actual display memory 54 are rotated respectively. Because it is upside down,
When displaying on the display unit, the contents of the display memory are read out in order from upper left to lower right according to the order,
The parts corresponding to the respective areas are displayed in a rotated and inverted manner.
【００９４】[0094]
【発明の効果】本発明によれば通常の方向に表示データ
が格納された表示メモリ内の任意の指定した領域の表示
内容を，別のメモリを使用することなく通常の表示方向
とは１８０°反転倒置して表示するよう読出して表示す
る制御が簡易な構成により実現でき，１台の表示部を卓
上においた場合，従来のように表示部の向きを変えるこ
となく向き合って座る相手側が直ちに表示内容を理解さ
せることができる。According to the present invention, the display contents of any designated area in the display memory in which the display data is stored in the normal direction are 180 ° from the normal display direction without using another memory. It is possible to realize the control of reading and displaying so that the display is inverted upside down with a simple configuration. When one display unit is placed on a table, the other side sitting face-to-face is immediately displayed without changing the direction of the display unit as in the past. Can understand the contents.
【００９５】同様に，表示メモリの任意の領域の表示内
容を９０°時計方向に回転倒置した表示や，９０°反時
計方向に回転倒置した表示を表示部に表示する制御を簡
易な構成により実現でき，各方向から表示内容を理解す
ることができる。Similarly, it is possible to realize the control of displaying the display content of an arbitrary area of the display memory rotated 90 ° clockwise and inverted and the display rotated 90 ° counterclockwise and inverted on the display unit with a simple structure. It is possible to understand the displayed contents from each direction.
【００９６】また，表示メモリ内の複数の任意の指定さ
れた領域内の表示内容を，それぞれ指定された方向に同
時に回転表示することが可能となり，複数の方向から表
示内容を同時に読み取ることができる。Further, the display contents in a plurality of arbitrarily designated areas in the display memory can be simultaneously rotated and displayed in respective designated directions, and the display contents can be read simultaneously from a plurality of directions. .
【図１】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.
【図２】本発明による表示方向を変換した表示例を示す
図である。FIG. 2 is a diagram showing a display example in which a display direction is changed according to the present invention.
【図３】実施例１の構成図である。FIG. 3 is a configuration diagram of a first embodiment.
【図４】実施例１の動作説明図である。FIG. 4 is an operation explanatory diagram of the first embodiment.
【図５】実施例２の構成図である。FIG. 5 is a configuration diagram of a second embodiment.
【図６】実施例２の動作説明図である。FIG. 6 is an operation explanatory diagram of the second embodiment.
【図７】実施例２の縦横比が異なる場合の表示メモリと
画面表示の対応を示す図である。FIG. 7 is a diagram showing a correspondence between a display memory and a screen display when the aspect ratio is different according to the second embodiment.
【図８】実施例３の構成図である。FIG. 8 is a configuration diagram of a third embodiment.
【図９】実施例３の動作説明図である。FIG. 9 is an operation explanatory diagram of the third embodiment.
【図１０】実施例３の縦横比が異なる場合の表示メモリ
と画面表示の対応図である。FIG. 10 is a correspondence diagram of a display memory and a screen display when the aspect ratio is different according to the third embodiment.
【図１１】実施例４の構成図である。FIG. 11 is a configuration diagram of a fourth embodiment.
【図１２】ハードウェア回路によらない回転倒置表示方
法の説明図である。FIG. 12 is an explanatory diagram of a rotation inversion display method that does not rely on a hardware circuit.
【図１３】従来例の説明図である。FIG. 13 is an explanatory diagram of a conventional example.
【図１４】画面全体を上下倒置表示する従来例を示す図
である。FIG. 14 is a diagram showing a conventional example in which the entire screen is displayed upside down.
【符号の説明】 １ アドレスレジスタ １ａ ロウレジスタ １ｂ カラムレジスタ ２ アドレス変換部 ３ 領域判別変換回路 ３ａ ロウ用領域判別変換回路 ３ｂ カラム用領域判別変換回路 ４ 領域設定部 ５ 表示メモリ ６ 表示部[Description of Codes] 1 address register 1a row register 1b column register 2 address conversion unit 3 area discrimination conversion circuit 3a row area discrimination conversion circuit 3b column area discrimination conversion circuit 4 area setting unit 5 display memory 6 display unit
Claims (5)
み出して表示部に表示する表示装置において，表示メモ
リの表示データの読み出し用のロウアドレスとカラムア
ドレスを順番に発生するアドレスレジスタを備え，前記
表示部の表示画面の任意の矩形領域に対応する前記表示
メモリ内の矩形領域が設定される領域設定部と，前記ア
ドレスレジスタから発生するアドレスを入力して表示メ
モリの読出しアドレスを発生する領域判別変換回路とを
備えたアドレス変換部を設け，前記領域判別変換回路
は，入力されたアドレスを判別して前記領域設定部に設
定された領域内のアドレスである場合は，前記入力され
たアドレスを前記表示部において通常の表示方向と異な
る方向に表示するようアドレスを変換し，前記設定され
た領域外のアドレスの場合は入力されたアドレスをその
まま通過させることを特徴とする表示装置における表示
制御方式。1. A display device for reading display data stored in a display memory and displaying the display data on a display unit, comprising an address register for sequentially generating a row address and a column address for reading the display data of the display memory, An area setting unit in which a rectangular area in the display memory corresponding to an arbitrary rectangular area of the display screen of the display unit is set, and an area determination in which an address generated from the address register is input to generate a read address of the display memory An address conversion unit including a conversion circuit is provided, and the area discrimination conversion circuit discriminates the input address, and when the address is within the area set in the area setting unit, the input address Addresses are converted so that they are displayed in a direction different from the normal display direction on the display unit, and the addresses outside the set area are converted. In this case, the display control method in the display device is characterized in that the inputted address is passed as it is.
路は，表示メモリ内の前記領域設定部に設定された領域
の表示データを通常の表示方向に対し，９０°時計方向
に回転倒置して表示するか，１８０°回転倒置して表示
するか，または９０°反時計方向に回転倒置して表示す
るかの何れかの表示を行うためのアドレス変換を行うこ
とを特徴とする表示装置における表示制御方式。2. The area discrimination conversion circuit according to claim 1, wherein the display data of the area set in the area setting unit in the display memory is rotated and inverted by 90 ° clockwise with respect to the normal display direction. Display in a display device characterized by performing address conversion for performing either display, 180 ° rotated inverted display, or 90 ° counterclockwise rotated inverted display control method.
ス変換部を複数個設け，各アドレス変換回路の領域設定
部に前記表示メモリの任意の矩形領域を個別に設定し，
各アドレス変換部の領域判別変換回路はそれぞれに設定
された領域内の表示メモリのデータを予め決められた方
向に回転倒置する回路を備え，前記複数の各アドレス変
換部の各領域判別変換回路から発生する変換アドレスを
表示メモリの読出しアドレスとして出力することによ
り，表示部の異なる任意の領域にそれぞれ表示する方向
が異なるデータを表示することを特徴とする表示装置に
おける表示制御方式。3. The address conversion unit according to claim 1, wherein a plurality of the address conversion units are provided, and an arbitrary rectangular area of the display memory is individually set in the area setting unit of each address conversion circuit,
The area discrimination conversion circuit of each address conversion unit includes a circuit for rotating and inverting the data of the display memory in the area set in each direction in a predetermined direction. A display control method for a display device, wherein the generated conversion address is output as a read address of the display memory to display data in different directions in different arbitrary areas of the display unit.
部から出力される複数のアドレス信号の一つを選択する
マルチプレクサと，前記マルチプレクサに対し選択制御
信号を発生する優先制御回路を設け，前記優先制御回路
に予め複数のアドレス変換部の間の優先順位を設定し，
前記複数のアドレス変換部は，それぞれの設定領域内の
アドレス変換をしているか否かを表す状態表示信号を前
記優先制御回路に供給し，発生するアドレスを前記マル
チプレクサへ供給し，前記優先制御回路は，前記各状態
表示信号と前記設定された優先順位に従って，前記複数
のアドレス変換部から発生するアドレスの一つを選択す
ることを特徴とする表示装置における表示制御方式。4. A multiplexer for selecting one of a plurality of address signals output from a plurality of address conversion units, and a priority control circuit for generating a selection control signal for the multiplexer, the priority control circuit according to claim 3. The priority order among a plurality of address conversion units is set in the control circuit in advance,
The plurality of address conversion units supply a state display signal indicating whether or not the address conversion is performed in each set area to the priority control circuit, supply a generated address to the multiplexer, and output the priority control circuit. Is a display control method in a display device, wherein one of the addresses generated from the plurality of address conversion units is selected according to each of the status display signals and the set priority.
なる方向に回転倒置の表示を行うための表示メモリのア
ドレスを変換する前記アドレス変換部は，領域設定用に
ロウ開始及びロウ終了アドレスを設定するロウ設定用レ
ジスタと，カラム開始及びカラム終了アドレスを設定す
るカラム設定用レジスタとを備え，前記領域判別変換回
路は，ロウ用領域判別変換回路とカラム用領域判別変換
回路とで構成され，ロウ用領域判別変換回路は，それぞ
れ前記アドレスレジスタのロウアドレスが前記領域設定
されたロウの領域であることを検出する回路の出力と前
記カラム用領域判別変換回路からの設定されたカラムの
領域であることを検出する信号とにより，演算回路を組
合せたロウアドレス変換回路の出力を読出し用のロウア
ドレスとして発生し，カラム用領域判別変換回路は，そ
れぞれ前記アドレスレジスタのカラムアドレスが前記領
域設定されたカラムの領域であることを検出する回路の
出力と前記ロウ用領域判別変換回路からの設定されたカ
ラムの領域であることを検出する信号とにより，演算回
路を組合せたカラムアドレス変換回路の出力を読出し用
のカラムアドレスとして発生することを特徴とする表示
装置における表示制御方式。5. The address conversion unit according to claim 2, which converts an address of a display memory for performing a display of a rotation inversion in a direction different from the normal direction, uses a row start address and a row end address for area setting. A row setting register to be set and a column setting register to set column start and column end addresses are provided, and the area discrimination conversion circuit is composed of a row area discrimination conversion circuit and a column area discrimination conversion circuit. The row area discrimination conversion circuit outputs the output of the circuit for detecting that the row address of the address register is the row area set in the area and the column area set by the column area discrimination conversion circuit. The output of the row address conversion circuit, which is a combination of the arithmetic circuits, is generated as a row address for reading in response to the signal that detects the presence. The column area discriminating and converting circuit outputs the output of the circuit for detecting that the column address of the address register is the area of the column for which the area has been set, and the set column area from the row area discriminating and converting circuit. A display control method in a display device, wherein an output of a column address conversion circuit combined with an arithmetic circuit is generated as a read column address in response to a signal for detecting that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6325417A JPH08179753A (en) | 1994-12-27 | 1994-12-27 | Display control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6325417A JPH08179753A (en) | 1994-12-27 | 1994-12-27 | Display control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08179753A true JPH08179753A (en) | 1996-07-12 |
Family
ID=18176621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6325417A Withdrawn JPH08179753A (en) | 1994-12-27 | 1994-12-27 | Display control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08179753A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012073147A (en) * | 2010-09-29 | 2012-04-12 | Gunze Ltd | Measurement display device |
| JP2015028641A (en) * | 1998-09-08 | 2015-02-12 | モバイルメディア アイディアズ リミティド ライアビリティ カンパニー | Image display device |
-
1994
- 1994-12-27 JP JP6325417A patent/JPH08179753A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015028641A (en) * | 1998-09-08 | 2015-02-12 | モバイルメディア アイディアズ リミティド ライアビリティ カンパニー | Image display device |
| JP2012073147A (en) * | 2010-09-29 | 2012-04-12 | Gunze Ltd | Measurement display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007048300A (en) | On-screen transparent keyboard interface | |
| JP2000089748A (en) | Image processor and method therefor | |
| US5508714A (en) | Display control apparatus for converting CRT resolution into PDP resolution by hardware | |
| JPS6120885B2 (en) | ||
| US5621866A (en) | Image processing apparatus having improved frame buffer with Z buffer and SAM port | |
| US20060187239A1 (en) | System and method for improving visual appearance of efficient rotation algorithm | |
| JPH08179753A (en) | Display control system | |
| US5317748A (en) | Information processing apparatus for performing two-way interruption processing | |
| JPH08272515A (en) | Information processor provided with plural display devices having input function | |
| KR100315131B1 (en) | Image display unit for displaying simultaneously plural images | |
| KR950012663B1 (en) | Cross-bar network picture image system and access control method thereof | |
| US5812829A (en) | Image display control system and memory control capable of freely forming display images in various desired display modes | |
| JP2582743B2 (en) | Image processing device | |
| JP2510219B2 (en) | Image processing device | |
| KR920000577B1 (en) | Horizantal divided processing system of multi-screen | |
| JP2821121B2 (en) | Display control device | |
| JP2943632B2 (en) | Image display control device | |
| JPH0651751A (en) | Image display device | |
| JPH06318067A (en) | Promotion tool | |
| JPH02163793A (en) | Graphics display device | |
| JP2891542B2 (en) | Image processing method and apparatus | |
| JP3229341B2 (en) | Display control device and display control method | |
| JPH087095A (en) | Character and pattern display device | |
| JPH0213317B2 (en) | ||
| JPH0566732A (en) | Display control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020305 |