JPH08179718A

JPH08179718A - 表示装置

Info

Publication number: JPH08179718A
Application number: JP32343194A
Authority: JP
Inventors: Yasushi Shiraishi; 泰白石
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-12-26
Filing date: 1994-12-26
Publication date: 1996-07-12

Abstract

(57)【要約】【目的】表示ユニットと制御ユニットとの間を結ぶ信
号線の数を増加させることなく、表示パネルにおいて中
間調の表示を行うことができる表示装置を提供する。【構成】中間調の表示を行うことができる表示装置５
１は、表示ユニット５２に、表示画素６６における各画
素に表示を行うための階調表示データを格納するカラー
ルックアップテーブル６２を含んで構成される。カラー
ルックアップテーブル６２に格納されている各階調表示
データによって構成される中間色データのアドレスを示
す信号を伝送する信号線と、表示ユニット５２を制御す
る信号を伝送する信号線とを用いて、表示ユニット５２
と制御ユニット５３とを接続することによって、表示パ
ネル５６に中間色の表示を行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多色表示を行うことが
できる表示装置に関する。

【０００２】

【従来の技術】図７は、典型的な従来例である表示装置
１１の構成を示すブロック図である。表示装置１１は、
表示ユニット１２と、制御ユニット１３とを含んで構成
され、表示ユニット１２と制御ユニット１３とは信号ケ
ーブル１４によって接続される。表示ユニット１２は、
液晶表示パネル１６と、複数のソースドライバ１７と、
複数のゲートドライバ１８と、パネルコントローラ１９
と、電源回路２０とを含んで構成される。表示ユニット
１２には、制御ユニット１３から制御信号である中間色
データと、垂直同期信号ＶＳ、水平同期信号ＨＳ、表示
期間を示す信号ＤＥ、およびクロック信号ＣＬＫとが供
給される。

【０００３】液晶表示パネル１６は、表示画素２６がｎ
行ｍ列にわたって形成され、各表示画素２６はそれぞれ
赤色画素２７、緑色画素２８、および青色画素２９によ
って形成される。赤色画素２７、緑色画素２８および青
色画素２９はそれぞれ２５６階調の階調表示が可能であ
るので、それぞれの表示画素２６において、約１６７０
万色を表示することができる。各画素において２５６階
調の階調表示を行うためにそれぞれ８ビットの階調表示
データが用意される。すなわち、１つの表示画素に表示
を行うために２４ビットの中間色データが用意される。

【０００４】ソースドライバ１７は、液晶表示パネル１
６と３ｍ本の信号線によって接続され、各信号線を介し
て各画素に前記階調表示データに基づいた電圧を印加す
る。ゲートドライバ１８は、液晶表示パネル１６とｎ本
の信号線によって接続され、垂直同期信号ＶＳによって
規定される垂直走査期間において、線順次に選択電圧を
印加する。パネルコントローラ１９は、制御ユニット１
３から供給される制御信号に基づいて、ソースドライバ
１７とゲートドライバ１８とを制御する信号を作成す
る。電源回路２０は各レベルの電圧を作成し、ソースド
ライバ１７およびゲートドライバ１８へと供給する。電
源回路２０は、ゲートドライバ１８には選択電圧および
非選択電圧を供給し、ソースドライバ１７には各画素に
印加される２５６種類の階調電圧を供給する。

【０００５】制御ユニット１３は、ＣＰＵ（Central Pr
ocessing Unit）バス３１と、ディスプレイコントロー
ラ３２と、ビデオＲＡＭ（Random Access Memory）３３
と、カラールックアップテーブル（ＣＬＴ）３４とを含
んで構成される。ＣＰＵバス３１は、ディスプレイコン
トローラ３２およびカラールックアップテーブル３４に
接続され、ＣＰＵ（図示せず）から与えられる命令およ
びカラールックアップテーブル３４に格納される中間色
データなどを伝送する。ディスプレイコントローラ３２
は、ビデオＲＡＭ３３におけるデータの書込み、読出し
などの制御を行い、またＣＰＵからの指示に従って各同
期信号およびクロック信号ＣＬＫを発生する。

【０００６】ビデオＲＡＭ３３は、画像表示のためのメ
モリであり、各表示画素２６が表示する情報が貯えられ
る。表示装置１１において、ビデオＲＡＭ３３に貯えら
れる情報は、各表示画素２６に表示を行うための２４ビ
ットから成る中間色データ自身ではなく、中間色データ
を格納しているカラールックアップテーブル３４のアド
レスを示す８ビットのデータである。カラールックアッ
プテーブル３４は、たとえば２５６×２４ビットの容量
を持つＲＡＭを含んで構成され、当該ＲＡＭには予めＣ
ＰＵからの指示によって２５６個の２４ビットから成る
中間色データが格納される。カラールックアップテーブ
ル３４に格納される中間色データは２５６個であるの
で、液晶表示パネル１６に同時に表示される色数は２５
６色となる。カラールックアップテーブル３４におい
て、中間色データが格納される領域には８ビットから成
るアドレス値が対応付けられる。ビデオＲＡＭ３３から
８ビットのアドレス値をカラールックアップテーブル３
４へと入力することで、該当するアドレスに格納されて
いる２４ビットの中間色データへと変換することができ
る。

【０００７】図８は、ＣＰＵの指示によってカラールッ
クアップテーブル３４に書込みが行われる際の各信号の
タイミングチャートである。カラールックアップテーブ
ル３４には、液晶表示パネル１６に表示が行われるより
も先に、中間色データが記憶される。時刻ｔ５０におい
て、図８（１）に示すクロック信号ＣＬＫが立上ると、
図８（４）に示すＣＰＵデータＣＰの伝送が開始され、
カラールックアップテーブル３４のたとえば２５６番目
の領域に格納される中間色データがカラールックアップ
テーブル３４に入力される。ＣＰＵデータＣＰは、カラ
ールックアップテーブル３４のアドレスを示すデータＡ
Ｄと、データＡＤによって指定されるアドレスに格納さ
れ、赤色画素２７に供給される階調表示データであるデ
ータＲＤと、緑色画素２８に供給されるデータＧＤと、
青色画素２９に供給されるデータＢＤとによって構成さ
れる。

【０００８】時刻ｔ５０から時刻ｔ５１までの期間Ｔ４
１においては、伝送中のデータが格納されるアドレスを
示すデータＡＤが伝送される。時刻ｔ５１から時刻ｔ５
２までの期間Ｔ４２においては、データＲＤが伝送さ
れ、同様に時刻ｔ５２から時刻ｔ５３までの期間Ｔ４３
においてはデータＧＤが、時刻ｔ５３から時刻ｔ５４ま
での期間Ｔ４４においてはデータＢＤがそれぞれ伝送さ
れる。時刻ｔ５１から時刻ｔ５４までの期間Ｔ４５にお
いて、図８（５）に示すデータＡＤによって示されるカ
ラールックアップテーブル３４の領域に、図８（６）に
示すデータＲＤ、図８（７）に示すデータＧＤ、図８
（８）に示すデータＢＤがそれぞれ格納される。カラー
ルックアップテーブル３４に２５６個分の中間色データ
の格納が終了したため、図８（２）に示す垂直同期信号
ＶＳが時刻ｔ５５から時刻ｔ５６までの期間Ｔ４６の間
ハイレベルとなり、当該期間における時刻ｔ５７でクロ
ック信号ＣＬＫが立上ることによって垂直走査期間が開
始され、次のクロック信号ＣＬＫの立上りである時刻ｔ
５８から図８（３）に示す水平同期信号ＨＳがハイレベ
ルとなり、表示パネル１６における１行目の水平表示が
開始される。

【０００９】図９は、カラールックアップテーブル３４
における各信号のタイミングチャートである。時刻ｔ６
０における図９（１）に示すクロック信号ＣＬＫの立上
りから時刻ｔ６１までの期間Ｔ５１において、図９
（４）に示す表示画素データＰＩがカラールックアップ
テーブル３４へと伝送される。表示画素データＰＩは、
カラールックアップテーブル３４に格納されている中間
色データのアドレスを示すデータである。期間Ｔ５１に
おいて伝送される表示画素データＰＩが、たとえばｋ
（１≦ｋ≦ｎ）行目のｍ番目のデータであるとすると、
当該データの伝送が終了する時刻ｔ６１において信号Ｄ
Ｅが立下り、時刻ｔ６４までの期間Ｔ５２の間ローレベ
ルとなり、水平ブランキング期間となる。また、期間Ｔ
５１においては、図９（５），（６），（７）に示され
る液晶表示パネル１６のｋ行目のｍ−１番目の表示画素
における各画素に供給される階調表示データであるデー
タＲＤ，ＧＤ，ＢＤが、パネルコントローラ１９へと伝
送される。

【００１０】期間Ｔ５１において、カラールックアップ
テーブル３４へと伝送されたｋ行目のｍ番目のデータ
は、カラールックアップテーブル３４において変換さ
れ、時刻ｔ６１から時刻ｔ６２までの期間Ｔ５３におい
て対応するデータＲＤ，ＧＤ，ＢＤとして伝送される。
すなわち、パネルコントローラ１９へと伝送される各デ
ータは、クロック信号ＣＬＫの１周期分遅れる。

【００１１】また、時刻ｔ６２においては、信号ＤＥが
ローレベルであるため、クロック信号ＣＬＫの立上りに
よって図９（２）に示す水平同期信号ＨＳが立下り、時
刻ｔ６３までの期間Ｔ５４において水平同期信号ＨＳが
ローレベルとなる。時刻ｔ６３以後、水平同期信号ＨＳ
はハイレベルとなり、時刻ｔ６４におけるクロック信号
ＣＬＫの立上りとともに信号ＤＥがハイレベルとなり、
ｋ＋１行目の表示画素データＰＩがカラールックアップ
テーブル３４へと伝送され始める。時刻ｔ６４から時刻
ｔ６５までの期間Ｔ５５において、カラールックアップ
テーブル３４へと伝送される表示画素データＰＩから変
換されたデータＲＤ，ＧＤ，ＢＤは、時刻ｔ６５から時
刻ｔ６６までの期間Ｔ５６において、パネルコントロー
ラ１９へと伝送される。

【００１２】

【発明が解決しようとする課題】上述のように構成され
た表示装置１１においては、表示ユニット１２と制御ユ
ニット１３との間は信号ケーブル１４によって接続され
ており、フルカラー表示（１６７０万色表示）を行うた
めには、１表示画素を構成する３つの画素においてそれ
ぞれ２５６階調の表示を行わなければならず、各画素に
ついて８本のデータ線、すなわち１表示画素について２
４本のデータ線が必要となる。表示装置１１では、表示
可能な色の増加に伴いデータ線の数が増加し、製造コス
トの増加、実装面での困難さを招く。また、中間色デー
タは、数十ＭＨｚの高周波によってデジタル伝送される
ため振幅が大きく、データ線数の増加に伴って不要輻射
による他の回路への影響が問題となる。

【００１３】本発明の目的は、表示を行う表示ユニット
と、表示を行うための制御信号を供給する制御ユニット
との間を結ぶ信号線の数を増加させることなく、表示ユ
ニットにおいて多色表示を行うことができる表示装置を
提供することである。

【００１４】

【課題を解決するための手段】本発明は、表示ユニット
と、表示ユニットを駆動するための制御信号を出力する
制御ユニットとを備え、ユニット間は信号ケーブルで接
続される表示装置において、前記表示ユニットは、中間
調表示が可能な赤色画素、緑色画素、および青色画素に
よって構成された表示画素が行列状に複数個配列された
表示パネルと、赤色画素、緑色画素、および青色画素の
それぞれの階調レベルを決定する３つの階調表示データ
から成る中間色データを予め定める数記憶し、制御ユニ
ットからの制御信号に基づいて中間色データを出力する
記憶手段と、制御ユニットから与えられる制御信号およ
び前記記憶手段から与えられる中間色データに基づい
て、表示画素を駆動して中間色を表示する駆動手段とを
含み、前記制御ユニットは、駆動する表示画素を指定す
る表示画素指定信号と、前記記憶手段から出力する中間
色データを指定する色指定信号とを制御信号として出力
することを特徴とする表示装置である。また、本発明の
制御ユニットは、表示パネルの全表示画素を駆動する垂
直表示期間を規定する垂直同期信号と、１行分の表示画
素を駆動する水平表示期間を規定する水平同期信号と、
色指定信号の送信タイミングを規定するクロック信号と
を表示画素指定信号として出力し、前記垂直同期信号、
水平同期信号、およびクロック信号に同期させて１行分
の表示画素毎に色指定信号を出力し、さらに、表示動作
の開始にあたって、１行分の色指定信号同士の間に、前
記記憶手段に記憶させる中間色データを重畳して送信す
ることを特徴とする。

【００１５】

【作用】本発明に従えば、制御ユニットから表示ユニッ
トを駆動するための制御信号として出力される色指定信
号と表示画素指定信号とは、信号ケーブルを介して表示
ユニットへと送られる。色指定信号によって記憶手段に
予め定める数記憶されている中間色データが指定され、
当該中間色データは駆動手段へと与えられる。駆動手段
は表示画素指定信号によって指定された表示画素を構成
する赤色画素、緑色画素、および青色画素を、中間色デ
ータを構成する階調表示データによって決定される階調
レベルに応じて駆動し、これによって表示パネルに中間
色の表示が行われる。したがって、中間色データを記憶
している記憶手段が表示ユニット内に存在するので、制
御ユニットから表示ユニットへ表示画素指定信号と色指
定信号とを供給することによって表示パネルの各表示画
素の中間色表示を行うことができ、制御ユニットから表
示ユニットへ各表示画素毎の階調表示データを送る場合
よりも信号ケーブルの本数を少なくすることができる。

【００１６】また好ましくは、制御ユニットは、垂直同
期信号、水平同期信号、およびクロック信号に同期して
１行分の表示画素毎に色指定信号を出力し、表示動作を
開始する際に、１行分の色指定信号同士の間に記憶手段
に記憶させる中間色データを重畳して送信する。したが
って、記憶手段に格納される中間色データは、色指定信
号が制御ユニットから表示ユニットへと伝送される期間
以外で制御ユニットから記憶手段へと伝送される。

【００１７】

【実施例】図１は、本発明の一実施例である表示装置５
１の構成を示すブロック図である。表示装置５１は、表
示ユニット５２と、制御ユニット５３とを含んで構成さ
れ、表示ユニット５２と制御ユニット５３とは信号ケー
ブル５４によって接続される。表示ユニット５２は、液
晶表示パネル５６と、複数のソースドライバ５７と、複
数のゲートドライバ５８と、パネルコントローラ５９
と、電源回路６０と、変換手段６１とを含んで構成され
る。また変換手段６１は、カラールックアップテーブル
６２、制御回路６３、およびデマルチプレクサ６４を含
んで構成される。制御ユニット５３は、ＣＰＵバス７１
と、ディスプレイコントローラ７２と、ビデオＲＡＭ７
３と、変換手段７４とを含んで構成される。また変換手
段７４は、制御回路７５、カラールックアップテーブル
７６、およびマルチプレクサ７７を含んで構成される。
制御ユニット５３から供給される各制御信号を表示ユニ
ット５２において処理し、画像の表示が行われる。

【００１８】液晶表示パネル５６は、たとえばＴＦＴ
（Thin Film Transistor；薄膜トランジスタ）を用いた
カラー液晶表示パネルであり、表示画素６６がｍ個を１
水平ラインとしてｎ本、すなわちｎ行ｍ列となるように
配列され、さらに表示画素６６は赤色画素６７、緑色画
素６８、および青色画素６９によって構成される。各画
素には、ソース信号線とゲート信号線とが接続されてお
り、後述する各ドライバによって各画素に駆動電圧が印
加される。表示装置５１では、それぞれの表示画素６６
の各画素において２５６階調の階調表示を行うことがで
き、各表示画素６６において約１６７０万色を表示する
ことができる。各画素において２５６階調の階調表示を
行うためにそれぞれ８ビットの階調表示データが用意さ
れる。すなわち、１つの表示画素に表示を行うために２
４ビットの中間色データが用意される。

【００１９】変換手段６１は、制御ユニット５３から供
給される複合データＣＯ、垂直同期信号ＶＳ、水平同期
信号ＨＳ、クロック信号ＣＬＫ、および表示期間を示す
信号ＤＥが入力され、パネルコントローラ５９に、赤色
画素６７の階調表示データとなるデータＲＤと、緑色画
素６８の階調表示データとなるデータＧＤと、青色画素
６９の階調表示データとなるデータＢＤとを出力する。
データＲＤ，ＧＤ，ＢＤは、それぞれ８ビットで構成さ
れる。信号ＤＥは、表示期間である間はハイレベルとな
り、表示期間以外ではローレベルとなる。また、垂直同
期信号ＶＳと水平同期信号ＨＳとクロック信号ＣＬＫと
によって表示画素６６を指定する。制御回路６３は、信
号ＤＥが入力され、信号ＤＥのレベルに従ってモード信
号ＭＯを作成し、デマルチプレクサ６４の出力を制御す
る。デマルチプレクサ６４は、入力される複合データＣ
Ｏを、制御回路６３に入力される信号ＤＥがハイレベル
であるときには、色指定信号である表示画素データＰＩ
としてカラールックアップテーブル６２へと出力し、信
号ＤＥがローレベルであるときには、ＣＰＵデータＣＰ
としてカラールックアップテーブル６２へと出力する。

【００２０】図２は、カラールックアップテーブル６
２，７６の構成を示すブロック図である。カラールック
アップテーブル６２，７６は、ＲＡＭ８１と、制御回路
８２と、マルチプレクサ８３と、アドレスレジスタ８４
と、Ｒレジスタ８５と、Ｇレジスタ８６と、Ｂレジスタ
８７とを含んで構成される。カラールックアップテーブ
ル６２，７６は、表示画素データＰＩ、ＣＰＵデータＣ
Ｐ、信号ＤＥ、クロック信号ＣＬＫ、およびモード信号
ＭＯが入力され、データＲＤ，ＧＤ，ＢＤを出力する。
ＣＰＵデータＣＰは、カラールックアップテーブル６
２，７６のアドレスを示すデータＡＤと、データＡＤに
よって指定されるアドレスに格納されるデータＲＤとデ
ータＧＤとデータＢＤとによって構成される。

【００２１】ＲＡＭ８１は、本実施例においては２５６
×２４ビットの容量を持ち、２５６種類の２４ビットか
ら成る中間色データを格納する。制御回路８２は、モー
ド信号ＭＯを供給してマルチプレクサ８３を制御する。
マルチプレクサ８３は、モード信号ＭＯの値が「１」
（ハイレベル）であるときは、表示画素データＰＩによ
って指定される中間色データをＲＡＭ８１から出力さ
せ、モード信号ＭＯの値が「０」（ローレベル）である
ときには、ＲＡＭ８１のアドレスの入力をアドレスレジ
スタ８４からの入力へと切換える。ＣＰＵデータＣＰに
含まれるデータＡＤはアドレスレジスタ８４へと格納さ
れ、データＲＤ，ＧＤ，ＢＤは、それぞれＲレジスタ８
５、Ｇレジスタ８６、Ｂレジスタ８７に格納される。各
レジスタに入力されたデータは、アドレスレジスタ８４
に格納されているデータＡＤによって指定されるアドレ
スにそれぞれ書込まれる。

【００２２】図３は、ソースドライバ５７の構成を示す
ブロック図である。ソースドライバ５７は、シフトレジ
スタ群９１と、データラッチ回路群９２と、電圧セレク
タ群９３とを含んで構成される。シフトレジスタ群９１
には、各画素に接続されるソース信号線ｓ１，ｓ２，
…，ｓ３ｍ（総称するときは参照符ｓを用いる）毎にフ
リップフロップなどによって構成されるシフトレジスタ
が３ｍ個含まれる。同様に、データラッチ回路群９２に
は３ｍ個のデータラッチ回路が含まれ、電圧セレクタ群
９３には３ｍ個の電圧セレクタが含まれる。

【００２３】シフトレジスタ９１には、データＲＤ，Ｇ
Ｄ，ＢＤを１組にして順番に入力され、信号ＳＣＬＫの
立上りのタイミングに従ってシフトレジスタ９１に順次
取り込まれる。シフトレジスタ９１に貯えられた各デー
タは、順次データラッチ９２へ出力され、全てのデータ
ラッチ９２にデータが貯えられると、信号ＬＰＬＳの立
上りのタイミングで同時に電圧セレクタ９３へ出力され
る。電圧セレクタ９３は、電源回路６０から供給される
各中間調レベルに対応した階調電圧Ｖ０〜Ｖ２５５が入
力されており、各データの値に従った階調電圧を各画素
へと出力する。ソースドライバ５７は、各画素に対する
階調表示データに応じて階調電圧を選択し、水平走査期
間の間ソース信号線ｓに出力する。

【００２４】図４は、ゲートドライバ５８の構成を示す
ブロック図である。ゲートドライバ５８は、シフトレジ
スタ群９６と、電圧セレクタ群９７とを含んで構成され
る。シフトレジスタ群９６は、ＤフリップフロップＦ
１，Ｆ２，Ｆ３，…Ｆｎ（総称するときは参照符Ｆを用
いる）を含んで構成され、電圧セレクタ群９７はｎ本の
ゲート信号線ｇ１，ｇ２，…，ｇｎ（総称するときは参
照符ｇを用いる）にそれぞれ対応するようにｎ個の電圧
セレクタを含んで構成される。

【００２５】シフトレジスタ群９６におけるＤフリップ
フロップＦ１は、Ｄ入力が接地されており、信号ＧＣＬ
Ｋがクロックパルスとして入力される。また、プリセッ
ト入力として信号ＳＰＬＳが入力される。Ｄフリップフ
ロップＦ１のＱ出力は、隣接するＤフリップフロップＦ
２のＤ入力へと入力される。ＤフリップフロップＦ２
は、信号ＧＣＬＫがクロックパルスとして入力され、ク
リア入力には信号ＳＰＬＳが入力される。Ｄフリップフ
ロップＦ２のＱ出力は、隣接するＤフリップフロップＦ
３のＤ入力へと入力される。同様に、各Ｄフリップフロ
ップＦのＤ入力には、前段のＤフリップフロップＦのＱ
出力が入力され、Ｑ出力はＤフリップフロップＦｎを除
いて次段のフリップフロップＦのＤ入力に入力される。

【００２６】また、各ＤフリップフロップＦのＱ出力
は、電圧セレクタ群９７の各電圧セレクタへと入力され
る。電圧セレクタ群９７は、前記電源回路６０から選択
電圧Ｖｏｎと非選択電圧Ｖｏｆｆとを供給され、ゲート
信号線ｇのうちの１本に選択電圧Ｖｏｎを印加し、残り
のゲート信号線には非選択電圧Ｖｏｆｆを印加する。垂
直走査期間において、ゲート信号線ｇに線順次で選択電
圧Ｖｏｎを印加する。

【００２７】再び図１を参照して、制御ユニット５３に
含まれるカラールックアップテーブル７６は、前述のよ
うに表示ユニット５２に含まれるカラールックアップテ
ーブル６２と同一の構成である。ＣＰＵバス７１は、表
示装置５１を制御するＣＰＵ（図示せず）に接続され、
ディスプレイコントローラ７２およびカラールックアッ
プテーブル７６にＣＰＵから与えられる命令およびカラ
ールックアップテーブル７６に格納される中間色データ
を伝送する。ディスプレイコントローラ７２は、後述す
るビデオＲＡＭ７３におけるデータの書込み、読出しな
どの制御を行い、また前記ＣＰＵからの指示に従って、
各同期信号およびクロック信号ＣＬＫを発生し、制御回
路７５，６３、カラールックアップテーブル７６，６
２、およびパネルコントローラ５９に供給する。ビデオ
ＲＡＭ７３は、表示ユニット５２において表示を行うた
めに、ＣＰＵから伝送されるデータが一時的に貯えられ
るＲＡＭである。本実施例におけるビデオＲＡＭ７３に
は、カラールックアップテーブル７６に格納された２５
６個の２４ビットから成る中間色データのアドレスを示
す８ビットのデータが格納される。

【００２８】制御回路７５は、ディスプレイコントロー
ラ７２から各同期信号が入力され、カラールックアップ
テーブル７６にアドレスを示すデータＡＤと、信号ＤＥ
と、モード信号ＭＯとを出力し、またマルチプレクサ７
７にアドレスのデータＡＤと、モード信号ＭＯとを出力
する。マルチプレクサ７７は、表示画素データＰＩと、
データＡＤおよびデータＡＤによって示されるカラール
ックアップテーブル７６のアドレスに格納されているデ
ータＲＤ，ＧＤ，ＢＤとをモード信号ＭＯによって選択
して出力する。モード信号ＭＯの値が「１」である表示
期間においては、ビデオＲＡＭ７３からの表示画素デー
タＰＩを複合データＣＯとして出力し、モード信号ＭＯ
の値が「０」であるブランキング期間においては、デー
タＡＤとデータＲＤ，ＧＤ，ＢＤとを重畳し、複合デー
タＣＯとして出力する。

【００２９】図５は、制御ユニット５３における各制御
信号のタイミングチャートである。図５において、時刻
ｔ０で図５（１）に示すクロック信号ＣＬＫが立上る
と、図５（４）に示す表示画素データＰＩにおけるｋ
（１≦ｋ≦ｎ）行目のｍ番目のデータが、時刻ｔ１まで
の期間Ｔ１でカラールックアップテーブル７６へと供給
される。時刻ｔ１において、表示画素データＰＩのｋ行
目のデータの伝送が終了したので、図５（３）に示す信
号ＤＥが立下る。信号ＤＥは、時刻ｔ９までの期間Ｔ３
の間ローレベルとなり、当該期間は水平ブランキング期
間となる。

【００３０】また、図５（９）に示される制御ユニット
５３からの出力である複合データＣＯは、期間Ｔ１にお
いてはｋ行目のｍ−１番目のデータを表示ユニット５２
へと伝送し、時刻ｔ１から時刻ｔ２までの期間Ｔ２にお
いて、前述した表示画素データＰＩのｋ行目のｍ番目の
データを表示ユニット５２へと伝送する。時刻ｔ２にお
いて、複合データＣＯのｋ行目のデータの伝送が終了し
たので、図５（２）に示す水平同期信号ＨＳが立下る。
水平同期信号ＨＳは、時刻ｔ４までの期間Ｔ４において
ローレベルとなる。

【００３１】時刻ｔ２から時刻ｔ５までの期間Ｔ５にお
いて、制御回路７５で作成されたカラールックアップテ
ーブル７６のアドレスを示すデータＡＤが、カラールッ
クアップテーブル７６へと入力される。次のクロック信
号ＣＬＫの立上りである時刻ｔ３から時刻ｔ７までの期
間Ｔ６において、カラールックアップテーブル７６は、
データＡＤによって指示されたアドレスに存在する中間
色データを、それぞれ８ビットずつのデータＲＤ，Ｇ
Ｄ，ＢＤとしてマルチプレクサ７７に出力する。図５
（９）に示す複合データＣＯは、時刻ｔ３から時刻ｔ４
までの期間Ｔ７においてデータＡＤを伝送し、時刻ｔ４
から時刻ｔ６までの期間Ｔ８においてデータＲＤを伝送
し、時刻ｔ６から時刻ｔ７までの期間Ｔ９においてデー
タＧＤを伝送し、時刻ｔ７から時刻ｔ８までの期間Ｔ１
０においてデータＢＤを伝送する。時刻ｔ８において、
カラールックアップテーブル６２における１アドレス分
の中間色データの伝送が終了する。

【００３２】時刻ｔ９において、信号ＤＥのローレベル
期間である水平ブランキング期間が終了し、ｋ＋１行目
の表示画素データＰＩの伝送が開始される。時刻ｔ９か
ら時刻ｔ１０までの期間Ｔ１１において、ｋ＋１行目の
１番目の表示画素データＰＩが伝送され、当該データは
時刻ｔ１０から時刻ｔ１１までの期間Ｔ１２において、
複合データＣＯとして制御ユニット５３から表示ユニッ
ト５２へと伝送される。以後同様に、各データの伝送が
繰返される。

【００３３】図６は、表示ユニット５２における各制御
信号のタイミングチャートである。時刻ｔ２１から時刻
ｔ２２までの期間Ｔ２１において、図６（４）に示す複
合データＣＯとしてｋ行目のｍ−１番目のデータがデマ
ルチプレクサ６４に入力され、デマルチプレクサ６４か
ら表示画素データＰＩとしてカラールックアップテーブ
ル６２へと入力される。本実施例においては、カラール
ックアップテーブル６２におけるデータの変換は、期間
Ｔ２１と等しい期間で行われるので、ｋ行目のｍ−１番
目の表示画素データＰＩによって指定されたデータＲ
Ｄ，ＧＤ，ＢＤは、時刻ｔ２２から時刻ｔ２３までの期
間Ｔ２３においてパネルコントローラ５９へと供給され
る。

【００３４】また、同一の期間において、複合データＣ
Ｏにおけるｋ行目のｍ番目の表示画素データＰＩがカラ
ールックアップテーブル６２へと入力される。当該デー
タによって指定されたデータＲＤ，ＧＤ，ＢＤは、時刻
ｔ２３から時刻ｔ２４までの期間Ｔ２４においてパネル
コントローラ５９に供給される。図６（３）に示す信号
ＤＥは、時刻ｔ２２において立下り、時刻ｔ２２から時
刻ｔ２９までの期間Ｔ２２は、前述した水平ブランキン
グ期間である。時刻ｔ２３において、ｋ行目の複合デー
タＣＯの伝送が終了すると、図６（２）に示す水平同期
信号ＨＳが立下り、時刻ｔ２５までの期間Ｔ２５におい
てローレベルとなる。

【００３５】データＲＤ，ＧＤ，ＢＤのパネルコントロ
ーラ５９への伝送が時刻ｔ２４において終了すると、複
合データＣＯにおいて前述したＣＰＵデータＣＰである
データの伝送が開始される。時刻ｔ２４から時刻ｔ２５
までの期間Ｔ２６では、カラールックアップテーブル６
２のアドレスを示すデータであるデータＡＤが、時刻ｔ
２５から時刻ｔ２６までの期間Ｔ２７では、データＡＤ
によって示されるアドレスに格納されるデータＲＤがＲ
レジスタ８５に入力され、時刻ｔ２６から時刻ｔ２７ま
での期間Ｔ２８では、データＧＤがＧレジスタ８６に入
力され、時刻ｔ２７から時刻ｔ２８までの期間Ｔ２９で
は、データＢＤがＢレジスタ８７に入力される。時刻ｔ
２８において、クロック信号ＣＬＫが立上ると、データ
ＡＤによって示されるカラールックアップテーブル６２
の該当するアドレスに各データが格納される。

【００３６】時刻ｔ２９において、信号ＤＥが立上り、
水平走査が再開される。時刻ｔ３０から時刻ｔ３１まで
の期間Ｔ３０において、ｋ＋１行目の表示画素データＰ
Ｉの伝送が開始され、引続く時刻ｔ３２までの期間Ｔ３
１において、当該表示画素データＰＩに対応した図６
（５），（６），（７）に示すｋ＋１行目の１番目の表
示画素に表示するデータＲＤ，ＧＤ，ＢＤが伝送され
る。

【００３７】上述のように本実施例においては、カラー
ルックアップテーブル６２を表示ユニット５２に設けて
いるため、表示画素６６に中間調の表示を行う際、カラ
ールックアップテーブル６２に格納されている中間色デ
ータを指定する表示画素データＰＩを制御ユニット５３
から表示ユニット５２へと伝送するだけでよく、制御ユ
ニット５３と表示ユニット５２との接続に要する信号ケ
ーブルの信号線数が従来では２４本必要であったが８本
で同等の表示を行うことができる。また、カラールック
アップテーブル６２に格納する中間色データを、各水平
走査期間の間の期間である水平ブランキング期間におい
て、制御ユニット５３のカラールックアップテーブル７
６から伝送するので、新たに中間色データの伝送のため
の期間を設ける必要がない。また、表示が開始されてか
ら最初の１垂直走査期間において、カラールックアップ
テーブル６２に２５６個の中間色データの格納が終了す
るまでの表示、すなわち液晶表示パネル５６のゲート信
号線ｇ２５６までの表示は、カラールックアップテーブ
ル６２とカラールックアップテーブル７６との格納内容
が異なるため不所望な表示となるが、１垂直走査期間は
１／６０秒程度と非常に短く、引続く垂直走査期間にお
いては正常な表示となるので、不所望な表示は人間の目
には認識されず使用に影響することはない。

【００３８】なお本実施例においては、表示装置として
ＴＦＴ型の液晶表示パネル５６を用いた場合の説明を行
ったが、液晶を用いた他の表示装置、ＬＥＤ（LightEmi
tting Diode）素子およびＥＬ（Electroluminescent）
素子などを用いた表示装置であっても同様の効果を得る
ことができる。

【００３９】

【発明の効果】以上のように本発明によれば、表示装置
の表示パネルに行列状に配置される表示画素を形成する
赤色画素、緑色画素、および青色画素の各画素に中間調
表示を行うための各画素に対する階調表示データが、表
示ユニットに含まれる記憶手段に格納されているので、
制御ユニットからは当該記憶手段における中間色データ
を特定する色指定信号と、表示パネルの表示画素を指定
する表示画素指定信号とを供給することで、表示パネル
の表示画素に中間調の表示を行うことができる。また、
制御ユニットから表示ユニットへは、制御信号として色
指定信号と表示画素指定信号とを伝送するだけでよく、
制御ユニットと表示ユニットとを接続する信号ケーブル
の本数を少なくすることができるので、接続に要する部
材のコストを下げることができ、また信号ケーブルによ
るユニット間の接続を容易に行うことができる。さら
に、高周波の信号が伝送されるのは、記憶手段と駆動手
段の間だけとなり、高周波が伝送されるデータ線の距離
が短くなるので、データ線をシールドするなどの不要輻
射対策が行い易くなる。

【００４０】また本発明によれば、記憶手段に記憶され
る中間色データは、ある水平表示期間において送信され
る色指定信号と、引続く水平表示期間において送信され
る色指定信号との間に制御ユニットから記憶手段へと重
畳して送信されるので、中間色データを伝送するための
期間を確保する必要がなく、また中間色データを伝送す
る信号ケーブルは、色指定信号を伝送する信号ケーブル
と共通とすることができるので、新たに信号ケーブルを
設ける必要がなく、製造コストの増加を抑えることがで
きる。

【図面の簡単な説明】

【図１】本発明の一実施例である表示装置５１の構成を
示すブロック図である。

【図２】カラールックアップテーブル６２，７６の構成
を示すブロック図である。

【図３】ソースドライバ５７の構成を示すブロック図で
ある。

【図４】ゲートドライバ５８の構成を示すブロック図で
ある。

【図５】制御ユニット５３における各制御信号のタイミ
ングチャートである。

【図６】表示ユニット５２における各制御信号のタイミ
ングチャートである。

【図７】典型的な従来例である表示装置１１の構成を示
すブロック図である。

【図８】ＣＰＵの指示によってカラールックアップテー
ブル３４に書き込みが行われ際の各信号のタイミングチ
ャートである。

【図９】液晶表示パネル１６に表示が行われているとき
のカラールックアップテーブル３４に入力される各制御
信号のタイミングチャートである。

【符号の説明】

５１表示装置５２表示ユニット５３制御ユニット５６液晶表示パネル５７ソースドライバ５８ゲートドライバ５９パネルコントローラ６０電源回路６１，７４変換手段６２，７６カラールックアップテーブル６３，７５制御回路６４デマルチプレクサ６６表示画素６７赤色画素６８緑色画素６９青色画素７１ＣＰＵバス７２ディスプレイコントローラ７３ビテオＲＡＭ７７マルチプレクサ

Claims

【特許請求の範囲】

【請求項１】表示ユニットと、表示ユニットを駆動す
るための制御信号を出力する制御ユニットとを備え、ユ
ニット間は信号ケーブルで接続される表示装置におい
て、前記表示ユニットは、中間調表示が可能な赤色画素、緑色画素、および青色画
素によって構成された表示画素が行列状に複数個配列さ
れた表示パネルと、赤色画素、緑色画素、および青色画素のそれぞれの階調
レベルを決定する３つの階調表示データから成る中間色
データを予め定める数記憶し、制御ユニットからの制御
信号に基づいて中間色データを出力する記憶手段と、制御ユニットから与えられる制御信号および前記記憶手
段から与えられる中間色データに基づいて、表示画素を
駆動して中間色を表示する駆動手段とを含み、前記制御
ユニットは、駆動する表示画素を指定する表示画素指定
信号と、前記記憶手段から出力する中間色データを指定
する色指定信号とを制御信号として出力することを特徴
とする表示装置。
【請求項２】制御ユニットは、表示パネルの全表示画
素を駆動する垂直表示期間を規定する垂直同期信号と、
１行分の表示画素を駆動する水平表示期間を規定する水
平同期信号と、色指定信号の送信タイミングを規定する
クロック信号とを表示画素指定信号として出力し、前記
垂直同期信号、水平同期信号、およびクロック信号に同
期させて１行分の表示画素毎に色指定信号を出力し、さらに、表示動作の開始にあたって、１行分の色指定信
号同士の間に、前記記憶手段に記憶させる中間色データ
を重畳して送信することを特徴とする請求項１記載の表
示装置。