JPH0817956A - 半導体容器及び半導体装置 - Google Patents
半導体容器及び半導体装置Info
- Publication number
- JPH0817956A JPH0817956A JP6143114A JP14311494A JPH0817956A JP H0817956 A JPH0817956 A JP H0817956A JP 6143114 A JP6143114 A JP 6143114A JP 14311494 A JP14311494 A JP 14311494A JP H0817956 A JPH0817956 A JP H0817956A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- powder
- container
- iron
- radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】この発明は、γ線や中性子等の放射線に対し最
適な遮蔽能力を有することを主要な目的とする。 【構成】黒鉛、酸化ガドリニウム、タングステン及び／
又は酸化タングステンからなる原料粉末と、鉄粉末及び
／又は鉛粉末を、体積率で夫々９０〜９５％、１０〜５
％に混合して加圧成形してなることを特徴とする半導体
容器。
適な遮蔽能力を有することを主要な目的とする。 【構成】黒鉛、酸化ガドリニウム、タングステン及び／
又は酸化タングステンからなる原料粉末と、鉄粉末及び
／又は鉛粉末を、体積率で夫々９０〜９５％、１０〜５
％に混合して加圧成形してなることを特徴とする半導体
容器。
Description
【０００１】
【産業上の利用分野】この発明は半導体容器及び半導体
装置に関し、特に耐放射性を要求するエレクトロニクス
製品に適用される半導体容器及びこの容器を用いた半導
体装置に関する。
装置に関し、特に耐放射性を要求するエレクトロニクス
製品に適用される半導体容器及びこの容器を用いた半導
体装置に関する。
【０００２】
【従来の技術】従来、半導体装置としては、例えば図５
に示すものが知られている。図中の符号51は、半導体容
器としてのエポキシ樹脂からなる封止部である。この封
止部51内には、半導体チップ52，及び一端が半導体チッ
プ52に接続するボンディングワイヤ53が封止されてい
る。また、図中の符号54はリードピンであり、その一部
は前記封止部51により封止されている。前記ボンディン
グワイヤ53の他端は、前記リードピン54に接続されてい
る。
に示すものが知られている。図中の符号51は、半導体容
器としてのエポキシ樹脂からなる封止部である。この封
止部51内には、半導体チップ52，及び一端が半導体チッ
プ52に接続するボンディングワイヤ53が封止されてい
る。また、図中の符号54はリードピンであり、その一部
は前記封止部51により封止されている。前記ボンディン
グワイヤ53の他端は、前記リードピン54に接続されてい
る。
【０００３】また、従来、図６に示すようにＡｌ2 Ｏ3
系セラミックからなる半導体容器61で半導体チップ52や
ボンディングワイヤ53が囲まれた半導体装置、あるいは
図７に示すようにＦｅ合金からなる半導体容器71で半導
体チップ52やボンディングワイヤ53が囲まれた半導体装
置が知られている。
系セラミックからなる半導体容器61で半導体チップ52や
ボンディングワイヤ53が囲まれた半導体装置、あるいは
図７に示すようにＦｅ合金からなる半導体容器71で半導
体チップ52やボンディングワイヤ53が囲まれた半導体装
置が知られている。
【０００４】上記した半導体装置の半導体容器の材料
は、中性子やγ線に対し、遮蔽効果が少なく耐放射線が
要求される半導体容器としては、半導体を放射線から守
ることが十分できず問題がある。これは、半導体容器が
耐放射線を考慮して設計されたものではなく、コスト，
電気的特性等のみに対し設計開発されたためである。
は、中性子やγ線に対し、遮蔽効果が少なく耐放射線が
要求される半導体容器としては、半導体を放射線から守
ることが十分できず問題がある。これは、半導体容器が
耐放射線を考慮して設計されたものではなく、コスト，
電気的特性等のみに対し設計開発されたためである。
【０００５】
【発明が解決しようとする課題】従来、半導体容器は耐
放射線性を考えて設計製造されていないため、放射線の
遮蔽能力がなく半導体（ＩＣ等）を放射線環境下に放置
した際、照射される放射線により、半導体が誤動作した
り、破壊したりする問題があった。特に、γ線に対して
は従来のＦｅ合金容器でさえ０．０１〜０．２ＲＡＤ
（トータルドーズ）の遮蔽能力しかなく、半導体自体の
γ線体力を向上させるしか手法がなかった。また、中性
子に対してはセラミック容器が優れているが、セラミッ
ク容器はγ線に対し全く遮蔽能力がなく、問題だった。
γ線及び中性子の照射される宇宙空間や原子力発電所に
おいて従来の半導体容器では上記の通り問題があった。
放射線性を考えて設計製造されていないため、放射線の
遮蔽能力がなく半導体（ＩＣ等）を放射線環境下に放置
した際、照射される放射線により、半導体が誤動作した
り、破壊したりする問題があった。特に、γ線に対して
は従来のＦｅ合金容器でさえ０．０１〜０．２ＲＡＤ
（トータルドーズ）の遮蔽能力しかなく、半導体自体の
γ線体力を向上させるしか手法がなかった。また、中性
子に対してはセラミック容器が優れているが、セラミッ
ク容器はγ線に対し全く遮蔽能力がなく、問題だった。
γ線及び中性子の照射される宇宙空間や原子力発電所に
おいて従来の半導体容器では上記の通り問題があった。
【０００６】この発明はこうした事情を考慮してなされ
たもので、γ線や中性子等の放射線に対し最適な遮蔽能
力を有する半導体容器及び半導体装置を提供することを
目的とする。
たもので、γ線や中性子等の放射線に対し最適な遮蔽能
力を有する半導体容器及び半導体装置を提供することを
目的とする。
【０００７】
【課題を解決するための手段】本願第１の発明は、黒
鉛、酸化ガドリニウム、タングステン及び／又は酸化タ
ングステンからなる原料粉末と、鉄粉末及び／又は鉛粉
末を、体積率で夫々９０〜９５％、１０〜５％に混合し
て加圧成形してなることを特徴とする半導体容器であ
る。本願第２の発明は、タングステン合金又は鉄合金よ
りなることを特徴とする半導体容器である。
鉛、酸化ガドリニウム、タングステン及び／又は酸化タ
ングステンからなる原料粉末と、鉄粉末及び／又は鉛粉
末を、体積率で夫々９０〜９５％、１０〜５％に混合し
て加圧成形してなることを特徴とする半導体容器であ
る。本願第２の発明は、タングステン合金又は鉄合金よ
りなることを特徴とする半導体容器である。
【０００８】本願第３の発明は、前記半導体容器内に半
導体チップが設置されたことを特徴とする半導体装置で
ある。この発明では、半導体容器の材料及び厚さを変更
することで耐放射線性を向上させた。この発明による耐
放射性線半導体容器に使用する材料はγ線や中性子の照
射比率や線量に自由に対応できるように複合材料を使っ
ている。但し、γ線のみが照射される環境では、Ｗ合金
やＦｅ合金を使うことも効果的である。具体的なＷ合金
としては例えば94Ｗ-6Ｃｏ合金，88Ｗ-5ＴｉＣ-7Ｃｏ合
金が挙げられ、Ｆｅ合金としては例えば炭素鋼，Ｎｉ鋼
が挙げられる。
導体チップが設置されたことを特徴とする半導体装置で
ある。この発明では、半導体容器の材料及び厚さを変更
することで耐放射線性を向上させた。この発明による耐
放射性線半導体容器に使用する材料はγ線や中性子の照
射比率や線量に自由に対応できるように複合材料を使っ
ている。但し、γ線のみが照射される環境では、Ｗ合金
やＦｅ合金を使うことも効果的である。具体的なＷ合金
としては例えば94Ｗ-6Ｃｏ合金，88Ｗ-5ＴｉＣ-7Ｃｏ合
金が挙げられ、Ｆｅ合金としては例えば炭素鋼，Ｎｉ鋼
が挙げられる。
【０００９】この発明に係る半導体容器の材料の厚さ
は、３mm以上であることが好ましい。この理由は、一般
のＩＣのメタルパッケージ厚が最大２mm程度あり、かつ
このメタル材料はコバール（Ｆｅ−Ｎｉ合金）であるた
めである。
は、３mm以上であることが好ましい。この理由は、一般
のＩＣのメタルパッケージ厚が最大２mm程度あり、かつ
このメタル材料はコバール（Ｆｅ−Ｎｉ合金）であるた
めである。
【００１０】本願第１の発明に係る半導体容器におい
て、より具体的には、複合材料は、黒鉛からなる中性子
減速材と、酸化ガドリニウムからなる中性子吸収材と、
タングステン及び／又は酸化タングステンからなるγ線
遮蔽材との混合物からなる原料粉末を、鉄粉末及び／又
はＰｂ粉末と均一に混合させ、鉄及び／又はＰｂの融点
を越える温度において加圧成形し、溶融状態の鉄及び／
又はＰｂをバインダー材として成形・加工した放射線遮
蔽材であって、原料粉末と鉄粉末及び／又はＰｂ粉末と
の混合割合を体積率で原料粉末９０〜９５％、鉄粉末及
び／又は鉛粉末１０〜５％としたことを特徴とする。
て、より具体的には、複合材料は、黒鉛からなる中性子
減速材と、酸化ガドリニウムからなる中性子吸収材と、
タングステン及び／又は酸化タングステンからなるγ線
遮蔽材との混合物からなる原料粉末を、鉄粉末及び／又
はＰｂ粉末と均一に混合させ、鉄及び／又はＰｂの融点
を越える温度において加圧成形し、溶融状態の鉄及び／
又はＰｂをバインダー材として成形・加工した放射線遮
蔽材であって、原料粉末と鉄粉末及び／又はＰｂ粉末と
の混合割合を体積率で原料粉末９０〜９５％、鉄粉末及
び／又は鉛粉末１０〜５％としたことを特徴とする。
【００１１】この発明に係る半導体容器は、使用される
放射線環境条件に応じて（中性子とγ線の照射割合）、
前述した複合材の黒鉛，酸化ガドリニウム，タングステ
ン及び／又は酸化タングステン，鉄粉末及び／又はＰｎ
粉末の微粒子粉末（寸法１〜５００μｍ）の混合比を決
めることにより、各種放射線環境に適応できる。但し、
成形工程の温度が高い時、特にバインダー材に鉄粉末を
使用する際は、黒鉛及びタングステンの粉末表面を真空
蒸着法にてＳｉＯ2 又はＡｌ2 Ｏ3 薄膜で被覆する必要
がある。
放射線環境条件に応じて（中性子とγ線の照射割合）、
前述した複合材の黒鉛，酸化ガドリニウム，タングステ
ン及び／又は酸化タングステン，鉄粉末及び／又はＰｎ
粉末の微粒子粉末（寸法１〜５００μｍ）の混合比を決
めることにより、各種放射線環境に適応できる。但し、
成形工程の温度が高い時、特にバインダー材に鉄粉末を
使用する際は、黒鉛及びタングステンの粉末表面を真空
蒸着法にてＳｉＯ2 又はＡｌ2 Ｏ3 薄膜で被覆する必要
がある。
【００１２】成形プロセスは一般に広く知られている複
合材の成形プロセスであり、前述した各種粉末をポット
ミル等により十分均一に混合し、この混合物を静水圧プ
レス成形又は型枠に充填し、ついで鉄粉末及び／又はＰ
ｂ粉末の融点を越える温度に加熱した後冷却する。この
成形プロセスにより、製造された板材を切断及びＡｇ又
はＡｕろう付けし、容器化する。このろう付け時、容器
の内部と電気的に結ぶハーメチック端子を必要本数、同
時にろう付けする。前述した複合材の各粉末として、黒
鉛の代わりに例えばＴｉＨ2 ，Ｂ4 Ｃ（強度向上，生産
性向上）を、酸化ガドリニウムの代わりに例えばＢｅ
Ｏ， Ｆｅ2Ｏ3 （電気絶縁性向上，容量向上）を、Ｐ
ｂ，Ｗの代わりに例えばＴｉ，Ｚｒ，Ｍｏ（強度向上，
放熱性向上）を使用できる。
合材の成形プロセスであり、前述した各種粉末をポット
ミル等により十分均一に混合し、この混合物を静水圧プ
レス成形又は型枠に充填し、ついで鉄粉末及び／又はＰ
ｂ粉末の融点を越える温度に加熱した後冷却する。この
成形プロセスにより、製造された板材を切断及びＡｇ又
はＡｕろう付けし、容器化する。このろう付け時、容器
の内部と電気的に結ぶハーメチック端子を必要本数、同
時にろう付けする。前述した複合材の各粉末として、黒
鉛の代わりに例えばＴｉＨ2 ，Ｂ4 Ｃ（強度向上，生産
性向上）を、酸化ガドリニウムの代わりに例えばＢｅ
Ｏ， Ｆｅ2Ｏ3 （電気絶縁性向上，容量向上）を、Ｐ
ｂ，Ｗの代わりに例えばＴｉ，Ｚｒ，Ｍｏ（強度向上，
放熱性向上）を使用できる。
【００１３】この発明に係る半導体容器の放射線遮蔽能
力を向上させるためには、容器材料の厚さを厚くするこ
とがより一層の遮蔽効果を得ることができる。γ線のみ
の環境下ではＷ合金５mm厚の金属容器で、１×１０ＲＡ
Ｄ以上の遮蔽効果が得られる。
力を向上させるためには、容器材料の厚さを厚くするこ
とがより一層の遮蔽効果を得ることができる。γ線のみ
の環境下ではＷ合金５mm厚の金属容器で、１×１０ＲＡ
Ｄ以上の遮蔽効果が得られる。
【００１４】この発明において、γ線と中性子の照射割
合は、例えばバインダ材（鉄粉末及び／又はＰｂ粉末）
１０％で厚さ一定とし、中性子用としてのＣ（ａ％），
Ｇｄ2 Ｏ3 （ｂ％）、γ線用としてのＷ（ｃ％）とした
とき、図８に示すとうりである。図８において、横軸は
γ線量を、縦軸は中性子量を示す。
合は、例えばバインダ材（鉄粉末及び／又はＰｂ粉末）
１０％で厚さ一定とし、中性子用としてのＣ（ａ％），
Ｇｄ2 Ｏ3 （ｂ％）、γ線用としてのＷ（ｃ％）とした
とき、図８に示すとうりである。図８において、横軸は
γ線量を、縦軸は中性子量を示す。
【００１５】
【作用】この発明に係る半導体容器により、半導体を放
射線環境下でも正常に動作させる耐放射線能力レベルを
向上させることができる。特に、中性子とγ線の量及び
割合に応じて複合材の各材料種類，比率及び材料厚を設
計することで最適な半導体容器を設けることが可能にな
る。実際、従来の樹脂モールド半導体はγ線１０5 ＲＡ
Ｄ＋中性子１０8 Ｎeutrons ／cm2 で故障していたのに
対し、本発明の半導体容器を使うと、γ線及び中性子の
遮蔽能力が向上するため、同一の半導体を使っても正常
に動作することが確認されている。
射線環境下でも正常に動作させる耐放射線能力レベルを
向上させることができる。特に、中性子とγ線の量及び
割合に応じて複合材の各材料種類，比率及び材料厚を設
計することで最適な半導体容器を設けることが可能にな
る。実際、従来の樹脂モールド半導体はγ線１０5 ＲＡ
Ｄ＋中性子１０8 Ｎeutrons ／cm2 で故障していたのに
対し、本発明の半導体容器を使うと、γ線及び中性子の
遮蔽能力が向上するため、同一の半導体を使っても正常
に動作することが確認されている。
【００１６】
【実施例】以下、この発明の実施例を図面を参照して説
明する。 （実施例１）図１（Ａ），（Ｂ）を参照する。図中の符
号11は半導体容器であり、ベース材12と、カバー材13
と、前記ベース材12とカバー材13間に介在する枠状の側
面材14とから構成されている。前記側面材14の一部は開
口されており、この開口部に外部金属リング15を介して
ガラス層16が埋め込まれている。前記ガラス層16には後
記半導体チップと電気的に接続するリードピン17が設け
られている。ここで、前記ガラス層16とリードピン17を
総称してハーメチック端子と呼ぶ。このハーメチック端
子のガラス層16をカバーしている外部金属リング15と側
面材14の固定、及びベース材12と側面材14の固定は、Ａ
ｕろう又はＡｇろうで同時にろう付けで行う。
明する。 （実施例１）図１（Ａ），（Ｂ）を参照する。図中の符
号11は半導体容器であり、ベース材12と、カバー材13
と、前記ベース材12とカバー材13間に介在する枠状の側
面材14とから構成されている。前記側面材14の一部は開
口されており、この開口部に外部金属リング15を介して
ガラス層16が埋め込まれている。前記ガラス層16には後
記半導体チップと電気的に接続するリードピン17が設け
られている。ここで、前記ガラス層16とリードピン17を
総称してハーメチック端子と呼ぶ。このハーメチック端
子のガラス層16をカバーしている外部金属リング15と側
面材14の固定、及びベース材12と側面材14の固定は、Ａ
ｕろう又はＡｇろうで同時にろう付けで行う。
【００１７】前記半導体容器11内で前記ベース材12上に
は、上部に半導体チップ18が搭載された基板19が配置さ
れている。ここで、基板19は、ベース材12と半導体チッ
プ18の線膨脹差を吸収する必要に応じて設ける。前記基
板19としては、Ａｌ2 Ｏ3 系セラミックや金属ベース基
板（特開平３−２８０４５９号）を使用することができ
る。但し、耐放射性のより一層の向上を図る為には、Ｔ
ｉベース，金属ベース基板が有効である。前記基板19と
ベース材12の固定は、半田付け又は接着により行なう。
また、半導体チップ18と基板19の固定も、同様に半田付
け又は接着により行なう。前記半導体チップ18と前記リ
ードピン17とは、Ａｌ又はＡｕからなるボンディングワ
イヤ20により接続されている。この配線は、前記基板19
を経由して行なってもよい。
は、上部に半導体チップ18が搭載された基板19が配置さ
れている。ここで、基板19は、ベース材12と半導体チッ
プ18の線膨脹差を吸収する必要に応じて設ける。前記基
板19としては、Ａｌ2 Ｏ3 系セラミックや金属ベース基
板（特開平３−２８０４５９号）を使用することができ
る。但し、耐放射性のより一層の向上を図る為には、Ｔ
ｉベース，金属ベース基板が有効である。前記基板19と
ベース材12の固定は、半田付け又は接着により行なう。
また、半導体チップ18と基板19の固定も、同様に半田付
け又は接着により行なう。前記半導体チップ18と前記リ
ードピン17とは、Ａｌ又はＡｕからなるボンディングワ
イヤ20により接続されている。この配線は、前記基板19
を経由して行なってもよい。
【００１８】前記半導体容器11の内部空間Ｘには、Ｐｂ
粉末を入れたエポキシ樹脂が充填されている。ここで、
エポキシ樹脂の配合割合は９０〜９２％（質量比）であ
る。これによりγ線耐力を向上できる。前記カバー材13
と側面材14とははんだ付けで固定して封止するが、この
作業は半導体容器内部の半導体チップ部の組立が完了
し、更に前述したエポキシ樹脂の充填を行った後に行
う。
粉末を入れたエポキシ樹脂が充填されている。ここで、
エポキシ樹脂の配合割合は９０〜９２％（質量比）であ
る。これによりγ線耐力を向上できる。前記カバー材13
と側面材14とははんだ付けで固定して封止するが、この
作業は半導体容器内部の半導体チップ部の組立が完了
し、更に前述したエポキシ樹脂の充填を行った後に行
う。
【００１９】前記半導体容器11に使用する材料は、放射
線の線種及び量により決定する。γ線のみの放射線に対
しては、Ｗ合金又は鉄合金を選び、材料厚をγ線照射量
により決める。中性子とγ線の複合放射線に対しては図
３（Ａ），（Ｂ）に示す複合材を使用する。図３の複合
材は前述した成形プロセスを使用し、黒鉛31：４０％、
Ｇｄ2 Ｏ3 32：４０％、Ｗ33：１０％の体積比で構成し
た。ここで、黒鉛31とＷ33は酸化防止のため、Ａｌ2 Ｏ
3 を真空蒸着法で薄膜コート（５μｍ）し、使用した。
また、バインダー材としてＦｅ34を使用している。これ
らの材料及び体積比は複合放射線の線種比及び量により
最適設計することができる。
線の線種及び量により決定する。γ線のみの放射線に対
しては、Ｗ合金又は鉄合金を選び、材料厚をγ線照射量
により決める。中性子とγ線の複合放射線に対しては図
３（Ａ），（Ｂ）に示す複合材を使用する。図３の複合
材は前述した成形プロセスを使用し、黒鉛31：４０％、
Ｇｄ2 Ｏ3 32：４０％、Ｗ33：１０％の体積比で構成し
た。ここで、黒鉛31とＷ33は酸化防止のため、Ａｌ2 Ｏ
3 を真空蒸着法で薄膜コート（５μｍ）し、使用した。
また、バインダー材としてＦｅ34を使用している。これ
らの材料及び体積比は複合放射線の線種比及び量により
最適設計することができる。
【００２０】上記した構成の半導体容器によれば、内部
空間ＸにＰｂ粉末を入れたエポキシ樹脂が充填された構
成になっているため、γ線耐力を向上できる。従って、
かかる半導体容器の内部に半導体チップ18を内蔵した半
導体装置をγ線環境下で正常に動作させることができ、
宇宙空間でのエレクトロニクスを有する装置の長寿命化
及び原子力発電所等での事故時における事故時対応シス
テムの成立が図れる。
空間ＸにＰｂ粉末を入れたエポキシ樹脂が充填された構
成になっているため、γ線耐力を向上できる。従って、
かかる半導体容器の内部に半導体チップ18を内蔵した半
導体装置をγ線環境下で正常に動作させることができ、
宇宙空間でのエレクトロニクスを有する装置の長寿命化
及び原子力発電所等での事故時における事故時対応シス
テムの成立が図れる。
【００２１】事実、材料厚さ（Ｔ1 ）は５mmに設計し、
半導体容器の内部空間ＸにＰｂ粉末やＷ粉末を入れたエ
ポキシ樹脂を充填した場合は、γ線１０8 ＲＡＤ（Ｓ
ｉ）において半導体チップ18を正常に動作させることが
できた。
半導体容器の内部空間ＸにＰｂ粉末やＷ粉末を入れたエ
ポキシ樹脂を充填した場合は、γ線１０8 ＲＡＤ（Ｓ
ｉ）において半導体チップ18を正常に動作させることが
できた。
【００２２】なお、上記実施例１では、容器の内部空間
にＰｂ粉末を入れたエポキシ樹脂が充填されている場合
について述べたが、これに限らず、例えばＷ粉末を入れ
たエポキシ樹脂が充填されていてもよい。この場合の、
エポキシ樹脂の配合割合は、例えば９０〜９２％（重量
比）である。また、エポキシ樹脂の代わりにシリコーン
ゴムを用いてもよい。ここで、シリコーンゴムの配合割
合は、例えば質量比でＷ粉末を入れた場合は９０〜９５
％，Ｐｂ粉末を入れた場合は８５〜９５％となる。シリ
コーンゴムを用いた場合の具体的な配合割合は、Ｗ粉末
を用いた場合、Ｈ：０．７、Ｃ：２．８、Ｏ：１．８、
Ｓｉ：３．２、Ｗ：９１．５（ｗｔ％）であり、Ｐｂ粉
末を用いた場合、Ｈ：０．８、Ｃ：３．２、Ｏ：２．
１、Ｓｉ：３．７、Ｐｂ：９０．２（ｗｔ％）である。
更に、内部空間ＸにはＨｅガスを高密度に充填し、中性
子耐力を向上させることもできる。内部空間ＸにＨｅガ
スを高密度に充填した場合は、中性子１０10Ｎeutrons
／cm2 において半導体チップを正常に動作させることが
できた。
にＰｂ粉末を入れたエポキシ樹脂が充填されている場合
について述べたが、これに限らず、例えばＷ粉末を入れ
たエポキシ樹脂が充填されていてもよい。この場合の、
エポキシ樹脂の配合割合は、例えば９０〜９２％（重量
比）である。また、エポキシ樹脂の代わりにシリコーン
ゴムを用いてもよい。ここで、シリコーンゴムの配合割
合は、例えば質量比でＷ粉末を入れた場合は９０〜９５
％，Ｐｂ粉末を入れた場合は８５〜９５％となる。シリ
コーンゴムを用いた場合の具体的な配合割合は、Ｗ粉末
を用いた場合、Ｈ：０．７、Ｃ：２．８、Ｏ：１．８、
Ｓｉ：３．２、Ｗ：９１．５（ｗｔ％）であり、Ｐｂ粉
末を用いた場合、Ｈ：０．８、Ｃ：３．２、Ｏ：２．
１、Ｓｉ：３．７、Ｐｂ：９０．２（ｗｔ％）である。
更に、内部空間ＸにはＨｅガスを高密度に充填し、中性
子耐力を向上させることもできる。内部空間ＸにＨｅガ
スを高密度に充填した場合は、中性子１０10Ｎeutrons
／cm2 において半導体チップを正常に動作させることが
できた。
【００２３】（実施例２）図３を参照する。但し、図１
と同部材は同符号を付して説明する。半導体容器11は、
ベース材12と、カバー材13と、前記ベース材12とカバー
材13間に介在する枠状の側面材14とから構成されてい
る。前記カバー材13は、図４に示すように厚みが厚く長
さが短い（厚みＴ2 ＝５mm、長さＬ1 ＝９０mm）部材13
ａと、厚みが薄く前記部材13ａより長さが長い（厚みＴ
3 ＝０．２mm、長さＬ2＝１００mm）部材13ｂからな
る。前記半導体容器11の材料は、実施例１と比べ、黒鉛
の代りにＢｅＣ，Ｇｄ2 Ｏ3 の代りにＦｅ2 Ｏ3 ，バイ
ンダー材はＦｅの代りにＰｂを使用している。前記カバ
ー材13と側面材14はシーム溶接にて完全に気密シールさ
れている。
と同部材は同符号を付して説明する。半導体容器11は、
ベース材12と、カバー材13と、前記ベース材12とカバー
材13間に介在する枠状の側面材14とから構成されてい
る。前記カバー材13は、図４に示すように厚みが厚く長
さが短い（厚みＴ2 ＝５mm、長さＬ1 ＝９０mm）部材13
ａと、厚みが薄く前記部材13ａより長さが長い（厚みＴ
3 ＝０．２mm、長さＬ2＝１００mm）部材13ｂからな
る。前記半導体容器11の材料は、実施例１と比べ、黒鉛
の代りにＢｅＣ，Ｇｄ2 Ｏ3 の代りにＦｅ2 Ｏ3 ，バイ
ンダー材はＦｅの代りにＰｂを使用している。前記カバ
ー材13と側面材14はシーム溶接にて完全に気密シールさ
れている。
【００２４】前記側面材14の一部は開口されており、こ
の開口部に外部金属リング15がを介してガラス層16が埋
め込まれている。このガラス層16には、一端が半導体チ
ップ18に電気的に接続するリードピン17が装着されてい
る。基板19はＣｕＷ材からなり、半田（Ｓｎ／Ｐｂ）層
31を介してベース材12上に半田付けされている。前記半
導体容器11内で前記基板19上には、複数の半導体チップ
18が回路面を基板19側にして半田（Ａｕ／Ｓｎ／Ｐｂ）
層32を介して搭載されている。
の開口部に外部金属リング15がを介してガラス層16が埋
め込まれている。このガラス層16には、一端が半導体チ
ップ18に電気的に接続するリードピン17が装着されてい
る。基板19はＣｕＷ材からなり、半田（Ｓｎ／Ｐｂ）層
31を介してベース材12上に半田付けされている。前記半
導体容器11内で前記基板19上には、複数の半導体チップ
18が回路面を基板19側にして半田（Ａｕ／Ｓｎ／Ｐｂ）
層32を介して搭載されている。
【００２５】実施例２によれば、前記カバー材13が図５
に示すように厚みが厚く長さが短い部材13ａと、厚みが
薄く前記部材13ａより長さが長い部材13ｂから構成され
ているため、前記カバー材13と側面材14をシーム溶接に
て完全に気密シールすることができる。
に示すように厚みが厚く長さが短い部材13ａと、厚みが
薄く前記部材13ａより長さが長い部材13ｂから構成され
ているため、前記カバー材13と側面材14をシーム溶接に
て完全に気密シールすることができる。
【００２６】
【発明の効果】以上詳述したようにこの発明によれば、
γ線や中性子等の放射線に対し最適な遮蔽能力を有する
半導体容器が得られ、かつγ線や中性子等の放射線環境
下でも正常に動作でき、宇宙空間でのエレクトロニクス
を有する装置の長寿命化及び原子力発電所等での事故時
における事故時対応システムの成立が図れる半導体装置
が得られる。
γ線や中性子等の放射線に対し最適な遮蔽能力を有する
半導体容器が得られ、かつγ線や中性子等の放射線環境
下でも正常に動作でき、宇宙空間でのエレクトロニクス
を有する装置の長寿命化及び原子力発電所等での事故時
における事故時対応システムの成立が図れる半導体装置
が得られる。
【図１】この発明の実施例１に係る半導体装置の説明図
であり、図１（Ａ）はこの半導体装置の斜視図、図１
（Ｂ）は図１（Ａ）の半導体装置のリードピンの長手方
向に沿う断面図。
であり、図１（Ａ）はこの半導体装置の斜視図、図１
（Ｂ）は図１（Ａ）の半導体装置のリードピンの長手方
向に沿う断面図。
【図２】この発明の実施例１に係る半導体装置の一構成
である半導体容器の材料の説明図であり、図１（Ａ）は
その材料の斜視図、図１（Ｂ）は概念図。
である半導体容器の材料の説明図であり、図１（Ａ）は
その材料の斜視図、図１（Ｂ）は概念図。
【図３】この発明の実施例２に係るマルチチップモジュ
ールの断面図。
ールの断面図。
【図４】この発明の実施例２に係るマルチチップモジュ
ールに用いられる半導体容器のカバー材の説明図。
ールに用いられる半導体容器のカバー材の説明図。
【図５】従来のエポキシ樹脂製の半導体容器を用いた半
導体装置の断面図。
導体装置の断面図。
【図６】従来のセラミック製の半導体容器を用いた半導
体装置の断面図。
体装置の断面図。
【図７】従来のＦｅ合金製半導体容器を用いた半導体装
置の断面図。
置の断面図。
【図８】この発明に係る半導体容器に用いられる原料粉
末の配合割合とγ線量，中性子量との関係を示す説明
図。
末の配合割合とγ線量，中性子量との関係を示す説明
図。
11…半導体容器、 12…ベース材、
13…カバー材、14…側面材、 15…外部金
属リング、 16…ガラス層、17…リードピン、
18…半導体チップ、 19…基板、20…ボンディ
ングワイヤ、 31，32…半田層。
13…カバー材、14…側面材、 15…外部金
属リング、 16…ガラス層、17…リードピン、
18…半導体チップ、 19…基板、20…ボンディ
ングワイヤ、 31，32…半田層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31
Claims (7)
- 【請求項１】 黒鉛、酸化ガドリニウム、タングステン
及び／又は酸化タングステンからなる原料粉末と、鉄粉
末及び／又は鉛粉末を、体積率で夫々９０〜９５％、１
０〜５％に混合して加圧成形してなることを特徴とする
半導体容器。 - 【請求項２】 原料粉末の黒鉛に代えてＴｉＨ2 ，Ｂｅ
Ｃを用いることを特徴とする請求項１記載の半導体容
器。 - 【請求項３】 原料粉末の酸化ガドリニウムに代えてＢ
ｅＯ，Ｆｅ2 Ｏ3 を用いることを特徴とする請求項１あ
るいは請求項２記載の半導体容器。 - 【請求項４】 原料粉末のタングステン及び／又は酸化
タングステンに代えてＴｉ，Ｚｒ，Ｍｏを用いることを
特徴とする請求項１、請求項２あるいは請求項３記載の
半導体容器。 - 【請求項５】 タングステン合金又は鉄合金よりなるこ
とを特徴とする半導体容器。 - 【請求項６】 請求項１〜請求項５いずれか記載の半導
体容器内に半導体チップが設置されたことを特徴とする
半導体装置。 - 【請求項７】 半導体容器内をＨｅガス又は鉛粉末，タ
ングステン粉末と混合したエポキシ樹脂あるいはシリコ
ーンゴムで充填したことを特徴とする請求項６記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6143114A JP2877292B2 (ja) | 1994-06-24 | 1994-06-24 | 半導体容器及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6143114A JP2877292B2 (ja) | 1994-06-24 | 1994-06-24 | 半導体容器及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0817956A true JPH0817956A (ja) | 1996-01-19 |
| JP2877292B2 JP2877292B2 (ja) | 1999-03-31 |
Family
ID=15331245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6143114A Expired - Lifetime JP2877292B2 (ja) | 1994-06-24 | 1994-06-24 | 半導体容器及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877292B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016518727A (ja) * | 2013-05-16 | 2016-06-23 | ナショナル・インスティチュート・オブ・エアロスペース・アソシエイツ | 耐放射線強化した超小型電子チップのパッケージング技術 |
| CN110366551A (zh) * | 2017-06-20 | 2019-10-22 | 株式会社Lg化学 | 化合物、包含其的涂覆组合物和包含其的有机发光元件 |
| JPWO2022208869A1 (ja) * | 2021-04-02 | 2022-10-06 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4666310B2 (ja) * | 2006-06-27 | 2011-04-06 | 大学共同利用機関法人 高エネルギー加速器研究機構 | 放射線遮蔽材 |
-
1994
- 1994-06-24 JP JP6143114A patent/JP2877292B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016518727A (ja) * | 2013-05-16 | 2016-06-23 | ナショナル・インスティチュート・オブ・エアロスペース・アソシエイツ | 耐放射線強化した超小型電子チップのパッケージング技術 |
| US10262951B2 (en) | 2013-05-16 | 2019-04-16 | National Institute Of Aerospace Associates | Radiation hardened microelectronic chip packaging technology |
| CN110366551A (zh) * | 2017-06-20 | 2019-10-22 | 株式会社Lg化学 | 化合物、包含其的涂覆组合物和包含其的有机发光元件 |
| JPWO2022208869A1 (ja) * | 2021-04-02 | 2022-10-06 | ||
| WO2022208869A1 (ja) * | 2021-04-02 | 2022-10-06 | 三菱電機株式会社 | パワー半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2877292B2 (ja) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4524238A (en) | Semiconductor packages | |
| US4784974A (en) | Method of making a hermetically sealed semiconductor casing | |
| US7148084B2 (en) | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages | |
| EP0803174B1 (en) | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages | |
| US4541003A (en) | Semiconductor device including an alpha-particle shield | |
| US4656499A (en) | Hermetically sealed semiconductor casing | |
| US7518205B2 (en) | Semiconductor package and method for manufacturing the same | |
| US5001299A (en) | Explosively formed electronic packages | |
| GB2036428A (en) | A Semiconductor Device | |
| US7224066B2 (en) | Bonding material and circuit device using the same | |
| JP2003297873A (ja) | 半導体装置，構造体及び電子装置 | |
| JP2877292B2 (ja) | 半導体容器及び半導体装置 | |
| JPS614250A (ja) | 半導体装置用パツケ−ジ | |
| US4592794A (en) | Glass bonding method | |
| JPS614249A (ja) | 半導体装置用パツケ−ジ | |
| US4515898A (en) | Glass bonding means and method | |
| CA1201211A (en) | Hermetically sealed semiconductor casing | |
| US4800421A (en) | Glass bonding means and method | |
| JPS6157704B2 (ja) | ||
| JP3850313B2 (ja) | 半導体装置 | |
| EP0178481B1 (en) | Hermetically sealed semiconductor package | |
| JP3229176B2 (ja) | 耐放射線用パッケージ | |
| US20050051349A1 (en) | Radiation shielded semiconductor device package | |
| CA1304172C (en) | Metal electronic package | |
| JP2846259B2 (ja) | 耐放射線能力を有する半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120122 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |