JPH08172359A - Processor for sigma delta signal - Google Patents
Processor for sigma delta signalInfo
- Publication number
- JPH08172359A JPH08172359A JP31696694A JP31696694A JPH08172359A JP H08172359 A JPH08172359 A JP H08172359A JP 31696694 A JP31696694 A JP 31696694A JP 31696694 A JP31696694 A JP 31696694A JP H08172359 A JPH08172359 A JP H08172359A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- supplied
- processing
- sigma
- delta
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、例えばシグマデルタ変
調された音声信号に対して、フェード等の任意の処理を
施すためのシグマデルタ信号の処理装置に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sigma-delta signal processing apparatus for subjecting a sigma-delta modulated audio signal to arbitrary processing such as fading.
【0002】[0002]
【従来の技術】例えば音声信号をデジタル化して伝送
(記録再生)する方法として、従来からCD、DAT等
の記録再生装置や、衛星放送等のデジタル音声放送が実
施されている。このようなデジタル音声伝送装置におい
て、従来はそのデジタル化に際しては、サンプリング周
波数として48kHz、44.1kHz等、また量子化
ビット数として16ビット等のフォーマットが規定され
ていた。2. Description of the Related Art As a method of digitizing and transmitting (recording / reproducing) an audio signal, a recording / reproducing apparatus such as a CD or DAT, or a digital audio broadcasting such as satellite broadcasting has been conventionally practiced. In such a digital audio transmission device, conventionally, when digitized, a format such as a sampling frequency of 48 kHz, 44.1 kHz or the like and a quantization bit number of 16 bits or the like was specified.
【0003】ところがこのような従来のデジタル音声伝
送装置において、デジタル音声信号の量子化ビット数は
一般的に復調される音声信号のダイナミックレンジを規
定する。このため例えばより高音質の信号を伝送するた
めには、量子化ビット数を現行の16ビットから20あ
るいは24ビット等に拡大することが必要である。しか
しながら、一度フォーマットを規定してしまうと、量子
化ビット数の拡大を容易に行うことができないため、こ
れらの装置からより高音質の音声信号を取り出すことは
できなかった。However, in such a conventional digital audio transmission apparatus, the number of quantization bits of the digital audio signal generally defines the dynamic range of the demodulated audio signal. Therefore, for example, in order to transmit a signal with higher sound quality, it is necessary to increase the number of quantization bits from the current 16 bits to 20 or 24 bits. However, once the format is specified, it is not possible to easily increase the number of quantization bits, so that it is not possible to extract an audio signal of higher sound quality from these devices.
【0004】ところで例えば音声信号をデジタル化する
方法として、シグマデルタ(ΣΔ)変調と呼ばれる方法
が提案されている(日本音響学会誌46巻3号(199
0)第251〜257頁「AD/DA変換器とディジタ
ルフィルター(山崎芳男)」等参照)。By the way, for example, a method called sigma delta (ΣΔ) modulation has been proposed as a method for digitizing an audio signal (Journal of the Acoustical Society of Japan, Vol. 46, No. 3, (199).
0) pp. 251-257, "AD / DA converter and digital filter (Yoshio Yamazaki)", etc.).
【0005】すなわち図9は、例えば1ビットのΣΔ変
調を利用した一例としての構成を示す。この図9におい
て、入力端子91からの入力音声信号が加算器92を通
じて積分器93に供給される。この積分器93からの信
号が比較器94に供給され、例えば入力音声信号の中点
電位と比較されて1サンプル期間ごとに例えば1ビット
量子化される。なおサンプル期間の周波数(サンプリン
グ周波数)は、従来の48kHz、44.1kHzに対
して、その64倍あるいは128倍の周波数が用いられ
る。また量子化は2ビットあるいは4ビットでもよい。That is, FIG. 9 shows an example of a configuration using, for example, 1-bit ΣΔ modulation. In FIG. 9, the input audio signal from the input terminal 91 is supplied to the integrator 93 through the adder 92. The signal from the integrator 93 is supplied to the comparator 94, is compared with, for example, the midpoint potential of the input audio signal, and is quantized by, for example, 1 bit for each sample period. The frequency (sampling frequency) of the sampling period is 64 times or 128 times that of the conventional 48 kHz and 44.1 kHz. The quantization may be 2 bits or 4 bits.
【0006】この量子化信号が遅延器95に供給されて
1サンプル期間分遅延される。この遅延信号が例えば1
ビットのDA変換器96を通じて加算器92に供給され
て、入力端子91からの入力音声信号に加算される。そ
して比較器94から出力される量子化信号が出力端子9
7に取り出される。従ってこのΣΔ変調によれば、上記
文献にも示されるように、サンプル期間の周波数(サン
プリング周波数)を充分高くすることによって、例えば
1ビットの少ないビット数でも広いダイナミックレンジ
のデジタル音声信号を得ることができる。This quantized signal is supplied to the delay unit 95 and delayed by one sample period. This delayed signal is, for example, 1
It is supplied to the adder 92 through the bit DA converter 96 and added to the input audio signal from the input terminal 91. The quantized signal output from the comparator 94 is the output terminal 9
Taken out to 7. Therefore, according to this ΣΔ modulation, as shown in the above-mentioned document, by sufficiently increasing the frequency of the sampling period (sampling frequency), for example, a digital audio signal having a wide dynamic range can be obtained even with a small number of bits of 1 bit. You can
【0007】[0007]
【発明が解決しようとする課題】ところで従来のデジタ
ルオーディオレコーダーにおいて、デジタル音声信号を
磁気テープなどの記録メディアに記録再生する際には、
その再生される音声信号のレベルをゼロレベルにミュー
トする必要が生じることがある。すなわち例えば再生中
の記録メディアの不良から再生信号のエラーが増加し、
そのレコーダーのエラー訂正能力を超えると、再生され
る音声信号に非常に大きなノイズが含まれるようにな
る。By the way, in the conventional digital audio recorder, when a digital audio signal is recorded / reproduced on / from a recording medium such as a magnetic tape,
It may be necessary to mute the level of the reproduced audio signal to zero level. That is, for example, the error of the reproduction signal increases due to the defect of the recording medium during reproduction
If the error correction capability of the recorder is exceeded, the reproduced audio signal will contain very large noise.
【0008】そこでこのような場合には、通常は再生さ
れる音声信号のレベルをゼロにすることが行われる。と
ころがその場合に、いきなり音声信号のレベルをゼロに
すると、聴感上ノイズのように聞こえてしまうことがあ
る。そこでこのようなときには再生される音声信号のレ
ベルを時間と共に徐々に低下(フェード)させて、およ
そ数ミリ秒から数十ミリ秒の後に完全にゼロにすること
が行われている。Therefore, in such a case, the level of the reproduced audio signal is usually set to zero. However, in that case, if the level of the audio signal is suddenly set to zero, it may sound like noise in the sense of hearing. Therefore, in such a case, the level of the reproduced audio signal is gradually lowered (faded) with time, and is completely reduced to zero after about several milliseconds to several tens of milliseconds.
【0009】その場合に従来のCDやDAT等のフォー
マットでは、例えば図10に示すような処理が行われて
いた。すなわちこの図10において、入力端子81から
のマルチビット(例えば16ビット)のデジタル音声信
号が乗算器82を通じて出力端子83に取り出される。In such a case, in the conventional format such as CD or DAT, for example, the processing shown in FIG. 10 is performed. That is, in FIG. 10, the multi-bit (for example, 16-bit) digital audio signal from the input terminal 81 is taken out to the output terminal 83 through the multiplier 82.
【0010】また例えばフェードの開始タイミングやス
ピードを指定する制御信号が制御信号入力端子84に供
給され、この制御信号が制御回路85に供給されて任意
のフェード信号が発生される。そしてこのフェード信号
が係数発生器86に供給されることによって、例えば音
声信号のレベルを徐々に低下させてゼロレベルにミュー
トする係数が発生され、この係数が乗算器82に供給さ
れる。Further, for example, a control signal designating a fade start timing and a speed is supplied to the control signal input terminal 84, and this control signal is supplied to the control circuit 85 to generate an arbitrary fade signal. Then, by supplying the fade signal to the coefficient generator 86, for example, a coefficient for gradually lowering the level of the audio signal to mute it to a zero level is generated, and this coefficient is supplied to the multiplier 82.
【0011】これによって出力端子83には、デジタル
信号入力端子81に供給されたデジタル音声信号に対し
て、その音声信号のレベルが、例えば制御信号で指定さ
れたタイミングから指定のスピードで徐々に低下されて
ゼロレベルにミュートされた信号が取り出され、いわゆ
るフェードアウトの処理が行われる。なお例えば係数の
発生順を逆にすることによって、音声信号のレベルをゼ
ロレベルから徐々に上昇させるフェードインの処理を行
うこともできる。As a result, the level of the digital audio signal supplied to the digital signal input terminal 81 at the output terminal 83 gradually decreases at a specified speed from the timing specified by the control signal, for example. The signal that has been muted to zero level is taken out, and so-called fade-out processing is performed. It is also possible to perform fade-in processing for gradually increasing the level of the audio signal from zero level by reversing the order of generation of the coefficients.
【0012】ところが上述のΣΔ変調されたデジタル音
声信号(以下ΣΔ信号と称する)においては、このよう
な処理を行うことができない。すなわちΣΔ信号では、
各データの語長が短く例えば1ビットであるために、上
述のような乗算器82を用いて従来と同様に乗算をして
も充分な計算の精度を得ることができない。従って上述
のΣΔ信号においては、従来と同じ方法ではフェード処
理を実現することが困難なものであった。However, such processing cannot be performed on the ΣΔ-modulated digital audio signal (hereinafter referred to as ΣΔ signal). That is, for the ΣΔ signal,
Since the word length of each data is short, for example, 1 bit, it is not possible to obtain sufficient calculation accuracy even if multiplication is performed using the multiplier 82 as described above as in the conventional case. Therefore, it is difficult to realize the fade process in the above-mentioned ΣΔ signal by the same method as the conventional one.
【0013】これに対して、例えば図11に示すように
ΣΔ信号をローパスフィルターを用いて従来のCDやD
AT等の信号フォーマットに変換して処理を行うことが
考えられる。すなわちこの図11において、入力端子7
1に供給された例えば1ビットのΣΔ信号がローパスフ
ィルター72に供給されて、例えば16ビットのマルチ
ビットのデジタル音声信号に変換される。この変換され
たデジタル音声信号が乗算器73に供給される。On the other hand, for example, as shown in FIG. 11, a ΣΔ signal is converted into a conventional CD or D by using a low-pass filter.
It is conceivable to convert into a signal format such as AT for processing. That is, in FIG. 11, the input terminal 7
For example, the 1-bit ΣΔ signal supplied to 1 is supplied to the low-pass filter 72 and converted into, for example, a 16-bit multi-bit digital audio signal. The converted digital audio signal is supplied to the multiplier 73.
【0014】また、例えばフェードの開始タイミングや
スピードを指定する制御信号が制御信号入力端子74に
供給され、この制御信号が制御回路75に供給されて任
意のフェード信号が発生される。そしてこのフェード信
号が係数発生器76に供給されることによって、例えば
音声信号のレベルを徐々に低下させてゼロレベルにミュ
ートする係数が発生され、この係数が乗算器73に供給
される。Further, for example, a control signal designating the start timing and speed of the fade is supplied to the control signal input terminal 74, and this control signal is supplied to the control circuit 75 to generate an arbitrary fade signal. Then, by supplying the fade signal to the coefficient generator 76, for example, a coefficient for gradually lowering the level of the audio signal and muting it to the zero level is generated, and this coefficient is supplied to the multiplier 73.
【0015】これによって、乗算器73からはローパス
フィルター72からのデジタル音声信号に対して、その
音声信号のレベルが係数発生器6からの係数によって制
御されたデジタル音声信号が取り出される。そしてさら
にこのデジタル音声信号がΣΔ変調器77に供給され
て、再び例えば1ビットのΣΔ信号に再変換され、この
再変換されたΣΔ信号が出力端子78に取り出される。As a result, a digital audio signal whose level is controlled by the coefficient from the coefficient generator 6 is extracted from the multiplier 73 with respect to the digital audio signal from the low-pass filter 72. Then, this digital audio signal is further supplied to the ΣΔ modulator 77, and again converted into, for example, a 1-bit ΣΔ signal, and the reconverted ΣΔ signal is taken out to the output terminal 78.
【0016】こうして出力端子78には、入力端子71
からのΣΔ信号に対して、その音声信号のレベルが、例
えば制御信号で指定されたタイミングから指定のスピー
ドで徐々に低下されてゼロレベルにミュートされた信号
が取り出され、いわゆるフェードアウトの処理が行われ
る。なお、例えば係数の発生順を逆にすることによっ
て、音声信号のレベルをゼロレベルから徐々に上昇させ
るフェードインの処理を行うこともできる。すなわちこ
の装置によれば、従来と同じ方法でフェード等の処理を
行うことができる。Thus, the output terminal 78 is connected to the input terminal 71.
For the ΣΔ signal from, the level of the audio signal is gradually reduced at a specified speed from the timing specified by the control signal, and a signal muted to zero level is taken out, and so-called fade-out processing is performed. Be seen. It is also possible to perform fade-in processing in which the level of the audio signal is gradually increased from zero level by reversing the order of generation of the coefficients. That is, according to this apparatus, it is possible to perform processing such as fade in the same manner as in the past.
【0017】しかしながらこの装置を用いた場合には、
入力端子71に供給されるΣΔ信号は常にローパスフィ
ルター72で例えば16ビットのマルチビットのデジタ
ル音声信号に変換が行われる。すなわちこの装置では、
ΣΔ信号はフェード等の処理を行っていないときにも、
ローパスフィルター72とΣΔ変調器77を通ってしま
う。このため信号の特性は従来のCDやDAT等と同じ
になってしまい、本来のΣΔ変調の持つ、広帯域、高ダ
イナミックレンジ等の特徴は生かせないことになってし
まう。However, when this device is used,
The ΣΔ signal supplied to the input terminal 71 is always converted by the low-pass filter 72 into, for example, a 16-bit multi-bit digital audio signal. That is, in this device,
Even if the ΣΔ signal is not processed such as fade,
It passes through the low-pass filter 72 and the ΣΔ modulator 77. Therefore, the characteristics of the signal become the same as those of the conventional CD, DAT, etc., and the characteristics of the original ΣΔ modulation such as wide band and high dynamic range cannot be utilized.
【0018】この出願はこのような点に鑑みて成された
ものであって、解決しようとする問題点は、ΣΔ信号に
おいてフェード等の処理を実現する場合に、従来の装置
ではΣΔ変調の持つ、広帯域、高ダイナミックレンジ等
の特徴が生かすことができず、フェード等の処理を実現
することが困難であったというものである。This application has been made in view of such a point, and a problem to be solved is that ΣΔ modulation has a problem in a conventional apparatus when a process such as a fade is performed on a ΣΔ signal. However, the characteristics such as wide band and high dynamic range cannot be utilized, and it is difficult to realize processing such as fade.
【0019】[0019]
【課題を解決するための手段】本発明による第1の手段
は、ΣΔ変調された信号(入力端子1)に任意の処理を
施すに当たり、上記ΣΔ変調された信号をローパスフィ
ルター(2)を用いてマルチビット信号に変換する手段
と、この変換されたマルチビット信号に対して上記任意
の処理を行うための演算手段(乗算器3)と、この演算
処理された信号を再度上記ΣΔ変調された信号に再変換
する手段(ΣΔ変調器7)と、この再変換された信号を
元の上記ΣΔ変調された信号(ディレイ回路9)と切り
替えて出力する手段(スイッチ8)とを有してなるΣΔ
信号の処理装置である。The first means of the present invention uses a low-pass filter (2) for the ΣΔ-modulated signal in performing arbitrary processing on the ΣΔ-modulated signal (input terminal 1). Means for converting into a multi-bit signal, an operation means (multiplier 3) for performing the above-mentioned arbitrary processing on the converted multi-bit signal, and the operation-processed signal is subjected to the ΣΔ modulation again. And a means (switch 8) for switching the reconverted signal to the original ΣΔ-modulated signal (delay circuit 9) and outputting the signal (switch 8). ΣΔ
It is a signal processing device.
【0020】本発明による第2の手段は、第1の手段記
載のΣΔ信号の処理装置において、上記任意の処理で
は、フェード処理またはイコライズ処理またはフィルタ
ー処理が行われるようにしたΣΔ信号の処理装置であ
る。According to a second means of the present invention, in the ΣΔ signal processing apparatus according to the first means, the ΣΔ signal processing apparatus is such that a fade process, an equalize process or a filter process is performed in the arbitrary process. Is.
【0021】本発明による第3の手段は、第1の手段記
載のΣΔ信号の処理装置において、複数の上記ΣΔ変調
された信号が供給(入力端子1A、1B)され、上記複
数のΣΔ変調された信号に対してそれぞれローパスフィ
ルター(2A、2B)を用いてマルチビット信号に変換
する手段と、これらの変換されたマルチビット信号に対
して相互に上記任意の処理を行うための演算手段(乗算
器3A、3B、加算器3C)と、これらの演算処理され
た信号を再度上記ΣΔ変調された信号に再変換する手段
(ΣΔ変調器7)と、この再変換された信号を任意の元
の上記ΣΔ変調された信号(ディレイ回路9A、9B)
と切り替えて出力する手段(スイッチ8)とを有してな
るΣΔ信号の処理装置である。According to a third means of the present invention, in the ΣΔ signal processing apparatus according to the first means, a plurality of the ΣΔ modulated signals are supplied (input terminals 1A and 1B) and the plurality of ΣΔ modulated signals are supplied. Means for converting the obtained signals into multi-bit signals using low-pass filters (2A, 2B), and arithmetic means (multiplication) for mutually performing the above-mentioned arbitrary processing on these converted multi-bit signals. 3A, 3B, and adder 3C), a means (ΣΔ modulator 7) for re-converting these arithmetically processed signals into the ΣΔ-modulated signal again, and the re-converted signal as an arbitrary original signal. The ΣΔ modulated signal (delay circuits 9A and 9B)
And a means for switching and outputting (switch 8).
【0022】本発明による第4の手段は、第3の手段記
載のΣΔ信号の処理装置において、上記任意の処理で
は、ミックス処理またはクロスフェード処理が行われる
ようにしたΣΔ信号の処理装置である。A fourth means according to the present invention is the ΣΔ signal processing apparatus according to the third means, wherein the mixing processing or the crossfade processing is performed in the arbitrary processing. .
【0023】本発明による第5の手段は、第1〜4の手
段のいずれかに記載のΣΔ信号の処理装置において、上
記再変換された信号と元の上記ΣΔ変調された信号とを
切り替えて出力する際に、切り替え時の段差をなくすた
めの補間処理(補間回路11)を行うようにしたΣΔ信
号の処理装置である。A fifth means according to the present invention is the ΣΔ signal processing apparatus according to any one of the first to fourth means, wherein the reconverted signal and the original ΣΔ modulated signal are switched. The ΣΔ signal processing device is configured to perform an interpolation process (interpolation circuit 11) for eliminating a step difference at the time of switching when outputting.
【0024】[0024]
【作用】これによれば、ΣΔ変調された信号に任意の処
理を施すに当たり、ΣΔ変調された信号をローパスフィ
ルターを用いてマルチビット信号に変換する手段と、こ
の変換されたマルチビット信号に対して任意の処理を行
うための演算手段と、この演算処理された信号を再度Σ
Δ変調された信号に再変換する手段と、この再変換され
た信号を元のΣΔ変調された信号と切り替えて出力する
手段とを有することによって、変換されたマルチビット
信号に対して任意の処理を行うことができると共に、処
理が行われていない時は元のΣΔ変調された信号が取り
出されているので、通常時のΣΔ変調された信号の特徴
を殺すことなく、ΣΔ変調された信号の処理を実現する
ことができる。According to this, in performing arbitrary processing on the ΣΔ-modulated signal, a means for converting the ΣΔ-modulated signal into a multi-bit signal by using a low-pass filter and a means for converting the converted multi-bit signal. And an arithmetic means for performing an arbitrary process by the Σ
Arbitrary processing for the converted multi-bit signal by having means for reconverting to a Δ-modulated signal and means for switching this reconverted signal to the original ΣΔ-modulated signal and outputting In addition to being able to perform, the original ΣΔ-modulated signal is taken out when the processing is not performed, so that the ΣΔ-modulated signal of the ΣΔ-modulated signal can be Processing can be realized.
【0025】また、これによってΣΔ変調された信号の
フェード処理、イコライズ処理、フィルター処理等を行
うことができる。Further, by this, it is possible to perform a fade process, an equalize process, a filter process, etc. on the ΣΔ modulated signal.
【0026】さらに、複数のΣΔ変調された信号が供給
され、複数のΣΔ変調された信号に対してそれぞれロー
パスフィルターを用いてマルチビット信号に変換する手
段と、これらの変換されたマルチビット信号に対して相
互に任意の処理を行うための演算手段と、これらの演算
処理された信号を再度ΣΔ変調された信号に再変換する
手段と、この再変換された信号を任意の元のΣΔ変調さ
れた信号と切り替えて出力する手段とを有することによ
って、変換されたマルチビット信号に対して任意の処理
を行うことができると共に、処理が行われていない時は
元のΣΔ変調された信号が取り出されているので、通常
時のΣΔ変調された信号の特徴を殺すことなく、ΣΔ変
調された信号の処理を実現することができる。Further, a plurality of .SIGMA..DELTA. Modulated signals are supplied, and a means for converting each of the .SIGMA..DELTA. Modulated signals into a multi-bit signal by using a low-pass filter, and to these converted multi-bit signals. On the other hand, an arithmetic means for mutually performing arbitrary processing, a means for reconverting these arithmetically processed signals into a ΣΔ-modulated signal again, and an arbitrary original ΣΔ-modulated signal for this reconverted signal. Signal and a means for switching and outputting the signal, it is possible to perform any processing on the converted multi-bit signal, and when the processing is not performed, the original ΣΔ-modulated signal is extracted. Therefore, the processing of the ΣΔ-modulated signal can be realized without killing the characteristics of the ΣΔ-modulated signal at the normal time.
【0027】また、これによってΣΔ変調された信号の
ミックス処理、クロスフェード処理等を行うことができ
る。Further, by this, it is possible to perform a mixing process, a crossfade process, etc. of the ΣΔ modulated signal.
【0028】さらに、再変換された信号と元のΣΔ変調
された信号とを切り替えて出力する際に、切り替え時の
段差をなくすための補間処理を行うことによって、一層
良好なΣΔ変調された信号の処理を行うことができる。Further, when the re-converted signal and the original ΣΔ-modulated signal are switched and output, interpolation processing for eliminating the step at the time of switching is performed, so that a better ΣΔ-modulated signal is obtained. Can be processed.
【0029】[0029]
【実施例】図1は本発明によるΣΔ信号の処理装置の一
実施例の構成を示す。この図1において、入力端子1に
供給された例えば1ビットのΣΔ信号がローパスフィル
ター2に供給されて、例えば16ビットのマルチビット
のデジタル音声信号に変換される。この変換されたデジ
タル音声信号が乗算器3に供給される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT FIG. 1 shows the configuration of an embodiment of a ΣΔ signal processing apparatus according to the present invention. In FIG. 1, the 1-bit ΣΔ signal supplied to the input terminal 1 is supplied to the low-pass filter 2 and converted into a 16-bit multi-bit digital audio signal, for example. The converted digital audio signal is supplied to the multiplier 3.
【0030】また、例えばフェードの開始タイミングや
スピードを指定する制御信号が制御信号入力端子4に供
給され、この制御信号が制御回路5に供給されて任意の
フェード信号が発生される。そしてこのフェード信号が
係数発生器6に供給されることによって、例えば音声信
号のレベルを徐々に低下させてゼロレベルにミュートす
る係数が発生され、この係数が乗算器3に供給される。Further, for example, a control signal designating a fade start timing and a speed is supplied to the control signal input terminal 4, and this control signal is supplied to the control circuit 5 to generate an arbitrary fade signal. Then, by supplying the fade signal to the coefficient generator 6, for example, a coefficient for gradually lowering the level of the audio signal and muting it to the zero level is generated, and this coefficient is supplied to the multiplier 3.
【0031】これによって乗算器3からは、ローパスフ
ィルター2からのデジタル音声信号に対して、その音声
信号のレベルが係数発生器6からの係数によって制御さ
れた信号が取り出される。さらにこの信号がΣΔ変調器
7に供給されて、再び例えば1ビットのΣΔ信号に再変
換され、この再変換されたデジタル音声信号がスイッチ
8の固定接点Bに供給される。As a result, with respect to the digital audio signal from the low-pass filter 2, a signal whose level is controlled by the coefficient from the coefficient generator 6 is extracted from the multiplier 3. Further, this signal is supplied to the ΣΔ modulator 7 and again converted into, for example, a 1-bit ΣΔ signal, and the reconverted digital audio signal is supplied to the fixed contact B of the switch 8.
【0032】さらに入力端子1に供給された例えば1ビ
ットのΣΔ信号がディレイ回路9に供給される。このデ
ィレイ回路9には上述のローパスフィルター2乃至ΣΔ
変調器7の処理時間に相当する遅延時間が設けられる。
このディレイ回路9からのデジタル音声信号がスイッチ
8の固定接点Aに供給される。そしてこのスイッチ8が
制御回路5によって制御されて、このスイッチ8で切り
替えられた信号が出力端子10に取り出される。Further, the 1-bit ΣΔ signal supplied to the input terminal 1 is supplied to the delay circuit 9. The delay circuit 9 includes the low-pass filters 2 to ΣΔ described above.
A delay time corresponding to the processing time of the modulator 7 is provided.
The digital audio signal from the delay circuit 9 is supplied to the fixed contact A of the switch 8. The switch 8 is controlled by the control circuit 5, and the signal switched by the switch 8 is taken out to the output terminal 10.
【0033】従ってこの装置において、例えばΣΔ信号
のフェード処理を行う場合には、このΣΔ信号がデジタ
ル信号入力端子1に供給されると共に、制御信号入力端
子4にはフェードの開始タイミングやスピードを指定す
る制御信号が供給される。Therefore, in this apparatus, for example, when performing the fade processing of the ΣΔ signal, the ΣΔ signal is supplied to the digital signal input terminal 1 and the control signal input terminal 4 specifies the fade start timing and speed. A control signal for controlling is supplied.
【0034】ここで上述の制御信号で指定されたフェー
ドの開始タイミングまでの間は、係数発生器6からは
“1”の係数が発生され、乗算器3の出力には入力と同
じ信号が取り出される。従ってこの信号がΣΔ変調器7
で再変換された場合には、ローパスフィルター2によっ
て帯域が制限された分を除いて、元のΣΔ信号とほぼ同
じデジタル音声信号が取り出されている。Until the fade start timing designated by the control signal, the coefficient generator 6 generates a coefficient of "1", and the multiplier 3 outputs the same signal as the input. Be done. Therefore, this signal is the ΣΔ modulator 7
In the case of being re-converted by, the digital audio signal which is almost the same as the original ΣΔ signal is taken out except for the band limited by the low pass filter 2.
【0035】一方、スイッチ8では当初はディレイ回路
9側が選択されている。従って出力端子10には、入力
端子1に供給された例えば1ビットのΣΔ信号が、ロー
パスフィルター2乃至ΣΔ変調器7の処理時間に相当す
る分遅延されて取り出されている。On the other hand, in the switch 8, the delay circuit 9 side is initially selected. Therefore, for example, the 1-bit ΣΔ signal supplied to the input terminal 1 is taken out after being delayed by an amount corresponding to the processing time of the low-pass filter 2 to the ΣΔ modulator 7.
【0036】そしてこのスイッチ8が、上述の制御信号
で指定されたフェードの開始タイミングの直前にΣΔ変
調器7側に切り替えられる。これによって出力端子10
には、このスイッチ8の切り替え以降、乗算器3によっ
て音声信号のレベルが制御されたデジタル音声信号が取
り出されるようになる。The switch 8 is switched to the ΣΔ modulator 7 side immediately before the fade start timing designated by the control signal. As a result, the output terminal 10
After the switch 8 is switched, a digital audio signal whose audio signal level is controlled by the multiplier 3 comes out.
【0037】すなわち乗算器3からは、ローパスフィル
ター2からのデジタル音声信号に対して、その音声信号
のレベルが、例えば制御信号で指定されたタイミングか
ら指定のスピードで徐々に低下され、ゼロレベルにミュ
ートされたデジタル音声信号が取り出されており、この
信号がΣΔ変調器7で、例えば1ビットのΣΔ信号に再
変換されて出力端子10に取り出される。That is, the level of the digital audio signal from the low-pass filter 2 is gradually reduced from the multiplier 3 to a zero level, for example, from the timing specified by the control signal at a specified speed. The muted digital audio signal is taken out, and this signal is reconverted into a 1-bit ΣΔ signal by the ΣΔ modulator 7 and taken out to the output terminal 10.
【0038】こうして出力端子10には、入力端子1か
らのデジタル音声信号のレベルが徐々に低下されてゼロ
レベルにミュートされた信号が取り出され、いわゆるフ
ェードアウトの処理が行われる。従ってこの装置によれ
ば、従来と同じ方法でフェード等の処理を行うことがで
きる。In this way, the signal of which the level of the digital audio signal from the input terminal 1 is gradually lowered and muted to the zero level is taken out to the output terminal 10 and so-called fade-out processing is performed. Therefore, according to this apparatus, processing such as fade can be performed in the same manner as the conventional method.
【0039】なお上述の処理で、例えば係数の発生順を
逆にすることによって、デジタル音声信号のレベルをゼ
ロレベルから徐々に上昇させるフェードインの処理を行
うこともできる。この場合にスイッチ8は、当初はΣΔ
変調器7側が選択され、上述の制御信号で指定されたフ
ェードの終了タイミングの直後にディレイ回路9側に切
り替えられる。In the above process, the fade-in process of gradually increasing the level of the digital audio signal from the zero level can be performed by reversing the order of generation of the coefficients. In this case, the switch 8 is initially ΣΔ.
The modulator 7 side is selected and switched to the delay circuit 9 side immediately after the fade end timing designated by the control signal.
【0040】こうしてこの装置によれば、ΣΔ変調され
た信号(入力端子1)に任意の処理を施すに当たり、Σ
Δ変調された信号をローパスフィルター(2)を用いて
マルチビット信号に変換する手段と、この変換されたマ
ルチビット信号に対して任意の処理を行うための演算手
段(乗算器3)と、この演算処理された信号を再度ΣΔ
変調された信号に再変換する手段(ΣΔ変調器7)と、
この再変換された信号を元のΣΔ変調された信号(ディ
レイ回路9)と切り替えて出力する手段(スイッチ8)
とを有することによって、変換されたマルチビット信号
に対して任意の処理を行うことができると共に、処理が
行われていない時は元のΣΔ変調された信号が取り出さ
れているので、通常時のΣΔ変調された信号の特徴を殺
すことなく、ΣΔ変調された信号の処理を実現すること
ができるものである。Thus, according to this apparatus, when the ΣΔ-modulated signal (input terminal 1) is subjected to arbitrary processing, Σ
Means for converting the Δ-modulated signal into a multi-bit signal using the low-pass filter (2), operation means (multiplier 3) for performing arbitrary processing on the converted multi-bit signal, and The processed signal is re-calculated by ΣΔ
Means for reconverting to a modulated signal (ΣΔ modulator 7),
Means (switch 8) for switching and outputting the re-converted signal with the original ΣΔ-modulated signal (delay circuit 9)
By having and, it is possible to perform arbitrary processing on the converted multi-bit signal, and since the original ΣΔ-modulated signal is extracted when processing is not performed, The processing of the ΣΔ-modulated signal can be realized without destroying the characteristics of the ΣΔ-modulated signal.
【0041】すなわちこの装置を用いた場合には、処理
が行われるときのみローパスフィルター2からΣΔ変調
器7の処理を経た信号が選択され、処理を行っていない
ときにはディレイ回路9で遅延されただけの信号が取り
出されている。従って処理を行っていない間の信号の特
性は、本来のΣΔ信号の特性が得られ、広帯域、高ダイ
ナミックレンジ等の特徴を殺すことなく処理を行うこと
ができる。That is, when this apparatus is used, the signal processed by the ΣΔ modulator 7 is selected from the low-pass filter 2 only when the processing is performed, and only delayed by the delay circuit 9 when the processing is not performed. Signal is taken out. Therefore, the original characteristics of the ΣΔ signal can be obtained as the characteristics of the signal while the processing is not performed, and the processing can be performed without killing the characteristics such as wide band and high dynamic range.
【0042】なおこの装置は、上述のフェード処理に限
らず、乗算器3の演算内容を変えることによって、例え
ばΣΔ信号のイコライズ処理や、フィルター処理などを
行うこともできる。Note that this device is not limited to the above-described fade processing, but can also perform, for example, equalization processing of the ΣΔ signal and filter processing by changing the calculation contents of the multiplier 3.
【0043】ところで上述の装置において、ΣΔ信号は
少数のビット(例えば1ビット)で構成されるために、
信号の切り替え時の音声信号にレベル変化等が存在する
と、これによって大きなノイズが発生される恐れがあ
る。そこで上述の実施例では、係数が“1”となるフェ
ードアウトの開始タイミングの直前、またはフェードイ
ンの終了タイミングの直後に、スイッチ8の切り替えが
行われることによって、レベル変化を最小限にするもの
である。By the way, in the above apparatus, since the ΣΔ signal is composed of a small number of bits (for example, 1 bit),
If there is a level change or the like in the audio signal at the time of signal switching, this may cause a large noise. Therefore, in the above-described embodiment, the level change is minimized by switching the switch 8 immediately before the fade-out start timing when the coefficient becomes “1” or immediately after the fade-in end timing. is there.
【0044】なおこの切り替えは、本願出願人が先に提
案(特願平6−33822号の図10)したように、切
り替えられる両者の信号のパターンが一致する時点を検
出して、その時点で切り替えが行われるように制御をし
てもよい。なおこの場合に、さらに両者の信号のパター
ンが一致するように、例えば係数発生器6にフィードバ
ック制御を行うことも考えられる。This switching is performed by detecting the time when the patterns of the two signals to be switched coincide with each other, as proposed by the applicant of the present application (FIG. 10 of Japanese Patent Application No. 6-33822). You may control so that switching may be performed. In this case, it is also conceivable to perform feedback control on, for example, the coefficient generator 6 so that the patterns of the two signals may match.
【0045】あるいは、図2に示すようにスイッチ8の
後段に補間器11を設けて、切り替えられる両者の信号
の間が、例えば直線補間によって補間されるようにして
もよい。ここでこのような補間器(方法及び装置)とし
て、本願出願人は先に特願平6−299814号を提案
している。Alternatively, as shown in FIG. 2, an interpolator 11 may be provided after the switch 8 so that the signals between the two signals to be switched are interpolated by, for example, linear interpolation. As such an interpolator (method and apparatus), the applicant of the present application has previously proposed Japanese Patent Application No. 6-299814.
【0046】すなわちこの先願の発明は、エラーしたΣ
Δ信号を、ΣΔ信号の形で補間し、聴感上問題の無いデ
ータに修復しようとするものである。そこで本発明にお
いては、切り替えられる両者の信号をエラーの直前及び
直後の信号と見做して、この間を聴感上問題の無いデー
タで修復することにより、ノイズを生じることのない信
号の切り替えを行うことができる。In other words, the invention of this earlier application has an error Σ
The Δ signal is interpolated in the form of a ΣΔ signal in an attempt to restore it to data that has no audible problem. Therefore, in the present invention, both signals to be switched are regarded as signals immediately before and after the error, and the signal between them is restored with data that is audibly no problem to switch the signals without noise. be able to.
【0047】以下この先願の発明について概要を説明す
る。この先願の発明においては、フィルターを用いてエ
ラーしたΣΔ信号を予測し、この予測されたΣΔ信号を
用いてエラーを補間する。すなわち、例えば係数がc0,
c1,c2,,,,,cn-1 のnタップのFIR型のローパスフ
ィルターにb0,b1,b2,,,,,bm なるデータ列のΣΔ信
号が入力されたとすると、フィルターの出力信号Yn は
次式のようになる。 Yn =c0 *b0 +c1 *b1 +c2 *b2 +,,,,,,cn-1 *bn-1 The outline of the invention of this prior application will be described below. In the invention of this prior application, an error ΣΔ signal is predicted using a filter, and the error is interpolated using this predicted ΣΔ signal. That is, for example, if the coefficient is c0,
If the ΣΔ signal of the data sequence of b0, b1, b2 ,,,, bm is input to the n-tap FIR low-pass filter of c1, c2 ,,,, cn-1, the output signal Yn of the filter is It becomes like the following formula. Yn = c0 * b0 + c1 * b1 + c2 * b2 + ,,,,, cn-1 * bn-1
【0048】ここで仮にデータ語長が1ビットのΣΔ信
号の(b0,b1,b2,b3 )の4ビットにエラーが生じた
とすると、FIRフィルターの出力は次のようになる。 Yn =(c0 *b0 +c1 *b1 +c2 *b2 +c3 *b3 )+(c4 *b4 +,,,,,,+cn-1 *bn-1 ) ・・・(1)If an error occurs in 4 bits of (b0, b1, b2, b3) of the ΣΔ signal having a data word length of 1 bit, the output of the FIR filter is as follows. Yn = (c0 * b0 + c1 * b1 + c2 * b2 + c3 * b3) + (c4 * b4 + ,,,,, + cn-1 * bn-1) (1)
【0049】この式(1)で、(c0 *b0 +c1 *b
1 +c2 *b2 +c3 *b3 )はデータが失われたので
その値を計算することはできないが、(c4 *b4
+,,,,,,+cn-1 *bn-1 )はデータb4 〜bn-1 の値
がわかっているので計算することができる。これをA0
とすると次のようになる。 Y0 =(c0 *b0 +c1 *b1 +c2 *b2 +c3 *b3 )+A0 In this equation (1), (c0 * b0 + c1 * b
1 + c2 * b2 + c3 * b3) cannot be calculated because the data was lost, but (c4 * b4
+ ,,,,, + cn-1 * bn-1) can be calculated because the values of the data b4 to bn-1 are known. This is A0
Then it becomes as follows. Y0 = (c0 * b0 + c1 * b1 + c2 * b2 + c3 * b3) + A0
【0050】同様にして、1サンプル後、2サンプル
後、3サンプル後のフィルターの出力は、それぞれ次の
ようになる。 Y1 =(c1 *b0 +c2 *b1 +c3 *b2 +c4 *b3 )+A1 Y2 =(c2 *b0 +c3 *b1 +c4 *b2 +c5 *b3 )+A2 Y3 =(c3 *b0 +c4 *b1 +c5 *b2 +c6 *b3 )+A3 Similarly, the outputs of the filters after 1 sample, 2 samples, and 3 samples are as follows. Y1 = (c1 * b0 + c2 * b1 + c3 * b2 + c4 * b3) + A1 Y2 = (c2 * b0 + c3 * b1 + c4 * b2 + c5 * b3) + A2 Y3 = (c3 * b0 + c4 * b1 + c6 * b1 + c6 * b1 + c5 * c6 * b2 + A3
【0051】一方、Yn の値は、エラー直前の値をA、
エラー直後の値をB、AとBの間隔をNサンプルとすれ
ば、直線補間の公式によって Yn =A+n*(B−A)/N ・・・(2) から求めることができるので、結局、上述と同様に次式
のようになる。 (c0 *b0 +c1 *b1 +c2 *b2 +c3 *b3 )+A0 =Y0 (c1 *b0 +c2 *b1 +c3 *b2 +c4 *b3 )+A1 =Y1 (c2 *b0 +c3 *b1 +c4 *b2 +c5 *b3 )+A2 =Y2 (c3 *b0 +c4 *b1 +c5 *b2 +c6 *b3 )+A3 =Y3 ・・・(3) この連立方程式(3)をb0 〜b3 について解けば失わ
れたデータの値を推定することができる。On the other hand, for the value of Yn, the value immediately before the error is A,
If the value immediately after the error is B and the interval between A and B is N samples, it can be obtained from Yn = A + n * (B−A) / N (2) by the formula of linear interpolation. Similarly to the above, the following equation is obtained. (C0 * b0 + c1 * b1 + c2 * b2 + c3 * b3) + A0 = Y0 (c1 * b0 + c2 * b1 + c3 * b2 + c4 * b3) + A1 = Y1 (c2 * b0 + c3 * b1 + c4 * b3 + c5 * b2 + c5 * c2 * c3 * b3 Y2 (c3 * b0 + c4 * b1 + c5 * b2 + c6 * b3) + A3 = Y3 (3) The value of the lost data can be estimated by solving this simultaneous equation (3) for b0 to b3.
【0052】ところが実際にはデータbn のデータ語長
は1ビットなので、その値は1または−1しかとらな
い。これに対して連立方定式(3)の解は1または−1
以外の任意の値になる。このため方程式の解から、例え
ば解の符号に注目してデータの値を1または−1に決定
したとしても、補間されたΣΔ信号は非常に大きなレベ
ルのノイズを含んでしまう恐れがある。In reality, however, the data word length of the data bn is 1 bit, so that its value is only 1 or -1. On the other hand, the solution of simultaneous cubic formula (3) is 1 or -1.
Any value other than. Therefore, even if the value of the data is determined to be 1 or -1 from the solution of the equation by paying attention to the sign of the solution, the interpolated ΣΔ signal may include a very large level of noise.
【0053】一方、データbn は1または−1のどちら
かの値しか取らないことに着目すれば、(3)式の左辺
の(c0 *b0 +c1 *b1 +c2 *b2 +c3 *b3
)は、4個のデータb0 〜b3 の1または−1の組合
せにより合計16通りの値しか取らない。そこでこの1
6通りの値全てをあらかじめ計算し、(3)式の左辺
(c0 *b0 +c1 *b1 +c2 *b2 +c3 *b3 )
+A0 が最もY0 に近い値を、この16通りの値の中か
ら捜し出せばよい。On the other hand, noting that the data bn takes only one value of 1 or -1, (c0 * b0 + c1 * b1 + c2 * b2 + c3 * b3) on the left side of the equation (3).
) Takes only 16 values in total due to the combination of 1 or -1 of the four data b0 to b3. So this one
All six values are calculated in advance and the left side of equation (3) (c0 * b0 + c1 * b1 + c2 * b2 + c3 * b3)
The value of + A0 closest to Y0 should be found out of these 16 values.
【0054】実際の例として、表1及び図3に示すよう
な29タップのFIRフィルターを用いて、表2に示す
ような1ビットのデータのうちの4ビットのデータ(b
0,b1,b2,b3 )がエラーを起こしたと仮定してこれを
補間する場合を考える。As an actual example, using a 29-tap FIR filter as shown in Table 1 and FIG. 3, 4-bit data (b
Consider the case where 0, b1, b2, b3) causes an error and interpolates the error.
【0055】[0055]
【表1】 [Table 1]
【0056】[0056]
【表2】 [Table 2]
【0057】なお表2のデータはサンプリング周波数
2.822MHz、信号周波数1kHz、振幅はフルス
ケールより−50dBのサイン波の例である。また
(3)式のフィルター計算をするとき、エラーを起こし
たデータはFIRフィルターのどの位相にあってもかま
わないが、考えやすいように図4のようにFIRフィル
ターの中央にする。The data in Table 2 is an example of a sine wave with a sampling frequency of 2.822 MHz, a signal frequency of 1 kHz, and an amplitude of -50 dB from full scale. Further, when the filter calculation of the equation (3) is performed, it does not matter which phase of the FIR filter the data in which an error has occurred, but it is placed in the center of the FIR filter as shown in FIG.
【0058】ここでエラーによってフィルター計算でき
ない項をBn とすれば、 Bn =c12*b0 +c13*b1 +c14*b2 +c15*b3 また残りのエラーしていないのでフィルター計算ができ
る項をA0 とすれば、 A0 =c0 *b(-12) +c1 *b(-11) +,,,,,,+c10*b(-2)+c11*b(- 1)+c16*b4 +c17*b5 +,,,,,,+c27*b15+c28*b16 となり、結局(3)式は Bn +A0 =Y0 ・・・(4) となる。Here, if the term that cannot be filter-calculated due to an error is Bn, then Bn = c12 * b0 + c13 * b1 + c14 * b2 + c15 * b3 If the remaining error-free term is A0, A0 = c0 * b (-12) + c1 * b (-11) + ,,,, + c10 * b (-2) + c11 * b (-1) + c16 * b4 + c17 * b5 + ,,,,, + C27 * b15 + c28 * b16, and the formula (3) is eventually Bn + A0 = Y0 (4).
【0059】一方、b0 からb3 がそれぞれ1または−
1の値をとった16の場合のBn の値を計算すると b0 = 1, b1 = 1, b2 = 1, b3 = 1の時 Bn =B0 = 1331 b0 =-1, b1 = 1, b2 = 1, b3 = 1の時 Bn =B1 = 701 b0 = 1, b1 =-1, b2 = 1, b3 = 1の時 Bn =B2 = 659 b0 =-1, b1 =-1, b2 = 1, b3 = 1の時 Bn =B3 = 29 b0 = 1, b1 = 1, b2 =-1, b3 = 1の時 Bn =B4 = 643 b0 =-1, b1 = 1, b2 =-1, b3 = 1の時 Bn =B5 = 13 b0 = 1, b1 =-1, b2 =-1, b3 = 1の時 Bn =B6 = -29 b0 =-1, b1 =-1, b2 =-1, b3 = 1の時 Bn =B7 = -659 b0 = 1, b1 = 1, b2 = 1, b3 =-1の時 Bn =B8 = 659 b0 =-1, b1 = 1, b2 = 1, b3 =-1の時 Bn =B9 = 29 b0 = 1, b1 =-1, b2 = 1, b3 =-1の時 Bn =B10= -13 b0 =-1, b1 =-1, b2 = 1, b3 =-1の時 Bn =B11= -643 b0 = 1, b1 = 1, b2 =-1, b3 =-1の時 Bn =B12= -29 b0 =-1, b1 = 1, b2 =-1, b3 =-1の時 Bn =B13= -659 b0 = 1, b1 =-1, b2 =-1, b3 =-1の時 Bn =B14= -701 b0 =-1, b1 =-1, b2 =-1, b3 =-1の時 Bn =B15=-1331 となる。On the other hand, b0 to b3 are 1 or-, respectively.
When calculating the value of Bn in the case of 16 when the value of 1 is taken, when b0 = 1, b1 = 1, b2 = 1, b3 = 1 Bn = B0 = 13331 b0 = -1, b1 = 1, b2 = 1 , b3 = 1, Bn = B1 = 701 b0 = 1, b1 = -1, b2 = 1, b3 = 1, Bn = B2 = 659 b0 = -1, b1 = -1, b2 = 1, b3 = When 1 Bn = B3 = 29 b0 = 1, b1 = 1, b2 = 1, b3 = 1 Bn = B4 = 643 b0 = -1, b1 = 1, b2 = 1, b3 = 1 Bn = B5 = 13 b0 = 1, b1 = -1, b2 = -1, b3 = 1, Bn = B6 = -29 b0 = -1, b1 = -1, b2 = -1, b3 = 1 Bn = B7 = -659 b0 = 1, b1 = 1, b2 = 1, b3 = -1 Bn = B8 = 659 b0 = -1, b1 = 1, b2 = 1, b3 = -1 Bn = B9 = 29 b0 = 1, b1 = -1, b2 = 1, b3 = -1, Bn = B10 = -13 b0 = -1, b1 = -1, b2 = 1, b3 = -1, Bn = B11 = -643 b0 = 1, b1 = 1, b2 = -1, b3 When -1 Bn = B12 = -29 b0 = -1, b1 = 1, b2 = -1, b3 = -1 When Bn = B13 = -659 b0 = 1, b1 = -1, b2 = -1, When b3 = -1, Bn = B14 = -701 b0 = -1, b1 = -1, b2 = -1, b3 = -1, and Bn = B15 = -1331.
【0060】次にエラーしていないデータ部分のフィル
ター計算をして A0 =−3.0 また、エラーを起こしたデータの直前のフィルター出力
の値Aは、 A=c0 *b(-29) +c1 *b(-28) +,,,,,,+c27*b(-2)+c28*b(-1) =12.0 エラーを起こしたデータの直後のフィルター出力の値B
は、 B=c0 *b4 +c1 *b5 +,,,,, +c27*b31+c28*b32= 0.0 N=29+ 4=33 n=14 であるから、(2)式を用いて Y0 =A+n*(B−A)/N=12.0+14*(0.0 −12.0)/33= 6.9 となる。Next, the filter calculation is performed on the data portion where no error has occurred. A0 = -3.0 Also, the value A of the filter output immediately before the data in which the error occurred is A = c0 * b (-29) + c1 * b (-28) + ,,,,,, + c27 * b (-2) + c28 * b (-1) = 12.0 Filter output value B immediately after the data that caused an error
Is B = c0 * b4 + c1 * b5 + ,,,,, + c27 * b31 + c28 * b32 = 0.0 N = 29 + 4 = 33 n = 14 Therefore, using the equation (2), Y0 = A + n * (B- A) /N=12.0+14* (0.0-12.0) /33=6.9.
【0061】従って、Bn のそれぞれの場合において Bn =B0 の時 Bn +A0 = 1328 Bn =B1 の時 Bn +A0 = 698 Bn =B2 の時 Bn +A0 = 656 Bn =B3 の時 Bn +A0 = 26 Bn =B4 の時 Bn +A0 = 640 Bn =B5 の時 Bn +A0 = 10 Bn =B6 の時 Bn +A0 = -32 Bn =B7 の時 Bn +A0 = -662 Bn =B8 の時 Bn +A0 = 657 Bn =B9 の時 Bn +A0 = 26 Bn =B10の時 Bn +A0 = -16 Bn =B11の時 Bn +A0 = -646 Bn =B12の時 Bn +A0 = -32 Bn =B13の時 Bn +A0 = -662 Bn =B14の時 Bn +A0 = -704 Bn =B15の時 Bn +A0 = -1334 となる。Therefore, in each case of Bn, when Bn = B0, Bn + A0 = 1328, Bn = B1, Bn + A0 = 698, Bn = B2, Bn + A0 = 656, Bn = B3, Bn + Bn = 26. When Bn + A0 = 640 Bn = B5 When Bn + A0 = 10 Bn = B6 When Bn + A0 = -32 Bn = B7 When Bn + A0 = -662 Bn = Bn = Bn = Bn = A0 = 657 When + A0 = 26 Bn = B10 Bn + A0 = -16 Bn = B11 Bn + A0 = -646 Bn = B12 Bn + A0 = -32 Bn = B13 Bn + A0 = -662 Bn Bn + B14 + = -704 When Bn = B15, Bn + A0 = -1334.
【0062】すなわち補間の目標値のY0 = 6.9に一番
近い値になるB5 +A0 =10、つまり、 B5 :(b0 =-1,b1 = 1,b2 =-1,b3 = 1) が求める補間されたデータとなる。なおこの例では、補
間されたデータは表2の元のデータと一致している。That is, B5 + A0 = 10, which is the value closest to Y0 = 6.9 of the interpolation target value, that is, B5: (b0 = -1, b1 = 1, b2 = -1, b3 = 1) The data will be Note that in this example, the interpolated data matches the original data in Table 2.
【0063】このようにして、任意の少数ビットでデジ
タル化されてエラー部分の含まれたデジタル信号が供給
され、デジタル信号のエラー部分を任意の位置としてエ
ラー部分を除いたデータを任意のデジタルフィルターに
供給して得た値と、エラー部分の取り得る全ての補間デ
ータをデジタルフィルターの任意の位置に供給して得た
値とを用いて、エラー部分の補間データを得るようにし
たことによって、元のデータに近似した補間データを得
ることができ、良好なデジタル信号の補間を行うことが
できるものである。In this way, the digital signal digitized with an arbitrary small number of bits and containing the error portion is supplied, and the error portion of the digital signal is set as an arbitrary position, and the data excluding the error portion is subjected to an arbitrary digital filter. By using the value obtained by supplying to and the value obtained by supplying all possible interpolation data of the error part to any position of the digital filter, the interpolation data of the error part is obtained. Interpolation data similar to the original data can be obtained, and good digital signal interpolation can be performed.
【0064】また、デジタル信号のエラー部分を除いた
データをデジタルフィルターに供給して得た値とエラー
部分の取り得る全ての補間データをデジタルフィルター
に供給して得た値との和を求め、この和の値がエラー部
分の直前及び直後のデジタル信号のデータをデジタルフ
ィルターに供給して得た値から任意の補間式に基づいて
演算して得た値に近似する値を判別して、この判別され
た値に相当する補間データを得るようにしたことによっ
て、演算量を削減してさらに良好なデジタル信号の補間
を行うことができるものである。Further, the sum of the value obtained by supplying the data excluding the error part of the digital signal to the digital filter and the value obtained by supplying all the interpolation data that the error part can take to the digital filter is obtained, The value of this sum is determined from the value obtained by supplying the digital signal data immediately before and immediately after the error portion to the digital filter and calculating the value approximate to the value obtained by calculation based on an arbitrary interpolation formula, By obtaining the interpolation data corresponding to the determined value, it is possible to reduce the amount of calculation and perform better digital signal interpolation.
【0065】なおこの方法を実施するためには、例えば
図5に示すような構成を用いて行うことができる。すな
わち図5において、10はデジタル音声信号が供給され
るデータ入力端子であって、このデータ入力端子10か
らの入力データ信号がメモリ20を通じてデータセレク
タ30に供給される。またメモリ20からのデータ信号
が上述の例えば係数がc0,c1,c2,,,,,cn-1 のnタッ
プのFIR型のローパス特性のデジタルフィルター40
に供給される。In order to carry out this method, for example, a structure as shown in FIG. 5 can be used. That is, in FIG. 5, 10 is a data input terminal to which a digital audio signal is supplied, and an input data signal from the data input terminal 10 is supplied to the data selector 30 through the memory 20. Further, the data signal from the memory 20 is an n-tap FIR type low-pass characteristic digital filter 40 having, for example, the above-mentioned coefficients c0, c1, c2, ..., Cn-1.
Is supplied to.
【0066】さらに50は、データ入力端子1に供給さ
れるデジタル音声信号が正しいか否かを示すエラー検出
信号が供給されるエラー検出信号入力端子であって、本
発明においては上述のスイッチ8での切り替えの前後の
所定期間がエラーとされる。このエラー検出信号入力端
子50からの検出信号が制御回路60に供給される。こ
の制御回路60からの制御信号が、メモリ20、データ
セレクタ30及び後述するALU回路70に供給され
る。Reference numeral 50 is an error detection signal input terminal to which an error detection signal indicating whether or not the digital audio signal supplied to the data input terminal 1 is correct is supplied. A predetermined period before and after the switching is determined to be an error. The detection signal from the error detection signal input terminal 50 is supplied to the control circuit 60. The control signal from the control circuit 60 is supplied to the memory 20, the data selector 30, and the ALU circuit 70 described later.
【0067】そしてデータ入力端子10に供給されるデ
ジタル音声信号にエラーが検出され、エラー検出信号入
力端子50にエラー検出信号が供給されると、まず制御
回路60からの制御信号がメモリ20に供給されて、エ
ラーを起こしたデータの直前のデータが読み出されてデ
ジタルフィルター40に供給される。これによってデジ
タルフィルター40からは上述の値Aが取り出され、こ
の値AがALU回路70のレジスター701にストアさ
れる。When an error is detected in the digital audio signal supplied to the data input terminal 10 and the error detection signal is supplied to the error detection signal input terminal 50, the control signal from the control circuit 60 is first supplied to the memory 20. Then, the data immediately before the data in which the error occurred is read and supplied to the digital filter 40. As a result, the above-mentioned value A is taken out from the digital filter 40, and this value A is stored in the register 701 of the ALU circuit 70.
【0068】次に、制御回路60からの制御信号がメモ
リ20に供給されて、上述のエラーを起こしたデータの
直後のデータが読み出されてデジタルフィルター40に
供給される。これによってデジタルフィルター40から
は上述の値Bが取り出され、この値BがALU回路70
のレジスター702にストアされる。そしてこれらの値
A、Bを用いて、上述の(2)式による演算が演算回路
703で行われることによって、値Y0 が取り出され
る。Next, the control signal from the control circuit 60 is supplied to the memory 20, and the data immediately after the data in which the error has occurred is read out and supplied to the digital filter 40. As a result, the above-mentioned value B is taken out from the digital filter 40, and this value B is taken out by the ALU circuit 70.
Stored in the register 702 of Then, using the values A and B, the value Y0 is taken out by the operation circuit 703 performing the operation according to the equation (2).
【0069】さらに制御回路60からの制御信号がメモ
リ20に供給されて、例えば図4に示すようにエラーを
起こしたデータの前後のデータが読み出されてデジタル
フィルター40に供給される。これによってデジタルフ
ィルター40からは上述の値A0 が取り出され、この値
A0 がALU回路70のレジスター704にストアされ
る。Further, the control signal from the control circuit 60 is supplied to the memory 20, and the data before and after the errored data is read out and supplied to the digital filter 40, for example, as shown in FIG. As a result, the above-mentioned value A0 is taken out from the digital filter 40, and this value A0 is stored in the register 704 of the ALU circuit 70.
【0070】またALU回路70のメモリ705には上
述のBn の値が記憶され、この値Bn が順番に読み出さ
れて加算器706に供給されて上述の値A0 と加算され
る。この加算値が判別回路707に供給される。そして
この判別回路707で上述の演算回路703からの値Y
0 と比較され、これらが最も近くなる値Bn が判別さ
れ、この判別された値Bn によって補間データが形成さ
れる。The value of Bn described above is stored in the memory 705 of the ALU circuit 70, and this value Bn is sequentially read out and supplied to the adder 706 to be added to the above value A0. This added value is supplied to the determination circuit 707. Then, in this discriminating circuit 707, the value Y from the above-mentioned arithmetic circuit 703
The value Bn that is closest to these values is discriminated and the interpolated data is formed by the discriminated value Bn.
【0071】なお、値Bn は使用されるデジタルフィル
ター4の構成(係数)とエラー部分を設定する位置によ
って予め計算され、この値がテーブルとして記憶される
ものである。また、ALU回路70の内部構成は、図で
は機能をブロック化して示したもので、実際にはソフト
ウェアで構成されるものである。The value Bn is calculated in advance according to the configuration (coefficient) of the digital filter 4 used and the position where the error portion is set, and this value is stored as a table. Further, the internal configuration of the ALU circuit 70 is shown by dividing the functions into blocks in the figure, and is actually configured by software.
【0072】さらにこのALU回路70からの補間デー
タがデータセレクタ30に供給され、このデータセレク
タ30が制御回路60からの制御信号で制御される。こ
れによってエラー検出信号入力端子50にエラー検出信
号が供給されている期間はALU回路70からの補間デ
ータ選択されて、補間処理されたデータがデータ出力端
子80に取り出される。Further, the interpolation data from the ALU circuit 70 is supplied to the data selector 30, and the data selector 30 is controlled by the control signal from the control circuit 60. As a result, the interpolation data is selected from the ALU circuit 70 during the period in which the error detection signal is supplied to the error detection signal input terminal 50, and the interpolated data is taken out to the data output terminal 80.
【0073】このようにして、任意の少数ビットでデジ
タル化されてエラー部分の含まれたデジタル信号が供給
され、デジタル信号のエラー部分を任意の位置としてエ
ラー部分を除いたデータを任意のデジタルフィルターに
供給して得た値と、エラー部分の取り得る全ての補間デ
ータをデジタルフィルターの任意の位置に供給して得た
値とを用いて、エラー部分の補間データを得るようにし
たことによって、元のデータに近似した補間データを得
ることができ、良好なデジタル信号の補間を行うことが
できるものである。In this way, the digital signal digitized with an arbitrary small number of bits and containing the error portion is supplied, and the error portion of the digital signal is set as an arbitrary position, and the data excluding the error portion is subjected to an arbitrary digital filter. By using the value obtained by supplying to and the value obtained by supplying all possible interpolation data of the error part to any position of the digital filter, the interpolation data of the error part is obtained. Interpolation data similar to the original data can be obtained, and good digital signal interpolation can be performed.
【0074】なお、この他にB0 からB15の取り得る1
6個の値をこれを大きい順に並べかえ、これをB'0から
B'15 として、最小自乗法などを使って傾きp、y切片
qの直線(補間直線)直線に近似し、この近似直線を B' =px+q として、このB' を(4)式のBn に代入して px+q+A0 =Y0 ∴ x=(Y0 −A0 −q)/p ・・・(5) を得、この(5)式の解にいちばん近い整数値から失わ
れたデータを求めることもできる。In addition to the above, 1 that can be taken from B0 to B15
The 6 values are rearranged in descending order, and this is set as B'0 to B'15, and is approximated to a straight line (interpolation straight line) with slope p and y intercept q using the method of least squares. Substituting this B'into Bn in the equation (4) by setting B '= px + q, px + q + A0 = Y0∴x = (Y0-A0-q) / p (5) is obtained, and the equation (5) is obtained. It is also possible to find the lost data from the nearest integer value to the solution.
【0075】あるいは、差分フィルターを用いて、上述
のFIRフィルターによる補間の場合と同様に、(5)
式に対応する式を用いてエラーしたデータを補間するこ
とができる。さらに差分フィルターの係数の点対称性を
用いて、互いに点対象な2つの位置において上述の方法
と同様に補間処理をすることもできる。Alternatively, by using the differential filter, as in the case of the interpolation by the above FIR filter, (5)
The formula corresponding to the formula can be used to interpolate the erroneous data. Further, by using the point symmetry of the coefficient of the difference filter, it is possible to perform the interpolation processing at the two positions that are point-symmetrical to each other in the same manner as the above method.
【0076】なお、このようにして補間した場合の実際
の例として、サンプリング周波数 2.822MHz、信号周
波数1kHz、振幅はフルスケールより−50dBのサイ
ン波をフェード処理し、その後にローパスフィルターに
よって従来デジタル音声信号に変換した場合における処
理の結果を図6、図7に示す。図6は図1の装置を用い
て切り替えを行った場合の波形、図7は図2の装置を用
いて切り替え後に補間を行った場合の波形である。また
この例で使用したフィルターは、FIR型のローパスフ
ィルターで、64タップを4段重ねた移動平均フィルタ
ーである。As an actual example of interpolation in this way, a sine wave with a sampling frequency of 2.822 MHz, a signal frequency of 1 kHz, and an amplitude of -50 dB from full scale is faded, and then a low-pass filter is used to perform conventional digital audio. The results of the processing when converted into a signal are shown in FIGS. 6 is a waveform when switching is performed using the apparatus of FIG. 1, and FIG. 7 is a waveform when interpolation is performed after switching using the apparatus of FIG. The filter used in this example is a FIR low-pass filter, which is a moving average filter in which 64 taps are stacked in four stages.
【0077】従ってこれらの図6、図7から明らかなよ
うに、補間によって特にフェードアウト時の切り替え時
点(図面の左側)におけるノイズの発生が減少されてい
る。しかしながら、図6においてもノイズのレベルは余
り大きなものではなく、実用に供することはできるもの
である。Therefore, as is apparent from FIGS. 6 and 7, the noise generation is reduced by the interpolation, especially at the switching time at the fade-out (the left side of the drawing). However, even in FIG. 6, the noise level is not so large that it can be put to practical use.
【0078】こうして上述の装置によれば、再変換され
た信号と元のΣΔ変調された信号とを切り替えて出力す
る際に、切り替え時の段差をなくすための補間処理を行
うことによって、一層良好なΣΔ変調された信号の処理
を行うことができるものである。Thus, according to the above apparatus, when the re-converted signal and the original ΣΔ-modulated signal are switched and output, the interpolation processing for eliminating the step difference at the time of switching is more preferable. The ΣΔ modulated signal can be processed.
【0079】さらに図8は、本発明によるΣΔ信号の処
理装置の他の実施例の構成を示す。この図8において、
入力端子1A、1Bにはそれぞれ例えば1ビットのΣΔ
信号が供給される。これらの入力端子1A、1Bからの
信号が、それぞれローパスフィルター2A、2Bに供給
されて、例えば16ビットのマルチビットのデジタル音
声信号に変換される。この変換されたデジタル音声信号
がそれぞれ乗算器3A、3Bに供給される。Further, FIG. 8 shows the configuration of another embodiment of the ΣΔ signal processing apparatus according to the present invention. In this FIG.
Each of the input terminals 1A and 1B has, for example, a 1-bit ΣΔ
Signal is supplied. The signals from these input terminals 1A and 1B are supplied to the low-pass filters 2A and 2B, respectively, and are converted into, for example, 16-bit multi-bit digital audio signals. The converted digital audio signals are supplied to the multipliers 3A and 3B, respectively.
【0080】また、例えばクロスフェードの開始及び終
了タイミングやスピードを指定する制御信号が制御信号
入力端子4に供給され、この制御信号が制御回路5に供
給されて任意のクロスフェード信号が発生される。そし
てこのクロスフェード信号が係数発生器6に供給される
ことによって、例えば一方の音声信号のレベルを徐々に
低下させてゼロレベルにし、他方の音声信号のレベルを
ゼロレベルから徐々に上昇させる係数が発生される。Further, for example, a control signal for designating the start and end timings and speed of the crossfade is supplied to the control signal input terminal 4, and this control signal is supplied to the control circuit 5 to generate an arbitrary crossfade signal. . Then, by supplying the crossfade signal to the coefficient generator 6, for example, a coefficient for gradually decreasing the level of one audio signal to zero level and gradually increasing the level of the other audio signal from zero level is obtained. Is generated.
【0081】この係数がそれぞれ乗算器3A、3Bに供
給される。これによって、例えば乗算器3Aからは音声
信号のレベルを徐々に低下させてゼロレベルにしたデジ
タル信号が取り出され、乗算器3Bからは音声信号のレ
ベルをゼロレベルから徐々に上昇させたデジタル信号が
取り出される。これらのデジタル信号が加算器3Cで加
算され、さらにこの加算信号がΣΔ変調器7に供給され
て、例えば1ビットのΣΔ信号に再変換される。そして
この再変換されたデジタル音声信号がスイッチ8の固定
接点Bに供給される。These coefficients are supplied to the multipliers 3A and 3B, respectively. As a result, for example, a digital signal whose audio signal level is gradually decreased to zero level is taken out from the multiplier 3A, and a digital signal whose audio signal level is gradually increased from zero level is extracted from the multiplier 3B. Taken out. These digital signals are added by the adder 3C, and this added signal is supplied to the ΣΔ modulator 7 and reconverted into a 1-bit ΣΔ signal, for example. Then, the re-converted digital audio signal is supplied to the fixed contact B of the switch 8.
【0082】さらに、入力端子1A、1Bに供給された
例えば1ビットのΣΔ信号がそれぞれディレイ回路9
A、9Bに供給される。このディレイ回路9A、9Bに
は上述のローパスフィルター2A、2B乃至ΣΔ変調器
7の処理時間に相当する遅延時間が設けられる。このデ
ィレイ回路9A、9Bからのデジタル音声信号が、それ
ぞれスイッチ8の固定接点A、Cに供給される。そして
このスイッチ8が制御回路5によって制御されて、この
スイッチ8で切り替えられた信号が出力端子10に取り
出される。Further, for example, the 1-bit ΣΔ signal supplied to the input terminals 1A and 1B is supplied to the delay circuit 9 respectively.
It is supplied to A and 9B. The delay circuits 9A and 9B are provided with a delay time corresponding to the processing time of the low pass filters 2A and 2B to the ΣΔ modulator 7. Digital audio signals from the delay circuits 9A and 9B are supplied to fixed contacts A and C of the switch 8, respectively. The switch 8 is controlled by the control circuit 5, and the signal switched by the switch 8 is taken out to the output terminal 10.
【0083】従ってこの装置において、例えば2つのΣ
Δ信号のクロスフェード処理を行う場合には、この2つ
のΣΔ信号がそれぞれデジタル信号入力端子1A、1B
に供給されると共に、制御信号入力端子4にはクロスフ
ェードの開始及び終了タイミングやスピードを指定する
制御信号が供給される。Therefore, in this device, for example, two Σ
When performing the cross-fade processing of the Δ signal, these two ΣΔ signals are respectively input to the digital signal input terminals 1A and 1B.
In addition to the above, the control signal input terminal 4 is supplied with a control signal for designating the start and end timing and speed of the crossfade.
【0084】ここで上述の制御信号で指定されたフェー
ドの開始タイミングまでの間は、係数発生器6からは
“1”と“0”の係数が発生され、例えば乗算器3Aの
出力には入力と同じ信号が取り出される。従ってこの信
号がΣΔ変調器7で再変換された場合には、ローパスフ
ィルター2Aによって帯域が制限された分を除いて、元
のΣΔ信号とほぼ同じデジタル音声信号が取り出されて
いる。Here, until the fade start timing designated by the control signal, the coefficient generator 6 generates the coefficients "1" and "0", for example, the input to the output of the multiplier 3A. The same signal as is extracted. Therefore, when this signal is reconverted by the ΣΔ modulator 7, a digital audio signal that is almost the same as the original ΣΔ signal is extracted, except that the band is limited by the low-pass filter 2A.
【0085】一方、スイッチ8では当初はディレイ回路
9A側(接点A)が選択されている。従って出力端子1
0には、入力端子1Aに供給された例えば1ビットのΣ
Δ信号が、ローパスフィルター2A乃至ΣΔ変調器7の
処理時間に相当する分遅延されて取り出されている。On the other hand, in the switch 8, the delay circuit 9A side (contact A) is initially selected. Therefore, output terminal 1
0 is, for example, a 1-bit Σ supplied to the input terminal 1A.
The Δ signal is extracted with a delay corresponding to the processing time of the low pass filter 2A to the ΣΔ modulator 7.
【0086】そしてこのスイッチ8が、上述の制御信号
で指定されたフェードの開始タイミングの直前にΣΔ変
調器7側(接点B)に切り替えられる。これによって出
力端子10には、このスイッチ8の切り替え以降、乗算
器3A、3Bによって音声信号のレベルが制御されたデ
ジタル音声信号が取り出されるようになる。The switch 8 is switched to the ΣΔ modulator 7 side (contact B) immediately before the fade start timing designated by the control signal. As a result, after the switch 8 is switched, a digital audio signal whose audio signal level is controlled by the multipliers 3A and 3B is taken out from the output terminal 10.
【0087】さらに上述の制御信号で指定されたフェー
ドの終了タイミング以降は、係数発生器6からは“0”
と“1”の係数が発生され、例えば乗算器3Bの出力に
は入力と同じ信号が取り出される。従ってこの信号がΣ
Δ変調器7で再変換された場合には、ローパスフィルタ
ー2Bによって帯域が制限された分を除いて、元のΣΔ
信号とほぼ同じデジタル音声信号が取り出されている。Further, after the fade end timing designated by the control signal, the coefficient generator 6 outputs "0".
And a coefficient of "1" are generated, and for example, the same signal as the input is taken out from the output of the multiplier 3B. Therefore, this signal is Σ
When the signal is reconverted by the Δ modulator 7, the original ΣΔ is removed except that the band is limited by the low-pass filter 2B.
A digital audio signal that is almost the same as the signal is extracted.
【0088】そして上述のスイッチ8が、上述の制御信
号で指定されたフェードの終了タイミングの直後にディ
レイ回路9B側(接点C)に切り替えられる。これによ
って出力端子10には、入力端子1Bに供給された例え
ば1ビットのΣΔ信号が、ローパスフィルター2B乃至
ΣΔ変調器7の処理時間に相当する分遅延されて取り出
されるようになる。Then, the switch 8 is switched to the delay circuit 9B side (contact C) immediately after the end timing of the fade designated by the control signal. As a result, the 1-bit ΣΔ signal supplied to the input terminal 1B is extracted at the output terminal 10 with a delay corresponding to the processing time of the low-pass filter 2B to the ΣΔ modulator 7.
【0089】すなわち乗算器3A、3Bからは、ローパ
スフィルター2A、2Bからのデジタル音声信号に対し
て、その音声信号のレベルが、相互に例えば制御信号で
指定されたタイミングから指定のスピードで一方が徐々
に低下されてゼロレベルにミュートされ、他方がゼロレ
ベルから徐々に上昇されたデジタル音声信号が取り出さ
れており、この信号がΣΔ変調器7で例えば1ビットの
ΣΔ信号に再変換されて出力端子10に取り出される。That is, from the multipliers 3A, 3B, one of the digital audio signals from the low-pass filters 2A, 2B is changed in the level of the audio signal from the timing specified by the control signal to the other at a specified speed. A digital audio signal that is gradually lowered and muted to zero level and the other is gradually raised from zero level is taken out, and this signal is reconverted into a 1-bit ΣΔ signal by the ΣΔ modulator 7 and output. It is taken out to the terminal 10.
【0090】こうして出力端子10には、入力端子1A
からのデジタル音声信号のレベルが徐々に低下されてゼ
ロレベルにミュートされると共に、入力端子1Bからの
デジタル音声信号のレベルがゼロレベルから徐々に低下
された信号が取り出され、いわゆるクロスフェードの処
理が行われる。従ってこの装置によれば、従来と同じ方
法でクロスフェード等の処理を行うことができる。Thus, the output terminal 10 has the input terminal 1A
The level of the digital audio signal from is gradually reduced and muted to zero level, and the signal from which the level of the digital audio signal from the input terminal 1B is gradually reduced from the zero level is taken out. Is done. Therefore, according to this apparatus, it is possible to perform processing such as crossfade by the same method as the conventional method.
【0091】こうして上述の装置によれば、複数のΣΔ
変調された信号が供給(入力端子1A、1B)され、複
数のΣΔ変調された信号に対してそれぞれローパスフィ
ルター(2A、2B)を用いてマルチビット信号に変換
する手段と、これらの変換されたマルチビット信号に対
して相互に任意の処理を行うための演算手段(乗算器3
A、3B、加算器3C)と、これらの演算処理された信
号を再度ΣΔ変調された信号に再変換する手段(ΣΔ変
調器7)と、この再変換された信号を任意の元のΣΔ変
調された信号(ディレイ回路9A、9B)と切り替えて
出力する手段(スイッチ8)とを有することによって、
変換されたマルチビット信号に対して任意の処理を行う
ことができると共に、処理が行われていない時は元のΣ
Δ変調された信号が取り出されているので、通常時のΣ
Δ変調された信号の特徴を殺すことなく、ΣΔ変調され
た信号の処理を実現することができるものである。Thus, according to the above apparatus, a plurality of ΣΔ
Modulated signals are supplied (input terminals 1A, 1B), and means for converting a plurality of ΣΔ-modulated signals into multi-bit signals by using low-pass filters (2A, 2B), respectively, and means for converting these signals. Arithmetic means (multiplier 3) for mutually performing arbitrary processing on multi-bit signals
A, 3B, adder 3C), a means (ΣΔ modulator 7) for re-converting the arithmetically processed signals into a ΣΔ-modulated signal again, and an arbitrary original ΣΔ-modulation for the re-converted signals. By including the generated signal (delay circuits 9A and 9B) and means (switch 8) for switching and outputting,
Arbitrary processing can be performed on the converted multi-bit signal, and the original Σ
Since the Δ-modulated signal is taken out, Σ
The processing of the ΣΔ-modulated signal can be realized without destroying the characteristics of the Δ-modulated signal.
【0092】すなわちこの装置を用いた場合には、処理
が行われるときのみローパスフィルター2A、2Bから
ΣΔ変調器7の処理を経た信号が選択され、処理を行っ
ていないときにはディレイ回路9A、9Bで遅延された
だけの信号が取り出されている。従って処理を行ってい
ない間の信号の特性は、本来のΣΔ信号の特性が得ら
れ、広帯域、高ダイナミックレンジ等の特徴を殺すこと
なく処理を行うことができる。That is, when this apparatus is used, the signals processed by the ΣΔ modulator 7 are selected from the low-pass filters 2A, 2B only when the processing is performed, and the delay circuits 9A, 9B are selected when the processing is not performed. Only the delayed signal has been retrieved. Therefore, the original characteristics of the ΣΔ signal can be obtained as the characteristics of the signal while the processing is not performed, and the processing can be performed without killing the characteristics such as wide band and high dynamic range.
【0093】なおこの装置は、上述のクロスフェード処
理に限らず、乗算器3A、3Bの演算内容を変えること
によって、例えば複数のΣΔ信号のミックス処理やその
他の処理などを行うこともできる。This device is not limited to the above-mentioned cross-fade processing, but can change the arithmetic contents of the multipliers 3A and 3B to perform, for example, a mixing processing of a plurality of ΣΔ signals and other processing.
【0094】従って本発明のシグマデルタ信号の処理装
置を用いることによって、ΣΔ信号に対してフェード処
理等の処理を良好に行うことができるようになり、ΣΔ
信号の磁気メディア等への記録再生(伝送)を可能にす
ることができる。Therefore, by using the sigma-delta signal processing apparatus of the present invention, it becomes possible to favorably perform processing such as fade processing on the ΣΔ signal.
Recording and reproduction (transmission) of a signal to a magnetic medium or the like can be enabled.
【0095】[0095]
【発明の効果】この発明によれば、ΣΔ変調された信号
に任意の処理を施すに当たり、ΣΔ変調された信号をロ
ーパスフィルターを用いてマルチビット信号に変換する
手段と、この変換されたマルチビット信号に対して任意
の処理を行うための演算手段と、この演算処理された信
号を再度ΣΔ変調された信号に再変換する手段と、この
再変換された信号を元のΣΔ変調された信号と切り替え
て出力する手段とを有することによって、変換されたマ
ルチビット信号に対して任意の処理を行うことができる
と共に、処理が行われていない時は元のΣΔ変調された
信号が取り出されているので、通常時のΣΔ変調された
信号の特徴を殺すことなく、ΣΔ変調された信号の処理
を実現することができるようになった。According to the present invention, in performing arbitrary processing on a ΣΔ-modulated signal, a means for converting the ΣΔ-modulated signal into a multi-bit signal using a low-pass filter, and the converted multi-bit signal. Arithmetic means for performing arbitrary processing on the signal, means for reconverting the arithmetically processed signal into a ΣΔ-modulated signal again, and the original ΣΔ-modulated signal for the reconverted signal By including means for switching and outputting, it is possible to perform arbitrary processing on the converted multi-bit signal, and when the processing is not performed, the original ΣΔ modulated signal is taken out. Therefore, the processing of the ΣΔ modulated signal can be realized without killing the characteristics of the ΣΔ modulated signal in the normal state.
【0096】また、これによってΣΔ変調された信号の
フェード処理、イコライズ処理、フィルター処理等を行
うことができるようになった。Further, as a result, it becomes possible to perform a fade process, an equalize process, a filter process, etc. on the ΣΔ modulated signal.
【0097】さらに、複数のΣΔ変調された信号が供給
され、複数のΣΔ変調された信号に対してそれぞれロー
パスフィルターを用いてマルチビット信号に変換する手
段と、これらの変換されたマルチビット信号に対して相
互に任意の処理を行うための演算手段と、これらの演算
処理された信号を再度ΣΔ変調された信号に再変換する
手段と、この再変換された信号を任意の元のΣΔ変調さ
れた信号と切り替えて出力する手段とを有することによ
って、変換されたマルチビット信号に対して任意の処理
を行うことができると共に、処理が行われていない時は
元のΣΔ変調された信号が取り出されているので、通常
時のΣΔ変調された信号の特徴を殺すことなく、ΣΔ変
調された信号の処理を実現することができるようになっ
た。Further, a plurality of .SIGMA..DELTA. Modulated signals are supplied, and a means for converting each of the .SIGMA..DELTA. Modulated signals into a multi-bit signal by using a low-pass filter, and to these converted multi-bit signals. On the other hand, an arithmetic means for mutually performing arbitrary processing, a means for reconverting these arithmetically processed signals into a ΣΔ-modulated signal again, and an arbitrary original ΣΔ-modulated signal for this reconverted signal. Signal and a means for switching and outputting the signal, it is possible to perform any processing on the converted multi-bit signal, and when the processing is not performed, the original ΣΔ-modulated signal is extracted. Therefore, the processing of the ΣΔ-modulated signal can be realized without killing the characteristics of the ΣΔ-modulated signal at the normal time.
【0098】また、これによってΣΔ変調された信号の
ミックス処理、クロスフェード処理等を行うことができ
るようになった。Further, as a result, it becomes possible to perform the mixing process, the crossfade process, etc. of the ΣΔ modulated signal.
【0099】さらに、再変換された信号と元のΣΔ変調
された信号とを切り替えて出力する際に、切り替え時の
段差をなくすための補間処理を行うことによって、一層
良好なΣΔ変調された信号の処理を行うことができるよ
うになった。Furthermore, when the re-converted signal and the original ΣΔ-modulated signal are switched and output, an interpolation process for eliminating a step at the time of switching is performed, so that a better ΣΔ-modulated signal is obtained. You can now process.
【図1】本発明によるシグマデルタ信号の処理装置の一
例の構成図である。FIG. 1 is a configuration diagram of an example of a processing apparatus for a sigma delta signal according to the present invention.
【図2】本発明によるシグマデルタ信号の処理装置の他
の例の構成図である。FIG. 2 is a configuration diagram of another example of a processing apparatus for a sigma delta signal according to the present invention.
【図3】本願出願人が先に提案した補間方法の説明のた
めの図である。FIG. 3 is a diagram for explaining an interpolation method previously proposed by the applicant of the present application.
【図4】本願出願人が先に提案した補間方法の説明のた
めの図である。FIG. 4 is a diagram for explaining an interpolation method previously proposed by the applicant of the present application.
【図5】本願出願人が先に提案した補間装置の構成図で
ある。FIG. 5 is a configuration diagram of an interpolation device previously proposed by the applicant of the present application.
【図6】図1の装置によって1ビットのΣΔ信号を処理
した波形を示す線図である。FIG. 6 is a diagram showing a waveform obtained by processing a 1-bit ΣΔ signal by the apparatus of FIG.
【図7】図2の装置によって1ビットのΣΔ信号を処理
した波形を示す線図である。7 is a diagram showing a waveform obtained by processing a 1-bit ΣΔ signal by the device of FIG. 2.
【図8】本発明によるシグマデルタ信号の処理装置のさ
らに他の例の構成図である。FIG. 8 is a configuration diagram of still another example of the sigma-delta signal processing device according to the present invention.
【図9】ΣΔ変調の説明のための構成図である。FIG. 9 is a configuration diagram for explaining ΣΔ modulation.
【図10】従来のデジタル信号の処理装置の構成図であ
る。FIG. 10 is a block diagram of a conventional digital signal processing apparatus.
【図11】従来のデジタル信号の処理装置の構成図であ
る。FIG. 11 is a configuration diagram of a conventional digital signal processing device.
1 入力端子 2 ローパスフィルター 3 乗算器 4 制御信号入力端子 5 制御回路 6 係数発生器 7 ΣΔ変調器 8 スイッチ 9 ディレイ回路 10 出力端子 11 補間器 1 Input Terminal 2 Low Pass Filter 3 Multiplier 4 Control Signal Input Terminal 5 Control Circuit 6 Coefficient Generator 7 ΣΔ Modulator 8 Switch 9 Delay Circuit 10 Output Terminal 11 Interpolator
Claims (5)
理を施すに当たり、 上記シグマデルタ変調された信号をローパスフィルター
を用いてマルチビット信号に変換する手段と、 この変換されたマルチビット信号に対して上記任意の処
理を行うための演算手段と、 この演算処理された信号を再度上記シグマデルタ変調さ
れた信号に再変換する手段と、 この再変換された信号を元の上記シグマデルタ変調され
た信号と切り替えて出力する手段とを有してなるシグマ
デルタ信号の処理装置。1. When performing arbitrary processing on a sigma-delta modulated signal, a means for converting the sigma-delta modulated signal into a multi-bit signal using a low-pass filter, and a means for converting the converted multi-bit signal. Calculating means for performing the above arbitrary processing, means for re-converting the processed signal into the sigma-delta modulated signal again, and the re-converted signal which has been originally processed for the sigma-delta modulation. An apparatus for processing a sigma-delta signal, comprising a signal and a means for switching and outputting.
装置において、 上記任意の処理では、フェード処理またはイコライズ処
理またはフィルター処理が行われるようにしたシグマデ
ルタ信号の処理装置。2. The sigma-delta signal processing device according to claim 1, wherein a fade process, an equalize process, or a filter process is performed in the arbitrary process.
装置において、 複数の上記シグマデルタ変調された信号が供給され、 上記複数のシグマデルタ変調された信号に対してそれぞ
れローパスフィルターを用いてマルチビット信号に変換
する手段と、 これらの変換されたマルチビット信号に対して相互に上
記任意の処理を行うための演算手段と、 これらの演算処理された信号を再度上記シグマデルタ変
調された信号に再変換する手段と、 この再変換された信号を任意の元の上記シグマデルタ変
調された信号と切り替えて出力する手段とを有してなる
シグマデルタ信号の処理装置。3. The sigma-delta signal processing device according to claim 1, wherein a plurality of said sigma-delta modulated signals are supplied, and a multi-pass filter is provided for each of said plurality of sigma-delta modulated signals using a low-pass filter. A means for converting into a bit signal, an operation means for mutually performing the above-mentioned arbitrary processing with respect to these converted multi-bit signals, and these operation-processed signals are again converted into the sigma-delta modulated signals. An apparatus for processing a sigma-delta signal, comprising means for re-converting and means for switching the re-converted signal to an arbitrary original sigma-delta modulated signal for output.
装置において、 上記任意の処理では、ミックス処理またはクロスフェー
ド処理が行われるようにしたシグマデルタ信号の処理装
置。4. The sigma-delta signal processing device according to claim 3, wherein a mix process or a crossfade process is performed in the arbitrary process.
デルタ信号の処理装置において、 上記再変換された信号と元の上記シグマデルタ変調され
た信号とを切り替えて出力する際に、切り替え時の段差
をなくすための補間処理を行うようにしたシグマデルタ
信号の処理装置。5. The sigma-delta signal processing device according to claim 1, wherein the re-converted signal and the original sigma-delta modulated signal are switched and output. An apparatus for processing a sigma-delta signal, which is adapted to perform an interpolation process to eliminate a time step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31696694A JPH08172359A (en) | 1994-12-20 | 1994-12-20 | Processor for sigma delta signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31696694A JPH08172359A (en) | 1994-12-20 | 1994-12-20 | Processor for sigma delta signal |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08172359A true JPH08172359A (en) | 1996-07-02 |
Family
ID=18082927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31696694A Pending JPH08172359A (en) | 1994-12-20 | 1994-12-20 | Processor for sigma delta signal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08172359A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0783207A2 (en) * | 1995-12-27 | 1997-07-09 | Sony Corporation | digital signal processing method and apparatus |
EP0821491A2 (en) * | 1996-07-26 | 1998-01-28 | Sony Corporation | Signal processing apparatus and method for sound field processing of sigma-delta modulated digital signal |
JP2001223588A (en) * | 2000-02-10 | 2001-08-17 | Sony Corp | Transmission and reception system |
CN1298109C (en) * | 2004-06-25 | 2007-01-31 | 天津大学 | Novel lock phase detection circuit |
JP2011517255A (en) * | 2008-04-15 | 2011-05-26 | クゥアルコム・インコーポレイテッド | Error detection based on channel decoding |
-
1994
- 1994-12-20 JP JP31696694A patent/JPH08172359A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0783207A2 (en) * | 1995-12-27 | 1997-07-09 | Sony Corporation | digital signal processing method and apparatus |
EP0783207A3 (en) * | 1995-12-27 | 1999-03-24 | Sony Corporation | digital signal processing method and apparatus |
EP0821491A2 (en) * | 1996-07-26 | 1998-01-28 | Sony Corporation | Signal processing apparatus and method for sound field processing of sigma-delta modulated digital signal |
EP0821491A3 (en) * | 1996-07-26 | 1999-09-29 | Sony Corporation | Signal processing apparatus and method for sound field processing of sigma-delta modulated digital signal |
CN1096149C (en) * | 1996-07-26 | 2002-12-11 | 索尼公司 | Signal processing apparatus and method for sound field processing of sigma-delta modulated digital signal |
JP2001223588A (en) * | 2000-02-10 | 2001-08-17 | Sony Corp | Transmission and reception system |
CN1298109C (en) * | 2004-06-25 | 2007-01-31 | 天津大学 | Novel lock phase detection circuit |
JP2011517255A (en) * | 2008-04-15 | 2011-05-26 | クゥアルコム・インコーポレイテッド | Error detection based on channel decoding |
JP2011517256A (en) * | 2008-04-15 | 2011-05-26 | クゥアルコム・インコーポレイテッド | Data replacement scheme for oversampled data |
US8423852B2 (en) | 2008-04-15 | 2013-04-16 | Qualcomm Incorporated | Channel decoding-based error detection |
US8879643B2 (en) | 2008-04-15 | 2014-11-04 | Qualcomm Incorporated | Data substitution scheme for oversampled data |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6064700A (en) | 1-bit digital signal processing device, recording device, and reproducing device | |
US5856796A (en) | Sampling rate converting method and apparatus | |
US5701124A (en) | 1-bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus | |
JPH09289453A (en) | Signal processor, signal recording device, and signal reproducing device | |
JP3194752B2 (en) | PCM digital audio signal playback device | |
JP3659489B2 (en) | Digital audio processing apparatus and computer program recording medium | |
JPH08172359A (en) | Processor for sigma delta signal | |
EP1394951A1 (en) | Compressing device and method, decompressing device and method, compressing/decompressing system, program, record medium | |
JP3334413B2 (en) | Digital signal processing method and apparatus | |
US5642463A (en) | Stereophonic voice recording and playback device | |
US5774478A (en) | Interpolation circuit for interpolating error data block generated in Σ modulated data stream | |
JP3465401B2 (en) | Audio signal processing device and audio recording device | |
JPH0991887A (en) | Digital signal processing method and device | |
EP0822666B1 (en) | 1-bit digital signal processing device, recording device and reproducing device | |
JP3297792B2 (en) | Signal expansion apparatus and method | |
US5761218A (en) | Method of and apparatus for interpolating digital signal, and apparatus for and methos of recording and/or playing back recording medium | |
JPH08329626A (en) | Device for interpolating digital data, reproducing device, recorder and method of interpolation | |
JPS5898793A (en) | Voice synthesizer | |
JP2006098717A (en) | Digital signal processing device | |
JPH0923137A (en) | Signal processor | |
JP2834144B2 (en) | Digital recording and playback device | |
JPH06338797A (en) | Bit length extension device | |
JP2003242726A (en) | Audio signal transmitter, microphone device and audio reproducing device | |
JPH08288855A (en) | Method and device for digital signal switching | |
JPH08172362A (en) | Device and method for extending signal |