JPH08171081A - Watrix type display device - Google Patents

Watrix type display device

Info

Publication number
JPH08171081A
JPH08171081A JP31533794A JP31533794A JPH08171081A JP H08171081 A JPH08171081 A JP H08171081A JP 31533794 A JP31533794 A JP 31533794A JP 31533794 A JP31533794 A JP 31533794A JP H08171081 A JPH08171081 A JP H08171081A
Authority
JP
Japan
Prior art keywords
line
spare
display
signal
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31533794A
Other languages
Japanese (ja)
Other versions
JP3272558B2 (en
Inventor
Yuichi Shibuya
雄一 澁谷
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
Application filed by Sharp Corp, シャープ株式会社 filed Critical Sharp Corp
Priority to JP31533794A priority Critical patent/JP3272558B2/en
Publication of JPH08171081A publication Critical patent/JPH08171081A/en
Application granted granted Critical
Publication of JP3272558B2 publication Critical patent/JP3272558B2/en
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18064201&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08171081(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136272Auxiliary lines

Abstract

PURPOSE: To equalize the display quality of repaired region to that of the residual region even when the disconnecting defect of a signal line is restored and to prevent electrostatic breakdown by absorbing static electricity entered from a connection wiring drawn around the peripheral part of a panel in a high definition liquid crystal display device with a large area using a TFT. CONSTITUTION: In a liquid crystal display device 21 being restorable by forming spare wirings 31, 32 orthogonal to signal lines 23, 24 as a source bus of a TFT 26 through an insulating film and bypassing the before and after parts of the signal line 24 by means of the spare wirings 31, 32 and connection wirings 33, 34 when the defective place of disconnection 60 is generated, the voltage drop by the spare wirings 31, 32 is compensated by using built-in buffers BL1, BL2, BR1, BR2 in driving circuits 1CL, 1CR when the spare wirings 31, 32 are utilized.

Description

【発明の詳細な説明】Detailed Description of the Invention
【0001】[0001]
【産業上の利用分野】本発明は、液晶表示装置などで好
適に用いられるマトリクス型表示装置に関し、特に大画
面の表示装置において表示駆動用の走査線または信号線
の断線不良が修復可能なマトリクス型表示装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix type display device suitable for use in a liquid crystal display device or the like, and more particularly to a matrix device capable of repairing a disconnection defect of a scanning line or a signal line for display drive in a large screen display device. Mold display device.
【0002】[0002]
【従来の技術】絵素電極をマトリクス状に配列した表示
装置において、基板上に形成される走査線および信号線
は、表示パネルの高精細度化に伴い、その線幅が狭くな
ってきており、また大画面化によってパネル上での引回
し長が長くなってきている。一方、前記走査線または信
号線に断線不良が生じると、その断線不良箇所以遠の絵
素を表示駆動することができず、表示品質が著しく悪化
する。
2. Description of the Related Art In a display device in which picture element electrodes are arranged in a matrix, scanning lines and signal lines formed on a substrate have become narrower in line width as the display panel becomes higher in definition. In addition, as the screen becomes larger, the layout length on the panel is becoming longer. On the other hand, if a disconnection defect occurs in the scanning line or the signal line, it is not possible to drive a pixel beyond the location of the disconnection defect, and display quality is significantly deteriorated.
【0003】したがって本件出願人は、先に特開平3−
23425号で前記断線不良が生じても修復可能な構成
を提案している。図6は、そのような従来技術の液晶表
示装置1を簡略化して示す電気回路図である。
Therefore, the applicant of the present invention has previously disclosed the Japanese Patent Laid-Open No.
No. 23425 proposes a configuration that can be repaired even if the disconnection defect occurs. FIG. 6 is a simplified electric circuit diagram showing such a conventional liquid crystal display device 1.
【0004】この液晶表示装置1は、パネル2の一方の
対向する両端部に複数のTCP(Tape Carri
er Package)dl1,dl2,…,dln;
dr1,dr2,…,drn(以下、総称するときには
参照符dl,drで示す)がそれぞれ配列され、同様に
他方の対を成す両端部にも、TCPul1〜ulm;u
r1〜urmが配列される高精細度な表示が可能なアク
ティブマトリクス型の液晶表示装置である。前記各TC
Pdl,drには、それぞれ集積回路などで実現される
駆動回路icl,icrが実装されている。各駆動回路
icl,icrには、各TCPdl,drに共通に設け
られる共通基板cl,crの配線パターン8を介して、
映像信号が入力される。
This liquid crystal display device 1 has a plurality of TCPs (Tape Carri) at opposite ends of the panel 2.
er Package) dl1, dl2, ..., dln;
, drn (hereinafter referred to as reference numerals dl and dr when collectively referred to) are arranged, and TCPul1 to ulm; u are similarly provided at both ends of the other pair.
It is an active matrix type liquid crystal display device in which r1 to urm are arranged and capable of high-definition display. Each TC
Drive circuits icl and icr, which are realized by integrated circuits or the like, are mounted on Pdl and dr, respectively. To each drive circuit icl, icr, via the wiring pattern 8 of the common substrates cl, cr provided in common for each TCPdl, dr,
A video signal is input.
【0005】前記パネル2は、たとえば上下一対の相互
に平行なガラス基板と、両ガラス基板の外方表面にそれ
ぞれ形成される偏光板と、前記各ガラス基板の内方表面
に形成される透明電極と、前記透明電極上に形成される
配向膜と、両ガラス基板の外周部を気密に封止するスペ
ーサと、前記ガラス基板およびスペーサによって形成さ
れた空間内に封入される液晶質とを備えて構成されてい
る。前記透明電極は、たとえば下側基板上では共通に形
成されており、これに対して上側基板上では、各絵素に
対応してマトリクス状に配列されて形成されている。
The panel 2 includes, for example, a pair of upper and lower glass substrates parallel to each other, polarizing plates formed on the outer surfaces of both glass substrates, and transparent electrodes formed on the inner surfaces of the glass substrates. And an alignment film formed on the transparent electrode, a spacer that hermetically seals the outer peripheral portions of both glass substrates, and a liquid crystal material enclosed in a space formed by the glass substrate and the spacer. It is configured. The transparent electrodes are commonly formed, for example, on the lower substrate, while on the other hand, the transparent electrodes are arranged in a matrix corresponding to each picture element.
【0006】したがって、前記上側基板上には、相互に
平行で、かつ交互に信号線3,4が形成されている。ま
た、この信号線3,4に直交し、かつこれらの信号線
3,4とは電気的に絶縁される走査線5が形成されてい
る。さらにまた、前記各信号線3,4と走査線5との交
点には、薄膜スイッチング素子であるTFT(Thin Fil
m Transistor)6およびキャパシタ7が形成されてい
る。
Therefore, signal lines 3 and 4 are formed in parallel and alternately with each other on the upper substrate. A scanning line 5 is formed which is orthogonal to the signal lines 3 and 4 and is electrically insulated from the signal lines 3 and 4. Furthermore, at the intersection of each of the signal lines 3 and 4 and the scanning line 5, a thin film switching element TFT (Thin Fil) is formed.
m Transistor) 6 and capacitor 7 are formed.
【0007】TFT6のゲート電極は前記走査線5に接
続され、ソース電極は信号線3または4に接続され、ド
レイン電極は前記キャパシタ7および対応する絵素電極
に接続されている。したがって、TFT6は、走査線5
に印加される選択パルスによって選択されると導通し、
信号線3,4に印加されるデューティパルスに対応した
階調電圧を液晶およびキャパシタ7に充電する。液晶お
よびキャパシタ7は、次の走査タイミングまでその電荷
を保持し、画像表示が行われることになる。
The gate electrode of the TFT 6 is connected to the scanning line 5, the source electrode is connected to the signal line 3 or 4, and the drain electrode is connected to the capacitor 7 and the corresponding pixel electrode. Therefore, the TFT 6 has the scanning line 5
Conducts when selected by the selection pulse applied to
The liquid crystal and the capacitor 7 are charged with the gradation voltage corresponding to the duty pulse applied to the signal lines 3 and 4. The liquid crystal and the capacitor 7 retain the electric charge until the next scanning timing, and the image is displayed.
【0008】前記信号線3は、パネル2の一方端側にお
いて、TCPdlの対応する配線パターン9と、たとえ
ば異方導電性テープなどによって電気的に接続される。
同様に、信号線4は、パネル2の他方端側において、T
CPdrの配線パターン10と電気的に接続される。し
たがって、信号線3,4にはそれぞれ、駆動回路ic
l,icrからの前記映像信号に対応した駆動電圧が印
加される。
The signal line 3 is electrically connected to the corresponding wiring pattern 9 of TCPdl on one end side of the panel 2 by, for example, an anisotropic conductive tape.
Similarly, the signal line 4 is provided on the other end side of the panel 2 with T
It is electrically connected to the wiring pattern 10 of CPdr. Therefore, the signal lines 3 and 4 are respectively provided with the drive circuit ic.
A drive voltage corresponding to the video signal from l and icr is applied.
【0009】一方、前記パネル2の両端部において、前
記信号線3,4と垂直、すなわち走査線5と平行に、か
つ信号線3,4と絶縁膜を介して電気的に絶縁された予
備配線11,12がそれぞれ形成されている。これに対
応して、前記共通基板cl,cr上には、2本の接続配
線13,14が形成されている。
On the other hand, at both ends of the panel 2, a preliminary wiring which is perpendicular to the signal lines 3 and 4, that is, parallel to the scanning line 5 and electrically insulated from the signal lines 3 and 4 through an insulating film. 11 and 12 are formed respectively. Corresponding to this, two connection wirings 13 and 14 are formed on the common substrates cl and cr.
【0010】TCPdl側で、前記接続配線13は、前
記予備配線11に前記絶縁膜を介して交差している連絡
線15に接続されている。同様にTCPdl側で、接続
配線14は、予備配線11に交差している連絡線16と
接続されている。これに対してTCPdr側では、接続
配線13は予備配線12に交差している連絡線17と接
続され、また接続配線14は予備配線12に交差してい
る連絡線18に接続されている。
On the TCPdl side, the connection wiring 13 is connected to a communication line 15 which intersects the spare wiring 11 via the insulating film. Similarly, on the TCPdl side, the connection wiring 14 is connected to the communication line 16 intersecting with the spare wiring 11. On the other hand, on the TCPdr side, the connection wiring 13 is connected to the communication line 17 intersecting with the spare wiring 12, and the connection wiring 14 is connected to the communication line 18 intersecting with the spare wiring 12.
【0011】上述のように構成された液晶表示装置1に
おいて、たとえば信号線4に参照符19で示すような断
線不良の生じていることが検査工程などで発見される
と、この信号線4と予備配線12との交点20aが、レ
ーザ光の照射による前記絶縁膜の除去などによって電気
的に接続される。またこれに対応して予備配線12と連
絡線17との交点20b、連絡線15と予備配線11と
の交点20cおよび予備配線11と信号線4との交点2
0dが、同様に電気的に接続される。
In the liquid crystal display device 1 configured as described above, when it is found in the inspection process that a disconnection defect such as that indicated by the reference numeral 19 has occurred in the signal line 4, the signal line 4 and the signal line 4 are detected. The intersection 20a with the preliminary wiring 12 is electrically connected by, for example, removing the insulating film by laser light irradiation. Corresponding to this, the intersection 20b between the spare wire 12 and the communication line 17, the intersection 20c between the communication line 15 and the spare wire 11, and the intersection 2 between the spare wire 11 and the signal line 4
0d is also electrically connected.
【0012】これによって、断線不良箇所19からTC
Pdr寄りのTFT6には、信号線4のTCPdr側の
部分を介して直接駆動電圧が印加され、これに対して断
線不良箇所19からTCPdl側のTFT6には、前記
TCPdr側の信号線4から予備配線12、連絡線1
7、接続配線13、連絡線15、予備配線11および信
号線4のTCPdl側の部分を介して駆動電圧が印加さ
れる。こうして、断線不良箇所19がバイパスされて、
その前後の絵素は共に画像表示を行うことが可能にな
る。
As a result, the TC from the disconnection defective portion 19
A driving voltage is directly applied to the TFT 6 near the Pdr via the TCPdr side portion of the signal line 4, whereas the TFT 6 on the TCPdl side from the disconnection failure portion 19 is spared from the signal line 4 on the TCPdr side. Wiring 12, communication line 1
A drive voltage is applied via 7, the connection wiring 13, the communication line 15, the auxiliary wiring 11, and the portion of the signal line 4 on the TCPdl side. In this way, the disconnection defective portion 19 is bypassed,
Both the picture elements before and after that can display images.
【0013】[0013]
【発明が解決しようとする課題】上述の従来技術では、
予備配線11,12および接続配線13,14などによ
る電圧降下は考慮されておらず、断線した側の信号線
3,4に与えられる電圧は、駆動回路icl,icrか
らのそのままの出力電圧である。
In the above-mentioned prior art,
The voltage drop due to the spare wirings 11 and 12 and the connection wirings 13 and 14 is not considered, and the voltage applied to the signal lines 3 and 4 on the disconnected side is the output voltage as it is from the drive circuits icl and icr. .
【0014】したがって、駆動回路icl,icrの配
線パターン9,10の配列方向の両端部にそれぞれ接続
配線13,14に接続される連絡線15,16;17,
18を形成しておき、断線が生じた信号線3,4に近接
している側の連絡線15,17または16,18を使用
するように構成されているけれども、パネル2が大きく
なると、前記電圧降下によって表示品質が著しく低下し
てしまうという問題がある。特に、前記電圧降下は、ガ
ラス基板上に形成され、アルミなどから成る予備配線1
1,12で著しく、したがってTCPdl,drがパネ
ル2の一端部側にしか設けられていないような構成で
は、他端部側での予備配線の配線長が長くなってしま
い、前記表示品質の低下が顕著である。
Therefore, the connection lines 15, 16; 17, connected to the connection wirings 13, 14 at both ends in the arrangement direction of the wiring patterns 9, 10 of the drive circuits icl, icr, respectively.
18 is formed and the connecting lines 15, 17 or 16, 18 on the side close to the signal lines 3 and 4 in which the disconnection occurs are used, but when the panel 2 becomes large, There is a problem that the display quality is significantly reduced due to the voltage drop. In particular, the voltage drop is formed on the glass substrate, and the spare wiring 1 made of aluminum or the like is used.
1 and 12, and therefore TCP dl and dr are provided only on the one end side of the panel 2, the wiring length of the spare wiring on the other end side becomes long and the display quality deteriorates. Is remarkable.
【0015】さらにまた、接続配線13,14はパネル
2の周縁部を長距離に亘って引回されるので、静電ノイ
ズが侵入し易く、前記静電ノイズが侵入した場合には、
TFT6などの絵素が破壊されてしまうという問題もあ
る。
Furthermore, since the connection wirings 13 and 14 are routed around the peripheral portion of the panel 2 over a long distance, electrostatic noise easily enters, and when the electrostatic noise enters,
There is also a problem that the picture elements such as the TFT 6 are destroyed.
【0016】本発明の目的は、断線不良の修復を可能と
するにあたって、表示品質の低下を招くことなく、か
つ、静電ノイズに対する耐性を向上することができるマ
トリクス型表示装置を提供することである。
An object of the present invention is to provide a matrix type display device which can improve the resistance to electrostatic noise without deteriorating the display quality when repairing a disconnection defect. is there.
【0017】[0017]
【課題を解決するための手段】請求項1に係るマトリク
ス型表示装置は、相互に平行に配列された複数の走査線
と、前記走査線に電気的に絶縁されて直交配列される複
数の信号線と、各走査線および信号線に選択的に電圧を
印加して表示駆動を行う駆動回路とを備えるマトリクス
型表示装置において、前記走査線または信号線の少なく
ともいずれか一方のための予備回線と、前記予備回線に
介在されるバッファとを含み、断線不良が生じた走査線
または信号線を前記予備回線に接続することを特徴とす
る。
According to a first aspect of the present invention, there is provided a matrix type display device comprising a plurality of scanning lines arranged in parallel with each other and a plurality of signals electrically insulated from the scanning lines and orthogonally arranged. In a matrix type display device including lines, and a drive circuit that selectively applies a voltage to each scanning line and a signal line to drive a display, a spare line for at least one of the scanning line and the signal line And a buffer interposed in the protection line, and the scanning line or the signal line in which the disconnection failure occurs is connected to the protection line.
【0018】また請求項2に係るマトリクス型表示装置
は、前記各走査線と信号線との交点に薄膜のスイッチン
グ素子を備えることを特徴とする。
A matrix type display device according to a second aspect is characterized in that a thin film switching element is provided at an intersection of each scanning line and a signal line.
【0019】さらにまた請求項3に係るマトリクス型表
示装置では、前記バッファは、前記駆動回路内に一体に
設けられることを特徴とする。
Further, in the matrix type display device according to a third aspect, the buffer is integrally provided in the drive circuit.
【0020】[0020]
【作用】請求項1の発明に従えば、基板上に相互に平行
に配列された複数の走査線と、その走査線とは電気的に
絶縁される信号線とが直交配列されて、各走査線と信号
線との交点に形成される絵素となる表示素子がマトリク
ス配列され、前記各走査線および信号線に駆動回路が選
択的に電圧を印加することによって、前記各絵素のたと
えば濃淡が変化して、所望とする表示を行うようにした
マトリクス型表示装置において、前記走査線または信号
線の形成される表示領域外などに、それらの走査線また
は信号線の少なくともいずれか一方の断線不良時に迂回
して信号経路を確保するために、予め予備回線を設けて
おく。また、この予備回線には、前記信号の伝送時に生
じる電圧降下を補償するためのバッファを介在してお
く。
According to the invention of claim 1, a plurality of scanning lines arranged in parallel with each other on the substrate and a signal line electrically insulated from the scanning lines are arranged orthogonally, and each scanning line is arranged. Display elements, which are picture elements formed at the intersections of the lines and the signal lines, are arranged in a matrix, and a driving circuit selectively applies a voltage to each of the scanning lines and the signal lines, so that, for example, light and shade of each of the picture elements. In a matrix type display device in which the desired display is changed by disconnection of at least one of the scanning line and the signal line outside the display area where the scanning line or the signal line is formed. A spare line is provided in advance in order to ensure a signal path by bypassing when there is a defect. In addition, a buffer for compensating for the voltage drop that occurs during the transmission of the signal is interposed in this backup line.
【0021】前記走査線または信号線に断線不良が生じ
ると、前記基板の一方端側から他方端側へ延びる走査線
または信号線のうち、断線不良箇所よりも前記駆動回路
寄り、すなわち、たとえば前記基板の一方端側の走査線
または信号線には駆動回路からの電圧が印加されてお
り、これに対して前記断線不良箇所から駆動回路とは反
対側、すなわち前記基板の他方端側の走査線または信号
線には予備回線が接続されて、その走査線または信号線
に対応する駆動回路からの出力電圧が印加される。また
その予備回線には、前記のようにバッファが設けられて
いる。
When a disconnection defect occurs in the scanning line or the signal line, among the scanning lines or signal lines extending from one end side to the other end side of the substrate, the portion closer to the drive circuit than the disconnection defect portion, that is, for example, the above-mentioned The voltage from the drive circuit is applied to the scanning line or the signal line on the one end side of the substrate, and the scanning line on the side opposite to the drive circuit from the defective disconnection point, that is, the scanning line on the other end side of the substrate. Alternatively, a spare line is connected to the signal line, and an output voltage from a drive circuit corresponding to the scan line or the signal line is applied. Further, the buffer is provided on the protection line as described above.
【0022】したがって、前記予備回線を用いて前記断
線不良箇所の前後両側から、その走査線または信号線に
対応する駆動回路の出力電圧を与えるようにし、かつ予
備回線を介する信号には、バッファによって該予備回線
による電圧降下を補償するので、予備回線を用いて断線
不良の修復を行っても、その修復の行われた走査線また
は信号線によって駆動される表示素子の表示内容に、た
とえば濃度不足が生じたりするなどの表示不良を生じる
ことなく、断線の生じていない表示素子と同等の表示を
行うことができる。
Therefore, the output voltage of the drive circuit corresponding to the scanning line or the signal line is applied from both the front and rear sides of the disconnection defective portion by using the backup line, and the signal through the backup line is buffered. Since the voltage drop due to the spare line is compensated, even if the disconnection defect is repaired by using the spare line, the display content of the display element driven by the repaired scanning line or signal line may have insufficient density, for example. It is possible to perform a display equivalent to that of a display element in which disconnection does not occur without causing display failure such as occurrence of a line.
【0023】また、前記バッファを前記基板の他方端側
に配置、すなわち基板の外周に形成された予備回線の終
端側に設けることによって、該予備回線から侵入した静
電気などによる前記走査線または信号線への過電圧の発
生を防止し、表示素子の損傷を防止することができる。
Further, by disposing the buffer on the other end side of the substrate, that is, on the terminal side of the spare line formed on the outer periphery of the substrate, the scanning line or the signal line due to static electricity invading from the spare line or the like. It is possible to prevent the occurrence of overvoltage on the display element and prevent damage to the display element.
【0024】また好ましくは請求項2の発明に従えば、
各走査線と信号線との交点には、いわゆるTFTなどの
薄膜のスイッチング素子が形成される。したがってこの
ような薄膜のスイッチング素子を備えるような高精細度
のアクティブマトリクス型の表示装置の場合には、該表
示装置は前記走査線および信号線の線幅が小さく、この
ため断線が生じやすく、かつその導電率が低いので、本
発明を特に好適に実施することができる。
Preferably, according to the invention of claim 2,
Thin film switching elements such as so-called TFTs are formed at the intersections of the scanning lines and the signal lines. Therefore, in the case of a high-definition active matrix type display device including such a thin film switching element, the display device has a small line width of the scanning line and the signal line, and thus a disconnection easily occurs, Moreover, since the conductivity thereof is low, the present invention can be implemented particularly suitably.
【0025】さらにまた好ましくは請求項3の発明に従
えば、前記バッファは駆動回路内に一体で設けられる。
前記駆動回路は、表示レジスタなどからの表示すべき画
像に対応した映像信号をデコードして、前記走査線また
は信号線を駆動するために、デコード回路と、各走査線
または信号線に対応したバッファとを備えている。した
がって、前記予備回線のためのバッファを一体で設ける
ことによって、コストの上昇を招くことなく、上述のよ
うな予備回線による電圧降下の補償が可能となる。
Further preferably, according to the invention of claim 3, the buffer is integrally provided in the drive circuit.
The driving circuit decodes a video signal corresponding to an image to be displayed from a display register or the like and drives the scanning line or the signal line, and a decoding circuit and a buffer corresponding to each scanning line or the signal line. It has and. Therefore, by integrally providing the buffer for the protection line, it is possible to compensate for the voltage drop due to the protection line as described above without increasing the cost.
【0026】[0026]
【実施例】【Example】
〔実施例1〕本発明を液晶表示装置に適用した一実施例
について、図1〜図4に基づいて説明すれば以下のとお
りである。
[Embodiment 1] An embodiment in which the present invention is applied to a liquid crystal display device will be described below with reference to FIGS.
【0027】図1は、本発明の一実施例の液晶表示装置
21を簡略化して示す電気回路図である。この液晶表示
装置21は、パネル22の一方の対向する両端部に複数
のTCPDL1,DL2,…,DLn;DR1,DR
2,…,DRn(以下、総称するときには参照符DL,
DRで示す)がそれぞれ配列され、同様に他方の対を成
す両端部にも、TCPUL1〜ULm;UR1〜URm
が配列される高精細度の表示が可能なアクティブマトリ
クス型の液晶表示装置である。前記各TCPDL,DR
には、それぞれ集積回路などで実現される駆動回路IC
L,ICRが実装されている。各駆動回路ICL,IC
Rには、各TCPDL,DRに共通に設けられる共通基
板CL,CRの配線パターン28を介して、映像信号が
入力される。同様に、TCPUL1〜ULm;UR1〜
URmには、共通基板EL,ERから映像信号が入力さ
れる。
FIG. 1 is a simplified electric circuit diagram showing a liquid crystal display device 21 according to an embodiment of the present invention. The liquid crystal display device 21 includes a plurality of TCPDL1, DL2, ..., DLn;
2, ..., DRn (hereinafter, when collectively referred to, reference numerals DL,
(Indicated by DR) are arranged respectively, and TCPUL1 to ULm; UR1 to URm are also provided at both ends of the other pair.
It is an active matrix type liquid crystal display device capable of high-definition display in which pixels are arranged. Each TCPDL, DR
Is a drive circuit IC realized by an integrated circuit or the like.
L and ICR are mounted. Each drive circuit ICL, IC
A video signal is input to R via the wiring patterns 28 of the common substrates CL and CR that are provided commonly to the TCPDLs and DRs. Similarly, TCPUL1 to ULm; UR1 to
Video signals are input to the URm from the common substrates EL and ER.
【0028】前記パネル22は、たとえば上下一対の相
互に平行なガラス基板と、両ガラス基板の外方表面にそ
れぞれ形成される偏光板と、前記各ガラス基板の内方表
面に形成される透明電極と、前記透明電極上に形成され
る配向膜と、両ガラス基板の外周部を気密に封止するス
ペーサと、前記ガラス基板およびスペーサによって形成
された空間内に封入される液晶質とを備えて構成されて
いる。前記透明電極は、たとえば下側基板上では共通に
形成されており、これに対して上側基板上では、各絵素
に対応してマトリクス状に配列されて形成されている。
The panel 22 includes, for example, a pair of upper and lower glass substrates parallel to each other, a polarizing plate formed on the outer surface of each of the glass substrates, and a transparent electrode formed on the inner surface of each of the glass substrates. And an alignment film formed on the transparent electrode, a spacer that hermetically seals the outer peripheral portions of both glass substrates, and a liquid crystal material enclosed in a space formed by the glass substrate and the spacer. It is configured. The transparent electrodes are commonly formed, for example, on the lower substrate, while on the other hand, the transparent electrodes are arranged in a matrix corresponding to each picture element.
【0029】したがって、前記上側基板上には、相互に
平行で、かつ交互に信号線23,24が形成されてい
る。また、この信号線23,24に直交し、かつこれら
の信号線23,24とは電気的に絶縁される走査線25
が形成されている。さらにまた、前記各信号線23,2
4と走査線25との交点には、薄膜スイッチング素子で
あるTFT26およびキャパシタ27が形成されてい
る。
Therefore, signal lines 23 and 24 are formed in parallel with each other and alternately on the upper substrate. A scanning line 25 orthogonal to the signal lines 23 and 24 and electrically insulated from the signal lines 23 and 24.
Are formed. Furthermore, each of the signal lines 23, 2
A TFT 26 and a capacitor 27, which are thin film switching elements, are formed at the intersections of 4 and the scanning lines 25.
【0030】TFT26のゲート電極は前記走査線25
に接続され、ソース電極は信号線23または24に接続
され、ドレイン電極は前記キャパシタ27および対応す
る絵素電極に接続されている。したがって、TFT26
は、走査線25に印加される選択パルスによって選択さ
れると導通し、信号線23,24に印加されるデューテ
ィパルスに対応した階調電圧を液晶27およびキャパシ
タ27に充電する。液晶およびキャパシタ27は、次の
走査タイミングまでその電荷を保持し、画像表示が行わ
れることになる。
The gate electrode of the TFT 26 is the scanning line 25.
, The source electrode is connected to the signal line 23 or 24, and the drain electrode is connected to the capacitor 27 and the corresponding pixel electrode. Therefore, the TFT 26
Becomes conductive when selected by the selection pulse applied to the scanning line 25, and charges the liquid crystal 27 and the capacitor 27 with the gradation voltage corresponding to the duty pulse applied to the signal lines 23 and 24. The liquid crystal and the capacitor 27 retain the electric charge until the next scanning timing, and the image is displayed.
【0031】前記信号線23は、パネル22の一方端側
において、TCPDLの対応する配線パターン29と、
たとえば異方導電性テープなどによって電気的に接続さ
れる。同様に、信号線24は、パネル22の他方端側に
おいて、TCPDRの配線パターン30と電気的に接続
される。したがって、信号線23,24にはそれぞれ、
駆動回路ICL,ICRからの前記映像信号に対応した
駆動電圧が印加される。また、走査線25には、TCP
UL1〜ULm;UR1〜URmからの駆動電圧が印加
される。
The signal line 23 has a wiring pattern 29 corresponding to TCPDL on one end side of the panel 22,
For example, it is electrically connected by an anisotropic conductive tape or the like. Similarly, the signal line 24 is electrically connected to the TCPDR wiring pattern 30 on the other end side of the panel 22. Therefore, the signal lines 23 and 24 respectively have
A drive voltage corresponding to the video signal from the drive circuits ICL and ICR is applied. In addition, the scan line 25 has a TCP
UL1 to ULm; drive voltages from UR1 to URm are applied.
【0032】一方、前記パネル22の両端部において、
前記信号線23,24と垂直、すなわち走査線25と平
行に、かつ信号線23,24と絶縁膜を介して電気的に
絶縁された予備配線31,32がそれぞれ形成されてい
る。これに対応して、前記共通基板CL,CR上には、
2本の接続配線33,34が形成されている。また駆動
回路ICL,ICR内には、それぞれ2つのバッファB
L1,BL2;BR1,BR2が一体で設けられてい
る。
On the other hand, at both ends of the panel 22,
Preliminary wirings 31 and 32 are formed perpendicular to the signal lines 23 and 24, that is, parallel to the scanning lines 25 and electrically insulated from the signal lines 23 and 24 via an insulating film. Correspondingly, on the common substrates CL and CR,
Two connection wirings 33 and 34 are formed. Two buffers B are provided in each of the drive circuits ICL and ICR.
L1 and BL2; BR1 and BR2 are integrally provided.
【0033】TCPDL側で、前記接続配線33は、駆
動回路ICL内のバッファBL1の入力側に接続される
とともに、前記予備配線31に前記絶縁膜を介して交差
している連絡線35に接続されている。同様にTCPD
L側で、接続配線34は、バッファBL2の入力側に接
続されるとともに、予備配線31に交差している連絡線
36と接続されている。
On the TCPDL side, the connection wiring 33 is connected to the input side of the buffer BL1 in the drive circuit ICL, and is also connected to the communication line 35 that intersects the spare wiring 31 through the insulating film. ing. Similarly TCPD
On the L side, the connection wiring 34 is connected to the input side of the buffer BL2 and is also connected to the communication line 36 intersecting with the spare wiring 31.
【0034】これに対してTCPDR側では、接続配線
33は、駆動回路ICR内のバッファBR1の入力側に
接続されるとともに、予備配線32に交差している連絡
線37と接続され、また接続配線34は、バッファBR
2の入力側に接続されるとともに、予備配線32に交差
している連絡線38に接続されている。
On the other hand, on the TCPDR side, the connection wiring 33 is connected to the input side of the buffer BR1 in the drive circuit ICR, and also connected to the communication line 37 intersecting the spare wiring 32, and the connection wiring. 34 is a buffer BR
2 is connected to the input side and is also connected to a connection line 38 that intersects with the auxiliary wiring 32.
【0035】図2は、駆動回路ICL,ICR内におけ
る信号線23,24への駆動電圧の出力回路41のブロ
ック図である。前記共通基板CL,CRの配線パターン
28aからは、各絵素毎のたとえば4ビット、すなわち
16階調のデータD0 ,D1,D2 ,D3 が入力されて
おり、このデータはDフリップフロップから成るラッチ
回路42において、配線パターン28bからのクロック
信号Tsmp(i)のタイミングに応答してラッチされ
る。ラッチ回路42からの出力は、Dフリップフロップ
から成るホールド回路43において、配線パターン28
cを介するラッチ信号OEのタイミングでホールドさ
れ、そのホールド値は出力波形作成回路44に与えられ
る。
FIG. 2 is a block diagram of the drive voltage output circuit 41 to the signal lines 23 and 24 in the drive circuits ICL and ICR. From the wiring patterns 28a of the common substrates CL and CR, data D 0 , D 1 , D 2 , and D 3 of, for example, 4 bits, that is, 16 gradations for each picture element are input, and these data are D flip-flops. In the latch circuit 42 composed of a latch, the latch circuit 42 is latched in response to the timing of the clock signal Tsmp (i) from the wiring pattern 28b. The output from the latch circuit 42 is output to the wiring pattern 28 in the hold circuit 43 including a D flip-flop.
It is held at the timing of the latch signal OE via c, and the hold value is given to the output waveform forming circuit 44.
【0036】出力波形作成回路44は、端子d0
1 ,d2 ,d3 に入力された階調データに対応して、
配線パターン28dを介して入力されている5種類の基
準信号波形T0 ,T4 ,T8 ,T12,T16を適宜選択
し、かつ配線パターン28eを介して入力されている補
間データH0 ,H1 ,H2 ,H3 に対応したデューティ
の波形を出力バッファ45へ出力する。出力バッファ4
5は、入力されたデューティ信号がハイレベルである期
間は、ハイレベルの電圧VSH、たとえば電源電圧の4.
5Vを出力し、ローレベルであるときには、ローレベル
の電圧VSL、たとえば接地電圧の0Vを出力する。出力
バッファ45からの出力電圧O(i)は、配線パターン
29,30から信号線23,24へ出力される。
The output waveform forming circuit 44 has terminals d 0 ,
Corresponding to the gradation data input to d 1 , d 2 and d 3 ,
The five types of reference signal waveforms T 0 , T 4 , T 8 , T 12 , T 16 input via the wiring pattern 28d are appropriately selected, and the interpolation data H 0 input via the wiring pattern 28e. , H 1 , H 2 , and H 3 are output to the output buffer 45 as duty waveforms. Output buffer 4
5 is a high level voltage V SH , for example, a power supply voltage of 4. while the input duty signal is at a high level.
When 5V is output and is at a low level, a low level voltage V SL , for example, 0V of the ground voltage is output. The output voltage O (i) from the output buffer 45 is output from the wiring patterns 29 and 30 to the signal lines 23 and 24.
【0037】こうして表示駆動すべき絵素に対応した各
信号線23,24に、その絵素の階調データに対応した
デューティの駆動電圧が印加され、この駆動電圧は絵素
までの抵抗成分および容量成分によって、前記デューテ
ィに対応した電圧に平滑化されて、前記各絵素電極に印
加される。
In this way, a drive voltage having a duty corresponding to the gradation data of the picture element is applied to each of the signal lines 23 and 24 corresponding to the picture element to be display-driven, and the drive voltage is a resistance component up to the picture element and The voltage is smoothed to a voltage corresponding to the duty by the capacitance component and applied to each pixel electrode.
【0038】図3は、前記バッファBL1の電気回路図
である。このバッファBL1は、前記出力バッファ45
と同様のデジタルバッファで実現される出力バッファ4
6と、その入力保護用のダイオード47,48とを備え
て構成されている。ダイオード47,48は、それぞれ
出力バッファ46の入力端子を、ハイレベルの電源ライ
ン49およびローレベルの接地ライン50に逆極性で接
続する。
FIG. 3 is an electric circuit diagram of the buffer BL1. This buffer BL1 is the output buffer 45.
Output buffer 4 realized with a digital buffer similar to
6 and diodes 47 and 48 for protecting the input thereof. The diodes 47 and 48 respectively connect the input terminals of the output buffer 46 to the high-level power supply line 49 and the low-level ground line 50 with opposite polarities.
【0039】したがってダイオード47,48の順方向
電圧降下をVDとし、ライン49,50の電圧をVDD
SSとそれぞれするとき、入力端子51への入力電圧V
INに対して、VSS−VD<VIN<VDD+VDとなる
ように出力バッファ46への入力電圧を規制する。出力
バッファ46は、入力端子51への入力電圧のデューテ
ィに対応して、前記ハイレベルの電圧VSHまたはローレ
ベルの電圧VSLを出力端子52へ出力する。
Therefore, the forward voltage drop of the diodes 47 and 48 is VD, and the voltage of the lines 49 and 50 is V DD ,
When each and V SS, input voltage V to the input terminal 51
The input voltage to the output buffer 46 is regulated so that V SS −VD <VIN <V DD + VD with respect to IN. The output buffer 46 outputs the high level voltage V SH or the low level voltage V SL to the output terminal 52 in accordance with the duty of the input voltage to the input terminal 51.
【0040】なお、前記バッファBL2;BR1,BR
2は、このバッファBL1と同様に構成される。またこ
れらのバッファBL1,BL2;BR1,BR2は、図
4で示すように構成されてもよい。すなわちこの例で
は、前述の出力バッファ46に代えて、差動増幅器など
で実現されるアナログの出力バッファ53が用いられ
る。この出力バッファ53は、一方の入力に出力が帰還
された、いわゆるボルテージフォロワを形成しており、
したがって入力端子51への入力電圧は、ダイオード4
7,48で規制された後、出力バッファ53に与えら
れ、この出力バッファ53から出力端子52へは、駆動
すべきTFT26の数に拘わらず、一定電圧の出力が導
出される。
The buffers BL2; BR1, BR
2 is configured similarly to this buffer BL1. Further, these buffers BL1, BL2; BR1, BR2 may be configured as shown in FIG. That is, in this example, the analog output buffer 53 realized by a differential amplifier or the like is used instead of the output buffer 46 described above. The output buffer 53 forms a so-called voltage follower in which the output is fed back to one input,
Therefore, the input voltage to the input terminal 51 is the diode 4
After being regulated by 7, 48, it is applied to the output buffer 53, and a constant voltage output is derived from the output buffer 53 to the output terminal 52 regardless of the number of TFTs 26 to be driven.
【0041】前記図3で示すデジタルバッファは、図2
で示す2値多階調の出力回路に対して特に好適に実施さ
れ、図4で示すアナログバッファは、前記2値多階調の
出力回路以外の出力回路、たとえばアナログ方式の駆動
回路、デジタル/アナログ変換方式の駆動回路および振
動電圧方式の駆動回路等に好適に実施される。
The digital buffer shown in FIG. 3 is the same as that shown in FIG.
4 is particularly suitable for the binary multi-gray scale output circuit, and the analog buffer shown in FIG. 4 is an output circuit other than the binary multi-gray scale output circuit, for example, an analog drive circuit, a digital / digital output circuit. It is preferably implemented in an analog conversion type drive circuit, an oscillating voltage type drive circuit, and the like.
【0042】上述のように構成された液晶表示装置21
において、たとえば信号線24に参照符60で示すよう
な断線不良の生じていることが検査工程などで発見され
ると、この信号線24と予備配線32との交点61が、
レーザ光の照射による前記絶縁膜の除去などによって電
気的に接続される。またこれに対応して、アルミなどか
ら成り、導電率の低い予備配線31,32の使用長を短
くするためにバッファBL1および連絡線37が選択さ
れて、予備配線32と連絡線37との交点62、バッフ
ァBL1の出力ラインと予備配線31との交点63およ
び予備配線31と信号線24との交点64が同様に電気
的に接続される。
The liquid crystal display device 21 constructed as described above.
At, for example, when it is found in the inspection process that the signal line 24 has a disconnection defect as indicated by reference numeral 60, the intersection 61 of the signal line 24 and the spare wiring 32 becomes
Electrical connection is made by, for example, removing the insulating film by irradiation with laser light. Correspondingly, the buffer BL1 and the connecting line 37 are selected in order to shorten the use length of the auxiliary lines 31 and 32 made of aluminum or the like and having low conductivity, and the intersection of the auxiliary line 32 and the connecting line 37 is selected. 62, an intersection 63 between the output line of the buffer BL1 and the spare wire 31, and an intersection 64 between the spare wire 31 and the signal line 24 are similarly electrically connected.
【0043】これによって、断線不良箇所60からTC
PDR寄りのTFT26には、信号線24のTCPDR
側の部分を介して、直接駆動電圧が印加され、これに対
して断線不良箇所60からTCPDL側のTFT26に
は、前記TCPDR側の信号線24から予備配線32、
連絡線37、接続配線33、バッファBL1、予備配線
31および信号線24のTCPDL側の部分を介して駆
動電圧が印加される。
As a result, the disconnection failure point 60 is transferred to the TC
In the TFT 26 near the PDR, the TCPDR of the signal line 24
The drive voltage is directly applied through the side portion, and the disconnection failure portion 60 to the TCPDL side TFT 26 is connected to the TCPDR side signal line 24 to the spare wiring 32.
A drive voltage is applied via the communication line 37, the connection wiring 33, the buffer BL1, the spare wiring 31, and the TCPDL side portion of the signal line 24.
【0044】したがって、前記断線不良箇所60よりも
TCPDL側のTFT26に対しても、予備配線32,
31および接続配線33などでの電圧降下がバッファB
L1で補償されて、駆動電圧が印加される。これによっ
て、前記断線不良箇所60からTCPDL側の絵素も、
断線不良箇所60からTCPDR側の絵素と同様の濃淡
で表示を行うことができ、表示品質を損なうことなく、
断線不良を修復することができる。また、パネル22の
周縁部を引回される接続配線33,34によって静電ノ
イズが捕捉されても、そのノイズはバッファBL1,B
L2;BR1,BR2のダイオード47,48で除去さ
れるので、静電ノイズによるTFT26などの絵素の破
壊を確実に防止することができる。
Therefore, even for the TFT 26 on the TCPDL side of the disconnection defect portion 60, the spare wiring 32,
The voltage drop at 31 and the connection wiring 33 is caused by the buffer B.
The driving voltage is applied after being compensated by L1. As a result, the picture elements on the TCPDL side from the disconnection defect portion 60 are also
It is possible to display with the same shade as the picture element on the TCPDR side from the disconnection defect portion 60, without impairing the display quality.
A disconnection defect can be repaired. Even if electrostatic noise is captured by the connection wirings 33 and 34 that are routed around the peripheral edge of the panel 22, the noise is absorbed by the buffers BL1 and B.
L2: Since the diodes 47 and 48 of BR1 and BR2 remove the pixels, it is possible to reliably prevent destruction of picture elements such as the TFT 26 due to electrostatic noise.
【0045】〔実施例2〕本発明の第2の実施例につい
て図5に基づいて説明すれば、以下のとおりである。な
お、説明の便宜上、前記の実施例1の図面に示した部材
(構成)と同一の機能を有する部材(構成)には、同一
の符号を付記し、その説明を省略する。
[Second Embodiment] The second embodiment of the present invention will be described below with reference to FIG. For convenience of explanation, members (structures) having the same functions as the members (structures) shown in the drawings of the first embodiment will be designated by the same reference numerals, and the description thereof will be omitted.
【0046】注目すべきはこの実施例の液晶表示装置7
1では、TCPD1,D2,…,Dn(総称するときは
参照符Dで示す)は、パネル72の一方の端部にのみ配
列されており、したがって前述の実施例に対して、パネ
ル72の面積が小さいか、精細度が低い場合に好適に実
施することができる。したがって、信号線73は一端側
でTCPDの駆動回路ICと接続される。この信号線7
3の両端部付近には、絶縁膜などによって該信号線73
と電気的に絶縁され、直交方向、すなわち走査線25と
平行に予備配線74,75が形成されている。
It should be noted that the liquid crystal display device 7 of this embodiment
1, DTCPs D1, D2, ..., Dn (collectively denoted by reference numeral D) are arranged only at one end of the panel 72, and therefore the area of the panel 72 is different from that of the above-described embodiment. Can be suitably implemented when the value is small or the definition is low. Therefore, the signal line 73 is connected to the TCPD drive circuit IC at one end. This signal line 7
Around the both ends of 3, the signal line 73
Preliminary wirings 74 and 75 are electrically insulated from each other and are formed in the orthogonal direction, that is, in parallel with the scanning line 25.
【0047】したがって、参照符76で示すように断線
不良が発生すると、その断線の生じた信号線73は交点
77,78においてそれぞれ予備配線74,75と電気
的に接続され、さらに予備配線74での経路長が短くな
る側の接続配線33に接続されているバッファB1が選
択され、前記接続配線33と予備配線75との交点79
が電気的に接続される。
Therefore, when a disconnection failure occurs as indicated by reference numeral 76, the signal line 73 in which the disconnection occurs is electrically connected to the spare wirings 74 and 75 at the intersections 77 and 78, respectively. The buffer B1 connected to the connection wiring 33 on the side where the path length of is shortened is selected, and the intersection 79 of the connection wiring 33 and the spare wiring 75 is selected.
Are electrically connected.
【0048】こうして、前述の実施例と同様に、予備配
線74,75および接続配線33,34での電圧降下を
バッファB1,B2で補償することができる。なお、こ
の実施例では、接続配線33,34のうち、パネル72
の他端部側に形成される部分33a,34aは、残余の
共通基板C,EおよびTCPDに形成される部分33
b,34bが銅などで形成されるのに対して、アルミな
どの導電率の低い材質で形成されるので、電圧降下を補
償することができる本発明を特に好適に実施することが
できる。
In this way, similarly to the above-described embodiment, the voltage drops in the spare wirings 74 and 75 and the connection wirings 33 and 34 can be compensated by the buffers B1 and B2. In this embodiment, of the connection wirings 33 and 34, the panel 72
33a and 34a formed on the other end side of the same are portions 33a and 34a formed on the remaining common substrates C and E and TCPD.
Since b and 34b are formed of copper or the like, they are formed of a material having a low electric conductivity such as aluminum, so that the present invention capable of compensating for a voltage drop can be particularly suitably implemented.
【0049】なお、上述の実施例では2本の接続配線3
3,34が形成されたけれども、ガラス基板上に形成さ
れる予備配線31,32;74,75の導電率が高いと
き、あるいはバッファBL1,BL2;BR1,BR
2;B1,B2での充分な電圧降下の補償が可能なとき
には、前記接続配線は1本であってもよく、また複数箇
所の断線修復を可能とするために、パネル22の両端部
側においてそれぞれ複数本の予備配線を形成し、かつこ
れに対応した接続配線を形成するようにしてもよい。さ
らにまた、走査線25にも本発明を適用可能であること
はいうまでもない。
In the above embodiment, the two connection wirings 3
3 and 34 are formed, but the conductivity of the spare wirings 31, 32; 74, 75 formed on the glass substrate is high, or the buffers BL1, BL2; BR1, BR
2; When it is possible to sufficiently compensate for the voltage drop at B1 and B2, the number of the connection wirings may be one, and in order to enable the disconnection repair at a plurality of locations, both ends of the panel 22 may be repaired. A plurality of spare wires may be formed in each case, and a corresponding connection wire may be formed. Furthermore, it goes without saying that the present invention can be applied to the scanning line 25.
【0050】[0050]
【発明の効果】請求項1の発明に係るマトリクス型表示
装置は、以上のように、各走査線または信号線の少なく
ともいずれか一方に直交して、かつ電気的に絶縁された
予備回線を予め形成しておき、断線不良時には断線不良
箇所を迂回して、その予備回線を用いて信号経路を確保
するようにし、かつその予備回線には、該予備回線によ
る電圧降下を補償するためのバッファを設けておく。
As described above, the matrix type display device according to the first aspect of the present invention has a protection line which is orthogonal to at least one of the scanning lines and the signal lines and electrically insulated in advance. When the disconnection is defective, the disconnection defective portion is bypassed to ensure the signal path by using the protection line, and the protection line has a buffer for compensating the voltage drop due to the protection line. Set up.
【0051】それゆえ、予備回線を用いて断線不良の修
復を行っても、その修復の行われた走査線または信号線
によって表示駆動される表示素子の表示内容に濃度不足
などの表示不良を生じることなく、断線の生じていない
表示素子と同等の表示を行うことができる。また、前記
バッファを予備回線の終端部側に設けることによって、
該予備回線から侵入した静電気などによる走査線または
信号線への過電圧の発生を防止し、表示素子の損傷を防
止することができる。
Therefore, even if the disconnection defect is repaired by using the spare line, the display content of the display element driven by the repaired scanning line or signal line may cause a display defect such as insufficient density. Without doing so, it is possible to perform a display equivalent to that of a display element in which disconnection has not occurred. Further, by providing the buffer on the terminal side of the protection line,
It is possible to prevent the occurrence of overvoltage on the scanning line or the signal line due to static electricity or the like that has entered from the backup line, and prevent damage to the display element.
【0052】また請求項2の発明に係るマトリクス型表
示装置は、以上のように、各走査線と信号線との交点に
TFT等の薄膜のスイッチング素子が形成されるアクテ
ィブマトリクス型の表示装置である。それゆえ、該表示
装置は前記走査線および信号線の線幅が小さく、したが
って断線が生じやすく、かつその導電率が低いので、本
発明を特に好適に実施することができる。
The matrix type display device according to the invention of claim 2 is an active matrix type display device in which thin film switching elements such as TFTs are formed at the intersections of the scanning lines and the signal lines as described above. is there. Therefore, in the display device, the line widths of the scanning lines and the signal lines are small, and thus the disconnection is likely to occur, and the conductivity thereof is low, so that the present invention can be particularly suitably implemented.
【0053】さらにまた、請求項3の発明に係るマトリ
クス型表示装置は、以上のように、前記バッファを駆動
回路内に一体で設ける。それゆえ、前記走査線または信
号線を駆動するためのバッファと、予備回線のためのバ
ッファとを一体で同時に形成することができ、コストの
上昇を招くことなく、電圧降下の補償が可能となる。
Furthermore, in the matrix type display device according to the invention of claim 3, the buffer is integrally provided in the drive circuit as described above. Therefore, the buffer for driving the scanning line or the signal line and the buffer for the backup line can be integrally formed at the same time, and the voltage drop can be compensated without increasing the cost. .
【図面の簡単な説明】[Brief description of drawings]
【図1】本発明の一実施例の液晶表示装置を簡略化して
示す電気回路図である。
FIG. 1 is a simplified electric circuit diagram showing a liquid crystal display device of an embodiment of the present invention.
【図2】前記液晶表示装置におけるTFTの駆動回路内
の駆動電圧の出力回路の電気的構成を示すブロック図で
ある。
FIG. 2 is a block diagram showing an electrical configuration of a drive voltage output circuit in a TFT drive circuit in the liquid crystal display device.
【図3】前記駆動回路内に一体で内蔵され、本発明の特
徴とする予備配線使用時における電圧降下を補償するた
めのバッファの一実施例の電気回路図である。
FIG. 3 is an electric circuit diagram of an embodiment of a buffer that is integrally incorporated in the drive circuit and that compensates for a voltage drop when using a preliminary wiring, which is a feature of the present invention.
【図4】前記バッファの他の実施例の電気回路図であ
る。
FIG. 4 is an electric circuit diagram of another embodiment of the buffer.
【図5】本発明の他の実施例の液晶表示装置を簡略化し
て示す電気回路図である。
FIG. 5 is a simplified electric circuit diagram showing a liquid crystal display device of another embodiment of the present invention.
【図6】典型的な従来技術の液晶表示装置におけるパネ
ル上の電気回路図である。
FIG. 6 is an electrical circuit diagram on a panel in a typical prior art liquid crystal display device.
【符号の説明】[Explanation of symbols]
21 液晶表示装置(マトリクス型表示装置) 22 パネル 23 信号線 24 信号線 25 走査線 26 TFT(スイッチング素子) 27 キャパシタ 31 予備配線(予備回線) 32 予備配線(予備回線) 33 接続配線(予備回線) 34 接続配線(予備回線) 35 連絡線(予備回線) 36 連絡線(予備回線) 37 連絡線(予備回線) 38 連絡線(予備回線) 45 出力バッファ 46 出力バッファ 53 出力バッファ 60 断線不良箇所 71 液晶表示装置(マトリクス型表示装置) 72 パネル 73 信号線 74 予備配線(予備回線) 75 予備配線(予備回線) 76 断線不良箇所 BL バッファ BR バッファ B1 バッファ B2 バッファ DL TCP DR TCP D TCP IC 駆動回路 21 liquid crystal display device (matrix type display device) 22 panel 23 signal line 24 signal line 25 scanning line 26 TFT (switching element) 27 capacitor 31 spare wiring (spare line) 32 spare wiring (spare line) 33 connection wiring (spare line) 34 Connection wiring (spare line) 35 Communication line (spare line) 36 Communication line (spare line) 37 Communication line (spare line) 38 Communication line (spare line) 45 Output buffer 46 Output buffer 53 Output buffer 60 Broken disconnection point 71 Liquid crystal Display device (matrix type display device) 72 Panel 73 Signal line 74 Preliminary wiring (preliminary line) 75 Preliminary wiring (preliminary line) 76 Faulty disconnection line BL buffer BR buffer B1 buffer B2 buffer DL TCP DR TCP D D TCP IC drive circuit

Claims (3)

    【特許請求の範囲】[Claims]
  1. 【請求項1】相互に平行に配列された複数の走査線と、
    前記走査線に電気的に絶縁されて直交配列される複数の
    信号線と、各走査線および信号線に選択的に電圧を印加
    して表示駆動を行う駆動回路とを備えるマトリクス型表
    示装置において、 前記走査線または信号線の少なくともいずれか一方のた
    めの予備回線と、 前記予備回線に介在されるバッファとを含み、 断線不良が生じた走査線または信号線を前記予備回線に
    接続することを特徴とするマトリクス型表示装置。
    1. A plurality of scan lines arranged in parallel with each other,
    In a matrix type display device comprising a plurality of signal lines electrically insulated from the scanning lines and arranged orthogonally to each other, and a drive circuit for selectively applying a voltage to each scanning line and the signal line to perform display drive, A spare line for at least one of the scan line and the signal line, and a buffer interposed in the spare line, wherein the scan line or the signal line in which a disconnection defect occurs is connected to the spare line. Matrix display device.
  2. 【請求項2】前記各走査線と信号線との交点に薄膜のス
    イッチング素子を備えることを特徴とする請求項1記載
    のマトリクス型表示装置。
    2. The matrix type display device according to claim 1, wherein a thin film switching element is provided at an intersection of each scanning line and a signal line.
  3. 【請求項3】前記バッファは、前記駆動回路内に一体に
    設けられることを特徴とする請求項1または2記載のマ
    トリクス型表示装置。
    3. The matrix type display device according to claim 1, wherein the buffer is integrally provided in the drive circuit.
JP31533794A 1994-12-19 1994-12-19 Matrix type display device Expired - Fee Related JP3272558B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31533794A JP3272558B2 (en) 1994-12-19 1994-12-19 Matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31533794A JP3272558B2 (en) 1994-12-19 1994-12-19 Matrix type display device

Publications (2)

Publication Number Publication Date
JPH08171081A true JPH08171081A (en) 1996-07-02
JP3272558B2 JP3272558B2 (en) 2002-04-08

Family

ID=18064201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31533794A Expired - Fee Related JP3272558B2 (en) 1994-12-19 1994-12-19 Matrix type display device

Country Status (1)

Country Link
JP (1) JP3272558B2 (en)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313830B1 (en) 1997-08-21 2001-11-06 Nec Corporation Liquid crystal display
EP1168053A1 (en) * 1999-03-08 2002-01-02 Matsushita Electric Industrial Co., Ltd. Liquid crystal display and its inspecting method
JP2002032037A (en) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd Display device
US6429910B1 (en) 1999-09-28 2002-08-06 Nec Corporation Liquid crystal display device and method for repairing breakage of circuit lines thereof
KR100492456B1 (en) * 2001-10-30 2005-05-31 샤프 가부시키가이샤 Display device and driving method thereof
KR100483386B1 (en) * 1997-12-23 2005-08-24 삼성전자주식회사 Liquid Crystal Display with Compensation Circuit in Repair
JP2006195119A (en) * 2005-01-13 2006-07-27 Sharp Corp Display apparatus and image signal line driving circuit for same
US7098901B2 (en) 2000-07-24 2006-08-29 Sharp Kabushiki Kaisha Display device and driver
KR100777697B1 (en) * 2001-04-23 2007-11-21 삼성전자주식회사 Thin film transistor array substrate for liquid crystal display with repair line
WO2008075480A1 (en) * 2006-12-20 2008-06-26 Sharp Kabushiki Kaisha Display driver, display driver unit, and display device
US7432904B2 (en) 2004-02-09 2008-10-07 Samsung Electronics Co., Ltd. Liquid crystal display device having a source driver and a repair amplifier
JP2008287297A (en) * 2008-09-05 2008-11-27 Sharp Corp Liquid crystal display deice and method of manufacturing same
JP2009003473A (en) * 2008-09-05 2009-01-08 Sharp Corp Liquid crystal display device and its manufacturing method
KR100934974B1 (en) * 2003-03-24 2010-01-06 삼성전자주식회사 Data driver and liquid crystal display using the same
US7755586B2 (en) 2005-05-23 2010-07-13 Panasonic Corporation Circuitry apparatus and method for compensating for defects in a display device
JP2011008278A (en) * 2010-08-09 2011-01-13 Sharp Corp Display apparatus and video signal line driving circuit for the same
US8102347B2 (en) 2004-12-06 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2012014477A1 (en) * 2010-07-29 2012-02-02 パナソニック株式会社 Organic el display device
US8125415B2 (en) 2000-05-12 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US8144304B2 (en) 2005-09-20 2012-03-27 Chimei Innolux Corporation Apparatus and method for driving a flat panel display and repairing a flat panel display signal line
US8217923B2 (en) 2007-07-09 2012-07-10 Renesas Electronics Corporation Data driver for display device, test method and probe card for data driver
US8446348B2 (en) 2003-06-13 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US8587506B2 (en) 2005-03-07 2013-11-19 Samsung Display Co., Ltd. Display device
US8610645B2 (en) 2000-05-12 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US8730423B2 (en) 2005-01-27 2014-05-20 Sharp Kabushiki Kaisha Display device, liquid crystal display device, and method for producing a display device
CN104483796A (en) * 2015-01-04 2015-04-01 京东方科技集团股份有限公司 Array substrate, manufacturing method thereof, display panel and display device
CN108496111A (en) * 2016-01-22 2018-09-04 堺显示器制品株式会社 Liquid crystal display device

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313830B1 (en) 1997-08-21 2001-11-06 Nec Corporation Liquid crystal display
KR100483386B1 (en) * 1997-12-23 2005-08-24 삼성전자주식회사 Liquid Crystal Display with Compensation Circuit in Repair
EP1168053A1 (en) * 1999-03-08 2002-01-02 Matsushita Electric Industrial Co., Ltd. Liquid crystal display and its inspecting method
EP1168053A4 (en) * 1999-03-08 2005-07-13 Matsushita Electric Ind Co Ltd Liquid crystal display and its inspecting method
US6429910B1 (en) 1999-09-28 2002-08-06 Nec Corporation Liquid crystal display device and method for repairing breakage of circuit lines thereof
JP2002032037A (en) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd Display device
US10354589B2 (en) 2000-05-12 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Display device
US8125415B2 (en) 2000-05-12 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US9536468B2 (en) 2000-05-12 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Display device
US9514670B2 (en) 2000-05-12 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Display device
US9013377B2 (en) 2000-05-12 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US8610645B2 (en) 2000-05-12 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US10867557B2 (en) 2000-05-12 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Display device
US7098901B2 (en) 2000-07-24 2006-08-29 Sharp Kabushiki Kaisha Display device and driver
US7719506B2 (en) 2000-07-24 2010-05-18 Sharp Kk Display device and driver
KR100777697B1 (en) * 2001-04-23 2007-11-21 삼성전자주식회사 Thin film transistor array substrate for liquid crystal display with repair line
KR100492456B1 (en) * 2001-10-30 2005-05-31 샤프 가부시키가이샤 Display device and driving method thereof
KR100934974B1 (en) * 2003-03-24 2010-01-06 삼성전자주식회사 Data driver and liquid crystal display using the same
US8446348B2 (en) 2003-06-13 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US8749461B2 (en) 2003-06-13 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Display device
US9905582B2 (en) 2003-06-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Display device
US9276018B2 (en) 2003-06-13 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US9030389B2 (en) 2003-06-13 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US7432904B2 (en) 2004-02-09 2008-10-07 Samsung Electronics Co., Ltd. Liquid crystal display device having a source driver and a repair amplifier
US8102347B2 (en) 2004-12-06 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Display device
US8228277B2 (en) 2004-12-06 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Display device
US8547315B2 (en) 2004-12-06 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US9123625B2 (en) 2004-12-06 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2006195119A (en) * 2005-01-13 2006-07-27 Sharp Corp Display apparatus and image signal line driving circuit for same
US8730423B2 (en) 2005-01-27 2014-05-20 Sharp Kabushiki Kaisha Display device, liquid crystal display device, and method for producing a display device
US8587506B2 (en) 2005-03-07 2013-11-19 Samsung Display Co., Ltd. Display device
US7755586B2 (en) 2005-05-23 2010-07-13 Panasonic Corporation Circuitry apparatus and method for compensating for defects in a display device
US8144304B2 (en) 2005-09-20 2012-03-27 Chimei Innolux Corporation Apparatus and method for driving a flat panel display and repairing a flat panel display signal line
WO2008075480A1 (en) * 2006-12-20 2008-06-26 Sharp Kabushiki Kaisha Display driver, display driver unit, and display device
US8217923B2 (en) 2007-07-09 2012-07-10 Renesas Electronics Corporation Data driver for display device, test method and probe card for data driver
JP2008287297A (en) * 2008-09-05 2008-11-27 Sharp Corp Liquid crystal display deice and method of manufacturing same
JP2009003473A (en) * 2008-09-05 2009-01-08 Sharp Corp Liquid crystal display device and its manufacturing method
JP4658173B2 (en) * 2008-09-05 2011-03-23 シャープ株式会社 Liquid crystal display device and manufacturing method thereof
CN102834858B (en) * 2010-07-29 2015-04-15 松下电器产业株式会社 Organic el display device
US9384690B2 (en) 2010-07-29 2016-07-05 Joled Inc. Organic EL display apparatus
JP5485396B2 (en) * 2010-07-29 2014-05-07 パナソニック株式会社 Organic EL display device
CN102834858A (en) * 2010-07-29 2012-12-19 松下电器产业株式会社 Organic el display device
WO2012014477A1 (en) * 2010-07-29 2012-02-02 パナソニック株式会社 Organic el display device
JP2011008278A (en) * 2010-08-09 2011-01-13 Sharp Corp Display apparatus and video signal line driving circuit for the same
US9651838B2 (en) 2015-01-04 2017-05-16 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display panel and display device
WO2016107140A1 (en) * 2015-01-04 2016-07-07 京东方科技集团股份有限公司 Array substrate and manufacturing method thereof, display panel and display device
CN104483796A (en) * 2015-01-04 2015-04-01 京东方科技集团股份有限公司 Array substrate, manufacturing method thereof, display panel and display device
CN108496111A (en) * 2016-01-22 2018-09-04 堺显示器制品株式会社 Liquid crystal display device

Also Published As

Publication number Publication date
JP3272558B2 (en) 2002-04-08

Similar Documents

Publication Publication Date Title
JP3272558B2 (en) Matrix type display device
US5936687A (en) Liquid crystal display having an electrostatic discharge protection circuit and a method for testing display quality using the circuit
US7642998B2 (en) Display apparatus and assembly of its driving circuit
US7612750B2 (en) Liquid crystal display device
JP4236133B2 (en) Thin film transistor array having antistatic circuit and driving method of liquid crystal display device
US5289174A (en) Liquid crystal display device
US7733312B2 (en) Liquid crystal display with a structure for reducing corrosion of display signal lines
TW473624B (en) Liquid crystal display
KR101238337B1 (en) Array subatrate and liquid crystal display device having the same
US20090296011A1 (en) Mother substrate for use in production of a liquid crystal display panel, manufacturing method thereof and display panel
KR20050013925A (en) Driving circuit, method for protecting the same, electro-optical apparatus, and electronic apparatus
US6169530B1 (en) Display apparatus and assembly of its driving circuit
JP4951841B2 (en) LCD panel
JP4030178B2 (en) Active matrix display device
JP4294096B2 (en) Improved active matrix ESD protection and test system
US7427739B2 (en) Electro-optical device and electronic apparatus
JP3322948B2 (en) Array substrate for display device and liquid crystal display device
JP2002221947A (en) Matrix type display device
KR100603853B1 (en) Liquid crystal display device with antistatic circuit
US6670936B1 (en) Liquid crystal display
KR100495810B1 (en) LCD display with static electricity protection circuit
JP3311835B2 (en) Display device drive circuit and liquid crystal display device using the same
JP3450843B2 (en) Display device
KR20000000877A (en) Liquid crystal display device having static protecting circuit and mark examining method
JP3119686B2 (en) LCD panel

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080125

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100125

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees